JP4215919B2 - Ｄｌｌクロック発生器 - Google Patents
Ｄｌｌクロック発生器 Download PDFInfo
- Publication number
- JP4215919B2 JP4215919B2 JP2000000124A JP2000000124A JP4215919B2 JP 4215919 B2 JP4215919 B2 JP 4215919B2 JP 2000000124 A JP2000000124 A JP 2000000124A JP 2000000124 A JP2000000124 A JP 2000000124A JP 4215919 B2 JP4215919 B2 JP 4215919B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- control signal
- delay
- output
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000001902 propagating effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000000644 propagated effect Effects 0.000 description 7
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、ＤＬＬ（delayed locked loop）クロック発生装置に関し、特に、ＤＤＲ ＳＤＲＡＭ（Dual Data Rate Synchronous Data Random Access Memory）で用いられるＤＬＬクロック発生装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体メモリ回路の各機能ブロックは、クロックに同期してメモリセルからデータを読み出すか、または書き込み動作を行うことになる。このようなクロック同期は、クロック発生装置から供給されるクロック信号を使用して行われる。
【０００３】
また、半導体素子にクロックとデータまたは他のクロックとのスキューを補償するために一定周期を有するクロックを利用している。特に、ＤＤＲ ＳＤＲＡＭで、クロックに同期させてデータを送り出すと、そのクロックの遅延入力およびデータ出力経路遅延によるスキューが発生することになる。そこで、これを補償するため、別途、内部クロックを使用している。
【０００４】
次に、図１５を参照して具体例を説明する。クロック信号clkに同期させてデータdoutを送り出すと、ｔd1ほどのスキューが発生することになる。これを補償するには、ｔd1ほど先立つクロック信号に同期させてデータを送り出すことのできる内部クロック信号が用いられるが、これがＤＬＬクロック信号dll_clockである。したがって、ＤＬＬクロック信号dll_clkに合せてデータを送り出せば、図１５に示したdout'のようなスキューなしに、外部クロック信号と同期させることができる。
【０００５】
ＤＬＬクロック信号dll_clkは外部クロック信号clockにｔd1ほど先立つクロックであるが、実際には、外部クロック信号をｔd2ほど遅延させて作ることになる。すなわち、ｔd2＝ｔck−ｔd1であるため、後ろのほうでは、ｔd1ほど先立つclockのように見えるのである。
【０００６】
【発明が解決しようとする課題】
しかし、従来のＤＬＬは外部クロックが入力された後、相当な時間が経過した後、スキューを補償する内部クロック信号が生成されるので、初期データが遅延するという問題点があった。
【０００７】
また、内部クロック信号を完全にデジタル的に生成できないので、エラーのない内部クロック信号を生成するには付加的な努力が必要であった。
【０００８】
本発明の目的は、上記のような問題点を解決し、極めて短いロッキング時間を有するＤＬＬクロック発生器を提供することにある。
【０００９】
【課題を解決する為の手段】
このような目的を達成するため、本発明は、外部から周期ｔの第１クロックを入力し、前記第１クロックに対してデータ出力の遅延時間と同じ遅延時間ｔd1を有する第２クロックを生成する第１クロック発生器と、前記第１および第２クロックを入力してパルス幅ｔ−ｔd1を有する第１制御信号を生成する制御信号発生器と、前記第１制御信号および前記第１クロックを入力して前記第１制御信号のパルス幅ほど遅延されたＤＬＬクロックを生成する第２クロック発生器とを備えたことを特徴とする。
【００１０】
外部から周期ｔの第１クロックを入力し、前記第１クロックに対してデータ出力の遅延時間と同じ遅延時間ｔ d1 を有する第２クロックを生成する第１クロック発生器と、前記第１および第２クロックを入力してパルス幅ｔ−ｔ d1 を有する第１制御信号および前記第１制御信号をシフトさせるための第２および第３制御信号を生成する制御信号発生器と、
前記第１制御信号のパルス幅を遅延させて伝播する論理回路からなる第１遅延チェーンが複数接続された第１遅延チェーン部と、前記第１遅延チェーン部で遅延された第１制御信号が入力され、前記第２および第３制御信号に応答して前記第１制御信号をシフトさせて第１および第２出力を生成するシフタが複数接続されたシフタ部と、前記シフタ部で生成された前記第１出力および第２出力が入力され、前記第１クロックに対応する外部クロックを伝播するロジック演算手段が複数接続されたロジック演算手段部と、前記ロジック演算手段から出力された前記外部クロックを遅延させて伝播する論理回路からなる第２遅延チェーンが複数接続された第２遅延チェーン部と、を備え、前記外部クロックが、前記第１制御信号のパルス幅によって設定され通過した第１遅延チェーンと同じ数の第２遅延チェーンを通過することで、第１制御信号のパルス幅だけ遅延したＤＬＬクロックを発生することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１２】
図１は本発明に係るＤＬＬクロック生成を説明するためのクロック波形図を示している。
図１に示したように、ＤＬＬクロック発生器は、第１クロック信号clkと、第１クロック信号clkから生成された第２クロック信号clk_doutとを利用して、ｔd2のパルス幅を有する第１制御信号msrを生成する。第２クロック信号clk_doutは第１クロック信号clkを遅延モデルにより遅延させたもので、データ出力と同じタイミングを有する。
【００１３】
第１制御信号msrのパルス幅を遅延チェーンによりｔd2ほど遅延させてＤＬＬクロック信号dll_clkを生成する。すなわち、補償しようとする遅延をパルスに作り、得られたパルスをさらに遅延クロックに変える遅延−パルス−遅延変換方式を使用する。
【００１４】
図２は図１の概念を具体的に実現したものである。遅延モデル３１は外部から入力された第１クロック信号clkから、出力データdoutと同じタイミングを有する第２クロック信号clk_doutを生成するものである。制御信号発生器３２は第１および第２クロック信号clkおよびclk_doutから、第１ないし第３制御信号msr、shftおよびshift_resetを、それぞれ、生成するものである。これらの信号波形を図６に示す。ＤＬＬ発生器３３は、入力された第１ないし第３制御信号からＤＬＬクロックdll_clkを生成するものである。
【００１５】
遅延モデル３１と制御信号発生器３２は本発明の対象ではないため、詳細な回路構成は省略する。
【００１６】
図３は本発明に係るＤＬＬ発生器３３の構成を示す。図４は図３の部分拡大図である。
【００１７】
図４を説明する。本発明に係るＤＬＬ発生器３３は大きく３つの部分、すなわち、遅延チェーン部と、シフトおよびロック部と、遅延チェーン複写部とにより構成された階層構造を有する。これらの各構成要素を連結して１つのステージを構成し、各ステージが直列に接続されている。
【００１８】
遅延チェーン部は、第１制御信号のパルス幅を遅延させて伝播する機能を有し、遅延チェーンとそれの各遅延ステージの出力を記憶し、下の３入力ＮＯＲに伝達するシフタにより構成されている。図６に示したように、シフタは、端子resetがＬ（ローレベル）である間、入力を記憶し、端子ｉｎがＬである間、第２制御信号shftがＨ（ハイレベル）になると、記憶してある値を次のステージに移す。一方、端子resetがＨになると、シフタのＡbノードはＨに戻り、ＡノードはＬに戻る。図３および図４の遅延チェーンの複写部は遅延チェーンと同じ遅延を有するように作られた複写遅延チェーンであって、複写遅延チェーンを介して得られた外部クロックが、ＤＬＬクロックとなる。
【００１９】
これを具体的に説明すると、多数のステージが直列に連結され、第１制御信号msrの立ち上がりを遅延させて第１制御信号のパルス幅を調節する遅延チェーン部が構成されている。この遅延チェーンの各ステージは、２入力ＮＡＮＤゲート４０と、ＮＡＮＤゲート４０の出力を反転させるインバータ４１とにより構成されている。１番目のステージの２入力ＮＡＮＤゲート４０は、２入力に第１制御信号がそれぞれ入力され、その出力がインバータ４１に伝達され、２度目以上の上位ステージのＮＡＮＤゲート４０は、以前のインバータ４１の出力と第１制御信号とがＮＡＮＤ演算された後、その結果がインバータ４１により反転される。
【００２０】
図７は遅延チェーンを介して１つずつ伝播され各ステージで生成されたパルスを示す。図３のノードa１ないしg１の出力波形を説明すると、各遅延チェーンを経るほどＨへの遷移が遅れ、結局、パルス幅が狭くなることになり、ノードh１以上の遅延ステージでは、Ｈが現れない。すなわち、第１制御信号は遅延チェーン全体をイネーブル／ディスエーブルしながら、各ステージの１番目のステージから順に伝播されることになる。第１制御信号がＬである時は、全てのステージの遅延出力a１ないしI１…は全部Ｌを有する。これとは別に、第１制御信号がＨである場合、遅延チェーンがイネーブルにされ、同時に、Ｈ信号が遅延チェーンを介して伝播されるため、図７のように各ステージの出力端子a１、b１、…は順にＨに遷移することになる。
【００２１】
第１制御信号がＬに落ちると、遅延チェーンは、また、全て、Ｌにリセットされる。したがって、第１制御信号がＨである間のみ、遅延チェーンを介してＨが伝播されるため、例えば、図７のように、与えられたパルス内では、g１出力端子（７番目のステージ）までは、Ｈが伝播され、h１出力端子から後の全ての端子は、Ｌのままである。
【００２２】
一方、各ステージは、当該ステージのインバータ４１の出力と、第２および第３制御信号shftおよびshift_resetとがそれぞれ入力されるシフタ４２と、外部クロックclkと、シフタ４２の出力および次のステージのシフタ４２の出力をＮＯＲ演算するＮＯＲゲート４３と、ＮＯＲゲート４３の出力を反転させるインバータ４４とにより構成されている。
【００２３】
図５はシフタ４２の詳細な構成を示す。図５に示したように、シフタ４２には、遅延チェーンの出力と第３制御信号が入力されるＲ−Ｓラッチ回路が含まれている。第３制御信号shift-resetがＬである間に入力（遅延チェーンの出力）がＬである場合、Ｒ−Ｓラッチ回路は、以前のreset値をそのまま記憶していることになるが、入力端子にパルスが入力されると、Ｒ−Ｓラッチ回路は、リセットされた値と反対の値を有することになる。したがって、第１制御信号がＬに落ちた後、図７のように、第２制御信号shftが供給されると、シフタ４２の出力outbは第１制御信号の遅延チェーンの中、Ｈが通過した部分と、そうでない部分が異なって出力されることになる。一方、シフタ４２の他の出力outは逆の位相を有することになる。
【００２４】
シフタ４２の出力outおよびoutbは、３入力ＮＯＲゲート４３に入力される。この３入力ＮＯＲゲート４３を介して外部クロックclkが出力できるかどうか、この２つの入力値によって決まる。図３および図４に円で示す部分の内部にある３入力ＮＯＲゲート４３のみがクロック信号clkを通過させることができることになるが、この地点は前の第１制御信号msrがＨである間、Ｈが伝播された終わりのポイント（７番目のステージ）になる。図３で、１−６番目のステージのＮＯＲゲート４３の入力値を見ると、すぐ次のステージに位置するシフタからＨの出力outが入力されるため、ノードa３ないしf３は、クロックclk値とは関係なく、常に、Ｈを出力することになって、クロック伝播が行われなくなる。また、８番目のステージ以上のＮＯＲゲート４３は、すぐ次のステージに位置するシフタからＬの出力outが入力されるが、図７のタイミング図に示したように、シフタ４２の出力outbがＨであるため、クロックclk値とは関係なく、常に、Ｈを出力することになり、クロック伝播が行われなくなる。結局、７番目のステージに位置したＮＯＲゲート４３のみがクロックを伝播することになる。すなわち、７番目のステージのＮＯＲゲート４３は、外部クロックclkと、Ｌのシフタ出力ノードg２およびすぐ次のステージに位置したＬのシフタ出力outとを受けるため、クロック伝播が行われることになる。
【００２５】
したがって、このポイントから入力された外部クロックは、第１制御信号msrのパルス幅によって設定された同じ数の遅延チェーンを通過するため、ＤＬＬクロックdll_clkは、第１制御信号msrパルス幅だけ、すなわち、td2だけクロックが遅延されることになる。
【００２６】
図８は図３の回路のシミュレーション結果を示す。ＤＬＬクロック発生器が動作して３クロック後からＤＬＬクロックを得ることができる。このＤＬＬクロックは、前述したように、外部クロックとシフタの出力doutとの間の遅延差に相当する第１制御信号msrパルスの幅に相当するだけ外部クロックを遅延チェーンに通過させて遅延させたものである。
【００２７】
本発明の最も重要な部分は、パルス幅を遅延チェーンに変える部分である。これは遅延チェーンの構成と入力信号とにより多様化できるが、図９ないし図１２に多様な実施例を示す。
【００２８】
図９はＮＡＮＤゲートの代わりにＮＯＲゲートを使用した例である。この場合、第１制御信号msrが反転された/msr信号が入力される。また、この場合は/msrがＨである時、遅延チェーンが全てＨ出力を有しながらディスエーブルされ、/msrがＬである時、Ｌが伝播される。したがって、シフタおよびロック部分も等価的に変えれば良い。
【００２９】
前述したように、本実施の形態は、１クロックごとに第１制御信号msrを作る例である。これとは別に、２クロックごとに第１制御信号msrを生成し用いても問題はない。このような場合の波形を図１０に示す。すなわち、クロックclk２とクロックclk_dout２は、それぞれ、クロックclkとクロックclk_doutの２倍の周期を有する。したがって、これら２つのパルスで生成された第１制御信号msr２も、やはり２倍の周期を有することになる。第２および第３制御信号shftおよびshift_resetも、やはり同様の方法で生成することができる。これを利用して、図１１に示したように、遅延チェーンが用いられるし、前述した変形（図１０）も可能である。
【００３０】
一方、図１２のように、第１制御信号msr2の代わりに、クロックclk2とクロックclk_dout2を用いることもやはり可能である。これは、図１０の波形に見られるように、"msr2＝clk2 AND clk_dout2"という論理式が成立するためである。また、"/msr2＝/clk2 OR /clk_dout2"という論理式もやはり成立するため、msr２を利用して構成される回路は、/clk2と/clk_dout2を利用しても構成することができる。したがって、図１０の変形もやはり可能である。
【００３１】
同様の原理で、周期が４倍、またそれ以上にすることもできる。終わりに、３入力ＮＯＲゲートにより構成されたロックは、入力の配置を変えて、図１３および図１４のように、３入力ＮＡＮＤゲートに等価的に変更することができる。
【００３２】
以上説明したように、本発明は、前述した実施の形態および図面によって限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形および変更が可能であることは、当業者にとって当然のことである。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、クロックとデータ、またはクロックと他のクロック間のスキューを補償するためのクロック発生装置として、ＤＤＲ ＳＤＲＡＭでは、完全デジタル方式の早いＤＬＬロックが可能となる。
【図面の簡単な説明】
【図１】本発明に係るＤＬＬクロック生成を説明するためのクロック波形図である。
【図２】本発明に係るＤＬＬ回路のブロック図である。
【図３】本発明の回路図である。
【図４】図３の部分拡大図である。
【図５】図３および図４のシフタの回路図である。
【図６】図３の各信号に対するタイミング図である。
【図７】図３の回路動作の説明のためのタイミング図である。
【図８】図３の回路のシミュレーション結果グラフ。
【図９】本発明に係る遅延チェーンの他の実施例を示した回路図である。
【図１０】外部クロック周期を２倍にした場合における各信号波形図である。
【図１１】本発明に係る遅延チェーンの他の例を示す回路図である。
【図１２】本発明に係る遅延チェーンの他の例を示す回路図である。
【図１３】本発明に係るロック回路の他の例を示す回路である。
【図１４】本発明に係るロック回路の他の例を示す回路である。
【図１５】ＤＬＬクロック生成を説明するためのクロック波形図である。
【符号の説明】
４０、４５ ＮＡＮＤゲート
４１、４６ インバータ
４２ シフタ
４３ ＮＯＲゲート
【発明が属する技術分野】
本発明は、ＤＬＬ（delayed locked loop）クロック発生装置に関し、特に、ＤＤＲ ＳＤＲＡＭ（Dual Data Rate Synchronous Data Random Access Memory）で用いられるＤＬＬクロック発生装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体メモリ回路の各機能ブロックは、クロックに同期してメモリセルからデータを読み出すか、または書き込み動作を行うことになる。このようなクロック同期は、クロック発生装置から供給されるクロック信号を使用して行われる。
【０００３】
また、半導体素子にクロックとデータまたは他のクロックとのスキューを補償するために一定周期を有するクロックを利用している。特に、ＤＤＲ ＳＤＲＡＭで、クロックに同期させてデータを送り出すと、そのクロックの遅延入力およびデータ出力経路遅延によるスキューが発生することになる。そこで、これを補償するため、別途、内部クロックを使用している。
【０００４】
次に、図１５を参照して具体例を説明する。クロック信号clkに同期させてデータdoutを送り出すと、ｔd1ほどのスキューが発生することになる。これを補償するには、ｔd1ほど先立つクロック信号に同期させてデータを送り出すことのできる内部クロック信号が用いられるが、これがＤＬＬクロック信号dll_clockである。したがって、ＤＬＬクロック信号dll_clkに合せてデータを送り出せば、図１５に示したdout'のようなスキューなしに、外部クロック信号と同期させることができる。
【０００５】
ＤＬＬクロック信号dll_clkは外部クロック信号clockにｔd1ほど先立つクロックであるが、実際には、外部クロック信号をｔd2ほど遅延させて作ることになる。すなわち、ｔd2＝ｔck−ｔd1であるため、後ろのほうでは、ｔd1ほど先立つclockのように見えるのである。
【０００６】
【発明が解決しようとする課題】
しかし、従来のＤＬＬは外部クロックが入力された後、相当な時間が経過した後、スキューを補償する内部クロック信号が生成されるので、初期データが遅延するという問題点があった。
【０００７】
また、内部クロック信号を完全にデジタル的に生成できないので、エラーのない内部クロック信号を生成するには付加的な努力が必要であった。
【０００８】
本発明の目的は、上記のような問題点を解決し、極めて短いロッキング時間を有するＤＬＬクロック発生器を提供することにある。
【０００９】
【課題を解決する為の手段】
このような目的を達成するため、本発明は、外部から周期ｔの第１クロックを入力し、前記第１クロックに対してデータ出力の遅延時間と同じ遅延時間ｔd1を有する第２クロックを生成する第１クロック発生器と、前記第１および第２クロックを入力してパルス幅ｔ−ｔd1を有する第１制御信号を生成する制御信号発生器と、前記第１制御信号および前記第１クロックを入力して前記第１制御信号のパルス幅ほど遅延されたＤＬＬクロックを生成する第２クロック発生器とを備えたことを特徴とする。
【００１０】
外部から周期ｔの第１クロックを入力し、前記第１クロックに対してデータ出力の遅延時間と同じ遅延時間ｔ d1 を有する第２クロックを生成する第１クロック発生器と、前記第１および第２クロックを入力してパルス幅ｔ−ｔ d1 を有する第１制御信号および前記第１制御信号をシフトさせるための第２および第３制御信号を生成する制御信号発生器と、
前記第１制御信号のパルス幅を遅延させて伝播する論理回路からなる第１遅延チェーンが複数接続された第１遅延チェーン部と、前記第１遅延チェーン部で遅延された第１制御信号が入力され、前記第２および第３制御信号に応答して前記第１制御信号をシフトさせて第１および第２出力を生成するシフタが複数接続されたシフタ部と、前記シフタ部で生成された前記第１出力および第２出力が入力され、前記第１クロックに対応する外部クロックを伝播するロジック演算手段が複数接続されたロジック演算手段部と、前記ロジック演算手段から出力された前記外部クロックを遅延させて伝播する論理回路からなる第２遅延チェーンが複数接続された第２遅延チェーン部と、を備え、前記外部クロックが、前記第１制御信号のパルス幅によって設定され通過した第１遅延チェーンと同じ数の第２遅延チェーンを通過することで、第１制御信号のパルス幅だけ遅延したＤＬＬクロックを発生することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１２】
図１は本発明に係るＤＬＬクロック生成を説明するためのクロック波形図を示している。
図１に示したように、ＤＬＬクロック発生器は、第１クロック信号clkと、第１クロック信号clkから生成された第２クロック信号clk_doutとを利用して、ｔd2のパルス幅を有する第１制御信号msrを生成する。第２クロック信号clk_doutは第１クロック信号clkを遅延モデルにより遅延させたもので、データ出力と同じタイミングを有する。
【００１３】
第１制御信号msrのパルス幅を遅延チェーンによりｔd2ほど遅延させてＤＬＬクロック信号dll_clkを生成する。すなわち、補償しようとする遅延をパルスに作り、得られたパルスをさらに遅延クロックに変える遅延−パルス−遅延変換方式を使用する。
【００１４】
図２は図１の概念を具体的に実現したものである。遅延モデル３１は外部から入力された第１クロック信号clkから、出力データdoutと同じタイミングを有する第２クロック信号clk_doutを生成するものである。制御信号発生器３２は第１および第２クロック信号clkおよびclk_doutから、第１ないし第３制御信号msr、shftおよびshift_resetを、それぞれ、生成するものである。これらの信号波形を図６に示す。ＤＬＬ発生器３３は、入力された第１ないし第３制御信号からＤＬＬクロックdll_clkを生成するものである。
【００１５】
遅延モデル３１と制御信号発生器３２は本発明の対象ではないため、詳細な回路構成は省略する。
【００１６】
図３は本発明に係るＤＬＬ発生器３３の構成を示す。図４は図３の部分拡大図である。
【００１７】
図４を説明する。本発明に係るＤＬＬ発生器３３は大きく３つの部分、すなわち、遅延チェーン部と、シフトおよびロック部と、遅延チェーン複写部とにより構成された階層構造を有する。これらの各構成要素を連結して１つのステージを構成し、各ステージが直列に接続されている。
【００１８】
遅延チェーン部は、第１制御信号のパルス幅を遅延させて伝播する機能を有し、遅延チェーンとそれの各遅延ステージの出力を記憶し、下の３入力ＮＯＲに伝達するシフタにより構成されている。図６に示したように、シフタは、端子resetがＬ（ローレベル）である間、入力を記憶し、端子ｉｎがＬである間、第２制御信号shftがＨ（ハイレベル）になると、記憶してある値を次のステージに移す。一方、端子resetがＨになると、シフタのＡbノードはＨに戻り、ＡノードはＬに戻る。図３および図４の遅延チェーンの複写部は遅延チェーンと同じ遅延を有するように作られた複写遅延チェーンであって、複写遅延チェーンを介して得られた外部クロックが、ＤＬＬクロックとなる。
【００１９】
これを具体的に説明すると、多数のステージが直列に連結され、第１制御信号msrの立ち上がりを遅延させて第１制御信号のパルス幅を調節する遅延チェーン部が構成されている。この遅延チェーンの各ステージは、２入力ＮＡＮＤゲート４０と、ＮＡＮＤゲート４０の出力を反転させるインバータ４１とにより構成されている。１番目のステージの２入力ＮＡＮＤゲート４０は、２入力に第１制御信号がそれぞれ入力され、その出力がインバータ４１に伝達され、２度目以上の上位ステージのＮＡＮＤゲート４０は、以前のインバータ４１の出力と第１制御信号とがＮＡＮＤ演算された後、その結果がインバータ４１により反転される。
【００２０】
図７は遅延チェーンを介して１つずつ伝播され各ステージで生成されたパルスを示す。図３のノードa１ないしg１の出力波形を説明すると、各遅延チェーンを経るほどＨへの遷移が遅れ、結局、パルス幅が狭くなることになり、ノードh１以上の遅延ステージでは、Ｈが現れない。すなわち、第１制御信号は遅延チェーン全体をイネーブル／ディスエーブルしながら、各ステージの１番目のステージから順に伝播されることになる。第１制御信号がＬである時は、全てのステージの遅延出力a１ないしI１…は全部Ｌを有する。これとは別に、第１制御信号がＨである場合、遅延チェーンがイネーブルにされ、同時に、Ｈ信号が遅延チェーンを介して伝播されるため、図７のように各ステージの出力端子a１、b１、…は順にＨに遷移することになる。
【００２１】
第１制御信号がＬに落ちると、遅延チェーンは、また、全て、Ｌにリセットされる。したがって、第１制御信号がＨである間のみ、遅延チェーンを介してＨが伝播されるため、例えば、図７のように、与えられたパルス内では、g１出力端子（７番目のステージ）までは、Ｈが伝播され、h１出力端子から後の全ての端子は、Ｌのままである。
【００２２】
一方、各ステージは、当該ステージのインバータ４１の出力と、第２および第３制御信号shftおよびshift_resetとがそれぞれ入力されるシフタ４２と、外部クロックclkと、シフタ４２の出力および次のステージのシフタ４２の出力をＮＯＲ演算するＮＯＲゲート４３と、ＮＯＲゲート４３の出力を反転させるインバータ４４とにより構成されている。
【００２３】
図５はシフタ４２の詳細な構成を示す。図５に示したように、シフタ４２には、遅延チェーンの出力と第３制御信号が入力されるＲ−Ｓラッチ回路が含まれている。第３制御信号shift-resetがＬである間に入力（遅延チェーンの出力）がＬである場合、Ｒ−Ｓラッチ回路は、以前のreset値をそのまま記憶していることになるが、入力端子にパルスが入力されると、Ｒ−Ｓラッチ回路は、リセットされた値と反対の値を有することになる。したがって、第１制御信号がＬに落ちた後、図７のように、第２制御信号shftが供給されると、シフタ４２の出力outbは第１制御信号の遅延チェーンの中、Ｈが通過した部分と、そうでない部分が異なって出力されることになる。一方、シフタ４２の他の出力outは逆の位相を有することになる。
【００２４】
シフタ４２の出力outおよびoutbは、３入力ＮＯＲゲート４３に入力される。この３入力ＮＯＲゲート４３を介して外部クロックclkが出力できるかどうか、この２つの入力値によって決まる。図３および図４に円で示す部分の内部にある３入力ＮＯＲゲート４３のみがクロック信号clkを通過させることができることになるが、この地点は前の第１制御信号msrがＨである間、Ｈが伝播された終わりのポイント（７番目のステージ）になる。図３で、１−６番目のステージのＮＯＲゲート４３の入力値を見ると、すぐ次のステージに位置するシフタからＨの出力outが入力されるため、ノードa３ないしf３は、クロックclk値とは関係なく、常に、Ｈを出力することになって、クロック伝播が行われなくなる。また、８番目のステージ以上のＮＯＲゲート４３は、すぐ次のステージに位置するシフタからＬの出力outが入力されるが、図７のタイミング図に示したように、シフタ４２の出力outbがＨであるため、クロックclk値とは関係なく、常に、Ｈを出力することになり、クロック伝播が行われなくなる。結局、７番目のステージに位置したＮＯＲゲート４３のみがクロックを伝播することになる。すなわち、７番目のステージのＮＯＲゲート４３は、外部クロックclkと、Ｌのシフタ出力ノードg２およびすぐ次のステージに位置したＬのシフタ出力outとを受けるため、クロック伝播が行われることになる。
【００２５】
したがって、このポイントから入力された外部クロックは、第１制御信号msrのパルス幅によって設定された同じ数の遅延チェーンを通過するため、ＤＬＬクロックdll_clkは、第１制御信号msrパルス幅だけ、すなわち、td2だけクロックが遅延されることになる。
【００２６】
図８は図３の回路のシミュレーション結果を示す。ＤＬＬクロック発生器が動作して３クロック後からＤＬＬクロックを得ることができる。このＤＬＬクロックは、前述したように、外部クロックとシフタの出力doutとの間の遅延差に相当する第１制御信号msrパルスの幅に相当するだけ外部クロックを遅延チェーンに通過させて遅延させたものである。
【００２７】
本発明の最も重要な部分は、パルス幅を遅延チェーンに変える部分である。これは遅延チェーンの構成と入力信号とにより多様化できるが、図９ないし図１２に多様な実施例を示す。
【００２８】
図９はＮＡＮＤゲートの代わりにＮＯＲゲートを使用した例である。この場合、第１制御信号msrが反転された/msr信号が入力される。また、この場合は/msrがＨである時、遅延チェーンが全てＨ出力を有しながらディスエーブルされ、/msrがＬである時、Ｌが伝播される。したがって、シフタおよびロック部分も等価的に変えれば良い。
【００２９】
前述したように、本実施の形態は、１クロックごとに第１制御信号msrを作る例である。これとは別に、２クロックごとに第１制御信号msrを生成し用いても問題はない。このような場合の波形を図１０に示す。すなわち、クロックclk２とクロックclk_dout２は、それぞれ、クロックclkとクロックclk_doutの２倍の周期を有する。したがって、これら２つのパルスで生成された第１制御信号msr２も、やはり２倍の周期を有することになる。第２および第３制御信号shftおよびshift_resetも、やはり同様の方法で生成することができる。これを利用して、図１１に示したように、遅延チェーンが用いられるし、前述した変形（図１０）も可能である。
【００３０】
一方、図１２のように、第１制御信号msr2の代わりに、クロックclk2とクロックclk_dout2を用いることもやはり可能である。これは、図１０の波形に見られるように、"msr2＝clk2 AND clk_dout2"という論理式が成立するためである。また、"/msr2＝/clk2 OR /clk_dout2"という論理式もやはり成立するため、msr２を利用して構成される回路は、/clk2と/clk_dout2を利用しても構成することができる。したがって、図１０の変形もやはり可能である。
【００３１】
同様の原理で、周期が４倍、またそれ以上にすることもできる。終わりに、３入力ＮＯＲゲートにより構成されたロックは、入力の配置を変えて、図１３および図１４のように、３入力ＮＡＮＤゲートに等価的に変更することができる。
【００３２】
以上説明したように、本発明は、前述した実施の形態および図面によって限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形および変更が可能であることは、当業者にとって当然のことである。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、クロックとデータ、またはクロックと他のクロック間のスキューを補償するためのクロック発生装置として、ＤＤＲ ＳＤＲＡＭでは、完全デジタル方式の早いＤＬＬロックが可能となる。
【図面の簡単な説明】
【図１】本発明に係るＤＬＬクロック生成を説明するためのクロック波形図である。
【図２】本発明に係るＤＬＬ回路のブロック図である。
【図３】本発明の回路図である。
【図４】図３の部分拡大図である。
【図５】図３および図４のシフタの回路図である。
【図６】図３の各信号に対するタイミング図である。
【図７】図３の回路動作の説明のためのタイミング図である。
【図８】図３の回路のシミュレーション結果グラフ。
【図９】本発明に係る遅延チェーンの他の実施例を示した回路図である。
【図１０】外部クロック周期を２倍にした場合における各信号波形図である。
【図１１】本発明に係る遅延チェーンの他の例を示す回路図である。
【図１２】本発明に係る遅延チェーンの他の例を示す回路図である。
【図１３】本発明に係るロック回路の他の例を示す回路である。
【図１４】本発明に係るロック回路の他の例を示す回路である。
【図１５】ＤＬＬクロック生成を説明するためのクロック波形図である。
【符号の説明】
４０、４５ ＮＡＮＤゲート
４１、４６ インバータ
４２ シフタ
４３ ＮＯＲゲート
Claims (6)
- 外部から周期ｔの第１クロックを入力し、前記第１クロックに対してデータ出力の遅延時間と同じ遅延時間ｔd1を有する第２クロックを生成する第１クロック発生器と、
前記第１および第２クロックを入力してパルス幅ｔ−ｔd1を有する第１制御信号を生成する制御信号発生器と、
前記第１制御信号および前記第１クロックを入力して前記第１制御信号のパルス幅ほど遅延されたＤＬＬクロックを生成する第２クロック発生器と
を備えたことを特徴とする半導体素子のＤＬＬクロック発生器。 - 請求項１において、前記制御信号発生器は、遅延された前記第１制御信号をシフトさせるための第２および第３制御信号を発生することを特徴とするＤＬＬクロック発生器。
- 請求項２において、
前記第２クロック発生器は、多数のステージを含み、
前記各ステージは、
前記第１制御信号のパルス幅を遅延させて伝播する論理回路からなる第１遅延チェーンと、
前記第１遅延チェーンの出力が入力され、前記第２および第３制御信号に応答して前記第１制御信号をシフトさせて第１および第２出力を生成するシフタと、
前記シフタの第１出力と、前記第１クロックおよび次のステージに位置したシフタの第２出力とが入力され、前記第１クロックに対応する外部クロックを伝播するロジック演算手段と、
前記ロジック演算手段から出力された前記外部クロックを遅延させて伝播する論理回路からなる第２遅延チェーンと
を含むことを特徴とするＤＬＬクロック発生器。 - 請求項３において、前記第１遅延チェーンは、前記第１制御信号の立ち上がりエッジのみを遅延させ、前記第１制御信号のパルス幅を狭くすることを特徴とするＤＬＬクロック発生器。
- 請求項３において、前記第１制御信号は、第１クロックのｎ倍（ｎは２以上の整数）の周期を有するクロックと、第２クロックのｎ倍の周期を有するクロックを利用して生成されることを特徴とするＤＬＬクロック発生器。
- 外部から周期ｔの第１クロックを入力し、前記第１クロックに対してデータ出力の遅延時間と同じ遅延時間ｔ d1 を有する第２クロックを生成する第１クロック発生器と、
前記第１および第２クロックを入力してパルス幅ｔ−ｔ d1 を有する第１制御信号および前記第１制御信号をシフトさせるための第２および第３制御信号を生成する制御信号発生器と、
前記第１制御信号のパルス幅を遅延させて伝播する論理回路からなる第１遅延チェーンが複数接続された第１遅延チェーン部と、
前記第１遅延チェーン部で遅延された第１制御信号が入力され、前記第２および第３制御信号に応答して前記第１制御信号をシフトさせて第１および第２出力を生成するシフタが複数接続されたシフタ部と、
前記シフタ部で生成された前記第１出力および第２出力が入力され、前記第１クロックに対応する外部クロックを伝播するロジック演算手段が複数接続されたロジック演算手段部と、
前記ロジック演算手段から出力された前記外部クロックを遅延させて伝播する論理回路からなる第２遅延チェーンが複数接続された第２遅延チェーン部と、
を備え、
前記外部クロックが、前記第１制御信号のパルス幅によって設定され通過した第１遅延チェーンと同じ数の第２遅延チェーンを通過することで、第１制御信号のパルス幅だけ遅 延したＤＬＬクロックを発生することを特徴とするＤＬＬクロック発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998-61113 | 1998-12-30 | ||
| KR1019980061113A KR100303777B1 (ko) | 1998-12-30 | 1998-12-30 | 지연-펄스-지연을 이용한 지연고정루프 클록발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000207051A JP2000207051A (ja) | 2000-07-28 |
| JP4215919B2 true JP4215919B2 (ja) | 2009-01-28 |
Family
ID=19567869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000124A Expired - Fee Related JP4215919B2 (ja) | 1998-12-30 | 2000-01-04 | Ｄｌｌクロック発生器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6342797B1 (ja) |
| JP (1) | JP4215919B2 (ja) |
| KR (1) | KR100303777B1 (ja) |
| DE (1) | DE19963684B4 (ja) |
| GB (1) | GB2345395B (ja) |
| TW (1) | TW533679B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543934B1 (ko) * | 2000-05-31 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치 |
| US6784707B2 (en) | 2002-07-10 | 2004-08-31 | The Board Of Trustees Of The University Of Illinois | Delay locked loop clock generator |
| US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
| WO2006030343A1 (en) | 2004-09-14 | 2006-03-23 | Koninklijke Philips Electronics N.V. | Delay control circuit and method |
| KR101481578B1 (ko) * | 2008-10-16 | 2015-01-21 | 삼성전자주식회사 | 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624315B2 (ja) * | 1983-11-04 | 1994-03-30 | 日本ビクター株式会社 | 移相器 |
| US4922141A (en) * | 1986-10-07 | 1990-05-01 | Western Digital Corporation | Phase-locked loop delay line |
| GB2197553A (en) * | 1986-10-07 | 1988-05-18 | Western Digital Corp | Phase-locked loop delay line |
| US5159205A (en) * | 1990-10-24 | 1992-10-27 | Burr-Brown Corporation | Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line |
| US5463337A (en) * | 1993-11-30 | 1995-10-31 | At&T Corp. | Delay locked loop based clock synthesizer using a dynamically adjustable number of delay elements therein |
| US5661427A (en) * | 1994-10-05 | 1997-08-26 | Micro Linear Corporation | Series terminated clock deskewing apparatus |
| JPH08130464A (ja) * | 1994-10-31 | 1996-05-21 | Mitsubishi Electric Corp | Ｄｌｌ回路 |
| JP3561792B2 (ja) * | 1995-09-06 | 2004-09-02 | 株式会社ルネサステクノロジ | クロック発生回路 |
| US5945861A (en) * | 1995-12-18 | 1999-08-31 | Lg Semicon., Co. Ltd. | Clock signal modeling circuit with negative delay |
| KR0152421B1 (ko) * | 1996-01-08 | 1998-12-15 | 김광호 | 디지탈 지연 동기 루프회로 |
| JPH1032488A (ja) * | 1996-07-12 | 1998-02-03 | Nippon Steel Corp | タイミング信号発生回路 |
| JPH1032487A (ja) * | 1996-07-12 | 1998-02-03 | Nippon Steel Corp | タイミング信号発生回路 |
| US6125157A (en) * | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
| KR100245077B1 (ko) * | 1997-04-25 | 2000-02-15 | 김영환 | 반도체 메모리 소자의 딜레이 루프 럭크 회로 |
| US6002281A (en) * | 1998-02-20 | 1999-12-14 | Intel Corporation | Delay locked loop |
-
1998
- 1998-12-30 KR KR1019980061113A patent/KR100303777B1/ko not_active IP Right Cessation
-
1999
- 1999-12-29 TW TW088123206A patent/TW533679B/zh not_active IP Right Cessation
- 1999-12-29 DE DE19963684.2A patent/DE19963684B4/de not_active Expired - Lifetime
- 1999-12-30 US US09/475,226 patent/US6342797B1/en not_active Expired - Lifetime
- 1999-12-30 GB GB9930812A patent/GB2345395B/en not_active Expired - Fee Related
-
2000
- 2000-01-04 JP JP2000000124A patent/JP4215919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100303777B1 (ko) | 2001-11-02 |
| GB2345395A (en) | 2000-07-05 |
| TW533679B (en) | 2003-05-21 |
| GB9930812D0 (en) | 2000-02-16 |
| DE19963684A1 (de) | 2000-08-03 |
| DE19963684B4 (de) | 2017-10-19 |
| KR20000044614A (ko) | 2000-07-15 |
| GB2345395B (en) | 2003-04-09 |
| US6342797B1 (en) | 2002-01-29 |
| JP2000207051A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036230A (en) | CMOS clock-phase synthesizer | |
| KR100200892B1 (ko) | 클록발생회로, 피엘엘회로와 도체장치 및 블록발생회로의 설계방법 | |
| JP3644827B2 (ja) | 外部負荷を考慮したｄｌｌ回路 | |
| JP3415444B2 (ja) | クロック制御方法および回路 | |
| US7675797B2 (en) | CAS latency circuit and semiconductor memory device including the same | |
| KR100931026B1 (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
| US6333959B1 (en) | Cross feedback latch-type bi-directional shift register in a delay lock loop circuit | |
| KR100540487B1 (ko) | 데이터 출력제어회로 | |
| KR20050041612A (ko) | 데이터 출력에 관한 동작마진이 향상된 메모리 장치 | |
| JP4434468B2 (ja) | Ｓｄｒａｍにおけるスキュー補償のための遅延固定ループ回路 | |
| US8166286B2 (en) | Data pipeline with large tuning range of clock signals | |
| US7135899B1 (en) | System and method for reducing skew in complementary signals that can be used to synchronously clock a double data rate output | |
| KR100529390B1 (ko) | 개회로 디지털 듀티 보정 회로 | |
| JP4371531B2 (ja) | 遅延同期回路 | |
| JP4215919B2 (ja) | Ｄｌｌクロック発生器 | |
| US20190173458A1 (en) | Shift register utilizing latches controlled by dual non-overlapping clocks | |
| Jang et al. | A compact ring delay line for high speed synchronous DRAM | |
| JP4067838B2 (ja) | 位相比較器 | |
| KR100321732B1 (ko) | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 | |
| US6194938B1 (en) | Synchronous integrated clock circuit | |
| US6982573B2 (en) | Switchable clock source | |
| KR100486199B1 (ko) | 반도체메모리장치의하이임피던스제어신호발생회로 | |
| KR100353533B1 (ko) | 딜레이 락 루프 회로 | |
| JP3601884B2 (ja) | タイミング制御回路 | |
| JP3631390B2 (ja) | 同期回路システム及び同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |