JP4203770B2

JP4203770B2 - 画像表示装置

Info

Publication number: JP4203770B2
Application number: JP2006147537A
Authority: JP
Inventors: 淳一山下; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-05-29
Filing date: 2006-05-29
Publication date: 2009-01-07
Anticipated expiration: 2026-05-29
Also published as: TW200813957A; JP2007316455A; CN100583212C; CN101083049A; US8237639B2; KR20070114638A; US20070273621A1

Description

本発明は、有機ＥＬデバイスなどの発光素子を画素に用いた画像表示装置に関する。詳しくは、各画素に形成したトランジスタを走査して発光素子を駆動するアクティブマトリクス型の画像表示装置に関する。さらに詳しくは、画素の行単位で複数本設けた走査線の本数を削減する技術に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ従来の画像表示装置は、画素回路の構成が複雑であり、発光素子を駆動するドライブトランジスタのほか複数のトランジスタを含んでいた。これらのトランジスタを線順次で駆動するため、画素の行当り複数の走査線が必要であった。このため、走査線（ゲートライン）と信号線ラインや電源ラインとのクロスオーバーラップが増え、画像表示装置を構成するパネルの歩留りを低下させる原因になっていた。また画素の行当り複数の走査線を駆動するため、その本数分だけスキャナが必要となり、歩留り低下やコストアップを招いていた。

上述した従来の技術の課題に鑑み、本発明は閾電圧補正機能を備えた画像表示装置の走査線数を削減し、以って歩留りの改善を達成することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素回路アレイ部とスキャナ部と信号部とを含み、前記画素回路アレイ部は、行毎に複数本配された走査線と、列毎に配された信号線と、走査線の行と信号線の列が交差する部分に配された行列状の画素回路とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、主走査線、副走査線及び補正用走査線を含む複数の走査線に制御信号を供給して順次行ごとに画素回路を走査し、各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に主走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、前記第１スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１基準電位に設定し、前記第２スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２基準電位に設定し、前記第３スイッチングトランジスタは、該サンプリング期間に先立ち副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを電源電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを該電源電位に接続して該出力電流を該発光素子に流す画像表示装置において、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの一方は、当該行に属する補正用走査線を介して該スキャナ部から制御信号を受け入れて動作する一方、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの他方は、当該行よりも前の行若しくは後の行に属する補正用走査線を介して該スキャナ部から制御信号を受け入れて動作し、以って、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタとで該補正用走査線を共用するとともに、前記スキャナ部が該補正用走査線に供給する制御信号は、その時間幅が該閾電圧の影響を補正するために必要な期間よりも長く設定されていることを特徴とする。

好ましくは、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの他方は、当該行の直前若しくは直後の行に属する補正用走査線を介して該スキャナ部から制御信号を受け入れて動作する。又前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に対して依存性を有し、前記第３スイッチングトランジスタは、該サンプリング期間に導通して該ドライブトランジスタを電源電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、該出力電流のキャリア移動度に対する依存性を打ち消す。

本発明によれば、画像表示装置に集積形成される各画素回路は、発光素子を駆動するドライブトランジスタや映像信号を画素回路内にサンプリングするサンプリングトランジスタに加え、ドライブトランジスタの閾電圧補正動作や移動度補正動作を行う複数のスイッチングトランジスタが組み込まれている。これらスイッチングトランジスタの内、第１スイッチングトランジスタ及び第２スイッチングトランジスタの一方は、当該行に属する補正用走査線を介してスキャナ部から制御信号を受け入れて通常のように動作する一方、第１スイッチングトランジスタ及び第２スイッチングトランジスタの他方は、当該行よりも前の行もしくは後の行に属する補正用走査線を介してスキャナ部から制御信号を受け入れて動作する。かかる構成により、第１スイッチングトランジスタ及び第２スイッチングトランジスタとで補正用走査線を共用することが出来る。画素行毎に設けた複数の走査線のうち、少なくとも補正用走査線を共有化することで、その分ゲートライン数を削減し、以って配線間のクロスオーバーを減少させることでパネルの歩留りを改善することが可能である。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に図１を参照して、本発明の元になった先行開発にかかる画像表示装置（以下、先行開発例と呼ぶ場合がある）を説明する。この先行開発例は本発明の基礎になるもので、構成も大部分重複していることから、ここで本発明の一部として具体的に説明する。図示する様に、本画像表示装置は、基本的な構成として画素アレイ部１とスキャナ部と信号部とを含んでいる。画素アレイ部１は、行毎に複数本配された走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２と、列毎に配された信号線ＳＬと、走査線ＷＳ、ＤＳ、ＡＺ１、ＡＺ２の行と信号線ＳＬの列が交差する部分に配された行列状の画素回路２とからなる。本画像表示装置は画像のカラー表示を行うため、各画素回路２はＲＧＢの三原色のいずれかに発光可能である。但し本発明はこれに限られるものではなく、白黒単色表示の画像表示装置にも適用できる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は４本の走査線ＷＳ、ＤＳ、ＡＺ１、ＡＺ２をそれぞれ線順次走査するため、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２に分かれている。各スキャナ４，５，７１，７２は、主走査線ＷＳ、副走査線ＤＳ及び補正用走査線ＡＺ１，ＡＺ２にそれぞれ制御信号を供給して順次行毎に画素回路２を走査する。

図２は、図１に示した画像表示装置に含まれる画素回路の構成を示す回路図である。画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと１個の容量素子（画素容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の画素容量を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。またドライブトランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して別の基準電位Ｖｓｓ１に接続されている。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、ドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。

かかる構成において、サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）ＩｄｓはドライブトランジスタＴｒｄのチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。

本先行開発例の特徴として、画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為に、予め発光期間の先頭で画素容量Ｃｓに保持された入力電圧Ｖｇｓを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしている。

本先行開発例の場合、ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方、ソースＳが発光素子ＥＬ側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、画素容量Ｃｓ側に負帰還する。その際本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお本補正手段は、サンプリング期間内でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出す時間幅ｔを調整可能であり、これにより画素容量Ｃｓに対する出力電流Ｉｄｓの負帰還量を最適化している。

図３は、図２に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本先行開発例にかかる画素回路２の動作を説明する。

図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した先行開発例にかかる画素回路の動作をより具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本先行開発例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。

しかしながら上述した先行開発例にかかる画素回路では、４種類のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４を走査するために、４種類の走査線（ゲートライン）ＷＳ，ＤＳ，ＡＺ１，ＡＺ２を形成する必要があり、電源ラインや信号線ラインとのスロスオーバーが増加してしまう。これは歩留りを低下させる原因となる。さらにレイアウト的に高精細化が困難になる。そこで本発明は、ゲートラインの共用化を図って、行当りに必要な走査線数を削減することを目的とする。

図５は、本発明にかかる画像表示装置の第１実施形態を示すブロック図である。理解を容易にするため、図１に示した先行開発例と対応する部分には対応する参照番号を付してある。両者を比較すれば明らかなように、本実施形態は行当りの走査線が３本であり、先行開発例の４本に比べて１本少なくなっている。即ち、画素アレイ部１の各行には、主走査線ＷＳと副走査線ＤＳと補正用走査線ＡＺが形成されており、これら３本のゲートラインで画素回路２が駆動されている。これと対応するように周辺のスキャナ部は、主走査線ＷＳを走査するライトスキャナ４と、副走査線ＤＳを走査するドライブスキャナ５と、補正用走査線ＡＺを走査する補正用スキャナ７とで構成されており、図１の先行開発例に比べスキャナの個数も４個から３個に減っている。

図６は、図５に示した画像表示装置に含まれる画素回路の具体的な構成を示す回路図である。理解を容易にするため、図２に示した先行開発例の画素回路と対応する部分には対応する参照番号を付してある。説明の都合上、図６は当該行（自段）の画素回路２ｎと当該行ｎの一つ前に位置する行ｎ−１（前段）の画素回路２ｎ−１を並べて描いてある。

図示する様に着目する行（当該行ｎ）に属する画素回路２ｎは、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に主走査線ＷＳｎから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。

第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち補正用スキャナ７から供給される制御信号ＡＺｎに応じ導通してドライブトランジスタＴｒｄのゲートＧを第１基準電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、同じくサンプリング期間に先立ち補正用スキャナ７から供給される制御信号ＡＺｎ−１に応じ導通してドライブトランジスタＴｒｄのソースＳを第２基準電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち副走査線から供給される制御信号ＤＳｎに応じ導通してドライブトランジスタＴｒｄを電源電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧の影響を補正すると共に、発光期間に再び副走査線から供給される制御信号ＤＳｎに応じ導通してドライブトランジスタＴｒｄを電源電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。

本発明の特徴事項として、第１スイッチングトランジスタＴｒ２及び第２スイッチングトランジスタＴｒ３の一方は、当該行ｎに属する補正用走査線ＡＺｎを介して補正用スキャナ７から制御信号ＡＺｎを受け入れて動作する一方、第１スイッチングトランジスタＴｒ２及び第２スイッチングトランジスタＴｒ３の他方は、当該行ｎよりも前の行ｎ−１もしくは後の行に属する補正用走査線ＡＺｎ−１を介して補正用スキャナ７から制御信号ＡＺｎ−１を受け入れて動作し、以って第１スイッチングトランジスタＴｒ２及び第２スイッチングトランジスタＴｒ３とで補正用走査線ＡＺを共用している。特に本実施形態では第１スイッチングトランジスタＴｒ２の方が当該行ｎに属する補正用走査線ＡＺｎを介して補正用スキャナ７から制御信号ＡＺｎを受け入れて動作する一方、第２スイッチングトランジスタＴｒ３の方が当該行ｎの直前行ｎ−１もしくは直後行ｎ＋１に属する補正用走査線ＡＺを介して補正用スキャナ７から制御信号ＡＺを受け入れて動作する。特に本実施形態では、第２スイッチングトランジスタＴｒ３は直前行ｎ−１に属する補正用走査線ＡＺｎ−１を介して補正用スキャナ７から制御信号ＡＺｎ−１を受け入れて動作する。この様に、当該行と隣接する直前行もしくは直後行のゲートラインを利用することで、信号線ラインや電源ラインとのオーバーラップを極力減らすようにしている。なお、補正用スキャナ７が補正用走査線ＡＺに供給する制御信号ＡＺは、その時間幅が閾電圧の影響を補正するために必要な期間（Ｖｔｈ補正期間）よりも長く設定されている。補正用制御信号ＡＺの時間幅（パルス幅）は、例えば一水平期間（１Ｈ）または二水平期間（２Ｈ）あるいはそれ以上に設定することが出来る。パネルス幅は長いほど、ドライブトランジスタＴｒｄのゲートＧやソースＳを所定の基準電位に十分初期化することが可能である。

ドライブトランジスタＴｒｄは、その出力電流Ｉｄｓがチャネル領域のキャリア移動度μに対しても依存性を有する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に導通してドライブトランジスタＴｒｄを電源電位Ｖｃｃに接続し、信号電位がサンプリングされている間にドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正し、以って出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すようにしている。

図７は、図６に示した画像表示装置から画素回路２ｎの部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。基本的には、図３に示した先行開発例の画素回路と同様の構成となっている。異なる点は、先行開発例では補正用の制御線がＡＺ１とＡＺ２の２本であるのに対し、図７の第１実施形態は補正用走査線がＡＺの１本であることである。但しこの補正用走査線ＡＺは当該行ｎと直前行ｎ−１とで共用化が図られている。即ち、一方のスイッチングトランジスタＴｒ２はそのゲートが当該行ｎの補正用走査線ＡＺｎに接続されているのに対し、他方のスイッチングトランジスタＴｒ３のゲートが直前行ｎ−１の補正用走査線ＡＺｎ−１に接続されている。補正用走査線ＡＺは一対のスイッチングトランジスタＴｒ２，Ｔｒ３の間で時分割的に共用されている。

図８は、第１実施形態にかかる画像表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、先行開発例のタイミングチャートを示す図４と同様の表記を採用している。異なる点は、スイッチングトランジスタＴｒ３のゲートに直前行の制御信号ＡＺｎ−１が印加され、スイッチングトランジスタＴｒ２のゲートに当該行ｎの制御信号ＡＺｎが印加されることである。なお、補正用制御信号ＡＺはそのパルス幅が２Ｈとなっている。但し本発明はこれに限られるものではなく、１Ｈもしくは３Ｈ以上としても良い。但し補正用制御信号ＡＺのパルス幅は、Ｖｔｈ補正期間Ｔ３‐Ｔ４よりは長くするように設定しなければならない。

始めにタイミングＴ１でＤＳｎがハイレベルになりスイッチングトランジスタＴｒ４がオフする。この後タイミングＴ２１で制御信号ＡＺｎ−１が立ち上がりトランジスタＴｒ３がオンする。これによりドライブトランジスタＴｒｄのソースＳに基準電位Ｖｓｓ２を書き込む。このときドライブトランジスタＴｒｄのゲートＧの電位はハイインピーダンスなので、ソースＳの電位の降下に追随して同様に降下する。次にタイミングＴ２２で制御信号ＡＺｎが立ち上がり、スイッチングトランジスタＴｒ２がオンすると、ドライブトランジスタＴｒｄのゲートＧの電位に基準電位Ｖｓｓ１が書き込まれる。これらの動作において、制御信号ＡＺｎとＡＺｎ−１は同じスキャナを構成するシフトレジスタから順次出力されるシフトレジスタパルスであり、位相が１Ｈシフトしている。

ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとすることで、その後のＶｔｈ補正動作の準備を行う。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２と設定することで発光素子ＥＬにマイナスバイアスを印加する。これはその後のＶｔｈ補正動作及び移動度μ補正動作を正常に行うために必要である。

次にトランジスタＴｒ３をオフした後タイミングＴ３でトランジスタＴｒ４をオンすることで、Ｖｔｈ補正動作を開始する。このときドライブトランジスタＴｒｄのゲートＧの電位はＶｓｓ１に固定されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソースＳの電位はＶｓｓ１−Ｖｔｈになる。この様にして、Ｖｔｈが画素容量Ｃｓに書き込まれる。

この後は先行開発例と同様にサンプリングトランジスタＴｒ１をオンして信号電圧を画素容量Ｃｓに書き込み、さらにトランジスタＴｒ４をオンして発光動作に入る。以上の動作を行うことでＡＺラインをトランジスタＴｒ２とＴｒ３で時分割的に共用化しても、正常な補正動作を行うことが確認できた。かかる構成により、ゲートライン数を先行開発例に比べ１種類削減することが出来る。ゲートラインの配線数の削減は配線クロスオーバーの減少となり、歩留り改善につながる。なお、本実施形態はタイミングＴ６‐Ｔ７で移動度μの補正もかけているが、制御信号ＷＳｎとＤＳｎをノンオーバーラップとして移動度補正を行わない単純なＶｔｈ補正動作のみの画素回路でも、同様にＡＺラインの共有化が可能である。

図９は、本発明にかかる画像表示装置の第２実施形態を示す全体的なブロック図である。理解を容易にするため、図６に示した第１実施形態と対応する部分には対応する参照番号を付してある。図９は、当該行（自段）に属する画素回路２ｎと直後行ｎ＋１（次段）に属する画素回路２ｎ＋１を上下に併記してある。図から明らかなように、当該行ｎの画素回路２ｎは、一方のスイッチングトランジスタＴｒ３に当該行ｎの補正用走査線ＡＺｎが接続されている一方、他方のスイッチングトランジスタＴｒ２のゲートには当該行ｎではなく直後行ｎ＋１に属する補正用走査線ＡＺｎ＋１が接続されている。これらの補正用走査線ＡＺｎ，ＡＺｎ＋１はいずれも補正用スキャナ７によって行順次で出力される。

図１０は、図９に示した画像表示装置に含まれるｎ行目の画素回路２ｎを取り出して模式的に表したものである。理解を容易にするため、図７に示した第１実施形態の画素回路と対応する部分には対応する参照番号を付してある。異なる点は、一方のスイッチングトランジスタＴｒ２のゲートに次段の補正用走査線ＡＺｎ＋１が接続されており、他方のスイッチングトランジスタＴｒ３のゲートに自段の補正用走査線ＡＺｎが接続されていることである。この様に一対のスイッチングトランジスタＴｒ２とＴｒ３との間で補正用走査線ＡＺを時分割的に兼用することで、行当りに必要なゲートラインの本数を１本削減している。

図１１は、第２実施形態にかかる画像表示装置の動作説明に供するタイミングチャートである。理解を容易にするため図８に示した第１実施形態のタイミングチャートと同様の表記を採用している。図示する様に、スイッチングトランジスタＴｒ３のゲートには自段ｎの制御信号ＡＺｎが印加され、スイッチングトランジスタＴｒ２のゲートには次段ｎ＋１の制御信号ＡＺｎ＋１が印加される。具体的には、タイミングＴ１でスイッチングトランジスタＴｒ４がオフし非発光期間に入った後、タイミングＴ２１で制御信号ＡＺｎが立ち上がり、トランジスタＴｒ３がオンする。これによりドライブトランジスタＴｒｄのソースＳの電位に第２基準電位Ｖｓｓ２が書き込まれる。さらにタイミングＴ２２で制御信号ＡＺｎが立ち下がる一方ＡＺｎ＋１が立ち上がることで、トランジスタＴｒ３がオフする一方トランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのゲートＧに第１基準電位Ｖｓｓ１が書き込まれる。以上により、Ｖｔｈ補正動作の準備が完了する。即ちドライブトランジスタＴｒｄのソースＳ及びゲートＧが所定の基準電位に初期化される。本実施形態では更に期間Ｔ３−Ｔ４で、トランジスタＴｒ４がオンしてＶｔｈ補正動作を行う。この後の動作は第１実施形態と同様である。なお本実施形態は制御信号ＡＺのパルス幅を１Ｈにとってある。これは丁度映像信号サンプリング用の制御信号ＷＳのパルス幅と同じである。

最後に、図１２は移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタはオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図１３は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図１３のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図１３のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為図１４を参照して、上述した移動度補正の数値解析を行う。図１４に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

図１５は、式５をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パレメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図１５に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。

先行開発例にかかる画像表示装置を示すブロック図である。先行開発例にかかる画素回路の構成を示す回路図である。同じく先行開発例の画素回路を示す模式図である。先行開発例の動作説明に供するタイミングチャートである。本発明の第１実施形態にかかる画像表示装置を示すブロック図である。第１実施形態の画素アレイの具体的な構成を示す回路図である。第１実施形態の画素回路を示す模式図である。第１実施形態の動作説明に供するタイミングチャートである。本発明にかかる画像表示装置の第２実施形態を示す回路図である。第２実施形態の画素回路構成を示す模式図である。第２実施形態の動作説明に供するタイミングチャートである。本発明にかかる画像表示装置の動作説明に供する回路図である。同じく動作説明に供するグラフである。同じく動作説明に供する回路図である。同じく動作説明に供するグラフである。

符号の説明

１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ（ドライバＩＣ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、ＥＬ・・・発光素子

Claims

画素回路アレイ部とスキャナ部と信号部とを含み、
前記画素回路アレイ部は、行毎に複数本配された走査線と、列毎に配された信号線と、走査線の行と信号線の列が交差する部分に配された行列状の画素回路とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、主走査線、副走査線及び補正用走査線を含む複数の走査線に制御信号を供給して順次行ごとに画素回路を走査し、
各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に主走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、
前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、
前記第１スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１基準電位に設定し、
前記第２スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２基準電位に設定し、
前記第３スイッチングトランジスタは、該サンプリング期間に先立ち副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを電源電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを該電源電位に接続して該出力電流を該発光素子に流し、
前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの一方は、当該行に属する補正用走査線を介して該スキャナ部から制御信号を受け入れて動作する一方、
前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの他方は、当該行よりも前の行若しくは後の行に属する補正用走査線を介して該スキャナ部から制御信号を受け入れて動作し、
以って、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタとで該補正用走査線を共用し、
前記スキャナ部が該補正用走査線に供給する制御信号は、その時間幅が該閾電圧の影響を補正するために必要な期間よりも長く設定されている画像表示装置。
前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの他方は、当該行の直前若しくは直後の行に属する補正用走査線を介して該スキャナ部から制御信号を受け入れて動作する請求項１記載の画像表示装置。
前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に対して依存性を有し、
前記第３スイッチングトランジスタは、該サンプリング期間に導通して該ドライブトランジスタを電源電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、該出力電流のキャリア移動度に対する依存性を打ち消す請求項１記載の画像表示装置。