JP5412770B2 - 画素回路の駆動方法、発光装置および電子機器 - Google Patents

画素回路の駆動方法、発光装置および電子機器 Download PDF

Info

Publication number
JP5412770B2
JP5412770B2 JP2008226737A JP2008226737A JP5412770B2 JP 5412770 B2 JP5412770 B2 JP 5412770B2 JP 2008226737 A JP2008226737 A JP 2008226737A JP 2008226737 A JP2008226737 A JP 2008226737A JP 5412770 B2 JP5412770 B2 JP 5412770B2
Authority
JP
Japan
Prior art keywords
period
pixel circuit
driving transistor
gate
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008226737A
Other languages
English (en)
Other versions
JP2010060869A (ja
Inventor
英人 石黒
聡 矢田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008226737A priority Critical patent/JP5412770B2/ja
Priority to US12/534,524 priority patent/US8643576B2/en
Publication of JP2010060869A publication Critical patent/JP2010060869A/ja
Application granted granted Critical
Publication of JP5412770B2 publication Critical patent/JP5412770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。
発光素子に供給される駆動電流を駆動トランジスタが制御する発光装置においては、駆動トランジスタの特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、走査線駆動回路による選択行の各画素回路について補償動作と書込動作とを水平走査期間毎に順次に実行することで、駆動トランジスタの閾値電圧および移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。補償動作は、駆動トランジスタをオン状態に制御したうえで信号線から駆動トランジスタのゲートに所定の基準電位を供給することで、駆動トランジスタのゲート−ソース間に介在する保持容量の両端間の電圧を閾値電圧に漸近させる動作である。書込動作は、階調値に応じた階調電位を信号線から駆動トランジスタのゲートに供給することで、保持容量の両端間の電圧を階調値に応じた電圧に変化させる動作である。
特開２００７−３１０３１１号公報
ところで、保持容量の両端間の電圧を補償動作で駆動トランジスタの閾値電圧に充分に接近させるためには相当の時間が必要となる。しかし、基準電位の供給と階調電位の供給とに１本の信号線が兼用される特許文献１の技術においては、１本の走査線が選択される水平走査期間内で補償動作と書込動作とを完了する必要があるから、補償動作の時間を充分に確保できないという問題がある。補償動作の時間が不足すると、保持容量の両端間の電圧が駆動トランジスタの閾値電圧に充分に接近せず、駆動トランジスタの閾値電圧の誤差を有効に補償できない。一方、保持容量の両端間の電圧が駆動トランジスタの閾値電圧に充分に接近する程度に水平走査期間を長い時間に設定すると、走査線の本数の増加（高精細化）が制約されるという問題がある。以上の事情を考慮して、本発明は、走査線を選択する時間の増加を抑制しながら補償動作の時間を確保することを目的とする。
以上の課題を解決するために、本発明に係る画素回路の駆動方法は、複数の走査線と複数の信号線との各交差に対応して配置され、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、走査線の選択時に信号線と駆動トランジスタのゲートとを導通させる選択スイッチとを各々が含む複数の画素回路を駆動する方法であって、複数の単位期間の各々における第１期間（例えば図２の期間ｈ1）にて各信号線に時分割で階調電位を供給し、当該単位期間のうち第１期間の経過後の第２期間（例えば図２の期間ｈ2）にて走査線を選択することで、当該走査線に対応する各画素回路の駆動トランジスタのゲートに階調電位を供給する一方、複数の走査線のうち一の走査線に対応する各画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに給電線から基準電位を供給することで保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を、一の走査線に対応する単位期間の開始前に実行し、一の走査線に対応する単位期間の経過後に、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。
以上の態様においては、階調電位の供給に使用される信号線とは別の給電線から画素回路内の駆動トランジスタのゲートに基準電位を供給することで、当該画素回路に階調電位を供給する単位期間の開始前に第１補償動作が実行される。したがって、走査線の選択中（選択スイッチの導通中）に第１補償動作を実行する必要がある特許文献１の構成と比較すると、走査線を選択する時間の増加を抑制しながら第１補償動作の時間を確保することが可能である。また、走査線の選択中に第１補償動作を実行する必要がないから、単位期間の第１期間にて各信号線に時分割で階調電位を供給する時間を充分に確保できる（すなわち、各信号線に対する階調電位の供給に要求される速度を低減できる）という利点もある。
なお、本発明の好適な態様において、第１補償動作の時間は、保持容量の両端間の電圧が第１補償動作で駆動トランジスタの閾値電圧に到達するように選定される。ただし、駆動トランジスタの閾値電圧に完全に合致しない場合でも、保持容量の両端間の電圧には第１補償動作で駆動トランジスタの閾値電圧が反映される。したがって、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に合致させる場合と比較すると効果は低減されるけれども、閾値電圧の誤差の補償という効果は、保持容量の両端間の電圧が駆動トランジスタの閾値電圧に完全に到達しない場合であっても確かに実現される。したがって、保持容量の両端間の電圧を第１補償動作で駆動トランジスタの閾値電圧に完全に合致させることは本発明において必須ではない。
なお、本発明の好適な態様において、複数の単位期間の各々の第２期間では、駆動トランジスタのゲートに対する階調電位の供給後に、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第２補償動作を実行する。以上の態様においては、階調電位の供給後の第２補償動作で保持容量の両端間の電圧が駆動トランジスタの閾値電圧に漸近するから、駆動トランジスタの移動度の誤差を補償することが可能である。なお、第２補償動作の時間は、保持容量の両端間の電圧が駆動トランジスタの閾値電圧に到達する時間と比較して短い時間に設定される。
本発明の好適な態様において、一の走査線に対応する単位期間の開始前の２以上の単位期間（例えば図５の単位期間Ｈ[i-2]〜Ｈ[i-1]）にわたって第１補償動作を実行する。以上の態様においては、２以上の単位期間が第１補償動作に利用されるから、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に充分に接近させることが可能である。したがって、駆動トランジスタの閾値電圧の誤差を有効に補償できるという利点がある。
なお、単位期間の開始前に第１補償動作を実行するという観点のみからすると、各信号線に階調電位を時分割で供給するという処理は省略され得る。すなわち、本発明の別の態様に係る駆動方法は、信号線と複数の走査線との各交差に対応して配置され、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、走査線の選択時に信号線と駆動トランジスタのゲートとを導通させる選択スイッチとを各々が含む複数の画素回路を駆動する方法であって、複数の単位期間の各々において、走査線を選択するとともに信号線に階調電位を供給し、複数の走査線のうち一の走査線に対応する各画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに給電線から基準電位を供給することで保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を、一の走査線に対応する単位期間の開始前に実行し、一の走査線に対応する単位期間の経過後に、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の駆動方法でも、走査線を選択する時間の増加を抑制しながら第１補償動作の時間を確保することが可能である。
本発明に係る発光装置は、複数の走査線と複数の信号線との各交差に対応して配置され、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、走査線の選択時に信号線と駆動トランジスタのゲートとを導通させる選択スイッチとを各々が含む複数の画素回路と、複数の画素回路の各々を駆動する駆動回路とを具備し、駆動回路は、複数の単位期間の各々における第１期間にて各信号線に時分割で階調電位を供給し、当該単位期間のうち第１期間の経過後の第２期間にて走査線を選択することで、当該走査線に対応する各画素回路の駆動トランジスタのゲートに階調電位を供給する一方、複数の走査線のうち一の走査線に対応する各画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに給電線から基準電位を供給することで保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を、一の走査線に対応する単位期間の開始前に実行し、一の走査線に対応する単位期間の経過後に、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の発光装置によれば、本発明の画素回路の駆動方法と同様の効果が実現される。
また、本発明の別の態様に係る発光装置は、信号線と複数の走査線との各交差に対応して配置され、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、走査線の選択時に信号線と駆動トランジスタのゲートとを導通させる選択スイッチとを各々が含む複数の画素回路と、複数の画素回路の各々を駆動する駆動回路とを具備し、駆動回路は、複数の単位期間の各々において、走査線を選択するとともに信号線に階調電位を供給し、複数の走査線のうち一の走査線に対応する各画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに給電線から基準電位を供給することで保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を、一の走査線に対応する単位期間の開始前に実行し、一の走査線に対応する単位期間の経過後に、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の態様に係る発光装置でも、走査線を選択する時間の増加を抑制しながら第１補償動作の時間を確保することが可能である。
本発明に係る発光装置の好適な態様において、複数の画素回路の各々は、給電線と駆動トランジスタのゲートとの間に介在する制御スイッチを含み、駆動回路は、各画素回路の制御スイッチを、第１補償動作の実行中にオン状態に制御し、当該画素回路に対応する走査線が選択される単位期間および発光素子に対する駆動電流の供給中にオフ状態に制御する。以上の態様によれば、給電線から画素回路に基準電位を供給する期間を簡易な構成で正確に規定できるという利点がある。
以上の各態様に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。
＜Ａ：実施形態＞
図１は、本発明の実施の形態に係る発光装置のブロック図である。発光装置１００は、例えば画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０と、駆動回路３０を制御する制御回路５０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４と電位制御回路３６とを含んで構成される。なお、駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、各画素回路Ｕが配置された基板上に形成された薄膜トランジスタで構成され得る。
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、各走査線１２とともにＸ方向に延在するｍ本の給電線１６およびｍ本の制御線２２と、Ｘ方向に交差するＹ方向に延在する３ｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横３ｎ列の行列状に配列する。各画素回路Ｕは、複数の表示色（赤色，緑色，青色）の何れかに対応する。赤色の画素回路Ｕは赤色光を出射し、緑色の画素回路Ｕは緑色光を出射し、青色の画素回路Ｕは青色光を出射する。
図１に示すように、３ｎ本の信号線１４は、相隣接する３本を単位としてｎ個のブロックＢ（Ｂ[1]〜Ｂ[n]）に区分される。ブロックＢ[1]〜Ｂ[n]の各々における第１列目の信号線１４には、Ｙ方向に配列するｍ個の赤色の画素回路Ｕが接続される。同様に、ブロックＢ[1]〜Ｂ[n]の各々における第２列目の信号線１４にはｍ個の緑色の画素回路Ｕが接続され、第３列目の信号線１４にはｍ個の青色の画素回路Ｕが接続される。すなわち、Ｙ方向に配列するｍ個の画素回路Ｕは同じ表示色に対応する（ストライプ配列）。もっとも、各表示色の配列の態様は任意に変更される。
走査線駆動回路３２は、走査信号ＧA[1]〜ＧA[m]を各走査線１２に出力するとともに制御信号ＧB[1]〜ＧB[m]を各制御線２２に出力する。なお、走査信号ＧA[1]〜ＧA[m]と制御信号ＧB[1]〜ＧB[m]とを別個の回路が生成する構成も採用される。信号線駆動回路３４は、画素回路Ｕに指定された階調値Ｄに応じた階調電位ＶDATAを各信号線１４に出力する。電位制御回路３６は、電位ＶEL[1]〜電位ＶEL[m]を生成して各給電線１６に出力する。
制御回路５０は、発光装置１００の動作を規定する信号（同期信号や制御信号）を駆動回路３０に出力する。例えば、制御回路５０は、各画素回路Ｕの階調（輝度）を指定する階調値Ｄや、信号線駆動回路３４の動作を規定する選択信号ＳEL_1〜ＳEL_3を信号線駆動回路３４に出力する。
図２は、走査線駆動回路３２および信号線駆動回路３４の動作を示すタイミングチャートである。各フレーム期間（垂直走査期間）は、ｍ本の走査線１２に対応するｍ個の単位期間Ｈ（Ｈ[1]〜Ｈ[m]）を含む。図２に示すように、単位期間（水平走査期間）Ｈ[1]〜Ｈ[m]の各々は期間ｈ1と期間ｈ2とを含む。期間ｈ2は期間ｈ1の経過後の期間である。走査信号ＧA[1]〜ＧA[m]は、ｍ個の単位期間Ｈ[1]〜Ｈ[m]の各々の期間ｈ2にて順番にアクティブレベル（ハイレベル）に設定される。すなわち、第ｉ行（ｉ＝１〜ｍ）の走査線１２に供給される走査信号ＧA[i]は、単位期間Ｈ[i]の期間ｈ2にてアクティブレベルに設定され、当該期間ｈ2以外では非アクティブレベルに維持される。
図１に示すように、信号線駆動回路３４は、信号処理回路３４２と、ｎ個のブロックＢ[1]〜Ｂ[n]に対応するｎ個の分配回路ＭP（ＭP[1]〜ＭP[n]）とを具備する。信号処理回路３４２は、例えば集積回路として基板上に実装され、分配回路ＭP[1]〜ＭP[n]は、例えば基板の表面に形成された薄膜トランジスタで構成される。信号処理回路３４２は、制御回路５０が出力する各画素回路Ｕの階調値Ｄからｎ相の画像信号ＶD[1]〜ＶD[n]を生成して並列に出力する。第ｊ番目（ｊ＝１〜ｎ）の分配回路ＭP[j]は、画像信号ＶD[j]をブロックＢ[j]の３本の信号線１４に分配する回路（デマルチプレクサ）である。
信号処理回路３４２が出力する画像信号ＶD[j]は、第ｊ番目のブロックＢ[j]に対応する各画素回路Ｕの階調値Ｄを時分割で指定する電圧信号である。すなわち、画像信号ＶD[j]は、図２に示すように、単位期間Ｈ[i]の期間ｈ1において、第ｉ行のｍ個の画素回路ＵのうちブロックＢ[j]に属する３個の画素回路Ｕの階調値Ｄに応じた階調電位ＶDATA（ＶDATA[i]_1〜ＶDATA[i]_3）に順次に設定される。画像信号ＶD[j]の階調電位ＶDATA[i]_k（ｋ＝１〜３）は、第ｉ行のｎ個の画素回路ＵのうちブロックＢ[j]内の第ｋ列目の画素回路Ｕの階調値Ｄに応じて可変に設定される。図１に示すように、画像信号ＶD[j]は分配回路ＭP[j]に供給される。
図３は、分配回路ＭPの回路図である。図３においては２個の分配回路ＭP（ＭP[j]，ＭP[j+1]）のみが代表的に図示されている。図３に示すように、分配回路ＭP[j]は、ブロックＢ[j]内の信号線１４の本数に相当する３個のスイッチＳW（ＳW_1〜ＳW_3）を含む。分配回路ＭP[j]のスイッチＳW_kは、ブロックＢ[j]内の第ｋ列目の信号線１４と信号処理回路３４２における画像信号ＶD[j]の出力端との間に介在して両者の電気的な接続（導通／非導通）を制御する。
図１および図３に示すように、ｎ個の分配回路ＭP[1]〜ＭP[n]には制御回路５０から３系統の選択信号ＳEL_1〜ＳEL_3が共通に供給される。選択信号ＳEL_kは、分配回路ＭP[1]〜ＭP[n]の各々におけるスイッチＳW_kに供給されて開閉を制御する。図２に示すように、選択信号ＳEL_1〜ＳEL_3は、各単位期間Ｈ内の期間ｈ1にて順番にアクティブレベルとなる。さらに詳述すると、選択信号ＳEL_kは、単位期間Ｈ[1]〜Ｈ[m]の各々において、画像信号ＶD[j]がブロックＢ[j]内の第ｋ列目の画素回路Ｕの階調電位ＶDATA[i]_kとなる期間内にアクティブレベルに設定される。
単位期間Ｈ[i]の期間ｈ1にて選択信号ＳEL_kがアクティブレベルに遷移すると、画像信号ＶD[j]に設定された階調電位ＶDATA[i]_kが、分配回路ＭP[j]のスイッチＳW_kを介してブロックＢ[j]の第ｋ列目の信号線１４に供給される。各信号線１４には図１や図３のように容量ＣSが付随するから、信号線１４に供給された階調電位ＶDATA[i]_kは、直後の単位期間Ｈ[i+1]にて選択信号ＳEL_kが再びアクティブレベルに設定されるまで信号線１４に保持される。すなわち、ブロックＢ[j]に属する第ｋ列目の信号線１４の電位は、単位期間Ｈ[i]のうち走査信号ＧA[i]がアクティブレベルとなる期間ｈ2において、当該信号線１４と第ｉ行の走査線１２との交差の画素回路Ｕに指定された階調値Ｄに応じた階調電位ＶDATA[i]_kに設定される。
次に、図４は、画素回路Ｕの回路図である。図４においては、第ｉ行に属するｎ個の画素回路ＵのうちブロックＢ[j]の第ｋ列目に位置する１個の画素回路Ｕのみが代表的に図示されている。図４に示すように、画素回路Ｕは、発光素子Ｅと駆動トランジスタＴDRと保持容量Ｃ1と選択スイッチＴSLと制御スイッチＴCRとを含んで構成される。選択スイッチＴSLおよび制御スイッチＴCRはＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。
発光素子Ｅと駆動トランジスタＴDRとは、給電線１６と給電線（接地線）１８とを連結する経路上に直列に配置される。給電線１８には電源回路（図示略）から所定の電位ＶCTが供給される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。図４に示すように、発光素子Ｅには容量Ｃ2（容量値ｃp2）が付随する。
駆動トランジスタＴDRは、給電線１６にドレインが接続されるとともにソースが発光素子Ｅの陽極に接続されたＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。保持容量Ｃ1（容量値ｃp1）は、駆動トランジスタＴDRのソース（すなわち、発光素子Ｅと駆動トランジスタＴDRとの間の経路）と駆動トランジスタＴDRのゲートとの間に介在する。
選択スイッチＴSLは、信号線１４と駆動トランジスタＴDRのゲートとの間に介在して両者の電気的な接続（導通／非導通）を制御する。第ｉ行に属する各画素回路Ｕの選択スイッチＴSLのゲートは第ｉ行の走査線１２に対して共通に接続される。
制御スイッチＴCRは、駆動トランジスタＴDRのゲートと給電線２８との間に介在して両者の電気的な接続（導通／非導通）を制御する。給電線２８には電源回路（図示略）から基準電位ＶREFが供給される。給電線２８は、例えば、図４のように画素回路Ｕの行毎に個別に形成されてＸ方向に延在する配線（または列毎に形成されてＹ方向に延在する配線）や、素子部１０内の各画素回路Ｕにわたって連続する配線である。第ｉ行に属する各画素回路Ｕの制御スイッチＴCRのゲートは第ｉ行の制御線２２に対して共通に接続される。
次に、図５は、駆動回路３０の動作（画素回路Ｕを駆動する方法）を示すタイミングチャートである。図５においては、第ｉ行に属する画素回路Ｕに関連する動作が代表的に図示されている。図５に示すように、第ｉ行に属する各画素回路Ｕについては、第ｉ行に属する単位期間Ｈ[i]の開始前の補償期間ＰCPにおいて第１補償動作が実行され、補償期間ＰCPの開始前の初期化期間ＰRSにおいて初期化動作が実行される。
初期化動作は、駆動トランジスタＴDRのゲート−ソース間（すなわち保持容量Ｃ1の両端間）の電圧ＶGSを、階調値Ｄに依存しない所定の電圧ＶGS1に初期化する動作である。第１補償動作は、駆動トランジスタＴDRの電圧ＶGSを、初期化動作で設定した電圧ＶGS1から駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる動作である。第ｉ行の補償期間ＰCPの経過後の単位期間Ｈ[i]においては、電圧ＶGSが信号線１４の階調電位ＶDATA[i]_kに応じた電圧に設定される。すなわち、単位期間Ｈ[i]は、第ｉ行の各画素回路Ｕに階調電位ＶDATAを書込む期間（書込期間）として利用される。単位期間Ｈ[i]の経過後の駆動期間ＰDRでは、電圧ＶGSに応じた駆動電流ＩDRが給電線１６から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。発光素子Ｅは、駆動電流ＩDRに応じた輝度で発光する。
図５に示すように、単位期間Ｈ[i]の直前の複数（２個）の単位期間Ｈ（Ｈ[i-2]，Ｈ[i-1]）が第ｉ行の補償期間ＰCPとして利用され、補償期間ＰCPの開始前の２個の単位期間Ｈ（Ｈ[i-4]，Ｈ[i-3]）が第ｉ行の初期化期間ＰRSとして利用される。走査線駆動回路３２は、第ｉ行の初期化期間ＰRSおよび補償期間ＰCP（単位期間Ｈ[i-4]〜Ｈ[i-1]）において制御信号ＧB[i]をアクティブレベル（ハイレベル）に設定し、当該期間以外では制御信号ＧB[i]を非アクティブレベル（ローレベル）に維持する。また、電位制御回路３６は、初期化期間ＰRSの途中の時点から初期化期間ＰRSの終点までにわたって電位ＶEL[i]を電位Ｖ2に設定し、当該期間以外では電位ＶEL[i]を電位Ｖ1に維持する。
次に、画素回路Ｕの具体的な動作を、初期化期間ＰRSと補償期間ＰCPと単位期間Ｈ[i]と駆動期間ＰDRとに区分して説明する。
［１］初期化期間ＰRS（図６）
図５および図６に示すように、第ｉ行の初期化期間ＰRS（Ｈ[i-4]，Ｈ[i-3]）においては、制御信号ＧB[i]がアクティブレベルに設定されることで制御スイッチＴCRがオン状態に制御される。選択スイッチＴSLはオフ状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは、制御スイッチＴCRを介して給電線２８の基準電位ＶREFに設定される。一方、初期化期間ＰRSの開始後（単位期間Ｈ[i-4]の途中の時点）に電位制御回路３６が給電線１６に電位Ｖ2（電位ＶEL[i]）を供給することで、駆動トランジスタＴDRのソースの電位ＶSは電位Ｖ2に設定される。すなわち、駆動トランジスタＴDRのゲート−ソース間（保持容量Ｃ1の両端間）の電圧ＶGSは、基準電位ＶREFと電位Ｖ2との差分の電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）に初期化される。なお、制御信号ＧB[i]をアクティブレベルに変化させる時点と電位ＶEL[i]を電位Ｖ2に変化させる時点とは同時でもよい。
基準電位ＶREFおよび電位Ｖ2は、以下の数式(1)のように両者の差分の電圧ＶGS1が駆動トランジスタＴDRの閾値電圧ＶTHを充分に上回り、かつ、数式(2)のように発光素子Ｅの両端間の電圧（Ｖ2−ＶCT）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。したがって、初期化期間ＰRSにおいては、駆動トランジスタＴDRがオン状態となり、発光素子Ｅがオフ状態（非発光状態）となる。
ＶGS1＝ＶREF−Ｖ2≫ＶTH ……(1)
Ｖ2−ＶCT≪ＶTH_OLED……(2)
［２］補償期間ＰCP（図７）
図５および図７に示すように、補償期間ＰCPが開始すると、電位制御回路３６は、給電線１６の電位ＶEL[i]（駆動トランジスタＴDRのドレインの電位）を電位Ｖ1に変化させる。図５に示すように、電位Ｖ1は、電位Ｖ2や基準電位ＶREFを充分に上回る。一方、初期化期間ＰRSから引続き制御スイッチＴCRがオン状態に制御されることで、駆動トランジスタＴDRのゲートの電位ＶGは補償期間ＰCPでも基準電位ＶREFに維持される。
駆動トランジスタＴDRは初期化期間ＰRSにてオン状態に遷移しているから、以上の状態のもとでは、図７に示すように、以下の数式(3)で表現される電流Ｉdsが駆動トランジスタＴDRのドレインとソースとの間に流れる。数式(3)のμは駆動トランジスタＴDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積あたりの容量である。
Ｉds＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）２ ……(3)
駆動トランジスタＴDRに電流Ｉdsが流れることで保持容量Ｃ1および容量Ｃ2に電荷が充電される。したがって、図５に示すように駆動トランジスタＴDRのソースの電位ＶSは徐々に上昇する。駆動トランジスタＴDRのゲートの電位ＶGは基準電位ＶREFに維持されるから、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSはソースの電位ＶSの上昇とともに低下する。数式(3)から理解されるように電圧ＶGSが低下して閾値電圧ＶTHに接近するほど電流Ｉdsは減少する。したがって、補償期間ＰCPにおいては、駆動トランジスタＴDRの電圧ＶGSを、初期化期間ＰRSにて設定された電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）から閾値電圧ＶTHに漸近させる第１補償動作が実行される。補償期間ＰCPの時間長（単位期間Ｈの個数）は、図５および図７に示すように、駆動トランジスタＴDRの電圧ＶGSが補償期間ＰCPの終点にて閾値電圧ＶTHに充分に接近する（理想的には合致する）ように設定される。したがって、駆動トランジスタＴDRは、補償期間ＰCPの終点にて殆どオフ状態となる。
［３］単位期間Ｈ[i]（図８）
図５に示すように、単位期間Ｈ[i]が開始すると、制御信号ＧB[i]が非アクティブレベルに設定されることで制御スイッチＴCRがオフ状態に変化する。すなわち、駆動トランジスタＴDRのゲートに対する基準電位ＶREFの供給が停止する。
単位期間Ｈ[i]の期間ｈ2が到来すると、図８に示すように、走査信号ＧA[i]がアクティブレベルに設定されることで選択スイッチＴSLがオン状態に変化する。すなわち、駆動トランジスタＴDRのゲートが選択スイッチＴSLを介して信号線１４に導通する。図２を参照して説明したように、単位期間Ｈ[i]の期間ｈ2においては、ブロックＢ[j]の第ｋ列の信号線１４に階調電位ＶDATA[i]_kが供給されているから、駆動トランジスタＴDRのゲートの電位ＶGは、単位期間Ｈ[i]の始点における基準電位ＶREFから階調電位ＶDATA[i]_kに変化（上昇）する。
駆動トランジスタＴDRのゲートとソースとの間には保持容量Ｃ1が介在するから、図５に拡大して図示したように、駆動トランジスタＴDRのソースの電位ＶSはゲートの電位ＶGに連動して変化（上昇）する。期間ｈ2の開始の直後における電位ＶSの変化量は、電位ＶGの変化量ΔＶG（ΔＶG＝ＶDATA−ＶREF）を保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（ΔＶG・ｃp1／（ｃp1＋ｃp2））に相当する。したがって、期間ｈ2の開始の直後における駆動トランジスタＴDRのゲート−ソース間（保持容量Ｃ1の両端間）の電圧ＶGS2は、図８に示すように以下の数式(4)で表現される。数式(4)における電圧ＶINは、駆動トランジスタＴDRのゲートに階調電位ＶDATAを供給したときのゲート−ソース間の電圧ＶGSの変化量（ΔＶG・ｃp2／（ｃp1＋ｃp2））に相当する。
ＶGS2＝ＶTH＋ΔＶG・ｃp2／（ｃp1＋ｃp2）
＝ＶIN＋ＶTH ……(4)
以上のようにゲート−ソース間の電圧ＶGS2が階調電位ＶDATA（さらに詳細には階調電位ＶDATAと基準電位ＶREFとの差分ΔＶG）に応じて閾値電圧ＶTHを上回る電圧に設定されることで、駆動トランジスタＴDRはオン状態に遷移する。したがって、駆動トランジスタＴDRのドレイン−ソース間には数式(3)の電流Ｉdsが流れる。
図５（拡大図）に示すように、電流Ｉdsによる保持容量Ｃ1や容量Ｃ2の充電とともに駆動トランジスタＴDRのソースの電位ＶS（容量Ｃ2の両端間の電圧）は徐々に上昇する。一方、駆動トランジスタＴDRのゲートの電位ＶGは期間ｈ2内にて階調電位ＶDATA[i]_kに維持される。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、期間ｈ2の開始の直後の電圧ＶGS2から電位ＶSの上昇とともに低下する。電圧ＶGSが閾値電圧ＶTHに接近するほど電流Ｉdsは減少するから、補償期間ＰCPと同様に、期間ｈ2においては、駆動トランジスタＴDRの電圧ＶGSを、階調電位ＶDATA[i]_kの供給で設定された電圧ＶGS2から閾値電圧ＶTHに漸近させる動作（以下「第２補償動作」という）が実行される。
期間ｈ2は、駆動トランジスタＴDRの電圧ＶGSが第２補償動作で閾値電圧ＶTHまで低下するのに必要な時間よりも短い時間に制限される。したがって、図５に示すように、期間ｈ2の終点における電圧ＶGSは、数式(4)の電圧ＶGS2よりも電圧ΔＶだけ低い数式(5)の電圧ＶGS3に設定される。電圧ΔＶは、第２補償動作による駆動トランジスタＴDRのソースの電位ＶSの変化量に相当する。
ＶGS3＝ＶGS2−ΔＶ
＝ＶIN＋ＶTH−ΔＶ ……(5)
［４］駆動期間ＰDR（図９）
図９に示すように、単位期間Ｈ[i]（期間ｈ2）が経過すると、走査信号ＧA[i]が非アクティブレベルに設定されることで選択スイッチＴSLがオフ状態に遷移する。制御信号ＧB[i]は単位期間Ｈ[i]から引続き非アクティブレベルに設定されるから、制御スイッチＴCRはオフ状態を維持する。したがって、駆動トランジスタＴDRのゲートは、信号線１４や給電線２８から切り離された電気的なフローティング状態となる。すなわち、駆動トランジスタＴDRのゲートに対する電位の供給が停止する。
単位期間Ｈ[i]の終点にて駆動トランジスタＴDRがオン状態にある場合、単位期間Ｈ[i]の経過後（駆動期間ＰDRの開始後）も引続き数式(3)の電流Ｉdsが駆動トランジスタＴDRのドレイン−ソース間に流れることで容量Ｃ2が充電される。したがって、図５に示すように、駆動トランジスタＴDRの電圧ＶGSが期間ｈ2の終点での電圧ＶGS3に維持されたまま、容量Ｃ2の両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。そして、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達すると、図９に示すように、電流Ｉdsが駆動電流ＩDRとして発光素子Ｅを流れる。したがって、駆動電流ＩDRは以下の数式(6)で表現される。
ＩDR＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS3−ＶTH）２
＝１/２・μ・Ｗ/Ｌ・Ｃox・｛（ＶIN＋ＶTH−ΔＶ）−ＶTH｝２
＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶIN−ΔＶ）２ ……(6)
発光素子Ｅに対する駆動電流ＩDRの供給は、制御信号ＧB[i]が次にアクティブレベルとなる単位期間Ｈ[i-4]の始点にて終了する。数式(6)のように、駆動電流ＩDRは、階調電位ＶDATA[i]_kに応じて設定された電圧ＶGS3に依存するから、発光素子Ｅは階調電位ＶDATA[i]_k（すなわち階調値Ｄ）に応じた輝度で発光する。
数式(5)の電圧ＶGS3は、補償期間ＰCPで設定された閾値電圧ＶTHを階調電位ＶDATA[i]_kに応じて変化させた電圧であるから、数式(6)に示すように駆動電流ＩDRは閾値電圧ＶTHに依存しない。したがって、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに誤差がある場合でも、駆動電流ＩDRは階調電位ＶDATAに対応した目標値に設定される。すなわち、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに起因した駆動電流ＩDRの誤差は、補償期間ＰCPにおける第１補償動作で補償される。
また、数式(6)の電圧ΔＶ（第２補償動作による駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSの変化量）は駆動トランジスタＴDRの移動度μに依存する。さらに詳述すると、駆動トランジスタＴDRの移動度μが大きいほど電圧ΔＶは増加する。以上のように駆動トランジスタＴDRの移動度μが第２補償動作で駆動電流ＩDRに反映されるから、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を、期間ｈ2における第２補償動作で補償することが可能である。
以上の形態においては、初期化期間ＰRSおよび補償期間ＰCPにおいて駆動トランジスタＴDRのゲートに基準電位ＶREFを供給するための配線として、画素回路Ｕに階調電位ＶDATA[i]_kを供給するための信号線１４とは別個の給電線２８が利用されるから、初期化期間ＰRSおよび補償期間ＰCPを単位期間Ｈ[i]（期間ｈ2）の開始前に設定することが可能である。したがって、走査線１２を選択する期間内に初期化動作や第１補償動作を実行する必要がある特許文献１の構成と比較すると、単位期間Ｈ[i]が短い場合でも初期化期間ＰRSや補償期間ＰCPに充分な時間が確保される。例えば図５の例示のように４個の単位期間Ｈ（Ｈ[i-4]〜Ｈ[i-1]）を初期化期間ＰRSや補償期間ＰCPとして利用できる。したがって、保持容量Ｃ1の両端間の電圧ＶGSを、初期化期間ＰRSにて確実に所定の電圧ＶGS1に設定するとともに補償期間ＰCPにて確実に駆動トランジスタＴDRの閾値電圧ＶTHに設定することが可能である。
ところで、基準電位ＶREFの供給と階調電位ＶDATAの供給とに各信号線１４を兼用したうえで、補償動作を複数の単位期間Ｈにわたって実行する方法として、例えば図１０に例示する方法（以下「対比例」という）も考えられる。すなわち、複数の単位期間Ｈ[1]〜Ｈ[m]の各々を期間Ａ1と期間Ａ2とに区分し、各信号線１４に対する階調電位ＶDATA[i]_1〜ＶDATA[i]_3の供給と第ｉ行の走査線１２の選択と（すなわち本形態では単位期間Ｈ[i]内で実行した動作）を単位期間Ｈ[i]の期間Ａ2にて実行する一方、単位期間Ｈ[i]の開始前の複数の単位期間Ｈ（Ｈ[i-3]〜Ｈ[i-1]）の各々の期間Ａ1を第ｉ行の補償期間ＰCPとして補償動作を実行する。第ｉ行の補償期間ＰCPにおいては、信号線１４を基準電位ＶREFに設定するとともに第ｉ行の走査線１２を選択する（選択スイッチＴSLを導通させる）ことで、各画素回路Ｕの駆動トランジスタＴDRのゲートに信号線１４の基準電位ＶREFを供給する。したがって、対比例においては、制御スイッチＴCRや給電線２８が省略される。
しかし、対比例のもとでは、単位期間Ｈ[i]内の期間Ａ1において、信号線１４が他行の画素回路Ｕに対する基準電位ＶREFの供給に使用されるから、信号線１４に対する階調電位ＶDATAの出力に利用できる時間（期間Ａ2）が本形態と比較して短縮される。したがって、充分に高速に動作する高価な信号線駆動回路３４が必要となり、発光装置１００のコストが増大するという問題がある。一方、期間Ａ1を短縮することで、階調電位ＶDATAを信号線１４に出力する期間Ａ2の時間長を充分に確保することも可能ではある。しかし、駆動トランジスタＴDRの電圧ＶGSを第１補償動作で閾値電圧ＶTHに到達させるためには相当の時間（例えば数百ミリ秒）が必要となるから、各単位期間Ｈの期間Ａ1を短縮した場合には、補償期間ＰCPとして使用する単位期間Ｈの期間Ａ1の個数を増加させる必要がある。そして、第１補償動作を実行する単位期間Ｈの個数の増加分だけ、発光素子Ｅに対する駆動電流ＩDRの供給に利用できる単位期間Ｈの個数（駆動期間ＰDR）が減少するから、発光素子Ｅの明度が不足するという問題が発生する。
本形態においては、各画素回路Ｕに対する基準電位ＶREFの供給と階調電位ＶDATAの供給とに別個の配線（信号線１４，給電線２８）が利用されるから、信号線１４に対する階調電位ＶDATAの供給とは無関係に補償期間ＰCPを設定することが可能である。したがって、信号線駆動回路３４に要求される動作の速度が対比例と比較して低減されるとともに、補償期間ＰCPの確保に起因した発光素子Ｅの明度の不足が対比例と比較して緩和されるという利点がある。
＜Ｂ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
（１）変形例１
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，選択スイッチＴSL，制御スイッチＴCR）の導電型は任意である。例えば、図１１に示すように、駆動トランジスタＴDRや各スイッチ（選択スイッチＴSL，制御スイッチＴCR）をＰチャネル型とした画素回路Ｕも採用される。図１１の画素回路Ｕにおいては、発光素子Ｅの陽極が給電線１８（電位ＶCT）に接続され、駆動トランジスタＴDRのドレインが給電線１６（電位ＶEL[i]）に接続されるとともにソースが発光素子Ｅの陰極に接続される。駆動トランジスタＴDRのゲートとソースとの間に保持容量Ｃ1が介在する構成や、駆動トランジスタＴDRのゲートと信号線１４との間に選択スイッチＴSLが介在する構成や、駆動トランジスタＴDRのゲートと給電線２８との間に制御スイッチＴCRが介在する構成は、図２の画素回路Ｕと同様である。以上のようにＰチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は以上の例示と同様であるから、具体的な動作の説明は省略する。
（２）変形例２
初期化期間ＰRSや補償期間ＰCPとして利用する単位期間Ｈの個数は任意である。例えば３個以上の単位期間Ｈを補償期間ＰCPとして利用する構成や、１個の単位期間Ｈを補償期間ＰCPとして利用する構成も採用される。補償期間ＰCPを１個の単位期間Ｈとした構成であっても、階調電位ＶDATAの供給とともに初期化動作と第１補償動作とを１個の単位期間Ｈ内に完了する必要がある特許文献１の技術と比較すれば、初期化動作や第１補償動作の時間を充分に確保できるという本発明の所期の効果は確かに実現される。また、以上の構成においては、初期化期間ＰRSや補償期間ＰCPが単位期間Ｈと同時に開始および終了する構成（すなわち、初期化期間ＰRSや補償期間ＰCPが単位期間Ｈの整数倍の時間長である構成）を例示したが、単位期間Ｈの始点および終点や時間長とは無関係に初期化期間ＰRSや補償期間ＰCPを設定した構成も採用される。
（３）変形例３
各ブロックＢに属する信号線１４の本数は任意である。また、分配回路ＭPを構成するスイッチＳWの個数は、ブロックＢ内の信号線１４の本数に応じて適宜に変更される。さらに、以上の形態においては、３色分（赤色，緑色，青色）の画素回路Ｕの配列を単位として複数の信号線１４をブロックＢに区分したが、複数の信号線１４を複数のブロックＢに区分する方法は任意である。例えば、画素回路Ｕの表示色とは無関係に選定された所定の本数毎に複数の信号線１４を区分してもよい。また、複数の信号線１４をブロックＢに区分する構成は本発明において必須ではない。例えば、ブロックＢ内の各信号線１４に階調電位ＶDATAを分配する動作を複数のブロックＢについて並列に実行するのではなく、素子部１０内の総ての信号線１４に対して階調電位ＶDATAを時分割で順次に分配する構成（すなわち、素子部１０内の総ての信号線１４を１個のブロックＢとした構成）も採用される。
（４）変形例４
以上の各形態においては発光素子Ｅに付随する容量Ｃ2を利用したが、図１２に示すように、発光素子Ｅとは別個に形成した容量ＣXを容量Ｃ2とともに利用する構成も好適である。容量ＣXの電極ｅ1は、駆動トランジスタＴDRと発光素子Ｅとを結ぶ経路上（駆動トランジスタＴDRのソース）に接続される。容量ＣXの電極ｅ2は、所定の電位が供給される配線（例えば、電位ＶCTが供給される給電線１８や、基準電位ＶREFが供給される給電線２８）に接続される。図１２の構成においては、容量値ｃp2が容量ＣXと発光素子Ｅの容量Ｃ2との合計値となる。したがって、数式(4)の電圧ＶGS2や数式(5)の電圧ＶGS3（さらには数式(6)の駆動電流ＩDR）を容量ＣXに応じて適宜に調整することが可能である。
（５）変形例５
以上の形態においては第ｉ行の各画素回路Ｕについて単位期間Ｈ[i]の開始前に第１補償動作を実行したが、例えば、単位期間Ｈ[i]の期間ｈ1（期間ｈ2の開始前）にて単位期間Ｈ[i]の開始前から引続き第ｉ行の第１補償動作を実行する構成も採用される。以上の態様は、例えば、制御信号ＧB[i]を単位期間Ｈ[i]の開始前から単位期間Ｈ[i]の期間ｈ1にわたってアクティブレベルに維持することで実現される。
（６）変形例６
以上の形態においては第１補償動作で閾値電圧ＶTHの誤差を補償するとともに第２補償動作で移動度μの誤差を補償したが、例えば移動度μの誤差が特段の問題にならないといった事情があるならば、第２補償動作を省略した構成も採用される。単位期間Ｈ[i]において、例えば電流Ｉdsの経路上のスイッチをオフ状態に制御することで電流Ｉdsを遮断すれば、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、階調電位ＶDATAに応じて設定された数式(4)の電圧ＶGS2から変化しない。すなわち、第ｉ行の各画素回路Ｕについて第２補償動作は実行されない。
（７）変形例７
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した発光装置にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、電流の供給で駆動される（典型的には階調（輝度）が制御される）電流駆動型の被駆動素子である。
＜Ｃ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図１３ないし図１５には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。
図１３は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装置１００は有機ＥＬ素子を発光素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
図１４は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
図１５は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。
なお、本発明に係る発光装置が適用される電子機器としては、図１３から図１５に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
本発明の実施の形態に係る発光装置のブロック図である。 走査線駆動回路および信号線駆動回路の動作を示すタイミングチャートである。 分配回路の回路図である。 画素回路の回路図である。 画素回路の動作を示すタイミングチャートである。 初期化期間における画素回路の様子を示す回路図である。 補償期間における画素回路の様子を示す回路図である。 階調電位の供給の直後における画素回路の様子を示す回路図である。 駆動期間における画素回路の様子を示す回路図である。 対比例の動作を示すタイミングチャートである。 変形例に係る画素回路の回路図である。 変形例に係る画素回路の部分的な回路図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。 電子機器（携帯情報端末）の斜視図である。
符号の説明
１００……発光装置、１０……素子部、１２……走査線、１４……信号線、１６……給電線、２２……制御線、２８……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電位制御回路、３４２……信号処理回路、ＭP（ＭP[1]〜ＭP[n]）……分配回路、５０……制御回路、Ｕ……画素回路、ＴDR……駆動トランジスタ、ＴSL……選択スイッチ、ＴCR……制御スイッチ、Ｅ……発光素子、Ｈ（Ｈ[i]）……単位期間、ＰRS……初期化期間、ＰCP……補償期間、ＰDR……駆動期間、ＶDATA[i]_k……階調電位。

Claims (6)

  1. 第１の走査線と第１のデータ線の交差に対応して配置された第１画素回路と、前記第１の走査線と第２のデータ線の交差に対応して配置された第２画素回路と、第２の走査線と前記第１のデータ線の交差に対応して配置された第３画素回路と、前記第１の走査線と前記第２のデータ線の交差に対応して配置された第４画素回路と、を備え、前記第１乃至第４画素回路の各々は、相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、前記走査線の選択時に前記信号線と前記駆動トランジスタのゲートとを導通させる選択スイッチとを含む複数の画素回路を駆動する方法であって、
    第１期間に、前記第１画素回路の駆動トランジスタ及び前記第２画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに給電線から基準電位を供給することで、前記第１画素回路及び前記第２画素回路において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を実行し、
    前記第１期間の後の第２期間に、前記第１のデータ線に第１の階調電位を供給し、前記第２期間の後の第３期間に、前記第２のデータ線に第２の階調電位を供給し、前記第３期間の後の第４期間に前記第１の走査線を選択することで、前記第１画素回路の駆動トランジスタのゲートに前記第１の階調電位を供給するとともに、前記第２画素回路の駆動トランジスタのゲートに前記第２の階調電位を供給し、
    前記第４期間の後の第５期間に、前記第１画素回路及び前記第２画素回路において、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給し、
    第６期間に、前記第３画素回路の駆動トランジスタ及び前記第４画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに前記給電線から前記基準電位を供給することで、前記第３画素回路及び前記第４画素回路において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を実行し、
    前記第３期間及び前記第６期間の後の第７期間に、前記第１のデータ線に第３の階調電位を供給し、前記第７期間後の第８期間に、前記第２のデータ線に第４の階調電位を供給し、前記第４期間及び前記第８期間の後の第９期間に前記第２の走査線を選択することで、前記第３画素回路の駆動トランジスタのゲートに前記第３の階調電位を供給するとともに、前記第３画素回路の駆動トランジスタのゲートに前記第４の階調電位を供給し、
    前記第９期間の後の第１０期間に、前記第３画素回路及び前記第４画素回路において、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給し、
    前記第６期間は、前記第１乃至第４期間の少なくとも一部と重なる期間である
    画素回路の駆動方法。
  2. 前記第４期間において、前記第１画素回路の駆動トランジスタのゲートに前記第１の階調電位を供給した後に、前記第１画素回路において前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させるともに、前記第２画素回路の駆動トランジスタのゲートに前記第２の階調電位を供給した後に、前記第２画素回路において前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第２補償動作を実行する
    請求項１の画素回路の駆動方法。
  3. 前記第４期間の開始前の２以上の単位期間にわたって前記第１期間における第１補償動作を実行する
    請求項１または請求項２の画素回路の駆動方法。
  4. 第１の走査線と第１のデータ線の交差に対応して配置された第１画素回路と、前記第１の走査線と第２のデータ線の交差に対応して配置された第２画素回路と、第２の走査線と前記第１のデータ線の交差に対応して配置された第３画素回路と、前記第１の走査線と前記第２のデータ線の交差に対応して配置された第４画素回路と、
    前記第１乃至第４画素回路の各々を駆動する駆動回路と、
    を具備し、
    前記第１乃至第４画素回路の各々は、相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、前記走査線の選択時に前記信号線と前記駆動トランジスタのゲートとを導通させる選択スイッチとを含み、
    前記駆動回路は、
    第１期間に、前記第１画素回路の駆動トランジスタ及び前記第２画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに給電線から基準電位を供給することで、前記第１画素回路及び前記第２画素回路において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を実行し、
    前記第１期間の後の第２期間に、前記第１のデータ線に第１の階調電位を供給し、前記第２期間の後の第３期間に、前記第２のデータ線に第２の階調電位を供給し、前記第３期間の後の第４期間に前記第１の走査線を選択し、
    前記第４期間の後の第５期間に、前記第１画素回路及び前記第２画素回路において、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給し、
    第６期間に、前記第３画素回路の駆動トランジスタ及び前記第４画素回路の駆動トランジスタをオン状態に制御するとともに当該駆動トランジスタのゲートに前記給電線から前記基準電位を供給することで、前記第３画素回路及び前記第４画素回路において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を実行し、
    前記第３期間及び前記第６期間の後の第７期間に、前記第１のデータ線に第３の階調電位を供給し、前記第７期間後の第８期間に、前記第２のデータ線に第４の階調電位を供給し、前記第４期間及び前記第８期間の後の第９期間に前記第２の走査線を選択し、
    前記第９期間の後の第１０期間に、前記第３画素回路及び前記第４画素回路において、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給し、
    前記第６期間は、前記第１乃至第４期間の少なくとも一部と重なる期間である
    発光装置。
  5. 前記第１乃至第４画素回路の各々は、前記給電線と前記駆動トランジスタのゲートとの間に介在する制御スイッチを含み、
    前記駆動回路は、
    前記第１画素回路及び前記第２画素回路の制御スイッチを、前記第１期間にオン状態に制御し、前記第４期間及び前記第５期間にオフ状態に制御し、
    前記第３画素回路及び前記第４画素回路の制御スイッチを、前記第６期間にオン状態に制御し、前記第９期間及び前記第１０期間にオフ状態に制御する
    請求項４の発光装置。
  6. 請求項４または請求項５の発光装置を具備する電子機器。
JP2008226737A 2008-09-04 2008-09-04 画素回路の駆動方法、発光装置および電子機器 Active JP5412770B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008226737A JP5412770B2 (ja) 2008-09-04 2008-09-04 画素回路の駆動方法、発光装置および電子機器
US12/534,524 US8643576B2 (en) 2008-09-04 2009-08-03 Pixel circuit driving method, light emitting device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008226737A JP5412770B2 (ja) 2008-09-04 2008-09-04 画素回路の駆動方法、発光装置および電子機器

Publications (2)

Publication Number Publication Date
JP2010060869A JP2010060869A (ja) 2010-03-18
JP5412770B2 true JP5412770B2 (ja) 2014-02-12

Family

ID=41724660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008226737A Active JP5412770B2 (ja) 2008-09-04 2008-09-04 画素回路の駆動方法、発光装置および電子機器

Country Status (2)

Country Link
US (1) US8643576B2 (ja)
JP (1) JP5412770B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8599222B2 (en) * 2008-09-04 2013-12-03 Seiko Epson Corporation Method of driving pixel circuit, light emitting device, and electronic apparatus
US8427170B2 (en) * 2009-03-05 2013-04-23 Casio Computer Co., Ltd. Drive circuit array substrate and production and test methods thereof
KR101549284B1 (ko) * 2011-11-08 2015-09-02 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102033611B1 (ko) * 2013-02-25 2019-10-18 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US11011107B2 (en) 2016-11-22 2021-05-18 Huawei Technologies Co., Ltd. Pixel circuit, method for driving pixel circuit, and display apparatus
JP6269799B2 (ja) * 2016-12-14 2018-01-31 セイコーエプソン株式会社 電気光学装置および電子機器
US11069292B1 (en) * 2020-04-23 2021-07-20 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit using a variable capacitor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075256A1 (fr) * 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
US20050258867A1 (en) * 2004-05-21 2005-11-24 Seiko Epson Corporation Electronic circuit, electro-optical device, electronic device and electronic apparatus
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP5160748B2 (ja) 2005-11-09 2013-03-13 三星ディスプレイ株式會社 発光表示装置
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP2007316453A (ja) 2006-05-29 2007-12-06 Sony Corp 画像表示装置
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
JP4203770B2 (ja) 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
JP5055879B2 (ja) * 2006-08-02 2012-10-24 ソニー株式会社 表示装置および表示装置の駆動方法
JP2008134509A (ja) * 2006-11-29 2008-06-12 Sony Corp 表示装置
JP2008197516A (ja) * 2007-02-15 2008-08-28 Sony Corp 表示装置とその駆動方法
KR100846984B1 (ko) * 2007-02-27 2008-07-17 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
JP4300492B2 (ja) * 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置

Also Published As

Publication number Publication date
US8643576B2 (en) 2014-02-04
US20100053141A1 (en) 2010-03-04
JP2010060869A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
JP5326850B2 (ja) 発光装置、発光装置の駆動方法および電子機器
JP5286992B2 (ja) 電気光学装置および電子機器
JP4752315B2 (ja) 電子回路、その駆動方法、電気光学装置および電子機器
TWI457899B (zh) 顯示裝置
JP4737120B2 (ja) 画素回路の駆動方法、電気光学装置および電子機器
JP5287024B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP5458540B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP5412770B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP2011039269A (ja) 発光装置、電子機器および発光装置の駆動方法
JP2008096955A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP5392963B2 (ja) 電気光学装置及び電子機器
JP2010286541A (ja) 発光装置、電子機器、および発光装置の駆動方法
JP2006119180A (ja) 電気光学装置、その駆動方法および電子機器
JP2010019950A (ja) 電気光学装置および電子機器
JP5369578B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP5374976B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP5439782B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP2006349794A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP2011253087A (ja) 発光装置、電子機器および発光装置の駆動方法
JP5332454B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP2011033678A (ja) 発光装置、電子機器および発光装置の駆動方法
JP2010281867A (ja) 電気光学装置，電子機器および電気光学装置の駆動方法
JP5401895B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP4826158B2 (ja) 電気光学装置
JP2009157305A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Ref document number: 5412770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350