JP4929891B2

JP4929891B2 - 表示装置

Info

Publication number: JP4929891B2
Application number: JP2006196874A
Authority: JP
Inventors: 勝秀内野; 淳一山下; 直史豊村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-07-19
Filing date: 2006-07-19
Publication date: 2012-05-09
Anticipated expiration: 2026-07-19
Also published as: JP2008026466A; CN101140730B; CN101140730A; US7760166B2; US20080030440A1

Description

本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。さらに詳しくは、個々の画素回路に形成するトランジスタのサイズを適正化する技術に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。移動度のばらつきを補正することも、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は個々の画素にドライブトランジスタの移動度補正機能を組み込んだ表示装置を提供することを一般的な目的とする。特に、移動度補正機能が正常に動作するよう、画素に形成したトランジスタのサイズを適正化した表示装置を提供することを直接的な目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にし、前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流す。前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタから流れる駆動電流を該画素容量に負帰還して、該画素容量に保持された該信号電位に該ドライブトランジスタの移動度に応じた補正をかける。その際該スイッチングトランジスタのオン抵抗が該ドライブトランジスタのオン抵抗よりも低くなるように、該スイッチングトランジスタのサイズを該ドライブトランジスタのサイズよりも大きくすることを特徴とする。

好ましくは、該スイッチングトランジスタのオン抵抗が該ドライブトランジスタのオン抵抗の４分の１以下となるように、該スイッチングトランジスタのチャネル幅サイズを該ドライブトランジスタのチャネル幅サイズより少なくとも４倍にする。又各画素は、映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のスイッチングトランジスタを含み、前記第２スキャナは、映像信号のサンプリングに先立って該第２制御線を介して該スイッチングトランジスタを一時的にオンし、以ってリセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持しておく。

本発明によれば、信号電位を画素容量にサンプリングしている期間（サンプリング期間）の一部を利用して、ドライブトランジスタの移動度の補正を行っている。具体的には、サンプリング期間の後半で、スイッチングトランジスタをオンして電流路を導通状態にして、ドライブトランジスタに駆動電流を流す。この駆動電流はサンプリングされた信号電位に応じた大きさである。この段階では発光素子が逆バイアス状態にあり、駆動電流は発光素子を流れずその寄生容量や画素容量に充電されていく。このあとサンプリングパルスが立下り、ドライブトランジスタのゲートが信号線から切り離される。このスイッチングトランジスタがオンしてからサンプリングトランジスタがオフするまでの補正期間に、画素容量に対してドライブトランジスタから駆動電流が負帰還され、その分が画素容量にサンプリングされた信号電位から差し引かれる。この負帰還量はドライブトランジスタの移動度のばらつきを抑制する方向に働くので、画素ごとの移動度補正が行える。すなわちドライブトランジスタの移動度が大きいと、画素容量に対する負帰還量が大きくなり、画素容量に保持された信号電位が大きく減らされ、結果的にドライブトランジスタの出力電流が抑制される。これに対し、ドライブトランジスタの移動度が小さいと、負帰還量も小さくなり、画素容量に保持された信号電位はあまり影響を受けない。したがってドライブトランジスタの出力電流もあまり下がることがない。ここで、負帰還量は信号線から直接ドライブトランジスタのゲートに印加される信号電位に応じたレベルとなる。すなわち、信号電位が高く輝度が大きくなるほど、負帰還量は大きくなる。このように、移動度補正は輝度レベルに応じて行われる。

本発明では特に、上述した移動度補正機能が適正に動作するよう、スイッチングトランジスタとドライブトランジスタのサイズを工夫している。即ち、スイッチングトランジスタのオン抵抗がドライブトランジスタのオン抵抗よりも低くなるように、スイッチングトランジスタのサイズをドライブトランジスタのサイズよりも大きくしている。上述したように、本発明ではドライブトランジスタから流れる駆動電流を画素容量に負帰還して、移動度補正を行っている。その際、信号電位が高いほど（したがって輝度が高いほど）負帰還量は大きくなる。換言すると、輝度が高い場合スイッチングトランジタ及びドライブトランジスタを流れる駆動電流が大きくなる。したがって輝度が高くなるほど、スイッチングトランジスタのオン抵抗のばらつきが顕著になってくる。このままでは、ドライブトランジスタの移動度のばらつき（したがってオン抵抗のばらつき）を補正したにも関わらず、高輝度側でスイッチングトランジスタのオン抵抗のばらつきの影響が現れ、画面のユニフォーミティを損なう。そこで本発明は、ドライブトランジスタよりもスイッチングトランジスタのオン抵抗を好ましくは４分の１以下に下げることで、負帰還量に影響が現れないようにしている。かかる構成により、高輝度階調の時スイッチングトランジスタのオン抵抗のばらつきに起因するスジムラなどの画質劣化を解消し、以ってユニフォーミティを一層改善することが可能である。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１と、スキャナ部及び信号部を含む駆動部とで構成されている。画素アレイ部１は、行状に配された走査線ＷＳ、走査線ＡＺ１、走査線ＡＺ２及び走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ、走査線ＤＳ、走査線ＡＺ１及び走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。

図２は、図１に示した画像表示装置に組み込まれる画素回路の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。

第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。

以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。

図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した本発明にかかる画素回路の動作を具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

タイミングＴ１のあとタイミングＴ２１で制御信号ＡＺ２が立上り、スイッチングトランジスタＴｒ３がオンする。これにより、ドライブトランジスタＴｒｄのソース（Ｓ）は所定の電位Ｖｓｓ２に初期化される。続いてタイミングＴ２２で制御信号ＡＺ１が立ち上がり、スイッチングトランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのゲート電位（Ｇ）が所定の電位Ｖｓｓ１に初期化される。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２１‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにした後、制御信号ＤＳをローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号の信号電位Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号の信号電位Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号の信号電位Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本発明では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号の信号電位Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。この目的で制御信号ＷＳの立下りに傾斜が付けられている。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号の信号電位Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電位Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号の信号電位Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、信号電位のサンプリング動作、移動度補正動作及び発光動作が繰り返される事になる。

図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正期間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正期間ｔに対する画素電流が以下の数式５のように与えられる。

上述したように本発明にかかる画素回路は、ドライブトランジスタの移動度μ及び閾電圧Ｖｔｈのばらつきをキャンセルし、スジムラの発生を防いでいる点で特徴がある。しかしスジムラ発生の原因は、ドライブトランジスタの移動度及び閾電圧のばらつき以外にも、副次的なものが含まれる。スジムラ発生の副次的な原因として例えばスイッチングトランジスタＴｒ４のオン抵抗のばらつきによる移動度補正量ΔＶ（負帰還量）のずれが挙げられる。この点につき、図７を参照して詳細に説明する。なお図７は、説明の都合上ドライブトランジスタＴｒｄとスイッチングトランジスタＴｒ４のサイズは同じとなるように設計されている。特に工夫しない場合は、ドライブトランジスタＴｒｄとスイッチングトランジスタＴｒ４は発光時に同じ動作点で動作すれば良いことから、通常は同サイズで設計することが当然となる。

図７は一画素分の回路であり、特に移動度μ補正時の動作を表している。上側は信号線ＳＬに印加される映像信号ＶｓｉｇＬが低い場合で、低輝度表示の時である。これに対し、下側は映像信号ＶｓｉｇＨが高い場合で、高輝度表示の時である。いずれの場合も、移動度補正期間中、ドライブトランジスタＴｒｄ及びスイッチングトランジスタＴｒ４がオンし駆動電流Ｉｄｓを画素容量Ｃｓに負帰還して、移動度補正を行っている。図では、スイッチングトランジスタＴｒ４のオン抵抗をＲ１で表し、ドライブトランジスタＴｒｄのオン抵抗をＲ２で表している。

低階調表示時は、移動度補正量は小さくなる為駆動電流Ｉｄｓは低い。換言すると、ドライブトランジスタＴｒｄのオン抵抗Ｒ２は高くなっており、これに比較するとスイッチングトランジスタＴｒ４のオン抵抗Ｒ１は非常に小さい。Ｒ１とＲ２の抵抗分割で決まるドライブトランジスタＴｒｄのドレインノードの電位は、スイッチングトランジスタのオン抵抗Ｒ１のばらつきにはほとんど影響されず、移動度補正量ΔＶをばらつかせる要因になることは無い。

一方高輝度階調表示時はドライブトランジスタＴｒｄのオン抵抗Ｒ２は、スイッチングトランジスタＴｒ４のオン抵抗Ｒ１とほぼ等しくなる。この状態でスイッチングトランジスタＴｒ４のオン抵抗Ｒ１がばらつくと、Ｒ１及びＲ２の抵抗分割で決まるドライブトランジスタＴｒｄのドレインノードの電位は容易にばらついてしまい、移動度補正量ΔＶも変動することになる。この様に図７の参考例では、ドライブトランジスタＴｒｄとスイッチングトランジスタＴｒ４のサイズが同等であると、高輝度表示時スイッチングトランジスタＴｒ４のオン抵抗Ｒ１のばらつきにより、最適な移動度補正をかけることが出来ず、スジムラ発生の原因となってしまう。

そこで本発明では、上述したスイッチングトランジスタＴｒ４のオン抵抗のばらつきによる高輝度階調でのスジムラ発生を防ぐために、スイッチングトランジスタＴｒ４のサイズをドライブトランジスタＴｒｄのサイズよりも大きく設計している。スイッチングトランジスタＴｒ４のサイズを大きくすることで、そのオン抵抗の絶対値は下がり、同時にばらつきも小さくすることが出来る。例えばスイッチングトランジスタＴｒ４のサイズを４倍にすると、オン抵抗は４分の１となり、ばらつきもそれに伴って小さくなる。スイッチングトランジスタＴｒ４のオン抵抗がドライブトランジスタＴｒｄのオン抵抗の４分の１以下と十分に小さければ、スイッチングトランジスタＴｒ４のオン抵抗とドライブトランジスタＴｒｄのオン抵抗の抵抗分割で決まるドライブトランジスタＴｒｄのドレインノードのばらつきも抑えられ、移動度補正期間に流れる駆動電流Ｉｄｓのばらつきも小さくなる。さらにスイッチングトランジスタＴｒ４のオン抵抗の絶対値が小さくなればそのばらつきも小さくなる為、結果的に高輝度表示でもスイッチングトランジスタＴｒ４のオン抵抗起因のスジムラの発生を抑えることが出来る。

以上説明したように、本発明にかかる表示装置は基本的に画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の第１走査線ＷＳ及び第２走査線ＤＳと、列状の信号線ＳＬと、これらの交差する部分に配された行列状の画素２と、各画素２に給電する電源ラインＶｃｃ及び接地ラインを備えている。一方駆動部は、第１走査線ＷＳに順次第１制御信号ＷＳを供給して画素２を行単位で線順次走査する第１スキャナ４と、この線順次走査に合わせて各第２走査線ＤＳに順次第２制御信号ＤＳを供給する第２スキャナ５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号を供給する信号セレクタ３とを備えている。

画素２は、発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ４と、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、そのゲートが第１走査線ＷＳに接続し、そのソースが信号線ＳＬに接続し、そのドレインがドライブトランジスタＴｒｄのゲートＧに接続している。ドライブトランジスタＴｒｄ及び発光素子ＥＬは電源ラインＶｃｃと接地ラインとの間で直列に接続して電流路を形成する。スイッチングトランジスタＴｒ４はこの電流路に挿入されると共に、そのゲートが第２走査線ＤＳに接続している。画素容量Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧの間に接続している。

かかる構成において、サンプリングトランジスタＴｒ１は、第１走査線ＷＳから供給された第１制御信号ＷＳに応じてオンし、信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇをサンプリングして画素容量Ｃｓに保持する。スイッチングトランジスタＴｒ４は、第２走査線ＤＳから供給された第２制御信号ＤＳに応じオンして電流路を導通状態にする。ドライブトランジスタＴｒｄは、画素容量Ｃｓに保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを導通状態に置かれた電流路を通って発光素子ＥＬに流す。

駆動部は、第１走査線ＷＳに第１制御信号ＷＳを印加してサンプリングトランジスタＴｒ１をオンし信号電位Ｖｓｉｇのサンプリングを開始した後、第２制御信号ＤＳが第２走査線ＤＳに印加されてスイッチングトランジスタＴｒ４がオンする第１タイミングＴ６から、第１走査線ＷＳに印加された第１制御信号ＷＳが印加されてサンプリングトランジスタＴｒ１がオフする第２タイミングＴ７までの補正期間ｔに、ドライブトランジスタＴｒｄから流れる駆動電流Ｉｄｓを画素容量Ｃｓに負帰還して、画素容量Ｃｓに保持された信号電位ＶｓｉｇにドライブトランジスタＴｒｄの移動度μに応じた補正ΔＶをかける。本発明の特徴事項として、移動度補正期間ｔでスイッチングトランジスタＴｒ４のオン抵抗Ｒ１がドライブトランジスタＴｒｄのオン抵抗Ｒ２よりも低くなるように、スイッチングトランジスタＴｒ４のサイズをドライブトランジスタＴｒｄのサイズよりも大きくする。好ましくは、スイッチングトランジスタＴｒ４のオン抵抗Ｒ１がドライブトランジスタＴｒｄのオン抵抗Ｒ２の４分の１以下となるように、スイッチングトランジスタＴｒ４のチャネル幅サイズをドライブトランジスタＴｒｄのチャネル幅サイズより少なくとも４倍にする。

なお各画素２は、映像信号のサンプリングに先立ってドライブトランジスタＴｒｄのゲート電位（Ｇ）及びソース電位（Ｓ）をリセットするためのスイッチングトランジスタＴｒ２，Ｔｒ３を含んでいる。第２スキャナ５は、映像信号のサンプリングに先立って第２制御線ＤＳを介してスイッチングトランジスタＴｒ４を一時的にオンし、以ってリセットされたドライブトランジスタＴｒｄに駆動電流Ｉｄｓを流してその閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持しておく。

本発明にかかる表示装置の全体構成を示すブロック図である。図１に示した表示装置に含まれる画素の構成を示す回路図である。本発明にかかる表示装置の動作説明に供する模式図である。同じく動作説明に供するタイミングチャートである。同じく動作説明に供する回路図である。同じく動作説明に供するグラフである。同じく動作説明に供する参考図である。

符号の説明

１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、ＥＬ・・・発光素子、ＷＳ・・・第１走査線、ＤＳ・・・第２走査線

Claims

画素アレイ部と、これを駆動する駆動部とから成り、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該第１走査線に接続され、そのソースが該信号線に接続され、そのドレインが該ドライブトランジスタのゲートに接続され、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続されて電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続され、
前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続されている表示装置であって、
前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にし、
前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタから流れる駆動電流を該画素容量に負帰還して、該画素容量に保持された該信号電位に該ドライブトランジスタの移動度に応じた補正をかけ、
その際、該スイッチングトランジスタのオン抵抗が該ドライブトランジスタのオン抵抗よりも低くなるように、該スイッチングトランジスタのサイズは該ドライブトランジスタのサイズよりも大きいことを特徴とする表示装置。
該スイッチングトランジスタのオン抵抗が該ドライブトランジスタのオン抵抗の４分の１以下となるように、該スイッチングトランジスタのチャネル幅サイズは該ドライブトランジスタのチャネル幅サイズより少なくとも４倍であることを特徴とする請求項１に記載の表示装置。
各画素は、映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のスイッチングトランジスタを含み、
前記第２スキャナは、映像信号のサンプリングに先立って該第２走査線を介して該スイッチングトランジスタを一時的にオンし、以て、リセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持しておくことを特徴とする請求項１に記載の表示装置。