JP4918983B2

JP4918983B2 - 画素回路及び表示装置

Info

Publication number: JP4918983B2
Application number: JP2005328335A
Authority: JP
Inventors: 勝秀内野; 淳一山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-11-14
Filing date: 2005-11-14
Publication date: 2012-04-18
Anticipated expiration: 2025-11-14
Also published as: JP2007133283A

Description

本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状（行列状）に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路は、ある程度画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧ばかりでなく移動度μも素子毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、移動度μがばらつくと、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓにばらつきが出てしまう。この結果発光輝度が画素毎に変化する為、画面のユニフォーミティを損なうという課題がある。

上述した従来の技術の課題に鑑み、本発明は移動度の影響をキャンセルし、以ってドライブトランジスタが供給するドレイン電流（出力電流）のばらつきを補正可能な画素回路及び表示装置を提供することを目的とする。特に、全ての階調にわたって移動度補正を適正化し、且つ発光時に行われる画素容量のブートストラップ動作のゲイン低下を抑制することが可能な画素回路及び表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量に保持された該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、該ドライブトランジスタのゲートとドレインの間に接続された付加容量及びスイッチングトランジスタを備えており、前記スイッチングトランジスタは、該補正手段が動作する時にはオン状態にあり、該付加容量を該ドライブトランジスタのゲートとドレインの間に挿入し、以って該補正手段の動作を適正化する一方、前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離し、該発光素子の発光開始に伴って行われる該画素容量のブートストラップ動作を適正化することを特徴とする。

好ましくは前記付加容量は、該映像信号の白レベルから黒レベルの間の各階調レベルで、該発光素子の輝度が適正となるように、その容量値が設定されている。また、前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離して、該付加容量が大型化されたことによる該ブートストラップ動作のゲイン低下を防止する。又前記スイッチングトランジスタは、該サンプリングトランジスタに印加される制御信号と同じ制御信号でオン／オフ制御され、該サンプリング期間には該付加容量を該ドライブトランジスタのドレインとゲート間に挿入し、該発光期間には該付加容量を該ドライブトランジスタのドレインとゲート間から切り離す。又前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にした。

本発明は又、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正し、又各画素は、該ドライブトランジスタのゲートとドレインの間に接続された付加容量及びスイッチングトランジスタを備えており、前記スイッチングトランジスタは、該補正手段が動作する時にはオン状態にあり、該付加容量を該ドライブトランジスタのゲートとドレインに挿入し、以って該補正手段の動作を適正化する一方、前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離し、該発光素子の発光開始に伴って行われる該画素容量のブートストラップ動作を適正化する。

本発明によれば、ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消す為、画素回路は発光期間の前または先頭でドライブトランジスタに対する入力電圧（ゲート電圧）を補正する補正手段を備えている。この補正手段はサンプリング期間の一部で動作し、映像信号の電位（信号電位）がサンプリングされている状態でドライブトランジスタから出力電流（ドレイン電流）を取り出し、これを容量部に負帰還して入力電圧（ゲート電圧）を補正している。前述のトランジスタ特性式１から明らかな様に、出力電流（ドレイン電流）は移動度に比例している。したがって、ある画素のドライブトランジスタの移動度が高いと、出力電流は相対的に大きくなる。これを容量部に負帰還して入力電圧（ゲート電圧）を補正する。移動度が大きいと結果的に負帰還量が大きくなるので、入力電圧（ゲート電圧）はその分大きく下方修正される。ゲート電圧が下がるので、結果的にドレイン電流は抑制される事になる。一方、別の画素のドライブトランジスタの移動度が相対的に小さい場合、ドレイン電流も少なくなる。したがって容量部に対する負帰還量も小さいので、ゲート電圧の下方修正分が小さい。結果的に、ドライブトランジスタの移動度が小さいと出力電流はさほど低く補正されない。この様に、本発明の補正手段は、移動度のばらつきをキャンセルする様に、入力電圧をフィードバック補正するので、画面のユニフォーミティが改善される。特に、信号電位をサンプリングしている状態で移動度補正をかけている。映像信号電位は黒レベルから白レベルまで振幅が変化するが、どのレベルにおいても適切に移動度補正を行う事が可能である。また、入力電圧にかける負帰還量は、出力電流の取り出し時間に依存している。取り出し時間を長く取るほど、負帰還量が大きくなる。本発明では、サンプリング期間中における出力電流の取り出し時間を可変調整して、負帰還量の最適化を測る事ができる。なお本発明では、映像信号電位をサンプリングして発光素子を電流駆動している。映像信号電位をサンプリングする点では、従来の液晶ディスプレイと同じである。したがって、アクティブマトリクス型の液晶ディスプレイで従来から広く用いられている電圧シグナルドライバを本発明の信号部に用いる事ができる。さらには、従来のポリシリコントランジスタを集積形成したアクティブマトリクス型の液晶パネルと同じ様に、本発明の表示装置でも、周辺のスキャナ部や信号部を画素アレイ部と一体的に形成した周辺回路内蔵型のパネルにまとめる事も可能である。

特に本発明の画素回路は、ドライブトランジスタのゲートとドレインの間に付加容量及びスイッチングトランジスタを接続している。このスイッチングトランジスタは、上述した移動度補正手段が動作するときにはオン状態にあり、付加容量をドライブトランジスタのゲートとドレインに挿入し、以って移動度補正手段の動作を適正化している。具体的には、移動度補正期間内にドライブトランジスタのゲートに容量カップリングをいれ、これにより全階調における移動度補正最適期間を均一化している。この結果、パネルの歩留りを改善することが出来る。

加えて有機ＥＬ表示装置の高画質化の一環として高輝度化が望まれている。この場合、発光素子の高輝度化に伴って必然的に付加容量が大型化しており、その結果付加容量の値が画素容量のブートストラップ動作のゲイン低下を生じる程度までに達している。そこで本発明では、発光の際付加容量をドライブトランジスタのゲートとドレイン間から切り離して、ブートストラップ動作のゲイン低下を防止している。これにより、パネルの歩留りを一層改善することが可能である。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置はアクティブマトリクス型であり、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第１補正用スキャナ７１、第２補正用スキャナ７２などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とするため、ＲＧＢの３原色画素を用意しているが、本発明はこれに限られるものではない。各画素Ｒ，Ｇ，Ｂはそれぞれ画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと並行に別の走査線ＤＳ、ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第１補正用スキャナ７１によって走査される。走査線ＡＺ２は第２補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第１補正用スキャナ７１及び第２補正用スキャナ７２はスキャナ部を構成しており、１水平期間ごと画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって意選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて画素回路２は走査線ＡＺ１及びＡＺ２によって走査されたとき、予め決められた補正動作を行う。本実施形態の場合、この補正動作は閾電圧補正動作と移動度補正動作が含まれる。

上述した画素アレイ１は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２はアモルファスシリコン薄膜トランジスタ（ＴＦＴ）または低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部はパネルとは別のＴＡＢなどで構成され、フレキシュブルケーブルによってフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイと信号部とスキャナ部を一体的に形成することが出来る。

図２は、図１に示した表示装置に組み込まれる画素回路の先行開発例を示す回路図である。この先行開発例にかかる画素回路は本発明の基になるものである。そこで本発明の説明の一環として、以下この画素回路を詳細に説明する。

画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと１個の容量素子（画素容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の容量部を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。またドライブトランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して別の基準電位Ｖｓｓ１に接続されている。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、ドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。

かかる構成において、サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを容量部Ｃｓにサンプリングする。容量部Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）ＩｄｓはドライブトランジスタＴｒｄのチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。

本発明の特徴事項として、画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為に、予め発光期間の先頭で容量部Ｃｓに保持された入力電圧Ｖｇｓを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを容量部Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしている。

本実施形態の場合、ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方、ソースＳが発光素子ＥＬ側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、容量部Ｃｓ側に負帰還する。その際本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお本補正手段は、サンプリング期間内でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出す時間幅ｔを調整可能であり、これにより容量部Ｃｓに対する出力電流Ｉｄｓの負帰還量を最適化している。

図３は、図２に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本画素回路２の基本的な動作を説明する。

図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した画素回路の動作をより具体的且つ詳細に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図７のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図７のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図７のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるのでドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。発光期間の開始に伴って行われるこの動作を、ブートストラップ動作と呼ぶ。このブートストラップ動作の間、画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。換言すると、ゲート電位（Ｇ）におけるブートストラップゲインは基本的に１００％である。このブートストラップ動作によってソース電位（Ｓ）が上昇し、発光素子ＥＬの逆バイアス状態が解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。

この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。

図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為図７を参照して、上述した移動度補正の数値解析を行う。図７に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

００５０〜００５７

図８は、式５をグラフ化したものであり、実測データに基づいている。縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パラメータとして移動度補正時間ｔ＝０ｕｓ、１．０ｕｓ及び２．０ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータに取ってある。加えて容量Ｃは画素容量Ｃｓと発光素子容量Ｃｏｌｅｄの和である。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝１．０ｕｓではＶｓｉｇ−Ｉｄｓ特性カーブの傾きがゆるくなっており、移動度が大きい場合（１．２μ）と移動度が小さい場合（０．８μ）で、出力電流Ｉｄｓの差が小さくなっている。さらに移動度補正時間ｔ＝２．０ｕｓにすると、移動度の大小によるドレイン電流Ｉｄｓの差が一層小さくなっており、ユニフォーミティが改善している。この様に最適な移動度補正時間（図示の例ではｔ＝２．０ｕｓ）を設定することで、移動度μのばらつきを吸収できることが分かる。

以上の動作を行うことで、映像信号電位サンプル方式の画素回路においても移動度ばらつきの補正を行う事ができる事が分かる。既に実用化されている液晶ディスプレイの駆動方式は基本的に映像信号電位をサンプリングする電圧駆動である。よって有機ＥＬパネルにおいても電圧駆動にて移動度ばらつき補正が可能となる事で、従来液晶ディスプレイで用いていた外付けソースドライバや低温ポリシリコンＴＦＴなどを用いたパネル内蔵型ソースドライバなどを利用する事が可能となり、低コストにて有機ＥＬパネルモジュールを作成する事ができる。またこの画素回路ではドライブトランジスタ以外のスイッチングトランジスタはＮチャネル型とＰチャネル型を混在して用いているが、各トランジスタの特性はＮチャネルでもＰチャネルでも構わない。

但し図８のグラフを詳細に見ると、移動度補正時間ｔを最適に設定しても、ドレイン電流Ｉｄｓに多少のばらつきがあることが分かる。特に、映像信号Ｖｓｉｇが２Ｖないし４Ｖの中間調範囲でＩｄｓの変化が大きくなっていることが分かる。したがって、この先行開発例では移動度補正時間を最適にしてもまだ階調間で出力電流のばらつきに差があり、解決すべき課題となっている。

図９は、図１に示した表示装置に組み込まれる画素回路の改善例を示す回路図である。理解を容易にするため、図２に示した先行開発例と対応する部分には対応する参照番号を付してある。本改良例は図２に示した先行開発例を改良したものである。具体的には、ドライブトランジスタＴｒｄのゲートＧとドレインＤとの間に付加容量Ｃｇｄを挿入している。この付加容量ＣｇｄをドライブトランジスタＴｒｄのゲートＧとドレインＤとの間に挿入することで、移動度補正期間内にドライブトランジスタＴｒｄのゲートＧに容量カップリングを入れ、全階調における移動度の差異をなくして均一化を図っている。これによりパネルの歩留りを改善することが出来る。

図１０は、図９に示した改善例で得られたＶｓｉｇ−Ｉｄｓ特性カーブを示すグラフである。比較を容易にするため、図８に示した先行開発例のグラフと図１０に示した改善例のグラフは、パラメータを同じに設定してある。図１０のグラフから明らかなように、この改善例では、付加容量Ｃｇｄを挿入し、移動度補正動作中ドライブトランジスタのゲートＧにカップリングを入れることで、移動度補正最適時間はほぼｔ＝１．０ｕｓになっている。ｔ＝１．０ｕｓに設定すると、移動度μの大小にかかわらず、出力電流Ｉｄｓは０Ｖ〜６Ｖの全階調範囲にわたってほとんど差がない。この様に、付加容量Ｃｇｄの容量値を最適に設定することで、全階調における移動度のばらつきをほぼ完全に吸収可能である。

しかしながら図１０の改善例は付加容量Ｃｇｄを挿入することで、ブートストラップ動作に悪影響を与えており、この副作用が問題となっている。図１１は、タイミングＴ７における画素回路２の状態を示す回路図である。前述したようにタイミングＴ７ではサンプリングトランジスタＴｒ１がオフするため、画素容量Ｃｓ及びドライブトランジスタＴｒｄは信号線ＳＬ側から切り離される。この状態でドライブトランジスタＴｒｄは出力電流Ｉｄｓを発光素子ＥＬに供給し始め、発光期間に入る。まず最初にタイミングＴ７でブートストラップ動作が生じ、ドライブトランジスタＴｒｄのソースＳの電位が上昇し始める。これと連動してゲートＧの電位も上昇する。理想的なブートストラップ動作では画素容量Ｃｓに保持されたゲートＧ／ソースＳ間電圧Ｖｇｓが一定に保持されたまま、ソース電位が上昇し、発光素子ＥＬの閾電圧を上回ったところで発光が開始する。仮に付加容量ＣｇｄがないとドライブトランジスタＴｒｄのゲート電位はハイインピーダンスとなり、ほぼ１００％のゲインでブートストラップ動作が行われる。しかしながら、ゲートＧとドレインＤとの間に付加容量Ｃｇｄが接続されていると、ドライブトランジスタのゲートＧがハイインピーダンスとならず、ブートストラップゲインが低下する。これにより発光素子ＥＬの特性劣化が見えてしまうという副作用がある。特に、表示装置の高画質化に伴い発光素子を高輝度化した場合、これに合わせて付加容量Ｃｇｄを大型化する必要がある。Ｃｇｄを大型化するとその容量値がブートストラップ動作に深刻な悪影響を与え、解決する必要がある。

図１２は、本発明にかかる画素回路を示す回路図である。本画素回路は図１０に示した改善例の画素回路をさらに改良するものであり、出力の輝度が大きなパネルにおいてもブートストラップゲインを低下させることなく全階調に渡って最適移動度補正期間を均一化可能な画素回路を提供するものである。理解を容易にするため、図１０に示した改善例と対応する部分には対応する参照番号を付してある。異なる点は、付加容量ＣｇｄとドライブトランジスタＴｒｄのドレインＤとの間に追加のスイッチングトランジスタＴｒ６を介在させたことである。このスイッチングトランジスタＴｒ６のゲートは走査線ＷＳに接続されている。したがってこの追加のスイッチングトランジスタＴｒ６はサンプリングトランジスタＴｒ１とまったく同じタイミングで、ライトスキャナ４によりオンオフ制御される。スイッチングトランジスタＴｒ６は、移動度補正手段が動作するときにはオン状態にあり、付加容量ＣｇｄをドライブトランジスタＴｒｄのゲートＧとドレインＤの間に挿入し、以って移動度補正手段の動作を適正化している。このスイッチングトランジスタＴｒ６は、ドライブトランジスタＴｒｄが発光素子ＥＬの駆動を開始するときにはオフして、付加容量ＣｇｄをドライブトランジスタＴｒｄのゲートＧとドレインＤ間から切り離し、発光素子ＥＬの発光開始に伴って行われる画素容量Ｃｓのブートストラップ動作を適正化している。付加容量Ｃｇｄは、映像信号Ｖｓｉｇの白レベルから黒レベルの間の各階調レベルで、発光素子ＥＬの輝度が最適となるように、その容量値が設定されている。付加容量Ｃｇｄは、発光素子ＥＬの高輝度化に伴って大型化されており、その容量値が画素容量Ｃｓのブートストラップ動作のゲインの低下が生じる程度に設定されている。スイッチングトランジスタＴｒ６は、この大型化された付加容量ＣｇｄをドライブトランジスタＴｒｄのゲートＧとドレインＤ間から切り離して、ブートストラップ動作のゲイン低下を防止する。スイッチングトランジスタＴｒ６は、サンプリングトランジスタＴｒ１に印加される制御信号ＷＳと同じ制御信号ＷＳでオン／オフ制御され、サンプリング期間には付加容量ＣｇｄをドライブトランジスタＴｒｄのドレインＤとゲートＧ間に挿入し、発光期間には付加容量ＣｇｄをドライブトランジスタＴｒｄのドレインＤとゲートＧ間から切り離す。

この様に本発明の画素回路では移動度補正期間中スイッチングトランジスタＴｒ６がオンしており、図１０の改善例と同様にドレイン電圧の変化が付加容量Ｃｇｄを介してゲート電圧にカップリングされ、全階調にわたって最適移動度補正期間を均一化している。制御信号ＷＳがオフするとサンプリングトランジスタＴｒ１が非導通状態となり、ドライブトランジスタＴｒｄのゲート電位がハイインピーダンスになって、ブートストラップ動作が開始する。このときスイッチングトランジスタＴｒ６は同じ制御信号ＷＳに応答してオフになっている。このため付加容量Ｃｇｄはハイインピーダンスとなり、ブートストラップ動作時には付加容量Ｃｇｄは見えなくなる。よってブートストラップゲインはＣｇｄを含まなくなり、ゲインが低下することを抑制できる。

図１３は、図１２に示した本発明にかかる画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、図４に示した先行開発例にかかるタイミングチャートと対応する部分には対応する参照番号を付してある。本画素回路の動作はタイミングＴ１からＴ８にわたって基本的に先行開発例の画素回路と同じである。異なる点は、移動度補正期間Ｔ６−Ｔ７では、付加容量ＣｇｄがドライブトランジスタのゲートＧとドレインＤとの間に挿入されているため、ドライブトランジスタＴｒｄのゲート電位（Ｇ）が僅かではあるが変動することである。この移動度補正期間Ｔ６−Ｔ７では、ドライブトランジスタＴｒｄの移動度μに応じた補正分ΔＶが、画素容量Ｃｓに書き込まれた映像信号Ｖｓｉｇから差し引かれる。この後タイミングＴ７になるとブートストラップ動作が開始するが、このときには付加容量ＣｇｄがドライブトランジスタＴｒｄのゲートＧから切り離されている。したがって、何らゲインの損出なく、ブートストラップ動作を行うことが出来る。

図１４は、移動度補正期間Ｔ６−Ｔ７における本発明の画素回路２の状態を示す回路図である。図示する様に、サンプリングトランジスタＴｒ１、スイッチングトランジスタＴｒ４及び追加のスイッチングトランジスタＴｒ６が全て導通した状態で、移動度補正が行われる。ドライブトランジスタＴｒｄから供給されたドレイン電流Ｉｄｓは発光素子ＥＬが逆バイアスとなっているため、発光素子ＥＬには流れ込まない。発光素子容量Ｃｏｌｅｄと画素容量Ｃｓを充電することになるが、その量は移動度μに対応している。したがってこの動作によりドライブトランジスタＴｒｄの移動度μを補正できる。その際ドライブトランジスタＴｒｄのゲートにＣｇｄのカップリングを入れることで、移動度補正最適時間を全階調にわたって同一に設定できる。

図１５は、タイミングＪ７における本発明の画素回路の状態を示す回路図である。発光期間の開始になるタイミングＴ７では、スイッチングトランジスタＴｒ６がオンからオフに切換る。これにより付加容量Ｃｇｄはハイインピーダンスとなり、ブートストラップ動作時には見えなくなる。よってブートストラップゲインはＣｇｄを含まなくなり、ゲインが低下することが防げる。

図１５は、図１２に示した本発明にかかる画素回路の変形例を示す回路図である。理解を容易にするため対応する部分には対応する参照番号を付してある。異なる点は、スイッチングトランジスタＴｒ６が付加容量ＣｇｄとドライブトランジスタＴｒｄのゲートＧとの間に接続されていることである。このスイッチングトランジスタＴｒ６のゲートは走査線ＷＳに接続されている。したがって、図１５に示した変形例にかかる画素回路は、図１２に示した本発明にかかる画素回路とまったく同様のシーケンスにしたがって動作する。

本発明にかかる表示装置の全体構成を示す模式的なブロック図である。図１に示した表示装置に組み込まれる画素回路の先行開発例を示す回路図である。先行開発例の画素回路の動作説明に供する模式図である。同じく先行開発例の動作説明に供するタイミングチャートである。同じく先行開発例の動作説明に供する回路図である。同じく先行開発例の動作説明に供するグラフである。同じく先行開発例の動作説明に供する回路図である。同じく先行開発例の動作説明に供するグラフである。図１に示した表示装置に組み込まれる画素回路の改善例を示す回路図である。改善例にかかる画素回路の動作説明に供するグラフである。同じく改善例の動作説明に供する回路図である。図１に示した表示装置に組み込まれる本発明の画素回路の実施形態を示す回路図である。図１２に示した実施形態の動作説明に供するタイミングチャートである。同じく実施形態の動作説明に供する回路図である。同じく実施形態の動作説明に供する回路図である。本発明にかかる画素回路の他の実施形態を示す回路である。

符号の説明

１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第１補正用スキャナ、７２・・・第２補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・スイッチングトランジスタ、Ｔｒ３・・・スイッチングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒ６・・・スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、Ｃｇｄ・・・付加容量、ＥＬ・・・発光素子

Claims

制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量に保持された該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、
該ドライブトランジスタのゲートとドレインの間に接続された付加容量及びスイッチングトランジスタを備えており、
前記スイッチングトランジスタは、該補正手段が動作する時にはオン状態にあり、該付加容量を該ドライブトランジスタのゲートとドレインの間に挿入し、以って該補正手段の動作を適正化する一方、
前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離し、該発光素子の発光開始に伴って行われる該画素容量のブートストラップ動作を適正化することを特徴とする画素回路。
前記付加容量は、該映像信号の白レベルから黒レベルの間の各階調レベルで、該発光素子の輝度が適正となるように、その容量値が設定されていることを特徴とする請求項１記載の画素回路。
前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離して、該付加容量が大型化されたことによる該ブートストラップ動作のゲイン低下を防止することを特徴とする請求項２記載の画素回路。
前記スイッチングトランジスタは、該サンプリングトランジスタに印加される制御信号と同じ制御信号でオン／オフ制御され、該サンプリング期間には該付加容量を該ドライブトランジスタのドレインとゲート間に挿入し、該発光期間には該付加容量を該ドライブトランジスタのドレインとゲート間から切り離すことを特徴とする請求項１記載の画素回路。
前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、
前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項１記載の画素回路。
画素アレイ部とスキャナ部と信号部とを含み、
前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、
各画素は、少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、
各画素は、該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正し、
又各画素は、該ドライブトランジスタのゲートとドレインの間に接続された付加容量及びスイッチングトランジスタを備えており、
前記スイッチングトランジスタは、該補正手段が動作する時にはオン状態にあり、該付加容量を該ドライブトランジスタのゲートとドレインに挿入し、以って該補正手段の動作を適正化する一方、
前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離し、該発光素子の発光開始に伴って行われる該画素容量のブートストラップ動作を適正化することを特徴とする表示装置。