JP4188933B2 - トレラント入力回路 - Google Patents
トレラント入力回路 Download PDFInfo
- Publication number
- JP4188933B2 JP4188933B2 JP2005096165A JP2005096165A JP4188933B2 JP 4188933 B2 JP4188933 B2 JP 4188933B2 JP 2005096165 A JP2005096165 A JP 2005096165A JP 2005096165 A JP2005096165 A JP 2005096165A JP 4188933 B2 JP4188933 B2 JP 4188933B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- voltage
- transistor
- back gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
トレラント入力回路では、入力パッドに入力される電圧信号による入力バッファ回路の破壊を防止するために、入力パッドと入力バッファ回路の入力端子との間に降圧素子が挿入されている。このようなトレラント入力回路では、近年の電源電圧の低電圧化により、降圧素子の動作に基づいて入力バッファ回路の入力電圧が低くなりすぎて、動作不良を起こす可能性がある。そこで、入力バッファ回路の入力電圧を抑制しながら、必要な入力電圧レベルを確保することが必要となっている。
以上高くなると、トランジスタTr2がダイオードとして動作する。従って、入力電圧VaはVDD−Vth2以下に規制される。
特許文献1に記載されたトレラント入力回路では、インバータ回路及びプルアップトランジスタの製造ばらつきによるシュミットインバータ回路の入力電圧のプルアップ動作の遅延を回避することができないという問題点がある。また、インバータ回路及びプルアップトランジスタを搭載するために、回路規模が増大するという問題点がある。
この発明の目的は、入力回路のしきい値を調整することなく、製造ばらつきに関わらず安定して動作するトレラント入力回路を提供することにある。
また、入力パッドと入力回路との間にNチャネルMOSトランジスタにてなる降圧素子を介在させ、前記降圧素子のゲートに前記入力回路の電源を供給して、前記入力パッドに入力される高電圧信号を、前記電源電圧以下に降圧して前記入力回路に供給するトレラント入力回路であって、前記入力パッドに前記高電圧信号が入力されたとき、前記降圧素子のバックゲート電圧を上昇させるバックゲート電圧制御回路を備え、前記バックゲート電圧制御回路は、前記電源がゲートに供給される複数のNチャネルMOSトランジスタのドレインを前記入力パッドに接続し、前記各NチャネルMOSトランジスタのソースを順次次段のNチャネルMOSトランジスタのバックゲートに接続し、終段のNチャネルMOSトランジスタのソースを前記降圧素子のバックゲートに接続したトレラント入力回路により達成される。
図1は、この発明を具体化したトレラント入力回路の第一の実施の形態を示す。同図において、トランジスタTr2及び入力バッファ回路2は、図8に示す従来例と同様である。
一方、入力パッド1に入力される入力信号が電源VDDより高電圧のHレベルとなると、入力バッファ回路2の入力電圧VaはVDD−Vth3となる。このとき、トランジスタTr3のバックゲート電圧Vg3は電源VDD−Vth4となって上昇するため、トランジスタTr3のしきい値Vth3が低下する。
すなわち、図2示すように、入力バッファ回路2の入力信号Vah2がHレベルとなるとき、トランジスタTr3のしきい値Vth3を低下させて入力信号Vah2の電圧を上昇させることが可能となり、入力バッファ回路2のしきい値Vxに対し十分なマージンMが確保される。
(1)入力パッド1に電源VDDより高電圧の信号が入力されるとき、入力バッファ回路2の入力電圧VaをVDD−Vth3まで降圧することができるので、入力バッファ回路2の耐圧を確保することができる。
(2)入力パッド1に電源VDDより高電圧の信号が入力されるとき、降圧素子として動作するトランジスタTr3のしきい値Vth3を低下させることができるので、入力バッファ回路2のしきい値Vxと入力信号VaとのマージンMを確保することができる。従って、入力バッファ回路の誤動作を防止することができる。
(3)従来例に対し、トランジスタTr4を追加するのみであるので、回路規模を大きく増大させることはない。
(4)トランジスタTr3のしきい値Vth3を低下させることができるので、製造ばらつき等によりトランジスタTr3のしきい値Vth3がばらついても、その影響を抑制することができる。
(第二の実施の形態)
図3は、第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態のトランジスタTr3にバックゲート電圧Vg3を供給するために、複数のNチャネルMOSトランジスタを使用したものである。
すると、前記第一の実施の形態に比してトランジスタTr3のしきい値をさらに低下させることができる。従って、入力パッド1にHレベルの信号が入力されるとき、入力バッファ回路2の入力電圧Vaを電源VDD以下に降圧することができるとともに、入力バッファ回路2のしきい値に対するマージンを第一の実施の形態に比してさらに拡大することができる。
(第三の実施の形態)
図4は、第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態のトランジスタTr3のバックゲートを同トランジスタTr3のソース、すなわち入力バッファ回路2の入力端子に接続したものであり、その他の構成は第一の実施の形態と同様である。
(第四の実施の形態)
図5は、第四の実施の形態を示す。この実施の形態は、降圧素子であるトランジスタTr3のゲート電圧を電圧制御回路3で制御し、同トランジスタTr3のバックゲート電圧を前記第一〜第三の実施の形態のいずれかの構成のバックゲート電圧制御回路4で制御するようにしたものである。
上記電圧制御回路3は、出力バッファ回路を構成するPチャネルMOSトランジスタのバックゲート電圧を制御する回路として搭載されているものである。すなわち、図7に示すように、出力バッファ回路を構成するPチャネルMOSトランジスタTr10のバックゲートに上記電圧制御回路3の出力信号OUTが入力される。トランジスタTr10は、入出力パッド5から出力される信号が電源VDDより高電圧となるとき、電圧制御回路3からバックゲートに供給される入出力パッド5の出力電圧に基づいて、しきい値が低下する。
・ヒステリシス特性を備えた入力バッファ回路2を使用すると、上記各実施の形態により入力バッファ回路2のヒステリシス特性を変更することなく動作させることができる。
Claims (5)
- 入力パッドと入力回路との間にNチャネルMOSトランジスタにてなる降圧素子を介在させ、前記降圧素子のゲートに前記入力回路の電源を供給して、前記入力パッドに入力される高電圧信号を、前記電源電圧以下に降圧して前記入力回路に供給するトレラント入力回路であって、
前記入力パッドに前記高電圧信号が入力されたとき、前記降圧素子のバックゲート電圧を上昇させるバックゲート電圧制御回路を備え、
前記バックゲート電圧制御回路は、前記電源がゲートに供給されるNチャネルMOSトランジスタを前記入力パッドと前記降圧素子のバックゲートとの間に介在させたことを特徴とするトレラント入力回路。 - 入力パッドと入力回路との間にNチャネルMOSトランジスタにてなる降圧素子を介在させ、前記降圧素子のゲートに前記入力回路の電源を供給して、前記入力パッドに入力される高電圧信号を、前記電源電圧以下に降圧して前記入力回路に供給するトレラント入力回路であって、
前記入力パッドに前記高電圧信号が入力されたとき、前記降圧素子のバックゲート電圧を上昇させるバックゲート電圧制御回路を備え、
前記バックゲート電圧制御回路は、前記電源がゲートに供給される複数のNチャネルMOSトランジスタのドレインを前記入力パッドに接続し、前記各NチャネルMOSトランジスタのソースを順次次段のNチャネルMOSトランジスタのバックゲートに接続し、終段のNチャネルMOSトランジスタのソースを前記降圧素子のバックゲートに接続したことを特徴とするトレラント入力回路。 - 前記入力パッドに前記電源電圧以上の高電圧信号が入力されるとき、当該高電圧信号を前記降圧素子のゲートに供給する電圧制御回路を備えたことを特徴とする請求項1又は2に記載のトレラント入力回路。
- 前記電圧制御回路は、出力バッファ回路を構成するPチャネルMOSトランジスタのバックゲート電圧を制御する電圧制御回路と共用したことを特徴とする請求項3記載のトレラント入力回路。
- 前記入力回路の入力端子と前記電源との間に、ダイオード接続したNチャネルMOSトランジスタを設けたことを特徴とする請求項1乃至4のいずれか1項に記載のトレラント入力回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096165A JP4188933B2 (ja) | 2005-03-29 | 2005-03-29 | トレラント入力回路 |
EP05255633A EP1708365B1 (en) | 2005-03-29 | 2005-09-14 | Voltage tolerant input circuit |
US11/235,226 US7501852B2 (en) | 2005-03-29 | 2005-09-27 | Tolerant input circuit |
CN2005101058617A CN1841931B (zh) | 2005-03-29 | 2005-09-29 | 容差输入电路 |
KR1020050094479A KR100721300B1 (ko) | 2005-03-29 | 2005-10-07 | 톨러런트 입력 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096165A JP4188933B2 (ja) | 2005-03-29 | 2005-03-29 | トレラント入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006279569A JP2006279569A (ja) | 2006-10-12 |
JP4188933B2 true JP4188933B2 (ja) | 2008-12-03 |
Family
ID=36626145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005096165A Expired - Fee Related JP4188933B2 (ja) | 2005-03-29 | 2005-03-29 | トレラント入力回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7501852B2 (ja) |
EP (1) | EP1708365B1 (ja) |
JP (1) | JP4188933B2 (ja) |
KR (1) | KR100721300B1 (ja) |
CN (1) | CN1841931B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812642B1 (en) * | 2009-05-12 | 2010-10-12 | Xilinx, Inc. | Pass gate with improved latchup immunity |
EP2282175A3 (en) * | 2009-08-06 | 2011-10-19 | Yokogawa Electric Corporation | Measurement apparatus |
US8692605B2 (en) * | 2011-06-27 | 2014-04-08 | Mediatek Inc. | Receiving circuits for core circuits |
JP6116149B2 (ja) * | 2011-08-24 | 2017-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6113489B2 (ja) * | 2012-12-14 | 2017-04-12 | ラピスセミコンダクタ株式会社 | 半導体回路及び半導体装置 |
JP6213719B2 (ja) | 2013-08-08 | 2017-10-18 | セイコーエプソン株式会社 | 入力保護回路、電子デバイス、リアルタイムクロックモジュール、電子機器及び移動体 |
CN105227166B (zh) * | 2014-05-26 | 2018-06-26 | 中航(重庆)微电子有限公司 | 一种mos管背栅电压控制电路 |
CN109309494A (zh) * | 2017-07-26 | 2019-02-05 | 上海复旦微电子集团股份有限公司 | 可编程连接点 |
WO2021220479A1 (ja) * | 2020-04-30 | 2021-11-04 | 株式会社ソシオネクスト | 入力回路 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204848A (ja) | 1992-12-28 | 1994-07-22 | Toshiba Corp | インタ−フェ−ス回路 |
JP2888722B2 (ja) | 1993-04-12 | 1999-05-10 | 株式会社東芝 | インターフェース回路 |
JPH06326593A (ja) | 1993-05-12 | 1994-11-25 | Toshiba Corp | 半導体集積回路装置 |
US5473500A (en) | 1994-01-13 | 1995-12-05 | Atmel Corporation | Electrostatic discharge circuit for high speed, high voltage circuitry |
JPH088707A (ja) | 1994-06-22 | 1996-01-12 | Fujitsu Ltd | 入力保護回路,電源制御回路及び液晶表示装置 |
US5689209A (en) * | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Low-side bidirectional battery disconnect switch |
US5767733A (en) * | 1996-09-20 | 1998-06-16 | Integrated Device Technology, Inc. | Biasing circuit for reducing body effect in a bi-directional field effect transistor |
US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
JPH10135818A (ja) | 1996-10-29 | 1998-05-22 | Mitsubishi Electric Corp | 入力回路 |
US5880605A (en) * | 1996-11-12 | 1999-03-09 | Lsi Logic Corporation | Low-power 5 volt tolerant input buffer |
US5880620A (en) * | 1997-04-22 | 1999-03-09 | Xilinx, Inc. | Pass gate circuit with body bias control |
US5973530A (en) * | 1998-05-29 | 1999-10-26 | Lucent Technologies Inc. | Low power, high voltage-tolerant bus holder circuit in low voltage technology |
EP0994564A1 (en) | 1998-10-14 | 2000-04-19 | Lucent Technologies Inc. | Inverter circuit with duty cycle control |
JP3239867B2 (ja) * | 1998-12-17 | 2001-12-17 | 日本電気株式会社 | 半導体装置 |
US6404269B1 (en) * | 1999-09-17 | 2002-06-11 | International Business Machines Corporation | Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS |
US6628159B2 (en) * | 1999-09-17 | 2003-09-30 | International Business Machines Corporation | SOI voltage-tolerant body-coupled pass transistor |
US6690065B2 (en) * | 2000-12-28 | 2004-02-10 | Industrial Technology Research Institute | Substrate-biased silicon diode for electrostatic discharge protection and fabrication method |
JP2002280892A (ja) | 2001-03-15 | 2002-09-27 | Hitachi Ltd | 半導体集積回路 |
JP2003023101A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置 |
JP3883114B2 (ja) * | 2002-05-30 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4133371B2 (ja) * | 2002-06-10 | 2008-08-13 | 株式会社ルネサステクノロジ | レベル変換回路 |
JP2004104608A (ja) | 2002-09-11 | 2004-04-02 | Matsushita Electric Ind Co Ltd | 入力装置 |
US6965263B2 (en) * | 2002-10-10 | 2005-11-15 | Micron Technology, Inc. | Bulk node biasing method and apparatus |
US6972619B2 (en) * | 2002-12-17 | 2005-12-06 | Matsushita Electric Industrial Co., Ltd. | Amplifier with a gain proportional to power source voltage |
JP2004304475A (ja) | 2003-03-31 | 2004-10-28 | Kawasaki Microelectronics Kk | トレラント入力回路 |
KR100495430B1 (ko) * | 2003-05-21 | 2005-06-14 | 삼성전자주식회사 | 톨러런트 입력 회로 |
-
2005
- 2005-03-29 JP JP2005096165A patent/JP4188933B2/ja not_active Expired - Fee Related
- 2005-09-14 EP EP05255633A patent/EP1708365B1/en not_active Expired - Fee Related
- 2005-09-27 US US11/235,226 patent/US7501852B2/en not_active Expired - Fee Related
- 2005-09-29 CN CN2005101058617A patent/CN1841931B/zh not_active Expired - Fee Related
- 2005-10-07 KR KR1020050094479A patent/KR100721300B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US7501852B2 (en) | 2009-03-10 |
JP2006279569A (ja) | 2006-10-12 |
US20060220686A1 (en) | 2006-10-05 |
EP1708365B1 (en) | 2012-02-08 |
EP1708365A1 (en) | 2006-10-04 |
CN1841931B (zh) | 2010-10-13 |
CN1841931A (zh) | 2006-10-04 |
KR100721300B1 (ko) | 2007-05-28 |
KR20060105411A (ko) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188933B2 (ja) | トレラント入力回路 | |
JP4805699B2 (ja) | 半導体装置 | |
JP4475309B2 (ja) | コンパレータ | |
JP4587804B2 (ja) | ボルテージレギュレータ回路 | |
JP2008211707A (ja) | 入力回路 | |
JP2007060403A (ja) | レベルシフト回路及び半導体装置 | |
JP4582705B2 (ja) | ボルテージレギュレータ回路 | |
KR100313821B1 (ko) | 차동증폭회로및op앰프회로 | |
US7750723B2 (en) | Voltage generation circuit provided in a semiconductor integrated device | |
JP2007180796A (ja) | 差動増幅回路 | |
US7710151B2 (en) | Level shifter circuit | |
JP2007128553A (ja) | 半導体集積回路装置 | |
JP2005135366A (ja) | カレントミラー回路 | |
JP2005204069A (ja) | 半導体装置 | |
JP4664177B2 (ja) | オープンドレイン出力回路 | |
JP2007180671A (ja) | レベルシフタ回路 | |
JP2009294978A (ja) | 基準電圧回路 | |
JP2005333736A (ja) | 過電流防止回路 | |
JP4658838B2 (ja) | 基準電位発生回路 | |
JP2006025085A (ja) | Cmos駆動回路 | |
JP2008072197A (ja) | 半導体集積回路装置 | |
US20070052468A1 (en) | Shift down level shifter | |
JP7446747B2 (ja) | 半導体回路 | |
JP2007036934A (ja) | コンパレータ回路 | |
JP6837894B2 (ja) | 降圧回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080911 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |