JP4587804B2 - ボルテージレギュレータ回路 - Google Patents

Description

本発明は、ＣＭＯＳボルテージレギュレータに関し、特に、車載機器、産業機器などで使用される高電圧化されたボルテージレギュレータ、あるいはバッテリーに接続されたボルテージレギュレータに関するものである。

一般的に、ＭＯＳトランジスタは、図４に示すように、その構成上、ソースとウェル間、ドレインとウェル間にＰＮ接合ができる。これにより、ＭＯＳトランジスタ内では、ダイオードＤ１とＤ２が形成されている。図４の場合のように、Ｎチャネルトランジスタで説明すると、Ｎチャネルトランジスタの場合、ウェルは接地電位で用いられる。
このため、ドレイン電圧がウェル電位よりも高い場合には何等問題はないが、ドレイン電位がウェル電位よりも約−０．７Ｖより小さくなると、ＰＮダイオードＤ２がＯＮし、大きな順方向電流が流れる。
同様に、Ｐチャネルトランジスタの場合は、ドレイン電圧がウェル電位よりも０．７Ｖ以上に高くなると、ＰＮダイオードがＯＮし、大きな順方向電流が流れる。

また、ＭＯＳトランジスタは、図６に示すように、ウェルがＰ基板上に構成されており、図６の場合のように、Ｐチャネルトランジスタで説明すると、通常のＰＮＰ接続のＭＯＳトランジスタの他に、ソースｐ、ウェルｎ、基板ｐの縦型ＰＮＰ接続の寄生バイポーラトランジスタが内部に構成されている。例えば、入力側の電流を流す能力が出力側の電流を流す能力よりも小さくなった場合には、通常のＰＮＰ接続のＭＯＳトランジスタに電流が流れず、縦型ＰＮＰ接続の寄生バイポーラトランジスタがＯＮして、ここに電流Ｉ_０が流れてしまう。

なお、従来、例えば特公平７−６９７４９号公報（特許文献１参照）に記載の直流電源回路では、電源が瞬断して入力電圧がロウレベルになった時、パワーＭＯＳトランジスタのバックゲート電圧を、パワーＭＯＳトランジスタのソース・ドレイン間に寄生するダイオードを非導通にする電圧に切り換えることにより、出力端子から入力端子に向う電流の逆流を確実に阻止する方法が提案されている。
この寄生ダイオードが非導通となるように、そのバックゲート電圧をコントロールするバックゲート制御回路を設けている。これは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる２段のインバータ回路からなり、その後段のＰチャネルとＮチャネルＭＯＳトランジスタの各ドレインを共通接続し、その接続点をパワーＭＯＳトランジスタのバックゲートに接続する。

図５は、従来のボルテージレギュレータ回路の構成例を示す図である。
近年、ボルテージレギュレータ製品においては、消費電流を低くすることが可能なＣＭＯＳトランジスタで構成する低ドロップアウト製品が注目を集めている。この場合、出力制御用トランジスタはＰチャネルトランジスタＭ３０が用いられる。ここで、例えば電源瞬断などにより入力電圧ＶＩＮがＧＮＤ電圧よりも−０．７Ｖ以下に小さくなった場合、基準電圧回路１１、差動増幅回路２１に含まれるＭＯＳトランジスタのドレイン・ウェル間のＰＮダイオードが順バイアスされ、ＧＮＤから入力ＶＩＮに大きな電流が流れる。
この現象は、機器の誤動作や破壊に繋がる可能性がある。

このために、ＣＭＯＳボルテージレギュレータの入力電圧は、一般的に−０．３Ｖ以下の電圧は印加しないように規定されている。
一方、バイポーラトランジスタは、ベース電位をオープンにすることで、コレクタ・エミッタ間にある程度大きな電圧がかからないと電流が流れない特質を持っている。
このため、バイポーラボルテージレギュレータには、入力電圧に大きな逆バイアス電圧を印加しても問題のない製品が存在している。このためには、入力端子を順方向とするダイオードを挿入する方法もあるが、入力電圧に、出力電圧と比較して順方向電圧以上の電圧を印加しなくてはならなくなり、低ドロップアウト製品は不可能である。

また、ＣＭＯＳボルテージレギュレータは、出力電圧が入力電圧よりも高くなった場合に、出力制御用ＰチャネルＭＯＳトランジスタのドレインとウェル間のＰＮ接合が順バイアスされるため、大きな電流が出力端子から入力端子に逆流するという問題があった。
この現象も、機器の誤動作や破壊に繋がる可能性がある。
一方、出力制御用トランジスタにバイポーラトランジスタを使用すると、出力電圧が入力電圧よりも大きくなった場合にベース電位をオープンにすることで、出力端子から入力端子に電流が逆流するという問題を防止することができた。

特公平７−６９７４９号公報

このように、従来のボルテージレギュレータでは、ＭＯＳトランジスタを配置している場合に、入力電圧に逆電圧がかかったとき、ＰチャネルＭＯＳトランジスタでは、ドレイン電位がウェル電位よりも高くなって順方向電流が流れ、出力端子側から入力端子側に大きな逆電流が流れるため、機器の誤動作または破壊に繋がっていた。
また、入力端子側ＰチャネルＭＯＳトランジスタの電流を流す能力が出力端子側のＰチャネルＭＯＳトランジスタよりも低い場合には、入力端子側ＰチャネルＭＯＳトランジスタのドレインとＮウェルで構成される寄生ダイオードがＯＮし、あるいは、ＰソースとＮウェルとＰ基板からなる縦型ＰＮＰ寄生バイポーラトランジスタがＯＮすることで、機器の誤動作または破壊に至る可能性があった。

（目的）
本発明の目的は、ＣＭＯＳボルテージレギュレータの低消費電流のメリットを生かし、かつ、バイポーラ製品と同様の逆電圧入力保護と逆入出力間電圧状態での逆電流防止保護が可能なボルテージレギュレータ回路を提供することにある。

本発明のボルテージレギュレータ回路は、少なくともドライバがＭＯＳトランジスタで構成されたボルテージレギュレータにおいて、電圧入力端子側と電圧出力端子側にＰチャネルＭＯＳトランジスタを配置し、入力端子側をＰチャネルＭＯＳトランジスタのドレイン側とし、ゲート電位を閾値電圧と同じかそれ以上低い電圧を与えておき、出力端子側のＰチャネルＭＯＳトランジスタも出力端子をドレインとして配置し、入力端子側ＰチャネルＭＯＳトランジスタを通過した電流で電圧レギュレータ回路および出力端子側ＰチャネルＭＯＳトランジスタを動作させる。

また、入力電圧より出力電圧が大きくなったときに、入力側のＰチャネルＭＯＳトランジスタのゲート電圧をそのトランジスタのソース電圧と同じ電圧になるようにする手段を有し、出力端子から入力端子への電流を遮断する回路を含む。

また、ボルテージレギュレータ回路に信号入力端子を設けた場合に、その端子にボルテージレギュレータの前記入力端子側に配置したものと同じ構成のＰチャネルＭＯＳトランジスタを配置した回路を備える。

また、ボルテージレギュレータ回路の入力端子側と出力端子側のＰチャネルＭＯＳトランジスタにおいて、入力端子側のＰチャネルＭＯＳトランジスタの電流駆動能力は出力端子側のＰチャネルＭＯＳトランジスタの電流駆動能力に比べて、それ以上の能力のある構成とする。

本発明によれば、１）ボルテージレギュレータの入力側と出力側にＰチャネルＭＯＳトランジスタを配置することで、入力電圧に逆電圧がかかってもＰチャネルＭＯＳトランジスタの耐圧まで電流が流れないため、入力電圧の逆接続を保護することができ、入力電圧に順電圧がかかった場合でも、ＰチャネルＭＯＳトランジスタがＯＮ状態となるために、この部分での電圧低下を回避することができる。

２）また、ボルテージレギュレータの出力電圧が入力電圧より高くなったとき、入力側のＰチャネルＭＯＳトランジスタのゲート電圧をソース電圧と一致させる手段を備えていることで、ＭＯＳトランジスタがＯＦＦ状態となるために、逆入出力電圧がかかっても過剰な逆流電流は発生しない。

３）また、ボルテージレギュレータの信号入力端子にもＰチャネルＭＯＳトランジスタを配置しているので、この端子への逆電圧印加時にも、この端子への電流が発生せず、また、逆入力出力電圧状態になっても、この端子への逆流を防ぐことが可能になる。

４）また、ボルテージレギュレータの入力端子側ＰチャネルＭＯＳトランジスタの電流を流す能力が、出力端子側ＰチャネルＭＯＳトランジスタより高いことで、電流は入力端子側ＰチャネルＭＯＳトランジスタのドレインとＮウェルで構成される寄生ダイオードよりチャネル領域を優先的に流れるため、ドレイン、Ｎウェル、Ｐ基板で構成される寄生バイポーラトランジスタがＯＮすることなく、入力電流は基板側に流れない。

以下、本発明の実施例を、図面により詳細に説明する。
図１は、本発明の一実施例に係るボルテージレギュレータの構成図である。
本実施例においては、図５に示す従来のボルテージレギュレータに、入力端子側に接続されたＰチャネルＭＯＳトランジスタ３１、ＰチャネルＭＯＳトランジスタ３１のソースおよびゲートに接続されたＣＭＯＳトランジスタＭ４０，Ｍ４１からなるインバータ、および、入力側ＰチャネルＭＯＳトランジスタのゲート電圧をそのトランジスタのソース電圧と同じ電圧になるようにするコンパレータ１４の制御回路を追加した構成である。

すなわち、コンパレータ１４は、入力端子側ＰチャネルＭＯＳトランジスタＭ３１のソース電圧とボルテージレギュレータの出力電圧ＶＯＵＴを比較している。通常は、ＶＩＮ＞ＶＯＵＴであるため、トランジスタＭ３１はＯＮ状態であり、トランジスタＭ３１のソース電圧とドレイン電圧はほぼ等しい。このため、コンパレータ１４は、入力電圧ＶＩＮとボルテージレギュレータの出力電圧ＶＯＵＴを比較していることになる。
しかし、ＶＩＮ＜ＶＯＵＴとなった場合、コンパレータ１４の出力はロウレベルとなるので、トランジスタＭ４０，Ｍ４１で構成されるインバータ出力はハイレベルとなり、トランジスタＭ３１の（ゲート電圧）＝（ソース電圧）となるため、トランジスタＭ３１はＯＦＦする。

ＰチャネルＭＯＳトランジスタＭ３１は、入力電圧ＶＩＮ側にドレインがあるので、ドレイン・ウェル接合は逆バイアスとなり、出力端子から入力端子へ電流は流れず、抵抗Ｒ１／Ｒ２とコンパレータ１４と基準電圧回路１２と差動増幅回路１３とで消費され
る微小電流となるために、ＩＣは逆入出力間電圧状態での逆電流防止保護が実現できる。

他の実施例となるが、図１に示すコンパレータ１４を検知回路として停止させずに、抵抗Ｒ１／Ｒ２と接地との間にＭＯＳトランジスタ・スイッチを挿入して、電流を遮断させ、その他の回路を全て停止させることで、逆電流を少なくすることも可能である。これにより、ボルテージレギュレータでは、コンパレータ１４で消費される電流のみにすることができる。
このように、ＶＯＵＴ＞ＶＩＮとなった場合にも、逆流電流を防ぐことが可能である。

図２は、本発明の他の実施例に係るボルテージレギュレータの構成図である。
図２で、図１と異なる部分は、トランジスタＭ４１の代りに定電流回路Ｉ１を用いた点である。この場合にも、ＶＩＮ＜ＶＯＵＴになると、コンパレータ１４の出力はロウレベルとなるので、トランジスタＭ４０の出力はハイレベルとなり、トランジスタＭ３１の（ゲート電圧）＝（ソース電圧）となるため、トランジスタＭ３１はＯＦＦする。
従って、トランジスタＭ３１はＯＦＦするので、逆電流防止保護が実現できる。
ＶＩＮ＞ＶＯＵＴになると、コンパレータ１４の出力はハイレベルとなるので、トランジスタＭ４０の出力はローレベルとなり、トランジスタＭ３１はＯＮする。その場合のゲート電流は、定電流回路Ｉ１を介して流れる。

なお、さらに他の実施例では、図１のトランジスタＭ４１の代りに抵抗を用いることも可能である。この場合にも、図２の動作と全く同じように、コンパレータ１４、トランジスタＭ４０、およびトランジスタＭ３１が動作することになる。
以上が、逆電圧入力保護の説明である。

本発明のさらに他の実施例として、ＧＮＤ電圧が入力電圧よりも高くなる場合について説明する。
図１および図２において、ＧＮＤ電圧が入力電圧ＶＩＮよりも高くなった場合には、トランジスタＭ３１のソース電圧とウェル電圧、ゲート電圧は等しくなるため（ゲート電圧はＧＮＤ電圧に設定される）、トランジスタＭ３１はＯＦＦする。また、トランジスタＭ３１のドレイン／ウェル間のＰＮ接合は逆バイアスとなる。従って、ＧＮＤからＶＩＮに電流が流れることはなく、入力端子への逆接続を保護することができる。
また、この場合、トランジスタＭ４１の代りに定電流回路Ｉ１、抵抗を使用することができるのは、逆電圧入力保護の場合と同様である。

図３は、本発明のさらに他の実施例を示すもので、ボルテージレギュレータＩＣに外部からの信号入力端子Ｖ１がある場合の説明図である。
例えば、ＩＣチップを制御する回路がある場合には、その回路の入力にもＰチャネルＭＯＳトランジスタＭ３２を使用できることを示している。
信号入力端子Ｖ１にＰチャネルＭＯＳトランジスタＭ３２のドレインを接続し、ゲートをＧＮＤに接続する。これにより、ＧＮＤ電圧が入力電圧よりも高くなった場合、トランジスタＭ３２のソース電圧とウェル電圧、ゲート電圧は等しくなるため、トランジスタＭ３２はＯＦＦし、信号入力端子Ｖ１が逆接続された状態や出力電圧が信号入力端子Ｖ１より高い電圧である逆入出力間電圧状態での逆電流を防止する。

図３においては、外部からの信号入力がインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３に入力されている例を示しているが、インバータだけではなく、トランジスタのソース、ドレインであっても、上記と同様の逆電流防止保護効果がある。
このように、本発明は、ＣＭＯＳボルテージレギュレータにおいて入力される電圧を低下させることなく、逆電圧入力保護と逆入出力間電圧状態での逆電流防止保護を同時に実現していることに特徴がある。

本実施例では、少なくともドライバにＭＯＳトランジスタを用いたボルテージレギュレータに適用すれば、顕著な効果を奏する。例えば、図１あるいは図２の基準電圧回路１２あるいは差動増幅回路１３にバイポーラトランジスタが用いられていても、本発明を適用するのに差し支えはない。
すなわち、ボルテージレギュレータの電圧入力端子側と電圧出力端子側にＭＯＳトランジスタを配置し、入力端子側をＭＯＳトランジスタのドレイン側とし、ゲート電位を閾値電圧と同じないしそれ以上低い電圧を与えておき、一方、出力端子側をＭＯＳトランジスタのドレイン側として接続する。なお、閾値電圧は、ＰチャネルＭＯＳトランジスタをＯＮさせるために必要な電圧である。

本発明の一実施例に係るボルテージレギュレータの構成図である。 本発明の他の実施例に係るボルテージレギュレータの構成図である。 本発明のさらに他の実施例を示すもので、ボルテージレギュレータＩＣに外部からの信号入力端子がある場合の説明図である。 一般のＭＯＳトランジスタ内のＰＮ寄生ダイオードの構造図である。 従来のボルテージレギュレータの構成例を示す図である。 一般のＭＯＳトランジスタ内の縦型ＰＮＰ寄生バイポーラトランジスタの構造図である。

符号の説明

１１ 静電保護素子
１２ 基準電圧回路
１３ 差動増幅回路
１４ コンパレータ
２１ 差動増幅回路
Ｍ３１ ＰチャネルＭＯＳトランジスタ
Ｍ３０ ＰチャネルＭＯＳトランジスタ
Ｍ３２ ＰチャネルＭＯＳトランジスタ
Ｍ４０ ＰチャネルＭＯＳトランジスタ
Ｍ４１ ＮチャネルＭＯＳトランジスタ
Ｒ１ 抵抗
Ｒ２ 抵抗
Ｉ１ 定電流回路
ＩＮＶ１ インバータ
ＩＮＶ２ インバータ
ＩＮＶ３ インバータ
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
ＶＩ 入力電圧
ＶＲＥＦ 基準電圧

Claims (6)

1. 少なくともドライバに第１のＰチャネルＭＯＳトランジスタを用いたボルテージレギュレータにおいて、
   ドレインが電圧入力端子に接続され、ソースが上記第１のＰチャネルＭＯＳトランジスタのソースに接続され、ゲートが該ゲートに閾値電圧以下の電圧を与える手段を介してＧＮＤ電圧に接続された第２のＰチャネルＭＯＳトランジスタと、
   該第２のＰチャネルＭＯＳトランジスタのソース電圧と上記ボルテージレギュレータの出力電圧とを比較する比較回路と、
   該比較回路の比較結果で、上記ボルテージレギュレータの出力電圧が上記第２のＰチャネルＭＯＳトランジスタのソース電圧より高ければ、該第２のＰチャネルＭＯＳトランジスタのゲートとソースを接続して該第２のＰチャネルＭＯＳトランジスタをオフして、該第２のＰチャネルＭＯＳトランジスタを通過する電流で動作する差動増幅器と基準電圧回路および上記比較回路の動作を停止する制御回路と
   を設けたことを特徴とするボルテージレギュレータ回路。
2. 請求項１に記載のボルテージレギュレータ回路において、
   上記制御回路は、
   ソースが上記第２のＰチャネルＭＯＳトランジスタのソースに、ドレインが該第２のＰチャネルＭＯＳトランジスタのゲートに、ゲートが上記比較回路の出力端子に接続された第３のＰチャネルＭＯＳトランジスタからなり、
   上記電圧を与える手段は、
   ソースが上記ＧＮＤ電圧に、ドレインが上記第３のＰチャネルＭＯＳトランジスタのゲートに、ゲートが上記比較回路の出力端子に接続されたＮチャネルＭＯＳトランジスタ
   からなることを特徴とするボルテージレギュレータ回路。
3. 請求項１に記載のボルテージレギュレータ回路において、
   上記制御回路は、
   ソースが上記第２のＰチャネルＭＯＳトランジスタのソースに、ドレインが該第２のＰチャネルＭＯＳトランジスタのゲートに、ゲートが上記比較回路の出力端子に接続された第４のＰチャネルＭＯＳトランジスタからなり、
   上記電圧を与える手段は、
   上記第４のＰチャネルＭＯＳトランジスタのドレインと上記第２のＰチャネルＭＯＳトランジスタのゲートを上記ＧＮＤ電圧に接続する定電流回路
   からなることを特徴とするボルテージレギュレータ回路。
4. 請求項１に記載のボルテージレギュレータ回路において、
   上記制御回路は、
   ソースが上記第２のＰチャネルＭＯＳトランジスタのソースに、ドレインが該第２のＰチャネルＭＯＳトランジスタのゲートに、ゲートが上記比較回路の出力端子に接続された第５のＰチャネルＭＯＳトランジスタからなり、
   上記電圧を与える手段は、
   上記第５のＰチャネルＭＯＳトランジスタのドレインと上記第２のＰチャネルＭＯＳトランジスタのゲートを上記ＧＮＤ電圧に接続する抵抗
   からなることを特徴とするボルテージレギュレータ回路。
5. 請求項１から請求項４のいずれかに記載のボルテージレギュレータ回路において、
   上記第２のＰチャネルＭＯＳトランジスタの電流駆動能力を上記第１のＰチャネルＭＯＳトランジスタの電流駆動能力以上とすることを特徴とするボルテージレギュレータ回路。
6. 請求項１から請求項５のいずれかに記載のボルテージレギュレータ回路において、
   該ボルテージレギュレータ回路に設けられた外部からの信号を入力する信号入力端子にドレインが接続され、ゲートが上記ＧＮＤ電圧に接続され、ソースを介して上記外部からの信号を出力する第６のＰチャネルＭＯＳトランジスタを
   設けたことを特徴とするボルテージレギュレータ回路。

Images