JP4164778B2 - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置 Download PDFInfo
- Publication number
- JP4164778B2 JP4164778B2 JP13660698A JP13660698A JP4164778B2 JP 4164778 B2 JP4164778 B2 JP 4164778B2 JP 13660698 A JP13660698 A JP 13660698A JP 13660698 A JP13660698 A JP 13660698A JP 4164778 B2 JP4164778 B2 JP 4164778B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- cap layer
- layer
- field effect
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は電界効果型半導体装置に関するものであり、特に、逆方向耐圧BVgd及び最大ドレイン電流Idmaxを高くするためのリーク電流低減構造に特徴のある電界効果型半導体装置に関するものである。
【0002】
【従来の技術】
MESFET(ショットキーバリアゲートFET)やHEMT(高電子移動度トランジスタ)等の化合物半導体電界効果型トランジスタは、高周波動作素子として用いられており、高周波応用の一つとして、例えば、携帯電話基地局の送信用パワー増幅器に用いる高出力FETがある。
【0003】
この様な高出力FETの高出力化のためには高電圧動作が有効であり、そのためには、FETのゲート−ドレイン間の逆方向耐圧BVgdが高いことが求められが、この様な要請に答えるために、チャネル層として禁制帯幅の大きなInGaPを用いた化合物半導体電界効果型トランジスタが提案(必要ならば、特願平9−65673号参照)されているので、この提案を図7(a)を参照して説明する。
【0004】
図7(a)参照
図7(a)は、チャネル層としてInGaPを用いた従来の化合物半導体電界効果型トランジスタの要部断面図であり、半絶縁性GaAs基板31上に、アンドープAlGaAsバッファ層32、n型InGaPチャネル層33、アンドープAlGaAsバリア層34、及び、アンドープGaAsキャップ層35を順次エピタキシャル成長させたのち、選択的にSiをイオン注入することによってn+ 型ドレイン領域36及びn+ 型ソース領域37を形成する。
【0005】
次いで、SiO2 膜38を設けたのち、ゲート電極形成領域にアンドープAlGaAsバリア層34に達する凹部を設け、次いで、WSi及びAuを順次堆積させることによって凹部に埋め込まれたゲート電極39を形成したのち、n+ 型ドレイン領域36及びn+ 型ソース領域37の表面のSiO2 膜38を選択的除去し、次いで、Au・Ge及びAuを順次堆積させて、ドレイン電極40及びソース電極41を形成したものである。
【0006】
この様なFETにおいては、チャネル層として従来のFETに用いられているGaAsやInGaAsより禁制帯幅の大きなInGaPを用いているため、禁制帯幅の大きさに依存する降伏電圧が高くなり、それによって、逆方向耐圧BVgdを高くするものである。
【0007】
しかし、この様なFETにおいては、アンドープGaAsキャップ層35のn+ 型に変換された領域→アンドープのままの領域を介した横方向のリーク電流パスが存在するため、InGaPチャネル層33が本来持ち得る所期の高耐圧を得ることができなかった。
【0008】
一方、リーク電流パスを取り除いた構造が提案(特願平9−20505号参照)されているので、この提案を図7(b)を参照して説明する。
図7(b)参照
図7(b)は、リーク電流パスを取り除いた従来の化合物半導体電界効果型トランジスタの要部断面図であり、半絶縁性GaAs基板31上に、アンドープAlGaAsバッファ層32、n型InGaAsチャネル層42、アンドープAlGaAsバリア層34、及び、アンドープGaAsキャップ層35を順次エピタキシャル成長させたのち、選択的にSiをイオン注入することによってn+ 型ドレイン領域36及びn+ 型ソース領域37を形成する。
【0009】
次いで、アンドープGaAsキャップ層35のn+ 型に変換された領域をアンドープAlGaAsバリア層34のn型に変換された領域が露出する程度に選択的にエッチングして除去部43,44を形成したのち、全面にSiO2 膜38を設け、次いで、ゲート電極形成領域にアンドープAlGaAsバリア層34に達する凹部を設けたのち、WSi及びAuを順次堆積させることによって凹部に埋め込まれたゲート電極39を形成し、次いで、除去部43,44の表面のSiO2 膜38を選択的に除去したのち、Au・Ge及びAuを順次堆積させて、ドレイン電極40及びソース電極41を形成したものである。
【0010】
この様な構成は、元々は、チャネル層として電子移動度の高いInGaAsを用いたFETにおいて、ソース−ゲート間の順方向耐圧Vfsg を高めるために考案されたものであるが、結果的には、リーク電流パスを生み出す基となるアンドープGaAsキャップ層35のn+ 型に変換された領域が除去されているので、逆方向耐圧BVgdも高くなるものである。
【0011】
したがって、この様な二つの提案に係わる高耐圧構造を組み合わせることによって、化合物半導体電界効果型トランジスタにおける逆方向耐圧BVgdをより高めることが可能となる。
【0012】
【発明が解決しようとする課題】
しかし、上記の様な高耐圧構造を組み合わせた化合物半導体電界効果型トランジスタにおいては、逆方向耐圧BVgdを高くすることはできるものの、最大ドレイン電流Idmaxが低下するという問題があるので、この事情を図8を参照して説明する。
【0013】
図8参照
図8は、上記の様な高耐圧構造を組み合わせた従来の化合物半導体電界効果型トランジスタの要部断面図であり、チャネル層として禁制帯幅の大きなn型InGaPチャネル層33を用いるとともに、n+ 型ドレイン領域36及びn+ 型ソース領域37上のアンドープGaAsキャップ層35のn+ 型に変換された領域を除去することによって、高耐圧化を図ったものである。
【0014】
しかし、n+ 型ドレイン領域36及びn+ 型ソース領域37はSiのイオン注入によって形成したものであり、GaAs或いはInGaAsにおけるSiの活性化率は高いものの、AlGaAs或いはInGaPにおけるSiの活性化率は低いため、アンドープAlGaAsバリア層34及びn型InGaPチャネル層33のn+ 型に変換された領域、即ち、n+ 型ドレイン領域36及びn+ 型ソース領域37における横方向の抵抗が高くなり、図7(b)に示したチャンネル層としてGaAs或いはInGaAsを用いた従来のFETにおいては問題とならなかったn+ 型ドレイン領域36及びn+ 型ソース領域37における横方向の抵抗が寄生抵抗45,46となるため、最大ドレイン電流Idmaxが低下し、FETの特性が劣化するという新たな問題が発生する。
【0015】
したがって、本発明は、高逆方向耐圧BVgd及び高最大ドレイン電流Idmax特性を有する電界効果型半導体装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
(1)本発明は、半導体基板1上にチャネル層2及びキャップ層3とを少なくとも設け、キャップ層3内に埋め込まれたゲート電極4を有する電界効果型半導体装置において、チャネル層2を構成する半導体の禁制帯幅をキャップ層3を構成する半導体の禁制帯幅より広くするとともに、キャップ層3に形成されたドレイン領域5を構成する高不純物濃度領域に変換された領域の少なくともゲート電極4側の端部を完全に除去した凹部9をキャップ層3内に設けたことを特徴とする。
【0017】
この様に、ドレイン領域5を構成する高不純物濃度領域に変換されたキャップ層3の少なくともゲート電極4側の端部を完全に除去した凹部9、即ち、チャネル層2に達する、或いは、バリア層10を設けた場合には、バリア層10に達する凹部9を設けることにより、ドレイン電極6がアンドープのキャップ層3と直接つながらないのでリーク電流パスを消滅することができ、広禁制帯幅のチャネル層2の採用とともに高逆方向耐圧BVgdを実現することができる。
【0018】
また、ドレイン電極6とチャネル層2のチャネル領域との間には不純物活性化率の高い狭禁制帯幅のキャップ層3を高不純物濃度領域に変換した低抵抗領域が介在するので、横方向抵抗による寄生抵抗の増大を防止して最大ドレイン電流Idmaxを高くすることができる。
【0019】
(2)また、本発明は、上記(1)において、キャップ層3に形成されたソース領域7を構成する高不純物濃度に変換された領域の少なくともゲート電極4側の端部を完全に除去した凹部をキャップ層3内に設けたことを特徴とする。
【0020】
この様に、ソース側においても、ソース領域7を構成する高不純物濃度領域に変換されたキャップ層3の少なくともゲート電極4側の端部を完全に除去した凹部を設けることにより、寄生抵抗を増大することなく、閾値電圧Vth及びソース−ゲート間の順方向耐圧Vfsg を高めることができる。
【0021】
(3)また、本発明は、上記(1)または(2)において、ドレイン領域5に接続するドレイン電極6を、ドレイン領域5を構成する高不純物濃度領域に変換されたキャップ層3上に設けると共に、ソース領域7に接続するソース電極8を、ソース領域7を構成する高不純物濃度領域に変換されたキャップ層3上に設けることを特徴とする。
【0022】
この様に、ドレイン電極6及びソース電極8は、禁制帯幅が狭く且つ高不純物濃度のキャップ層3上に設けることによって、良好なオーミックコンタクトを得ることができる。
【0023】
(4)また、本発明は、上記(1)または(2)において、ドレイン領域5に接続するドレイン電極6を、ドレイン領域5を構成する高不純物濃度領域に変換されたキャップ層3のゲート電極4と離れた側を除去した除去部に露出する高不純物濃度領域に変換されたドレイン領域の表面及びキャップ層3に設けられたドレイン領域の一部を構成する高不純物濃度領域の側面とに接触するように設けると共に、ソース領域7に接続するソース電極8を、ソース領域7を構成する高不純物濃度領域に変換されたキャップ層3のゲート電極4と離れた側を除去した除去部に露出する高不純物濃度領域に変換されたソース領域の表面及びキャップ層3に設けられたソース領域の一部を構成する高不純物濃度領域の側面とに接触するように設けることを特徴とする。
【0024】
この様に、キャップ層3を除去した除去部にドレイン電極6及びソース電極8を設けることにより、良好なオーミックコンタクトを得ることができ、特に、キャップ層3の厚さが厚く、チャネル層2に達する高不純物濃度領域を形成した場合に、キャップ層3の表面における不純物濃度の低下が顕著な場合に有効である。
【0025】
(5)また、本発明は、上記(4)において、ドレイン領域5側に設ける凹部9の幅が、凹部9の端部とドレイン電極6の端部との距離より短いことを特徴とする。
【0026】
この様に、ドレイン領域5側に設ける凹部9の幅を、凹部9の端部とドレイン電極6の端部との距離より短くすることによって、ドレイン領域5側における寄生抵抗の増大を低減することができる。
【0027】
(6)また、本発明は、上記(4)において、ソース側領域に設ける凹部の幅が、凹部の端部とソース電極8の端部との距離より短いことを特徴とする。
【0028】
この様に、ソース領域7側に設ける凹部の幅を、凹部の端部とソース電極8の端部との距離より短くすることによって、ソース領域7側における寄生抵抗の増大を低減することができる。
【0029】
(7)また、本発明は、上記(1)乃至(6)のいずれかにおいて、チャネル層2として、InGaP或いはAlGaAsのいずれかを用いたことを特徴とする。
【0030】
この様に、高耐圧化のために用いる広禁制帯幅のチャネル層2を構成する半導体としては、半導体基板1との格子整合性或いは電子移動度等の観点から、InGaP、或いは、AlGaAs、例えば、Al組成比が0.3以下のAlGaAsが好適である。
【0031】
(8)また、本発明は、上記(1)または(7)のいずれかにおいて、チャネル層2とキャップ層3との間に、チャネル層2及びキャップ層3のいずれよりも禁制帯幅の広い半導体で構成されたバリア層10を設けたことを特徴とする。
【0032】
この様に、チャネル層2とキャップ層3との間にバリア層10を設けることによって、順方向及び逆方向のいずれも高耐圧にすることができる。
【0033】
(9)また、本発明は、上記(8)において、バリア層10が、AlGaAsからなることを特徴とする。
【0034】
この様に、バリア層10としては、使用可能なキャップ層3、或いは、チャネル層2との格子整合性等の観点から、AlGaAsが好適である。
【0035】
(10)また、本発明は、上記(9)において、バリア層10を構成するAlGaAsのAl組成比が、0.4以上であることを特徴とする。
【0036】
この様に、バリア層10としてAlGaAsを用いる場合、広禁制帯幅のチャネル層2に対するバリア効果を発揮するためには、そのAl組成比は0.4以上であることが望ましい。
【0037】
【発明の実施の形態】
ここで、図2を参照して、本発明の第1の実施の形態を説明する。
図2参照
図2は、本発明の第1の実施の形態の化合物半導体電界効果型トランジスタの要部断面図であり、半絶縁性GaAs基板11上に、MOVPE法(有機金属気相成長法)を用いて、厚さが、例えば、300nmで、Al組成比が、例えば、0.3のアンドープAlGaAsバッファ層12、厚さが、例えば、150nmで、In組成比が、例えば、0.5で、電子濃度が、例えば、1.5×1017cm-3のn型InGaPチャネル層13、及び、厚さが、例えば、150nmのアンドープGaAsキャップ層14を順次エピタキシャル成長させる。
【0038】
次いで、フォトレジストマスク(図示せず)をマスクとして、加速電圧を、例えば、120keVとし、ドーズ量を、例えば、4×1013cm-2とした条件でSiをイオン注入したのち、850℃において15秒間のアニールを施して注入したSiを活性化することによって、n型InGaPチャネル層13に達するn+ 型ドレイン領域15及びn+ 型ソース領域16を形成する。
【0039】
次いで、SiCl4 系の原料ガスを用いたドライエッチングを施すことによって、n+ 型ドレイン領域15のn+ 型ソース領域16と対向する側を選択的に除去することによって幅が0.2〜1.0μm、例えば、0.5μmの凹部17を形成する。
【0040】
次いで、全面に、厚さが、例えば、300nmのSiO2 膜18を堆積させたのち、通常のフォトエッチング工程を用いてゲート電極形成領域のSiO2 膜18を選択的に除去したのち、再び、SiCl4 系の原料ガスを用いたドライエッチングを施すことによって、ゲート電極形成領域のアンドープGaAsキャップ層14を除去し、次いで、スパッタリング法によってWSi膜を堆積させたのち、Au膜を蒸着し、イオンミーリングを用いてパターニングすることによって、WSi/Auからなるゲート電極19を形成する。
【0041】
次いで、n+ 型ドレイン領域15及びn+ 型ソース領域16上のSiO2 膜18の一部を選択的に除去したのち、蒸着/リフトオフ工程及びアロイ工程を行ってAu・Ge/Au構造のドレイン電極20及びソース電極21を形成することによって、化合物半導体電界効果型トランジスタの基本構造が完成する。
【0042】
この本発明の第1の実施の形態においては、ドレイン側に凹部17を設けているので、n+ 型に変換された低抵抗のGaAs層がアンドープのままのアンドープGaAsキャップ層14と直接接触することがなく、それによって、アンドープGaAsキャップ層14を介したリーク電流パスの発生が抑制され、高逆方向耐圧BVgdを実現することができる。
【0043】
また、ドレイン側に凹部17を設けているので、ドレイン電極20をn+ 型に変換されたGaAs層の上に設けることができ、それによって、オーミックコンタクト性を良好にすることができるとともに、ドレイン電流はn+ 型に変換されたGaAs層を介して流れるので寄生抵抗の増大を抑制して最大ドレイン電流Idmaxを高くすることができる。
【0044】
次に、図3を参照して本発明の第2の実施の形態を説明するが、この第2の実施の形態は、チャネル層とキャップ層との間にバリア層を設けた以外は、上記の第1の実施の形態と全く同様である。
図3参照
図3は、本発明の第2の実施の形態の化合物半導体電界効果型トランジスタの要部断面図であり、半絶縁性GaAs基板11上に、MOVPE法を用いて、厚さが、例えば、300nmで、Al組成比が、例えば、0.3のアンドープAlGaAsバッファ層12、厚さが、例えば、150nmで、In組成比が、例えば、0.5で、電子濃度が、例えば、1.5×1017cm-3のn型InGaPチャネル層13、厚さが、例えば、20nmで、Al組成比が、例えば、0.5のアンドープAlGaAsバリア層22、及び、厚さが、例えば、150nmのアンドープGaAsキャップ層14を順次エピタキシャル成長させる。
【0045】
次いで、フォトレジストマスク(図示せず)をマスクとして、加速電圧を、例えば、120keVとし、ドーズ量を、例えば、4×1013cm-2とした条件でSiをイオン注入したのち、850℃において15秒間のアニールを施すことによって注入したSiを活性化することによって、n型InGaPチャネル層13に達するn+ 型ドレイン領域15及びn+ 型ソース領域16を形成する。
【0046】
次いで、SiCl4 系の原料ガスを用いたドライエッチングを施すことによって、n+ 型ドレイン領域15のn+ 型ソース領域16と対向する側を選択的に除去することによって幅が0.2〜1.0μm、例えば、0.5μmの凹部17を形成する。
【0047】
次いで、全面に、厚さが、例えば、300nmのSiO2 膜18を堆積させたのち、通常のフォトエッチング工程を用いてゲート電極形成領域のSiO2 膜18を選択的に除去したのち、再び、SiCl4 系の原料ガスを用いたドライエッチングを施すことによって、ゲート電極形成領域のアンドープGaAsキャップ層14を除去し、次いで、スパッタリング法によってWSi膜を堆積させたのち、Au膜を蒸着し、イオンミーリングを用いてパターニングすることによって、WSi/Auからなるゲート電極19を形成する。
【0048】
次いで、n+ 型ドレイン領域15及びn+ 型ソース領域16上のSiO2 膜18の一部を選択的に除去したのち、蒸着/リフトオフ工程及びアロイ工程を行ってAu・Ge/Au構造のドレイン電極20及びソース電極21を形成することによって、化合物半導体電界効果型トランジスタの基本構造が完成する。
【0049】
この本発明の第2の実施の形態においては、上記の第1の実施の形態と同様に、ドレイン側に凹部17を設けているので、n+ 型に変換された低抵抗のGaAs層がアンドープのままのアンドープGaAsキャップ層14と直接接触することがなく、それによって、アンドープGaAsキャップ層14を介したリーク電流パスの発生が抑制され、高逆方向耐圧BVgdを実現することができる。
【0050】
また、ドレイン側に凹部17を設けているので、ドレイン電極20をn+ 型に変換されたGaAs層の上に設けることができ、それによって、オーミックコンタクト性を良好にすることができるとともに、ドレイン電流はn+ 型に変換されたGaAs層を介して流れるので寄生抵抗の増大を抑制して最大ドレイン電流Idmaxを高くすることができる。
【0051】
さらに、この第2の実施の形態においては、n型InGaPチャネル層13の上に、n型InGaPチャネル層13より禁制帯幅の広いアンドープAlGaAsバリア層22を設けているので、逆方向耐圧をより高めることができる。
【0052】
次に、図4を参照して、本発明の第3の実施の形態を説明するが、図4(a)は上記の第1の実施の形態に対応するものであり、ソース側にも凹部23を設けた以外には、上記の第1の実施の形態と全く同様である。
図4(a)参照
図2に示した第1の実施の形態と全く同様に、半絶縁性GaAs基板11上にアンドープAlGaAsバッファ層12、n型InGaPチャネル層13、及び、アンドープGaAsキャップ層14を堆積させ、n+ 型ドレイン領域15及びn+ 型ソース領域16を形成したのち、ドレイン側の凹部17を形成する工程において、ソース側にも、n+ 型ソース領域16のn+ 型ドレイン領域15と対向する側を選択的に除去することによって幅が0.2〜1.0μm、例えば、0.5μmの凹部23を形成する。
【0053】
以降は、上記の第1の実施の形態と全く同様に、SiO2 膜18を設けたのち、ゲート電極19、ドレイン電極20、及び、ソース電極21を形成することによって、化合物半導体電界効果型トランジスタの基本構造が完成する。
【0054】
図4(b)参照
一方、図4(b)はバリア層を設けた第2の実施の形態に対応するものであり、バリア層の存在以外の構成は図4(a)の場合と全く同様であり、n+ 型に変換されたアンドープAlGaAsバリア層22に達する凹部23を設けたものである。
【0055】
この本発明の第3の実施の形態においては、上記の第1の実施の形態と同様に、高逆方向耐圧BVgd及び高最大ドレイン電流Idmaxを実現することができると共に、ソース側にも凹部23を設けているので、ソース−ゲート間の順方向耐圧Vfsg を大きくすることができる。
【0056】
また、図4(b)の場合には、上記の第2の実施の形態と同様に、n型InGaPチャネル層13の上に、n型InGaPチャネル層13より禁制帯幅の広いアンドープAlGaAsバリア層22を設けているので、高逆方向耐圧BVgd及び順方向耐圧Vfsg の双方をより高めることができる。
【0057】
次に、図5を参照して、本発明の第4の実施の形態を説明するが、図5(a)は上記の第1の実施の形態に対応するものであり、n+ 型に変換されたアンドープGaAsキャップ層14の一部を除去して形成した除去部24,25にドレイン電極20及びソース電極21を設けた以外は、上記の第1の実施の形態と全く同様である。
【0058】
図5(a)参照
図2に示した第1の実施の形態と全く同様に、半絶縁性GaAs基板11上にアンドープAlGaAsバッファ層12、n型InGaPチャネル層13、及び、アンドープGaAsキャップ層14を堆積させ、n+ 型ドレイン領域15及びn+ 型ソース領域16を形成したのち、ドレイン側の凹部17を形成する工程において、ドレイン側において、凹部17の端部から0.5〜1.5μm、例えば、1.0μm離れたアンドープGaAsキャップ層14のn+ 型に変換された領域の一部を除去して除去部24を設けるとともに、ソース側においても、ゲート電極19の端部から1.5〜2.5μm、例えば、2.0μm離れたアンドープGaAsキャップ層14のn+ 型に変換された領域の一部を選択的に除去して除去部25を形成する。
【0059】
以降は、上記の第1の実施の形態と同様に、SiO2 膜18を設けたのち、ゲート電極19を設け、次いで、除去部24,25のSiO2 膜18を選択的に除去したのち、除去部24,25に夫々ドレイン電極20及びソース電極21を形成することによって、化合物半導体電界効果型トランジスタの基本構造が完成する。
【0060】
図5(b)参照
一方、図5(b)はバリア層を設けた第2の実施の形態に対応するものであり、バリア層の存在以外の構成は図5(a)の場合と全く同様であり、アンドープAlGaAsバリア層22のn+ 型に変換された領域に達する除去部24,25を設け、この除去部24,25に夫々ドレイン電極20及びソース電極21を設けたものである。
【0061】
この本発明の第4の実施の形態においては、上記の第1の実施の形態と同様に、高逆方向耐圧BVgdを実現することができ、また、図4(b)の場合には、上記の第2の実施の形態と同様に、順方向耐圧及び逆方向耐圧の双方をより高めることができると共に、除去部24,25に夫々ドレイン電極20及びソース電極21を設けているので、アンドープGaAsキャップ層14のn+ 型に変換された領域の表面の抵抗が高い場合にも、良好なオーミックコンタクトを形成することができる。
【0062】
即ち、アンドープGaAsキャップ層14の厚さが厚い場合、イオン注入によりn+ 型ドレイン領域15及びn+ 型ソース領域16を形成する際に、注入深さが深くなるために、表面における不純物濃度が低くなるので高抵抗となってオーミック性が低下するので、この様な低不純物濃度の高抵抗な表面部分を除去し、より高不純物濃度の領域、図においては、アンドープAlGaAsバリア層22のn+ 型に変換された領域に接するようにドレイン電極20及びソース電極21を設けることによってオーミック性を良好にすることができる。
【0063】
また、除去部24,25、即ち、ドレイン電極20及びソース電極21と凹部17,23との間には、アンドープGaAsキャップ層14のn+ 型に変換された領域が残っており、このアンドープGaAsキャップ層14のn+ 型に変換された領域を介してドレイン電流が流れるので、寄生抵抗が増大することがなく、それによって、コンタクトのオーミック性を高めるために除去部24,25を設けても高最大ドレイン電流Idmaxを実現することができる。
【0064】
したがって、この様な作用を効果的に発揮するためには、凹部17の間隔は、凹部17の端部とドレイン電極20の端部との距離、即ち、残存するアンドープGaAsキャップ層14のn+ 型に変換された領域の長さより小さくすることが望ましい。
【0065】
次に、図6を参照して、本発明の第5の実施の形態を説明するが、図6(a)は上記の第1の実施の形態に対応するものであり、ソース側にも凹部23を設けるとともに、アンドープGaAsキャップ層14のn+ 型に変換された領域の一部を除去して形成した除去部24,25にドレイン電極20及びソース電極21を設けた以外は、上記の第1の実施の形態と全く同様であり、第3の実施の形態の特徴点と第4の実施の形態の特徴点を合わせて採用したものである。
【0066】
図6(a)参照
図2に示した第1の実施の形態と全く同様に、半絶縁性GaAs基板11上にアンドープAlGaAsバッファ層12、n型InGaPチャネル層13、及び、アンドープGaAsキャップ層14を堆積させ、n+ 型ドレイン領域15及びn+ 型ソース領域16を形成したのち、ドレイン側の凹部17を形成する工程において、ソース側にも、n+ 型ソース領域16のn+ 型ドレイン領域15と対向する側を選択的に除去することによって幅が0.2〜1.0μm、例えば、0.5μmの凹部23を形成すると共に、凹部17の端部から0.5〜1.5μm、例えば、1.0μm離れたアンドープGaAsキャップ層14のn+ 型に変換された領域の一部を除去して除去部24を設け、ソース側においても、凹部23の端部から0.5〜1.5μm、例えば、1.0μm離れたアンドープGaAsキャップ層14のn+ 型に変換された領域の一部を選択的に除去して除去部25を形成する。
【0067】
以降は、上記の第4の実施の形態と同様に、SiO2 膜18を設けたのち、ゲート電極19を設け、次いで、除去部24,25のSiO2 膜18を選択的に除去したのち、除去部24,25に夫々ドレイン電極20及びソース電極21を形成することによって、化合物半導体電界効果型トランジスタの基本構造が完成する。
【0068】
図6(b)参照
一方、図6(b)はバリア層を設けた第2の実施の形態に対応するものであり、バリア層の存在以外の構成は図6(a)の場合と全く同様であり、アンドープAlGaAsバリア層22のn+ 型に変換された領域に達する凹部23及び除去部24,25を設け、この除去部24,25に夫々ドレイン電極20及びソース電極21を設けたものである。
【0069】
この本発明の第5の実施の形態においては、上記の第4の実施の形態と同様に、高逆方向耐圧BVgd及び高最大ドレイン電流Idmaxを実現することができ、また、上記の第3の実施の形態と同様に、ソース−ゲート間の順方向耐圧Vfsg を大きくすることができ、さらに、図4(b)の場合には、上記の第2の実施の形態と同様に、順方向耐圧及び逆方向耐圧の双方をより高めることができる。
【0070】
また、この第5の実施の形態においても、寄生抵抗を小さくするために、凹部17の間隔を、凹部17の端部とドレイン電極20の端部との距離、即ち、残存するアンドープGaAsキャップ層14のn+ 型に変換された領域の長さより小さくするとともに、凹部23の間隔も、凹部23の端部とソース電極21の端部との距離、即ち、残存するアンドープGaAsキャップ層14のn+ 型に変換された領域の長さより小さくすることが望ましい。
【0071】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成に限られるものでなく、各種の変更が可能であり、特に、製造方法・製造工程に関しては上記の方法・工程に限られるものではなく、同じ構造が得られるならば、他のどの様な方法・工程を用いても良いものである。
【0072】
また、上記の各実施の形態の説明においては、チャネル層としてIn組成比が0.5のInGaPを用いているが、0.5の組成比に限られるものではなく、さらに、InGaP以外のAlGaAs、例えば、Al組成比が0.3以下のAlGaAsを用いても良いのである。
【0073】
また、上記の各実施の形態の説明においては、アンドープAlGaAsバリア層22のAl組成比を0.5にしているが、0.5に限られるものでなく、チャネル層を構成する半導体の禁制帯幅に応じて適宜決定すれば良いものであり、通常は、Al組成比が0.4以上のAlGaAsを用いることが望ましい。
【0074】
【発明の効果】
本発明によれば、少なくともドレイン側に、ゲート電極を囲むキャップ層とドレイン電極との間に、両者を分離する凹部を設けているので、高逆方向耐圧BVgd及び高最大ドレイン電流Idmaxを実現することができ、電界効果型化合物半導体装置の高性能化に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の化合物半導体電界効果型トランジスタの要部断面図である。
【図3】本発明の第2の実施の形態の化合物半導体電界効果型トランジスタの要部断面図である。
【図4】本発明の第3の実施の形態の化合物半導体電界効果型トランジスタの要部断面図である。
【図5】本発明の第4の実施の形態の化合物半導体電界効果型トランジスタの要部断面図である。
【図6】本発明の第5の実施の形態の化合物半導体電界効果型トランジスタの要部断面図である。
【図7】従来の化合物半導体電界効果型トランジスタの要部断面図である。
【図8】従来の化合物半導体電界効果型トランジスタの問題点の説明図である。
【符号の説明】
1 半導体基板
2 チャネル層
3 キャップ層
4 ゲート電極
5 ドレイン領域
6 ドレイン電極
7 ソース領域
8 ソース電極
9 凹部
10 バリア層
11 半絶縁性GaAs基板
12 アンドープAlGaAsバッファ層
13 n型InGaPチャネル層
14 アンドープGaAsキャップ層
15 n+ 型ドレイン領域
16 n+ 型ソース領域
17 凹部
18 SiO2 膜
19 ゲート電極
20 ドレイン電極
21 ソース電極
22 アンドープAlGaAsバリア層
23 凹部
24 除去部
25 除去部
31 半絶縁性GaAs基板
32 アンドープAlGaAsバッファ層
33 n型InGaPチャネル層
34 アンドープAlGaAsバリア層
35 アンドープGaAsキャップ層
36 n+ 型ドレイン領域
37 n+ 型ソース領域
38 SiO2 膜
39 ゲート電極
40 ドレイン電極
41 ソース電極
42 n型InGaAsチャネル層
43 除去部
44 除去部
45 寄生抵抗
46 寄生抵抗
Claims (10)
- 半導体基板上にチャネル層及びキャップ層とを少なくとも設け、前記キャップ層内に埋め込まれたゲート電極を有する電界効果型半導体装置において、前記チャネル層を構成する半導体の禁制帯幅を前記キャップ層を構成する半導体の禁制帯幅より広くするとともに、前記キャップ層に形成されたドレイン領域の一部を構成する高不純物濃度領域に変換された領域の少なくともゲート電極側の端部を完全に除去した凹部をキャップ層内に設けたことを特徴とする電界効果型半導体装置。
- 前記キャップ層に形成されたソース領域の一部を構成する高不純物濃度に変換された領域の少なくともゲート電極側の端部を完全に除去した凹部をキャップ層内に設けたことを特徴とする請求項1記載の電界効果型半導体装置。
- 前記ドレイン領域に接続するドレイン電極を、前記ドレイン領域を構成する高不純物濃度領域に変換されたキャップ層上に設けると共に、ソース領域に接続するソース電極を、前記ソース領域を構成する高不純物濃度領域に変換されたキャップ層上に設けることを特徴とする請求項1または2に記載の電界効果型半導体装置。
- 前記ドレイン領域に接続するドレイン電極を、前記ドレイン領域を構成する高不純物濃度領域に変換されたキャップ層の前記ゲート電極と離れた側を除去した除去部に露出する高不純物濃度領域に変換されたドレイン領域の表面及び前記キャップ層に設けられたドレイン領域の一部を構成する高不純物濃度領域の側面とに接触するように設けると共に、ソース領域に接続するソース電極を、前記ソース領域を構成する高不純物濃度領域に変換されたキャップ層の前記ゲート電極と離れた側を除去した除去部に露出する高不純物濃度領域に変換されたソース領域の表面及び前記キャップ層に設けられたソース領域の一部を構成する高不純物濃度領域の側面とに接触するように設けることを特徴とする請求項1または2に記載の電界効果型半導体装置。
- 前記ドレイン領域側に設ける凹部の幅が、前記凹部の端部と前記ドレイン電極の端部との距離より短いことを特徴とする請求項4記載の電界効果型半導体装置。
- 前記ソース領域側に設ける凹部の幅が、前記凹部の端部と前記ソース電極の端部との距離より短いことを特徴とする請求項4記載の電界効果型半導体装置。
- 上記チャネル層として、InGaP或いはAlGaAsのいずれかを用いたことを特徴とする請求項1乃至6のいずれか1項に記載の電界効果型半導体装置。
- 上記チャネル層とキャップ層との間に、前記チャネル層及びキャップ層のいずれよりも禁制帯幅の広い半導体で構成されたバリア層を設けたことを特徴とする請求項1乃至7のいずれか1項に記載の電界効果型半導体装置。
- 上記バリア層が、AlGaAsからなることを特徴とする請求項8記載の電界効果型半導体装置。
- 上記バリア層を構成するAlGaAsのAl組成比が、0.4以上であることを特徴とする請求項9記載の電界効果型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13660698A JP4164778B2 (ja) | 1998-05-19 | 1998-05-19 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13660698A JP4164778B2 (ja) | 1998-05-19 | 1998-05-19 | 電界効果型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330092A JPH11330092A (ja) | 1999-11-30 |
JP4164778B2 true JP4164778B2 (ja) | 2008-10-15 |
Family
ID=15179236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13660698A Expired - Fee Related JP4164778B2 (ja) | 1998-05-19 | 1998-05-19 | 電界効果型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4164778B2 (ja) |
-
1998
- 1998-05-19 JP JP13660698A patent/JP4164778B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11330092A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3705431B2 (ja) | 半導体装置及びその製造方法 | |
US7199014B2 (en) | Field effect transistor and method of manufacturing the same | |
JP4670121B2 (ja) | 半導体装置 | |
JP3147009B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US5448086A (en) | Field effect transistor | |
US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2004241711A (ja) | 半導体装置 | |
JP4164778B2 (ja) | 電界効果型半導体装置 | |
JP3381787B2 (ja) | 半導体装置およびその製造方法 | |
JP4850410B2 (ja) | 窒化物半導体装置及びその製造方法 | |
JP3360195B2 (ja) | 電界効果トランジスタ | |
JP3189769B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3653652B2 (ja) | 半導体装置 | |
JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
JP3383057B2 (ja) | 半導体装置 | |
JP2804252B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP3710613B2 (ja) | 半導体装置 | |
JPH11204544A (ja) | 化合物半導体電界効果トランジスタおよびその製造方法 | |
JPH07153779A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH0529354A (ja) | 半導体装置の製造方法 | |
JPH0397232A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080717 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |