JP3360195B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3360195B2 JP3360195B2 JP19392594A JP19392594A JP3360195B2 JP 3360195 B2 JP3360195 B2 JP 3360195B2 JP 19392594 A JP19392594 A JP 19392594A JP 19392594 A JP19392594 A JP 19392594A JP 3360195 B2 JP3360195 B2 JP 3360195B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- effect transistor
- implanted
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 60
- 150000002500 ions Chemical class 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 41
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 230000005641 tunneling Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 75
- 238000009792 diffusion process Methods 0.000 description 52
- 229910004298 SiO 2 Inorganic materials 0.000 description 30
- 238000000137 annealing Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910001425 magnesium ion Inorganic materials 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ソース領域およびドレ
イン領域がドーパントのイオン注入によって形成された
化合物半導体電界効果トランジスタに関する。
イン領域がドーパントのイオン注入によって形成された
化合物半導体電界効果トランジスタに関する。
【0002】
【従来の技術】化合物半導体電界効果トランジスタ(F
ET,MESFET)はSi素子では実現不可能な高速
動作が可能であるため、高周波素子、高速演算素子等に
用いられているが、素子特性を更に向上するためには、
素子寸法の微細化が求められている。化合物半導体電界
効果トランジスタの中でも、ゲート電極を形成した後
に、そのゲート電極をマスクにしてソース領域とドレイ
ン領域をドーパントのイオン注入によって形成する自己
整合型電界効果トランジスタは素子製造工程におけるマ
スク合わせのマージンを少なくできるため、微細化に適
している。
ET,MESFET)はSi素子では実現不可能な高速
動作が可能であるため、高周波素子、高速演算素子等に
用いられているが、素子特性を更に向上するためには、
素子寸法の微細化が求められている。化合物半導体電界
効果トランジスタの中でも、ゲート電極を形成した後
に、そのゲート電極をマスクにしてソース領域とドレイ
ン領域をドーパントのイオン注入によって形成する自己
整合型電界効果トランジスタは素子製造工程におけるマ
スク合わせのマージンを少なくできるため、微細化に適
している。
【0003】しかし、ゲート電極のみをマスクにしてド
ーパントをイオン注入してソース領域およびドレイン領
域を形成する場合、注入されたドーパントが、その後行
われる活性化アニールの際に拡散してドーパント分布を
変化することになる。
ーパントをイオン注入してソース領域およびドレイン領
域を形成する場合、注入されたドーパントが、その後行
われる活性化アニールの際に拡散してドーパント分布を
変化することになる。
【0004】図7は、従来の電界効果型トランジスタの
構成説明図(1)である。この図において、21は基
板、22はゲート電極、23はソース領域、24はドレ
イン領域、25はソース電極、26はドレイン電極であ
る。
構成説明図(1)である。この図において、21は基
板、22はゲート電極、23はソース領域、24はドレ
イン領域、25はソース電極、26はドレイン電極であ
る。
【0005】この従来の電界効果型トランジスタにおい
ては、基板21の上にゲート電極22を形成し、このゲ
ート電極22をマスクにしてドーパントをソース領域2
3とドレイン領域24にイオン注入して、熱アニールす
ることによってイオン注入したドーパントを活性化し、
このソース領域23とドレイン領域24の上に、ソース
電極25とドレイン電極26を形成している。
ては、基板21の上にゲート電極22を形成し、このゲ
ート電極22をマスクにしてドーパントをソース領域2
3とドレイン領域24にイオン注入して、熱アニールす
ることによってイオン注入したドーパントを活性化し、
このソース領域23とドレイン領域24の上に、ソース
電極25とドレイン電極26を形成している。
【0006】ところが、イオン注入したドーパントを活
性化するために熱処理を行う際、ドーパントが基板中を
拡散して、ゲート電極22の下側まで高キャリア濃度領
域が拡がってしまい、ゲート電極22とソース領域23
またはドレイン領域24の間に漏れ電流が大きくなり、
素子特性が劣化するという問題があった。
性化するために熱処理を行う際、ドーパントが基板中を
拡散して、ゲート電極22の下側まで高キャリア濃度領
域が拡がってしまい、ゲート電極22とソース領域23
またはドレイン領域24の間に漏れ電流が大きくなり、
素子特性が劣化するという問題があった。
【0007】この現象を防ぐために、実際には、ゲート
電極22の側壁に絶縁膜等でサイドウォールを形成し
て、このゲート電極22とサイドウォールをマスクにし
てドーパントをイオン注入している。
電極22の側壁に絶縁膜等でサイドウォールを形成し
て、このゲート電極22とサイドウォールをマスクにし
てドーパントをイオン注入している。
【0008】図8は、従来の電界効果型トランジスタの
構成説明図(2)である。この図において、31は基
板、32はゲート電極、33はサイドウォール、34は
ソース領域、35はドレイン領域、36はソース電極、
37はドレイン電極である。
構成説明図(2)である。この図において、31は基
板、32はゲート電極、33はサイドウォール、34は
ソース領域、35はドレイン領域、36はソース電極、
37はドレイン電極である。
【0009】この従来の電界効果型トランジスタにおい
ては、基板31の上にゲート電極32を形成し、このゲ
ート電極32の側壁にサイドウォール33を形成し、こ
のゲート電極32とサイドウォール33をマスクにして
ドーパントをソース領域34とドレイン領域35にイオ
ン注入して、熱アニールすることによってイオン注入し
たドーパントを活性化し、このソース領域34とドレイ
ン領域35の上に、ソース電極36とドレイン電極37
を形成している。
ては、基板31の上にゲート電極32を形成し、このゲ
ート電極32の側壁にサイドウォール33を形成し、こ
のゲート電極32とサイドウォール33をマスクにして
ドーパントをソース領域34とドレイン領域35にイオ
ン注入して、熱アニールすることによってイオン注入し
たドーパントを活性化し、このソース領域34とドレイ
ン領域35の上に、ソース電極36とドレイン電極37
を形成している。
【0010】このように、ゲート電極32にサイドウォ
ール33を形成し、これをマスクにしてドーパントをソ
ース領域34とドレイン領域35にイオン注入すると、
前述の問題を解決することができるが、ソース領域34
とドレイン領域35のイオン注入領域の距離を離すこと
が必要になるため、微細化または高集積化を達成するこ
とが困難になるという問題が生じていた。
ール33を形成し、これをマスクにしてドーパントをソ
ース領域34とドレイン領域35にイオン注入すると、
前述の問題を解決することができるが、ソース領域34
とドレイン領域35のイオン注入領域の距離を離すこと
が必要になるため、微細化または高集積化を達成するこ
とが困難になるという問題が生じていた。
【0011】
【発明が解決しようとする課題】以上述べたように、従
来の電界効果トランジスタにおいては、ソース領域とド
レイン領域にイオン注入したドーパントの拡散による漏
れ電流を少なくすることと、ゲート電極とソース領域ま
たはドレイン領域の間の距離を短くして高集積化するこ
とを両立することができなかった。本発明は、この問題
を解決して、微細化することが可能で、素子特性が優れ
た電界効果トランジスタを提供することを目的とする。
来の電界効果トランジスタにおいては、ソース領域とド
レイン領域にイオン注入したドーパントの拡散による漏
れ電流を少なくすることと、ゲート電極とソース領域ま
たはドレイン領域の間の距離を短くして高集積化するこ
とを両立することができなかった。本発明は、この問題
を解決して、微細化することが可能で、素子特性が優れ
た電界効果トランジスタを提供することを目的とする。
【0012】
【課題を解決するための手段】本発明にかかる電界効果
トランジスタにおいては、ソース領域およびドレイン領
域がMg,Be,Si等のドーパントのイオン注入によ
って形成された化合物半導体電界効果トランジスタにお
いて、少なくともソース領域とゲート電極またはドレイ
ン領域とゲート電極の間の領域は含み、ゲート電極下は
含まない領域に、ソース領域およびドレイン領域に注入
されたドーパントの拡散を抑制する働きを有し、化合物
半導体結晶内において電気的に不活性なF,Ar等のイ
オンが注入されている構成を採用した。
トランジスタにおいては、ソース領域およびドレイン領
域がMg,Be,Si等のドーパントのイオン注入によ
って形成された化合物半導体電界効果トランジスタにお
いて、少なくともソース領域とゲート電極またはドレイ
ン領域とゲート電極の間の領域は含み、ゲート電極下は
含まない領域に、ソース領域およびドレイン領域に注入
されたドーパントの拡散を抑制する働きを有し、化合物
半導体結晶内において電気的に不活性なF,Ar等のイ
オンが注入されている構成を採用した。
【0013】この場合、ゲート長がチャネル層厚に比較
して長いときは、少なくともソース領域とゲート電極の
間またはドレイン領域とゲート電極の間の領域は含み、
ゲート電極下は含まない領域に、ソース領域とドレイン
領域にイオン注入されたアクセプタの拡散を抑制する働
きを有し、半導体結晶内において電気的に不活性なイオ
ンをチャネル層より浅い深さまで注入して、深くまでイ
オン注入する場合に発生する半導体活性層の損傷を防い
だ状態で、水平方向のゲート漏れ電流を低減することが
できる。
して長いときは、少なくともソース領域とゲート電極の
間またはドレイン領域とゲート電極の間の領域は含み、
ゲート電極下は含まない領域に、ソース領域とドレイン
領域にイオン注入されたアクセプタの拡散を抑制する働
きを有し、半導体結晶内において電気的に不活性なイオ
ンをチャネル層より浅い深さまで注入して、深くまでイ
オン注入する場合に発生する半導体活性層の損傷を防い
だ状態で、水平方向のゲート漏れ電流を低減することが
できる。
【0014】また、この場合、ゲート長がチャネル層厚
に比較して短いときは、少なくともソース領域とゲート
電極の間またはドレイン領域とゲート電極の間の領域は
含み、ゲート電極下は含まない領域に、ソース領域とド
レイン領域にイオン注入されたアクセプタの拡散を抑制
する働きを有し、半導体結晶内において電気的に不活性
なイオンをチャネル層と同じ深さまたはチャネル層より
深く注入して、垂直方向と水平方向のゲート漏れ電流を
低減することができる。
に比較して短いときは、少なくともソース領域とゲート
電極の間またはドレイン領域とゲート電極の間の領域は
含み、ゲート電極下は含まない領域に、ソース領域とド
レイン領域にイオン注入されたアクセプタの拡散を抑制
する働きを有し、半導体結晶内において電気的に不活性
なイオンをチャネル層と同じ深さまたはチャネル層より
深く注入して、垂直方向と水平方向のゲート漏れ電流を
低減することができる。
【0015】この場合、半導体基板上にバッファ層を介
してIny Ga1-y As(0≦y≦0.3),Alx G
a1-x As,GaAsを積層した構造の上にドーパント
をイオン注入してソース領域とドレイン領域を形成する
ことができる。Iny Ga1-y AsのInの組成比を
(0≦y≦0.3)に限定した理由は、Inの組成比を
0.3より大きくすると、結晶に転位を生じ特性が劣化
するためである。また、Alx Ga1-x AsのAl組成
xを0.5以上にすると、Arを用いた場合にもドーパ
ントの拡散を有効に抑制することができる。
してIny Ga1-y As(0≦y≦0.3),Alx G
a1-x As,GaAsを積層した構造の上にドーパント
をイオン注入してソース領域とドレイン領域を形成する
ことができる。Iny Ga1-y AsのInの組成比を
(0≦y≦0.3)に限定した理由は、Inの組成比を
0.3より大きくすると、結晶に転位を生じ特性が劣化
するためである。また、Alx Ga1-x AsのAl組成
xを0.5以上にすると、Arを用いた場合にもドーパ
ントの拡散を有効に抑制することができる。
【0016】
【作用】本発明の、半導体基板上にソース領域およびド
レイン領域がドーパントのイオン注入によって形成され
た電界効果トランジスタにおいては、少なくともソース
領域とゲート電極の間またはドレイン領域とゲート電極
の間の領域は含み、ゲート電極下は含まない領域に、ソ
ース領域とドレイン領域に注入されたドーパントの拡散
を抑制する働きを有し、半導体結晶内において電気的に
不活性なイオンを注入することによって、ソース領域と
ドレイン領域に注入されたドーパントの拡散に起因する
ゲート漏れ電流を増大させることなく、ソース領域とゲ
ート電極間およびドレイン領域とゲート電極の間の距離
を短縮することを可能にした。
レイン領域がドーパントのイオン注入によって形成され
た電界効果トランジスタにおいては、少なくともソース
領域とゲート電極の間またはドレイン領域とゲート電極
の間の領域は含み、ゲート電極下は含まない領域に、ソ
ース領域とドレイン領域に注入されたドーパントの拡散
を抑制する働きを有し、半導体結晶内において電気的に
不活性なイオンを注入することによって、ソース領域と
ドレイン領域に注入されたドーパントの拡散に起因する
ゲート漏れ電流を増大させることなく、ソース領域とゲ
ート電極間およびドレイン領域とゲート電極の間の距離
を短縮することを可能にした。
【0017】従来から、GaAs電界効果トランジスタ
において、ソース領域とゲート電極の間およびドレイン
領域とゲート電極の間に、チャネルのドーピング濃度と
ソース領域またはドレイン領域のドーピング濃度の中間
の低ドーピング濃度を有する領域を設けた構造(LDD
構造)が用いられているが、本発明においては、ソース
領域とゲート電極の間およびドレイン領域とゲート電極
の間にはドーピングをしていないため、ゲート漏れ電流
の抑制効果が大きい。
において、ソース領域とゲート電極の間およびドレイン
領域とゲート電極の間に、チャネルのドーピング濃度と
ソース領域またはドレイン領域のドーピング濃度の中間
の低ドーピング濃度を有する領域を設けた構造(LDD
構造)が用いられているが、本発明においては、ソース
領域とゲート電極の間およびドレイン領域とゲート電極
の間にはドーピングをしていないため、ゲート漏れ電流
の抑制効果が大きい。
【0018】基板の深さ方向へのSiの拡散を抑制して
Siプロファイルを急峻にするために、ゲート電極下の
チャネル層を含む領域にもFを注入したMESFETは
公知であるが(特開平3−106035号公報参照)、
本発明ではゲート電極下にはドーパントの拡散を抑制す
るイオンを注入しない。本発明においては、ソース領域
またはドレイン領域からゲート領域へのドーパントの横
方向の拡散を抑制することを目的としているために、ゲ
ート電極下へはドーパントの拡散を抑制するイオンを注
入する必要がないからである。チャネル層へ余分なイオ
ンを注入することは、注入により結晶に与える損傷を増
加させると共に、素子動作時にチャネル層を走行するキ
ャリアの散乱体を増加させることになるので望ましくな
い。
Siプロファイルを急峻にするために、ゲート電極下の
チャネル層を含む領域にもFを注入したMESFETは
公知であるが(特開平3−106035号公報参照)、
本発明ではゲート電極下にはドーパントの拡散を抑制す
るイオンを注入しない。本発明においては、ソース領域
またはドレイン領域からゲート領域へのドーパントの横
方向の拡散を抑制することを目的としているために、ゲ
ート電極下へはドーパントの拡散を抑制するイオンを注
入する必要がないからである。チャネル層へ余分なイオ
ンを注入することは、注入により結晶に与える損傷を増
加させると共に、素子動作時にチャネル層を走行するキ
ャリアの散乱体を増加させることになるので望ましくな
い。
【0019】本発明の電界効果トランジスタにおけるド
ーパント拡散抑制イオンを注入する深さは、下記の2種
類に分けられる。
ーパント拡散抑制イオンを注入する深さは、下記の2種
類に分けられる。
【0020】その一つは、ドーパント拡散抑制イオンを
チャネル層厚と同じ深さまたはチャネル層厚以上の深さ
まで注入するものである。これは、ゲート長が短い電界
効果トランジスタに有効である。何故ならば、ゲート長
が短い場合には、水平方向のゲート漏れ電流とともに垂
直方向のゲート漏れ電流が素子特性に及ぼす影響が大き
いため、チャネル層厚と同じまたはそれを越える深さま
でドーパント拡散抑制イオンを注入して、ドーパント活
性化アニールによるドーパントの垂直方向と水平方向の
拡散を抑制する必要があるからである。
チャネル層厚と同じ深さまたはチャネル層厚以上の深さ
まで注入するものである。これは、ゲート長が短い電界
効果トランジスタに有効である。何故ならば、ゲート長
が短い場合には、水平方向のゲート漏れ電流とともに垂
直方向のゲート漏れ電流が素子特性に及ぼす影響が大き
いため、チャネル層厚と同じまたはそれを越える深さま
でドーパント拡散抑制イオンを注入して、ドーパント活
性化アニールによるドーパントの垂直方向と水平方向の
拡散を抑制する必要があるからである。
【0021】他の一つは、ドーパント拡散抑制イオンを
チャネル層より浅い領域に注入するものである。これ
は、ゲート長がチャネル層厚に比べて充分に長い電界効
果トランジスタに有効である。何故ならば、ゲート長が
長い場合には、垂直方向のゲート漏れ電流の素子特性に
対する影響が小さいために、ドーパント活性化アニール
によるドーパントの水平方向の拡散を抑制して、ゲート
電極近傍とソース領域またはドレイン領域の間に流れる
水平方向のゲート漏れ電流を抑制すればよいからであ
る。
チャネル層より浅い領域に注入するものである。これ
は、ゲート長がチャネル層厚に比べて充分に長い電界効
果トランジスタに有効である。何故ならば、ゲート長が
長い場合には、垂直方向のゲート漏れ電流の素子特性に
対する影響が小さいために、ドーパント活性化アニール
によるドーパントの水平方向の拡散を抑制して、ゲート
電極近傍とソース領域またはドレイン領域の間に流れる
水平方向のゲート漏れ電流を抑制すればよいからであ
る。
【0022】従って、この場合は、ドーパント拡散抑制
イオンを浅く注入するだけでよい。この場合、ドーパン
ト拡散抑制イオンを深く注入すると、それに付随する結
晶への損傷の増加の方が深刻な影響を生じることになる
ため、長ゲート電界効果トランジスタに対しては、ドー
パント拡散抑制イオンを浅く注入する。
イオンを浅く注入するだけでよい。この場合、ドーパン
ト拡散抑制イオンを深く注入すると、それに付随する結
晶への損傷の増加の方が深刻な影響を生じることになる
ため、長ゲート電界効果トランジスタに対しては、ドー
パント拡散抑制イオンを浅く注入する。
【0023】本発明におけるドーパント拡散抑制効果
は、活性化アニール前後の注入ドーパントのプロファイ
ルを比較することによって確認することができる。
は、活性化アニール前後の注入ドーパントのプロファイ
ルを比較することによって確認することができる。
【0024】図1は、GaAs:Mg中へのFのイオン
注入によるドーパント拡散抑制効果説明図である。この
図の横軸は深さを示し、縦軸はMg濃度を示している。
注入によるドーパント拡散抑制効果説明図である。この
図の横軸は深さを示し、縦軸はMg濃度を示している。
【0025】この図は、GaAsにp型ドーパントとし
てMgを用い、ドーパント拡散抑制イオンとしてFを注
入したときの、活性化アニール前後のSIMS分析によ
るMgの深さ方向の分布を示している。
てMgを用い、ドーパント拡散抑制イオンとしてFを注
入したときの、活性化アニール前後のSIMS分析によ
るMgの深さ方向の分布を示している。
【0026】Mgのみを注入した場合は、アニール後の
Mg分布は、アニール前のMg分布に比して大きく拡散
しているのに対して、Fイオンを注入した場合のMg分
布をみると、Mgの拡散が抑制されていることが明らか
である。なお、Mgの代わりに、Be(20KeV,1
×1015cm-2)を用い、Fの代わりにAr(50Ke
V,1×1015cm-2)を用いても略同様の結果が得ら
れる。また、n型ドーパントとしてSiを用いた場合に
も同様の結果が得られる。
Mg分布は、アニール前のMg分布に比して大きく拡散
しているのに対して、Fイオンを注入した場合のMg分
布をみると、Mgの拡散が抑制されていることが明らか
である。なお、Mgの代わりに、Be(20KeV,1
×1015cm-2)を用い、Fの代わりにAr(50Ke
V,1×1015cm-2)を用いても略同様の結果が得ら
れる。また、n型ドーパントとしてSiを用いた場合に
も同様の結果が得られる。
【0027】図2は、AlGaAs:Mg中へのFのイ
オン注入によるドーパント拡散抑制効果説明図である。
この図の横軸は深さを示し、縦軸はMg濃度を示してい
る。この図は、AlGaAsにp型ドーパントとしてM
gを用い、ドーパント拡散抑制イオンとしてFイオンを
注入した場合の、SIMS分析によるMgの深さ方向の
分布である。
オン注入によるドーパント拡散抑制効果説明図である。
この図の横軸は深さを示し、縦軸はMg濃度を示してい
る。この図は、AlGaAsにp型ドーパントとしてM
gを用い、ドーパント拡散抑制イオンとしてFイオンを
注入した場合の、SIMS分析によるMgの深さ方向の
分布である。
【0028】Mgのみを注入した場合はアニールにより
Mgが大きく拡散しているのに対して、Fイオンをイオ
ン注入した場合はMgの拡散が抑制されており、Fの拡
散抑制効果は明らかである。また、ドーパント拡散抑制
イオンとしてArを用いた場合にも、Alx Ga1- x A
s組成xが0.5以上のときは、MgまたはBeの拡散
を抑制する効果が得られる。
Mgが大きく拡散しているのに対して、Fイオンをイオ
ン注入した場合はMgの拡散が抑制されており、Fの拡
散抑制効果は明らかである。また、ドーパント拡散抑制
イオンとしてArを用いた場合にも、Alx Ga1- x A
s組成xが0.5以上のときは、MgまたはBeの拡散
を抑制する効果が得られる。
【0029】
【実施例】以下、本発明の実施例を説明する。 (第1実施例)図3は、第1実施例の電界効果トランジ
スタの構成説明図である。この図において、1は基板、
2はゲート電極、3,4はドーパント拡散抑制イオン注
入領域、6はソース領域、7はドレイン領域、8はソー
ス電極、9はドレイン電極である。なお、5,51 は後
述する製造方法との関係で欠番になっている。
スタの構成説明図である。この図において、1は基板、
2はゲート電極、3,4はドーパント拡散抑制イオン注
入領域、6はソース領域、7はドレイン領域、8はソー
ス電極、9はドレイン電極である。なお、5,51 は後
述する製造方法との関係で欠番になっている。
【0030】この実施例のゲート長が短い電界効果型ト
ランジスタにおいては、基板1の上にゲート電極2を形
成し、このゲート電極2をマスクにして、後にソース領
域6とドレイン領域7を形成するために注入するドーパ
ントの拡散を抑制する働きを有し、基板1に対して電気
的に不活性なイオンをチャネル層と同じ深さまたはチャ
ネル層CHより深く注入してドーパント拡散抑制イオン
注入領域3,4を形成し、図示されていないゲート電極
2のサイドウォールをマスクにしてドーパントをイオン
注入してソース領域6とドレイン領域7を形成し、熱ア
ニールすることによってイオン注入したドーパントを活
性化し、その後、ソース領域6とドレイン領域7の上
に、ソース電極8とドレイン電極9を形成する。
ランジスタにおいては、基板1の上にゲート電極2を形
成し、このゲート電極2をマスクにして、後にソース領
域6とドレイン領域7を形成するために注入するドーパ
ントの拡散を抑制する働きを有し、基板1に対して電気
的に不活性なイオンをチャネル層と同じ深さまたはチャ
ネル層CHより深く注入してドーパント拡散抑制イオン
注入領域3,4を形成し、図示されていないゲート電極
2のサイドウォールをマスクにしてドーパントをイオン
注入してソース領域6とドレイン領域7を形成し、熱ア
ニールすることによってイオン注入したドーパントを活
性化し、その後、ソース領域6とドレイン領域7の上
に、ソース電極8とドレイン電極9を形成する。
【0031】このように、ソース領域とゲート電極の間
とドレイン領域とゲート電極の間に、チャネル層(C
H)の厚さより深くソース領域とドレイン領域に注入す
るドーパントの拡散を抑制する働きを有し、基板1に対
して電気的に不活性なイオンを注入すると、水平方向お
よび垂直方向のゲート漏れ電流を抑制して素子特性を劣
化させることなく集積度を上げることができる。
とドレイン領域とゲート電極の間に、チャネル層(C
H)の厚さより深くソース領域とドレイン領域に注入す
るドーパントの拡散を抑制する働きを有し、基板1に対
して電気的に不活性なイオンを注入すると、水平方向お
よび垂直方向のゲート漏れ電流を抑制して素子特性を劣
化させることなく集積度を上げることができる。
【0032】図4、図5、図6は、第1実施例の電界効
果トランジスタの製造工程説明図であり、(A)〜
(G)は各工程を示している。この図において、1は基
板、2はゲート電極、3,4はドーパント拡散抑制イオ
ン注入領域、5はSiO2 膜、51 はサイドウォール、
6はソース領域、7はドレイン領域、8はソース電極、
9はドレイン電極である。
果トランジスタの製造工程説明図であり、(A)〜
(G)は各工程を示している。この図において、1は基
板、2はゲート電極、3,4はドーパント拡散抑制イオ
ン注入領域、5はSiO2 膜、51 はサイドウォール、
6はソース領域、7はドレイン領域、8はソース電極、
9はドレイン電極である。
【0033】この製造工程説明図によって第1実施例の
電界効果トランジスタの製造方法を説明する。
電界効果トランジスタの製造方法を説明する。
【0034】第1工程(図4(A)参照) 半絶縁性GaAs基板の上に、膜厚500nmのGaA
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層する(こ
の実施例では、ここまでを「基板1」と呼ぶ)。基板1
の上に、スパッタによってWSiゲートを形成し、これ
にフォトリソグラフィー技術を適用してゲート電極(ゲ
ート長0.8μm、ゲート幅100μm)2を形成す
る。
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層する(こ
の実施例では、ここまでを「基板1」と呼ぶ)。基板1
の上に、スパッタによってWSiゲートを形成し、これ
にフォトリソグラフィー技術を適用してゲート電極(ゲ
ート長0.8μm、ゲート幅100μm)2を形成す
る。
【0035】第2工程(図4(B)参照) ゲート電極2をマスクにして、後工程でソース領域6と
ドレイン領域7を形成するためにイオン注入するMgの
拡散を抑制する働きを有するFをイオン注入(15Ke
V,1×1015cm-2)してドーパント拡散抑制イオン
注入領域3,4を形成する。
ドレイン領域7を形成するためにイオン注入するMgの
拡散を抑制する働きを有するFをイオン注入(15Ke
V,1×1015cm-2)してドーパント拡散抑制イオン
注入領域3,4を形成する。
【0036】第3工程(図4(C)参照) 全面にSiO2 膜(膜圧50nm)5を堆積する。
【0037】第4工程(図5(D)参照) ドライエッチングによってSiO2 膜5を異方性エッチ
ングして、ゲート電極2にサイドウォール51 を形成す
る。
ングして、ゲート電極2にサイドウォール51 を形成す
る。
【0038】第5工程(図5(E)参照) ゲート電極2とサイドウォール51 をマスクにしてMg
をイオン注入(60KeV,1×1015cm-2)してソ
ース領域6とドレイン領域7を形成する。
をイオン注入(60KeV,1×1015cm-2)してソ
ース領域6とドレイン領域7を形成する。
【0039】第6工程(図6(F)参照) SiO2 膜5からなるサイドウォール51 を除去し、次
いで、イオン注入したMgを活性化するために800℃
で5秒間ランプアニールを施す。
いで、イオン注入したMgを活性化するために800℃
で5秒間ランプアニールを施す。
【0040】第7工程(図6(G)参照) その上にAu/Zn/Auを蒸着し、これをソース領域
6とドレイン領域7の上に残すようにパターニングして
ソース電極8とドレイン電極9を形成して電界効果トラ
ンジスタを完成する。
6とドレイン領域7の上に残すようにパターニングして
ソース電極8とドレイン電極9を形成して電界効果トラ
ンジスタを完成する。
【0041】従来は、ソース領域とゲート電極の間また
はドレイン領域とゲート電極の間を200〜250nm
にしていたのに対して、この実施例の電界効果トランジ
スタにおいては50nmに短縮することができる。ま
た、ゲート漏れ電流の増加は観測されなかった。
はドレイン領域とゲート電極の間を200〜250nm
にしていたのに対して、この実施例の電界効果トランジ
スタにおいては50nmに短縮することができる。ま
た、ゲート漏れ電流の増加は観測されなかった。
【0042】(第2実施例)この実施例は、半絶縁性G
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてMgをイオン注入してソ
ース領域とドレイン領域を形成する長ゲートMESFE
Tを製造するものである。この実施例の工程は、第1実
施例の電界効果トランジスタの製造工程と同様であるか
ら、図4、図5、図6を参照することができる。
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてMgをイオン注入してソ
ース領域とドレイン領域を形成する長ゲートMESFE
Tを製造するものである。この実施例の工程は、第1実
施例の電界効果トランジスタの製造工程と同様であるか
ら、図4、図5、図6を参照することができる。
【0043】第1工程 半絶縁性GaAs基板の上に、Mgを注入して(50K
eV,2×1012cm -2)チャネル層を形成する。スパ
ッタ技術によってWSi膜を堆積し、このWSi膜をフ
ォトリソグラフィー技術によってパターニングすること
によってゲート電極(ゲート長0.8μm、ゲート幅1
00μm)を形成する。
eV,2×1012cm -2)チャネル層を形成する。スパ
ッタ技術によってWSi膜を堆積し、このWSi膜をフ
ォトリソグラフィー技術によってパターニングすること
によってゲート電極(ゲート長0.8μm、ゲート幅1
00μm)を形成する。
【0044】第2工程 このゲート電極をマスクにして基板にFイオンを注入
(15KeV,1×10 15cm-2)してドーパント拡散
抑制イオン注入領域を形成する。
(15KeV,1×10 15cm-2)してドーパント拡散
抑制イオン注入領域を形成する。
【0045】第3工程 全面にSiO2 膜(50nm)を堆積する。
【0046】第4工程 このSiO2 膜を異方性ドライエッチングして、ゲート
電極にSiO2 からなるサイドウォールを形成する。
電極にSiO2 からなるサイドウォールを形成する。
【0047】第5工程 ゲート電極とサイドウォールをマスクにして、Mgをイ
オン注入(60KeV,1×1015cm-2)する。
オン注入(60KeV,1×1015cm-2)する。
【0048】第6工程 サイドウォールを除去した後、注入したMgイオンを活
性化するために800℃で5秒間ランプアニールを施
す。
性化するために800℃で5秒間ランプアニールを施
す。
【0049】第7工程 最後に、Au/Zn/Auを蒸着し、これをパターニン
グしてソース電極およびドレイン電極を形成してGaA
sMESFETを完成する。
グしてソース電極およびドレイン電極を形成してGaA
sMESFETを完成する。
【0050】従来は、ソース領域とゲート電極の間また
はドレイン領域とゲート電極の間の距離を200〜25
0nmにしていたのに対して、この実施例では、50n
mに短縮することができる。また、ゲート漏れ電流の増
加は観測されなかった。なお、Mgの代わりに、Be
(チャネル層形成には15KeV,2×1012cm-2、
ソース領域、ドレイン領域の形成には20KeV,1×
1015cm-2)を用い、Fの代わりにAr(50Ke
V,1×1015cm-2)を用いても同様の結果が得られ
る。
はドレイン領域とゲート電極の間の距離を200〜25
0nmにしていたのに対して、この実施例では、50n
mに短縮することができる。また、ゲート漏れ電流の増
加は観測されなかった。なお、Mgの代わりに、Be
(チャネル層形成には15KeV,2×1012cm-2、
ソース領域、ドレイン領域の形成には20KeV,1×
1015cm-2)を用い、Fの代わりにAr(50Ke
V,1×1015cm-2)を用いても同様の結果が得られ
る。
【0051】(第3実施例)この実施例は、ドーパント
拡散抑制イオンとしてFを注入し、ドーパントとしてM
gをイオン注入してソース領域とドレイン領域を形成す
る短ゲート電界効果トランジスタを製造するものであ
る。
拡散抑制イオンとしてFを注入し、ドーパントとしてM
gをイオン注入してソース領域とドレイン領域を形成す
る短ゲート電界効果トランジスタを製造するものであ
る。
【0052】第1工程 半絶縁性GaAs基板の上に、膜厚500nmのGaA
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層する。ス
パッタ技術によってWSi膜を形成し、これをフォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.3μm、ゲート幅100μ
m)を形成する。
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層する。ス
パッタ技術によってWSi膜を形成し、これをフォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.3μm、ゲート幅100μ
m)を形成する。
【0053】第2工程 ゲート電極をマスクにしてFをイオン注入(20Ke
V,1×1015cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
V,1×1015cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
【0054】第3工程 全面にSiO2 膜(50nm)を堆積する。
【0055】第4工程 このSiO2 膜を異方性ドライエッチングして、ゲート
電極にSiO2 からなるサイドウォールを形成する。
電極にSiO2 からなるサイドウォールを形成する。
【0056】第5工程 ゲート電極とサイドウォールをマスクにして基板中にM
gをイオン注入(60KeV,1×1015cm-2)して
ソース領域とドレイン領域を形成する。
gをイオン注入(60KeV,1×1015cm-2)して
ソース領域とドレイン領域を形成する。
【0057】第6工程 SiO2 からなるサイドウォールを除去した後、注入し
たMgイオンを活性化するために800℃で5秒間ラン
プアニールする。
たMgイオンを活性化するために800℃で5秒間ラン
プアニールする。
【0058】第7工程 蒸着でAu/Zn/Auを蒸着し、これをパターニング
することによってソース電極とドレイン電極を形成して
電界効果トランジスタを完成する。
することによってソース電極とドレイン電極を形成して
電界効果トランジスタを完成する。
【0059】従来は、ソース領域とゲート電極の間また
はドレイン領域とゲート電極の間の距離を200〜25
0nmにしていたのに対して、この実施例においては、
50nmに短縮できる。また、ゲート漏れ電流の増加は
観測されなかった。なお、Mgの代わりに、Be(20
KeV,1×1015cm-2)を用い、Fの代わりにAr
(70KeV,1×1015cm-2)を用いても同様の結
果が得られる。
はドレイン領域とゲート電極の間の距離を200〜25
0nmにしていたのに対して、この実施例においては、
50nmに短縮できる。また、ゲート漏れ電流の増加は
観測されなかった。なお、Mgの代わりに、Be(20
KeV,1×1015cm-2)を用い、Fの代わりにAr
(70KeV,1×1015cm-2)を用いても同様の結
果が得られる。
【0060】(第4実施例)この実施例は、半絶縁性G
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてMgをイオン注入してソ
ース領域とドレイン領域を形成する短ゲートMESFE
Tを製造するものである。
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてMgをイオン注入してソ
ース領域とドレイン領域を形成する短ゲートMESFE
Tを製造するものである。
【0061】第1工程 半絶縁性GaAs基板の上に、Mgを注入して(50K
eV,2×1012cm -2)チャネル層を形成する。スパ
ッタ技術によってWSi膜を堆積し、これをフォトリソ
グラフィー技術によってパターニングしてゲート電極
(ゲート長0.3μm、ゲート幅100μm)を形成す
る。
eV,2×1012cm -2)チャネル層を形成する。スパ
ッタ技術によってWSi膜を堆積し、これをフォトリソ
グラフィー技術によってパターニングしてゲート電極
(ゲート長0.3μm、ゲート幅100μm)を形成す
る。
【0062】第2工程 ゲート電極をマスクにしてFをイオン注入(20Ke
V,1×1015cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
V,1×1015cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
【0063】第3工程 全面にSiO2 膜(50nm)を堆積する。
【0064】第4工程 SiO2 膜を異方性ドライエッチングして、ゲート電極
の側壁にSiO2 からなるサイドウォールを形成する。
の側壁にSiO2 からなるサイドウォールを形成する。
【0065】第5工程 ゲート電極とサイドウォールをマスクにしてMgをイオ
ン注入(60KeV,1×1015cm-2)して、ソース
領域とドレイン領域を形成する。
ン注入(60KeV,1×1015cm-2)して、ソース
領域とドレイン領域を形成する。
【0066】第6工程 Mgをイオン注入する際にマスクとして使用したSiO
2 からなるサイドウォールを除去する。次いで、Mgイ
オンを活性化するために、800℃で5秒間ランプアニ
ールを施す。
2 からなるサイドウォールを除去する。次いで、Mgイ
オンを活性化するために、800℃で5秒間ランプアニ
ールを施す。
【0067】第7工程 最後に、Au/Zn/Auを蒸着し、パターニングする
ことによってソース電極とドレイン電極を形成してGa
AsMESFETを完成する。
ことによってソース電極とドレイン電極を形成してGa
AsMESFETを完成する。
【0068】従来は、ソース領域とゲート電極およびド
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例では、50nmに
短縮することができ、このとき、ゲート漏れ電流の増加
は観測されなかった。
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例では、50nmに
短縮することができ、このとき、ゲート漏れ電流の増加
は観測されなかった。
【0069】なお、Mgの代わりに、Be(チャネル層
形成には15KeV,2×1012cm-2、ソース領域、
ドレイン領域の形成には20KeV,1×1015c
m-2)を用い、Fの代わりにAr(70KeV,1×1
015cm-2)を用いても同様の結果が得られる。
形成には15KeV,2×1012cm-2、ソース領域、
ドレイン領域の形成には20KeV,1×1015c
m-2)を用い、Fの代わりにAr(70KeV,1×1
015cm-2)を用いても同様の結果が得られる。
【0070】(第5実施例)この実施例は、ドーパント
拡散抑制イオンとしてFを注入し、ドーパントとしてS
iをイオン注入してソース領域とドレイン領域を形成す
る長ゲート電界効果トランジスタを製造するものであ
る。
拡散抑制イオンとしてFを注入し、ドーパントとしてS
iをイオン注入してソース領域とドレイン領域を形成す
る長ゲート電界効果トランジスタを製造するものであ
る。
【0071】第1工程 半絶縁性GaAs基板の上に、膜厚500nmのGaA
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層する。ス
パッタ技術によってWSi膜を形成し、このWSi膜を
フォトリソグラフィー技術によってパターニングするこ
とによってゲート電極(ゲート長0.8μm、ゲート幅
100μm)を形成する。
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層する。ス
パッタ技術によってWSi膜を形成し、このWSi膜を
フォトリソグラフィー技術によってパターニングするこ
とによってゲート電極(ゲート長0.8μm、ゲート幅
100μm)を形成する。
【0072】第2工程 ゲート電極をマスクにしてFをイオン注入(15Ke
V,1×1013cm-2)して、ドーパント拡散抑制イオ
ン注入領域を形成する。
V,1×1013cm-2)して、ドーパント拡散抑制イオ
ン注入領域を形成する。
【0073】第3工程 全面にSiO2 膜(50nm)を堆積する。
【0074】第4工程 SiO2 膜を異方性ドライエッチングすることによっ
て、ゲート電極の側壁にSiO2 からなるサイドウォー
ルを形成する。
て、ゲート電極の側壁にSiO2 からなるサイドウォー
ルを形成する。
【0075】第5工程 ゲート電極とサイドウォールをマスクにしてSiをイオ
ン注入(50KeV,2×1013cm-2)してソース領
域とドレイン領域を形成する。
ン注入(50KeV,2×1013cm-2)してソース領
域とドレイン領域を形成する。
【0076】第6工程 先に、Siをイオン注入する際にマスクとして用いたS
iO2 からなるサイドウォールを除去する。次いで、注
入したSiイオンを活性化するために800℃で5秒間
ランプアニールを施す。
iO2 からなるサイドウォールを除去する。次いで、注
入したSiイオンを活性化するために800℃で5秒間
ランプアニールを施す。
【0077】第7工程 最後に、スパッタ技術によってAuGe/Auを蒸着
し、これをパターニングすることによってソース電極お
よびドレイン電極を形成して電界効果トランジスタを完
成する。
し、これをパターニングすることによってソース電極お
よびドレイン電極を形成して電界効果トランジスタを完
成する。
【0078】従来は、ソース領域とゲート電極の間、ド
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例では、50nmに
短縮することができ、ゲート漏れ電流の増加は観測され
なかった。
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例では、50nmに
短縮することができ、ゲート漏れ電流の増加は観測され
なかった。
【0079】(第6実施例)この実施例は、半絶縁性G
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてSiをイオン注入してソ
ース領域とドレイン領域を形成する長ゲートMESFE
Tを製造するものである。
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてSiをイオン注入してソ
ース領域とドレイン領域を形成する長ゲートMESFE
Tを製造するものである。
【0080】第1工程 半絶縁性GaAs基板の上に、Siを注入(30Ke
V,2×1012cm-2)してチャネル層を形成した。ス
パッタ技術によってWSi膜を形成し、これをフォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.8μm、ゲート幅100μ
m)を形成した。
V,2×1012cm-2)してチャネル層を形成した。ス
パッタ技術によってWSi膜を形成し、これをフォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.8μm、ゲート幅100μ
m)を形成した。
【0081】第2工程 ゲート電極をマスクにしてFをイオン注入(15Ke
V,1×1013cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
V,1×1013cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
【0082】第3工程 全面にSiO2 膜(50nm)を堆積する。
【0083】第4工程 SiO2 膜を異方性ドライエッチングすることによっ
て、ゲート電極の側壁にSiO2 からなるサイドウォー
ルを形成する。
て、ゲート電極の側壁にSiO2 からなるサイドウォー
ルを形成する。
【0084】第5工程 ゲート電極とサイドウォールをマスクにして基板中にS
iをイオン注入(50KeV,2×1013cm-2)して
ソース領域とドレイン領域を形成する。
iをイオン注入(50KeV,2×1013cm-2)して
ソース領域とドレイン領域を形成する。
【0085】第6工程 Siをイオン注入する際にマスクとして用いたSiO2
からなるサイドウォールを除去する。次いで、イオン注
入したSiを活性化するために、800℃で5秒間ラン
プアニールを施す。
からなるサイドウォールを除去する。次いで、イオン注
入したSiを活性化するために、800℃で5秒間ラン
プアニールを施す。
【0086】第7工程 最後に、AuGe/Auを蒸着し、これをパターニング
することによって、ソース電極とドレイン電極を形成し
てGaAsMESFETを完成する。
することによって、ソース電極とドレイン電極を形成し
てGaAsMESFETを完成する。
【0087】従来は、ソース領域とゲート電極、ドレイ
ン領域とゲート電極の間の距離を200〜250nmに
していたのに対して、この実施例においては、50nm
に短縮することができ、ゲート漏れ電流の増加は観測さ
れなかった。
ン領域とゲート電極の間の距離を200〜250nmに
していたのに対して、この実施例においては、50nm
に短縮することができ、ゲート漏れ電流の増加は観測さ
れなかった。
【0088】(第7実施例)この実施例は、ドーパント
拡散抑制イオンとしてFを注入し、ドーパントとしてS
iをイオン注入してソース領域とドレイン領域を形成す
る短ゲート電界効果トランジスタを製造するものであ
る。
拡散抑制イオンとしてFを注入し、ドーパントとしてS
iをイオン注入してソース領域とドレイン領域を形成す
る短ゲート電界効果トランジスタを製造するものであ
る。
【0089】第1工程 半絶縁性GaAs基板の上に、膜厚500nmのGaA
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層した。ス
パッタ技術によってWSi膜を形成し、これをフォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.3μm、ゲート幅100μ
m)を形成する。
sバッファ層、膜厚10nmのIn0.2 Ga0.8 Asチ
ャネル層、膜厚30nmのAl0.75Ga0.25As障壁
層、膜厚10nmのGaAsキャップ層を積層した。ス
パッタ技術によってWSi膜を形成し、これをフォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.3μm、ゲート幅100μ
m)を形成する。
【0090】第2工程 ゲート電極をマスクにしてFをイオン注入(20Ke
V,1×1013cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
V,1×1013cm-2)してドーパント拡散抑制イオン
注入領域を形成する。
【0091】第3工程 全面にSiO2 膜(50nm)を堆積する。
【0092】第4工程 SiO2 膜を異方性ドライエッチングして、ゲート電極
の側壁にSiO2 からなるサイドウォールを形成する。
の側壁にSiO2 からなるサイドウォールを形成する。
【0093】第5工程 ゲート電極とサイドウォールをマスクにしてSiをイオ
ン注入(50KeV,2×1013cm-2)してソース領
域とドレイン領域を形成する。
ン注入(50KeV,2×1013cm-2)してソース領
域とドレイン領域を形成する。
【0094】第6工程 Siをイオン注入する際にマスクとして用いたSiO2
からなるサイドウォールを除去する。次いで、イオン注
入したSiを活性化するために800℃で5秒間ランプ
アニールを施す。
からなるサイドウォールを除去する。次いで、イオン注
入したSiを活性化するために800℃で5秒間ランプ
アニールを施す。
【0095】第7工程 最後に、AuGe/Auを蒸着し、これをパターニング
してソース電極とドレイン電極を形成して電界効果トラ
ンジスタを完成する。
してソース電極とドレイン電極を形成して電界効果トラ
ンジスタを完成する。
【0096】従来は、ソース領域とゲート電極の間、ド
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例においては、50
nmに短縮することができる。ゲート漏れ電流の増加は
観測されなかった。
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例においては、50
nmに短縮することができる。ゲート漏れ電流の増加は
観測されなかった。
【0097】(第8実施例)この実施例は、半絶縁性G
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてSiをイオン注入してソ
ース領域とドレイン領域を形成する短ゲートMESFE
Tを製造するものである。
aAs基板の上に直接ドーパント拡散抑制イオンとして
Fを注入し、ドーパントとしてSiをイオン注入してソ
ース領域とドレイン領域を形成する短ゲートMESFE
Tを製造するものである。
【0098】第1工程 半絶縁性GaAs基板の上に、Siをイオン注入(30
KeV,2×1012cm-2)してチャネル層を形成す
る。WSi膜をスパッタ技術によって形成し、フォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.3μm、ゲート幅100μ
m)を形成する。
KeV,2×1012cm-2)してチャネル層を形成す
る。WSi膜をスパッタ技術によって形成し、フォトリ
ソグラフィー技術によってパターニングすることによっ
てゲート電極(ゲート長0.3μm、ゲート幅100μ
m)を形成する。
【0099】第2工程 ゲート電極をマスクにして基板中にFをイオン注入(2
0KeV,1×1013cm-2)してドーパント拡散抑制
イオン注入領域を形成する。
0KeV,1×1013cm-2)してドーパント拡散抑制
イオン注入領域を形成する。
【0100】第3工程 全面にSiO2 膜(50nm)を堆積する。
【0101】第4工程 このSiO2 膜を異方性ドライエッチングしてゲート電
極の側壁にSiO2 からなるサイドウォールを形成す
る。
極の側壁にSiO2 からなるサイドウォールを形成す
る。
【0102】第5工程 ゲート電極とサイドウォールをマスクにしてSiをイオ
ン注入(50KeV,2×1013cm-2)してソース領
域とドレイン領域を形成する。
ン注入(50KeV,2×1013cm-2)してソース領
域とドレイン領域を形成する。
【0103】第6工程 Siをイオン注入する際にマスクとして用いたSiO2
からなるサイドウォールを除去する。次いで、注入した
Siイオンを活性化するために800℃で5秒間ランプ
アニールを施す。
からなるサイドウォールを除去する。次いで、注入した
Siイオンを活性化するために800℃で5秒間ランプ
アニールを施す。
【0104】第7工程 最後に、AuGe/Auソースを蒸着しこれをパターニ
ングすることによってソース電極とドレイン電極を形成
してGaAsFETを完成する。
ングすることによってソース電極とドレイン電極を形成
してGaAsFETを完成する。
【0105】従来は、ソース領域とゲート電極の間、ド
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例では、50nmに
短縮することができる。ゲート漏れ電流の増加は観測さ
れなかった。
レイン領域とゲート電極の間の距離を200〜250n
mにしていたのに対して、この実施例では、50nmに
短縮することができる。ゲート漏れ電流の増加は観測さ
れなかった。
【0106】
【発明の効果】以上、実施例を用いて説明したように、
本発明によると、ゲート漏れ電流を増大させることな
く、ソース領域とゲート電極の間、または、ドレイン領
域とゲート電極の間の距離を従来技術に比べて150〜
200nm短縮することができ、電界効果トランジスタ
の微細化と、電界効果トランジスタを用いた集積回路装
置の高性能化と高集積化に寄与するところが大きい。
本発明によると、ゲート漏れ電流を増大させることな
く、ソース領域とゲート電極の間、または、ドレイン領
域とゲート電極の間の距離を従来技術に比べて150〜
200nm短縮することができ、電界効果トランジスタ
の微細化と、電界効果トランジスタを用いた集積回路装
置の高性能化と高集積化に寄与するところが大きい。
【図1】GaAs:Mg中へのFのイオン注入によるド
ーパント拡散抑制効果説明図である。
ーパント拡散抑制効果説明図である。
【図2】AlGaAs:Mg中へのFのイオン注入によ
るドーパント拡散抑制効果説明図である。
るドーパント拡散抑制効果説明図である。
【図3】第1実施例の電界効果トランジスタの構成説明
図である。
図である。
【図4】第1実施例の電界効果トランジスタの製造工程
説明図(1)であり、(A)〜(C)は各工程を示して
いる。
説明図(1)であり、(A)〜(C)は各工程を示して
いる。
【図5】第1実施例の電界効果トランジスタの製造工程
説明図(2)であり、(D),(E)は各工程を示して
いる。
説明図(2)であり、(D),(E)は各工程を示して
いる。
【図6】第1実施例の電界効果トランジスタの製造工程
説明図(3)であり、(F),(G)は各工程を示して
いる。
説明図(3)であり、(F),(G)は各工程を示して
いる。
【図7】従来の電界効果型トランジスタの構成説明図
(1)である。
(1)である。
【図8】従来の電界効果型トランジスタの構成説明図
(2)である。
(2)である。
1 基板 2 ゲート電極 3,4 ドーパント拡散抑制イオン注入領域 5 SiO2 膜 51 サイドウォール 6 ソース領域 7 ドレイン領域 8 ソース電極 9 ドレイン電極 21 基板 22 ゲート電極 23 ソース領域 24 ドレイン領域 25 ソース電極 26 ドレイン電極 31 基板 32 ゲート電極 33 サイドウォール 34 ソース領域 35 ドレイン領域 36 ソース電極 37 ドレイン電極
フロントページの続き (56)参考文献 特開 昭60−32367(JP,A) 特開 昭59−227165(JP,A) 特開 平2−20029(JP,A) 特開 昭60−176278(JP,A) 特開 昭59−55072(JP,A) 特開 昭60−206075(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/338 H01L 29/812 H01L 21/265
Claims (10)
- 【請求項1】半導体基板上にバッファ層を介して順次エ
ピタキシャル成長されたIn y Ga 1-y As(0≦y≦
0.3),Al x Ga 1-x As,GaAs積層構造に、
p型導電性を有するソース領域およびドレイン領域がM
gまたはBeのイオン注入によって形成されたpチャネ
ル化合物半導体電界効果トランジスタにおいて、少なく
ともソース領域とゲート電極の間またはドレイン領域と
ゲート電極の間の領域は含み、ゲート電極下は含まない
領域に、Fイオンがチャネルより浅い深さまで注入され
ていることを特徴とする電界効果トランジスタ。 - 【請求項2】半導体基板上にバッファ層を介して順次エ
ピタキシャル成長されたIn y Ga 1-y As(0≦y≦
0.3),Al x Ga 1-x As,GaAs積層構造に、
p型導電性を有するソース領域およびドレイン領域がM
gまたはBeのイオン注入によって形成されたpチャネ
ル化合物半導体電界効果トランジスタにおいて、Al x
Ga 1-x AsのAl組成xが0.5以上であり、少なく
ともソース領域とゲート電極の間またはドレイン領域と
ゲート電極の間の領域は含み、ゲート電極下は含まない
領域に、Arイオンがチャネル層より浅い深さまで注入
されていることを特徴とする電界効果トランジスタ。 - 【請求項3】GaAs基板に、p型導電性を有するソー
ス領域およびドレイン領域がMgまたはBeのイオン注
入によって形成されたpチャネルGaAs電界効果トラ
ンジスタにおいて、少なくともソース領域とゲート電極
の間またはドレイン領域とゲート電極の間の領域は含
み、ゲート電極下は含まない領域に、Fイオンがチャネ
ル層より浅い深さまで注入されていることを特徴とする
電界効果トランジスタ。 - 【請求項4】半導体基板上にバッファ層を介して順次エ
ピタキシャル成長されたIny Ga1-y As(0≦y≦
0.3),Alx Ga1-x As,GaAs積層構造に、
p型導電性を有するソース領域およびドレイン領域がM
gまたはBeのイオン注入によって形成されたpチャネ
ル化合物半導体電界効果トランジスタにおいて、少なく
ともソース領域とゲート電極の間またはドレイン領域と
ゲート電極の間の領域は含み、ゲート電極下は含まない
領域に、Fイオンがチャネル層と同じ深さまたはチャネ
ル層より深くまで注入されていることを特徴とする電界
効果トランジスタ。 - 【請求項5】半導体基板上にバッファ層を介して順次エ
ピタキシャル成長されたIny Ga1-y As(0≦y≦
0.3),Alx Ga1-x As,GaAs積層構造に、
p型導電性を有するソース領域およびドレイン領域がM
gまたはBeのイオン注入によって形成されたpチャネ
ル化合物半導体電界効果トランジスタにおいて、Alx
Ga1-x AsのAl組成xが0.5以上であり、少なく
ともソース領域とゲート電極の間またはドレイン領域と
ゲート電極の間の領域は含み、ゲート電極下は含まない
領域に、Arイオンがチャネル層と同じ深さまたはチャ
ネル層より深く注入されていることを特徴とする電界効
果トランジスタ。 - 【請求項6】GaAs基板に、p型導電性を有するソー
ス領域およびドレイン領域がMgまたはBeのイオン注
入によって形成されたpチャネルGaAs電界効果トラ
ンジスタにおいて、少なくともソース領域とゲート電極
の間またはドレイン領域とゲート電極の間の領域は含
み、ゲート電極下は含まない領域に、Fイオンがチャネ
ル層と同じ深さまたはチャネル層より深く注入されてい
ることを特徴とする電界効果トランジスタ。 - 【請求項7】半導体基板上にバッファ層を介して順次エ
ピタキシャル成長されたIn y Ga 1-y As(0≦y≦
0.3),Al x Ga 1-x As,GaAs積層構造に、
n型導電性を有するソース領域およびドレイン領域がS
iのイオン注入によって形成されたnチャネル化合物半
導体電界効果トランジスタにおいて、少なくともソース
領域とゲート電極の間またはドレイン領域とゲート電極
の間の領域は含み、ゲート電極下は含まない領域に、F
イオンがチャネル層より浅い深さまで注入されているこ
とを特徴とする電界効果トランジスタ。 - 【請求項8】GaAs基板に、n型導電性を有するソー
ス領域およびドレイン領域がSiのイオン注入によって
形成されたnチャネルGaAs電界効果トランジスタに
おいて、少なくともソース領域とゲート電極の間または
ドレイン領域とゲート電極の間の領域は含み、ゲート電
極下は含まない領域に、Fイオンがチャネル層より浅い
深さまで注入されていることを特徴とする電界効果トラ
ンジスタ。 - 【請求項9】半導体基板上にバッファ層を介して順次エ
ピタキシャル成長されたIny Ga1-y As(0≦y≦
0.3),Alx Ga1-x As,GaAs積層構造に、
n型導電性を有するソース領域およびドレイン領域がS
iのドナーのイオン注入によって形成されたnチャネル
化合物半導体電界効果トランジスタにおいて、少なくと
もソース領域とゲート電極の間またはドレイン領域とゲ
ート電極の間の領域は含み、ゲート電極下は含まない領
域に、Fイオンがチャネル層と同じ深さまたはチャネル
層より深く注入されていることを特徴とする電界効果ト
ランジスタ。 - 【請求項10】GaAs基板に、n型導電性を有するソ
ース領域およびドレイン領域がSiのイオン注入によっ
て形成されたnチャネルGaAs電界効果トランジスタ
において、少なくともソース領域とゲート電極の間また
はドレイン領域とゲート電極の間の領域は含み、ゲート
電極下は含まない領域に、Fイオンがチャネル層と同じ
深さまたはチャネル層より深く注入されていることを特
徴とする電界効果トランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19392594A JP3360195B2 (ja) | 1994-08-18 | 1994-08-18 | 電界効果トランジスタ |
US08/507,638 US5591994A (en) | 1994-08-18 | 1995-07-25 | Compound semiconductor field effect transistor having a controlled diffusion profile of impurity elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19392594A JP3360195B2 (ja) | 1994-08-18 | 1994-08-18 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0864617A JPH0864617A (ja) | 1996-03-08 |
JP3360195B2 true JP3360195B2 (ja) | 2002-12-24 |
Family
ID=16316030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19392594A Expired - Fee Related JP3360195B2 (ja) | 1994-08-18 | 1994-08-18 | 電界効果トランジスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5591994A (ja) |
JP (1) | JP3360195B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251505A (ja) * | 2009-04-15 | 2010-11-04 | Toyota Motor Corp | 窒化物半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8941171B2 (en) * | 2010-07-02 | 2015-01-27 | Micron Technology, Inc. | Flatband voltage adjustment in a semiconductor device |
US20130099284A1 (en) * | 2011-10-20 | 2013-04-25 | Triquint Semiconductor, Inc. | Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors |
WO2017171873A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Dopant diffusion barrier for source/drain to curb dopant atom diffusion |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4665415A (en) * | 1985-04-24 | 1987-05-12 | International Business Machines Corporation | Semiconductor device with hole conduction via strained lattice |
US4755865A (en) * | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JPH03106035A (ja) * | 1989-09-20 | 1991-05-02 | Sanyo Electric Co Ltd | 電界効果トランジスタの製造方法 |
US5161235A (en) * | 1990-02-20 | 1992-11-03 | University Of Virginia Alumni Patents Foundation | Field-effect compound semiconductive transistor with GaAs gate to increase barrier height and reduce turn-on threshold |
US5351128A (en) * | 1991-08-02 | 1994-09-27 | Hitachi, Ltd. | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer |
-
1994
- 1994-08-18 JP JP19392594A patent/JP3360195B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-25 US US08/507,638 patent/US5591994A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251505A (ja) * | 2009-04-15 | 2010-11-04 | Toyota Motor Corp | 窒化物半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0864617A (ja) | 1996-03-08 |
US5591994A (en) | 1997-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2826924B2 (ja) | Mosfetの製造方法 | |
JP2905808B2 (ja) | 半導体デバイスとその製造方法 | |
JPH06204469A (ja) | 電界効果トランジスタおよびその製造方法 | |
KR20010060169A (ko) | 반도체 장치의 제조 방법 | |
JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP3360195B2 (ja) | 電界効果トランジスタ | |
US5824575A (en) | Semiconductor device and method of manufacturing the same | |
JP2852901B2 (ja) | Mosfetの製造方法 | |
JP2952570B2 (ja) | 半導体デバイスの製造方法 | |
JP3653652B2 (ja) | 半導体装置 | |
JPS61110466A (ja) | 電界効果型半導体装置及びその製造方法 | |
KR100916120B1 (ko) | 모스트랜지스터 제조방법 | |
JP3438124B2 (ja) | 半導体装置 | |
JPH1168096A (ja) | 半導体装置及びその製造方法 | |
KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
JPH0523497B2 (ja) | ||
JP3018885B2 (ja) | 半導体装置の製造方法 | |
KR100604044B1 (ko) | 반도체 소자의 제조 방법 | |
KR0142782B1 (ko) | 반도체소자의 제조방법 | |
JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
JPH08274324A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100226744B1 (ko) | 반도체 소자의 제조방법 | |
JP3032458B2 (ja) | 電界効果トランジスタの製造方法 | |
JP4164778B2 (ja) | 電界効果型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |