JP4109098B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP4109098B2 JP4109098B2 JP2002356439A JP2002356439A JP4109098B2 JP 4109098 B2 JP4109098 B2 JP 4109098B2 JP 2002356439 A JP2002356439 A JP 2002356439A JP 2002356439 A JP2002356439 A JP 2002356439A JP 4109098 B2 JP4109098 B2 JP 4109098B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- supplied
- electrode
- ramp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイパネルに関し、特に、プラズマディスプレイパネルのコントラスト特性を向上させることができるプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（ＰＤＰ）は不活性混合ガス（Ｈｅ＋Ｘｅ又はＮｅ＋Ｘｅ又はＨｅ＋Ｘｅ＋Ｎｅ）の放電時に発生する紫外線によって蛍光体を発光させ、文字やグラフィックを含めた画像を表示する装置である。
かかるＰＤＰは薄膜化や大型化が容易であるという長所を有し、最近の技術開発の発展に伴ってより向上した画質を提供している。
【０００３】
ＰＤＰは３電極を備えてＡＣ電圧によって駆動する形態が最も代表的である。これを交流面放電型ＰＤＰと称する。
３電極交流面放電型ＰＤＰは放電時に表面に壁電荷を誘電体に蓄積するようにし、誘電体を覆うように保護膜を形成させて放電によって発生するスパッタリングから電極を保護するため、低電圧駆動と長寿命の長所を有する。
【０００４】
従来の３電極交流面放電型ＰＤＰの放電セルは、上部基板上に形成されるスキャン電極（Ｙ）及びサスティン電極（Ｚ）と、下部基板上に形成されるアドレス電極（Ｘ）を備える。アドレス電極（Ｘ）はスキャン電極（Ｙ）及びサスティン電極（Ｚ）と交差する方向に形成される。
スキャン電極（Ｙ）とサスティン電極（Ｚ）とが並列に形成された上部基板には、上部誘電層と保護膜が積層される。上部誘電層にはプラズマ放電時に発生した壁電荷が蓄積される。
【０００５】
保護膜はプラズマ放電時に発生したスパッタリングによる上部誘電層の損傷を防止し、且つ２次電子の放出効率を高める。保護膜としては通常酸化マグネシウム（ＭｇＯ）が用いられる。
アドレス電極（Ｘ）が形成された下部基板上には下部誘電層、隔壁が形成される。下部誘電層と隔壁の表面には蛍光体が塗布される。
【０００６】
隔壁はアドレス電極（Ｘ）と並列に形成され、下部基板上で隣接したセル間の光学的又は電気的な混信を防止する。即ち、隔壁は放電により生成された紫外線及び可視光が隣接した放電セルに漏洩することを防止する。
【０００７】
蛍光体はプラズマ放電時に発生した紫外線により励起され、赤、緑、青のうち何れかの可視光線を発生する。２つの基板と隔壁との間に備えられた放電空間には、ガス放電のための不活性の混合ガス（Ｈｅ＋Ｘｅ又はＮｅ＋Ｘｅ又はＨｅ＋Ｘｅ＋Ｎｅ）が注入される。
【０００８】
以上で説明した放電セルはマトリックス形態で配置される。多数のスキャン電極（Ｙ１〜Ｙｍ）と、多数のサスティン電極（Ｚ１〜Ｚｍ）とが平行するように配置され、また、その平行した２つの電極（Ｙ１〜Ｙｍ、Ｚ１〜Ｚｍ）とアドレス電極（Ｘ１〜Ｘｎ）との交差部に放電セルが配置される。
スキャン電極（Ｙ１〜Ｙｍ）を順次に駆動し、サスティン電極（Ｚ１〜Ｚｍ）は共通に駆動する。アドレス電極（Ｘ１〜Ｘｎ）は奇数番目のラインと偶数番目のラインとに分割され駆動する。
【０００９】
かかる３電極交流面放電型ＰＤＰで一つのフレームに対して特定の階調を表現するための駆動時間は多数のサブフィールドに分離される。そして、各サブフィールド期間にはビデオデータの加重値に比例させた回数の発光を行わせることで階調の表示が行われる。
【００１０】
図１は従来のＰＤＰ駆動によるフレーム構成の一例を示す図面である。
図１を参照すると、３電極交流面放電型ＰＤＰの駆動による一つのフレームは時間的に多数のサブフィールドに分割される。より詳細には、一つのフレームは発光の回数の互いに異なる多数のサブフィールドに分けられて駆動される。
【００１１】
各サブフィールド（ＳＦ）は全体の画面を初期化させる初期化期間と、スキャン電極ラインを走査し、スキャン電極ラインの走査とアドレス電極へのデータとで発光させる放電セルを選択するアドレス期間と、アドレス放電により選択された放電セルに対して放電の回数に従って階調を表示するサスティン期間とに分けられる。
【００１２】
例えば、図１に例示したように、８ビットのビデオデータを用いて２５６階調で画像を表示する場合であれば、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）は８つのサブフィールド（ＳＦ１〜ＳＦ８）に分割される。８つの各サブフィールドは、上述したように、初期化期間と、アドレス期間と、サスティン期間とに分けて駆動される。ここで、各サブフィールドにおいて初期化期間とアドレス期間は各サブフィールドごとに同一の比率に設定されている。
【００１３】
これに対して、各サブフィールドのサスティン期間は、各サブフィールドで２Ｎ（ここで、Ｎ＝０，１，２，３，４，５，６，７）の比率で時間加重値を異にしている。即ち、第１サブフィールド（ＳＦ１）から第８サブフィールド（ＳＦ８）まで１：２：４：８：１６：３２：６４：１２８）の比率で各サスティン期間が増加する。
【００１４】
図２は図１のフレームでＰＤＰ駆動による駆動波形の一例を示す波形図である。図２でＹはスキャン電極を示し、Ｚはサスティン電極を示す。そして、Ｘはアドレス電極を示す。
図２を参照すると、従来のＰＤＰの各サブフィールドは全体の画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサスティン期間とに分けて駆動される。
【００１５】
リセット期間はセットアップ期間とセットダウン期間とに区分される。セットアップ期間にはスキャン電極にランプアップ波形のリセットパルスが同時に供給され、セットダウン期間にはランプダウン波形のリセットパルスが供給される。
リセット期間にはセットアップ期間（ＳＵ）にランプアップ波形のリセットパルス（ＲＰ）がスキャン電極（Ｙ）に供給される。ランプアップ波形のリセットパルス（ＲＰ）によって全体の画面の放電セル内でセットアップ放電が起こる。そして、そのセットアップ放電によってアドレス電極（Ｘ）とサスティン電極（Ｚ）上には正極性（＋）の壁電荷が蓄積され、スキャン電極（Ｙ）上には負極性（−）の壁電荷が蓄積される。
【００１６】
次いで、セットダウン期間（ＳＤ）にはランプダウン波形のリセットパルス（−ＲＰ）がそのスキャン電極（Ｙ）に供給される。そのランプダウン波形のリセットパルス（−ＲＰ）は、ランプアップ波形のリセットパルス（ＲＰ）が供給された後にそのランプアップ波形のリセットパルス（ＲＰ）のピーク電圧より低い正極性の電圧から下降する波形を有する。
【００１７】
ランプダウン波形のリセットパルス（−ＲＰ）は放電セル内に微弱な消去放電（＝セットダウン放電）を起こさせることによって各電極（Ｘ，Ｙ，Ｚ）で過度に形成された壁電荷の一部を消去させ、空間電荷中の不必要な電荷を消去させる。これにより、そのセットダウン放電によってアドレス放電を安定して起こさせる程度の壁電荷が放電セル内に均一に残留する。
【００１８】
スキャン電極（Ｙ）にランプダウン波形のリセットパルス（−ＲＰ）が供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧（ＤＣＳＣ）が供給される。即ち、そのランプダウン波形のリセットパルス（−ＲＰ）が供給される時点で正極性（＋）の直流電圧（ＤＣＳＣ）がサスティン電極（Ｚ）に供給され始める。そして、その直流電圧（ＤＣＳＣ）はそのランプダウン波形のリセットパルス（−ＲＰ）が負極性（−）のリセットダウン電圧（Ｖｒｄ）に至るまで維持され、次のアドレス期間にもその直流電圧（ＤＣＳＣ）は続けて供給される。
【００１９】
アドレス期間の間、サスティン電極（Ｚ）に直流電圧（ＤＣＳＣ）が供給されている間に、負極性（−）のスキャンパルス（ＳＰ）がスキャン電極（Ｙ）に順次供給され、その負極性（−）のスキャンパルス（ＳＰ）と同期される正極性（＋）のデータパルス（ＤＰ）がアドレス電極（Ｘ）に供給される。
【００２０】
上記のスキャンパルス（ＳＰ）とデータパルス（ＤＰ）との電圧差がリセット期間に生成された壁電荷による電圧に加えて、データパルス（ＤＰ）が供給された放電セル内にアドレス放電が起こる。
そのアドレス放電により選択された放電セル内には、後にサスティン電圧が印加される時に放電を起こせる程度の壁電荷が形成される。
【００２１】
アドレス放電により選択された放電セルに対してサスティン放電が起こるように、サスティン期間にはサスティンパルス（ＳＵＳＰｙ，ＳＵＳＰｚ）がスキャン電極（Ｙ）とサスティン電極（Ｚ）とに交互に供給される。
アドレス放電により選択された放電セルは、放電セル内の壁電圧（壁電荷による電圧）にサスティンパルス（ＳＵＳＰｙ，ＳＵＳＰｚ）による電圧が加えられて、毎回サスティンパルス（ＳＵＳＰｙ，ＳＵＳＰｚ）が印加される毎にスキャン電極（Ｙ）とサスティン電極（Ｚ）との間にサスティン放電、つまり、表示放電が起こる。
【００２２】
サスティン放電が完了した後には、パルス幅や電圧レベルの小さいランプ波形（図示せず）の消去パルスがサスティン電極（Ｚ）に供給され、画面全体のセル内に残留する壁電荷を消去させる。
その消去パルスがサスティン電極（Ｚ）に供給されると、サスティン電極（Ｚ）とスキャン電極（Ｙ）間の電位差が次第に大きくなり、サスティン電極（Ｚ）とスキャン電極（Ｙ）との間に弱放電が連続的に起こる。このときに発生する弱放電によってサスティン放電が起こったセル内に存在する壁電荷が消去される。
【００２３】
【発明が解決しようとする課題】
しかしながら、上述した従来技術によるＰＤＰは、初期化期間にスキャン電極（Ｙ）とサスティン電極（Ｚ）上に過剰な壁電荷が形成され、コントラスト特性が低くなるという問題があった。
このような問題に対して図３を参照してより詳細に説明する。図３は図２に示す矩形波形によるセットアップ期間とセットダウン期間の壁電荷の生成形態を示す図面である。
【００２４】
セットアップ期間（ＳＵ）にスキャン電極（Ｙ）に印加されるランプアップ波形のリセットパルス（ＲＰ）が印加されると、全体の画面の放電セル内でセットアップ放電が起こる。これにより、図３Ａに示すように、スキャン電極（Ｙ）には負極性（−）の壁電荷が形成され、サスティン電極（Ｚ）及びアドレス電極（Ｘ）には正極性（＋）の壁電荷が形成される。
【００２５】
その後、セットダウン期間（ＳＤ）にスキャン電極（Ｙ）に印加されるランプダウン波形のリセットパルス（−ＲＰ）と、サスティン電極（Ｚ）に印加される正極性（＋）直流電圧（ＤＣＳＣ）によって各電極に形成された壁電荷の極性が反転し、過度に生成された壁電荷が図３Ｂに示すように一定量に減る。
【００２６】
上記の初期化期間が終わると、スキャン電極（Ｙ）に印加される負極性（−）のスキャンパルス（ＳＰ）と、そのスキャンパルス（ＳＰ）と同期してアドレス電極（Ｘ）に印加される正極性（＋）のデータパルス（ＤＰ）とがセットダウン期間（ＳＤ）に蓄積されていた壁電荷による電圧に加えられて、データパルス（ＤＰ）が供給される放電セル内にアドレス放電が起こる。
スキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電はスキャン電極（Ｙ）とアドレス電極（Ｘ）間の放電より更に低電圧で発生する。スキャン電極（Ｙ）とサスティン電極（Ｚ）との間で発生する放電によって観察者側に進む光の放出量はスキャン電極（Ｙ）とアドレス電極（Ｘ）との間で発生する放電による光の放出量より多い。結局、階調の非表示期間の初期化期間とアドレス期間に光の放出量が増加し、その光放出量が増加しただけコントラストの特性が低下する。
【００２７】
コントラストの特性を低下させないためには、スキャン電極（Ｙ）とアドレス電極（Ｘ）との間で非表示放電のアドレス放電が垂直方向に発生することが望ましい。しかしながら、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が初期化期間に生成された壁電荷による電圧に加えられて、そのスキャン電極（Ｙ）とサスティン電極（Ｚ）の間には面方向に放電が発生する。結局、従来のＰＤＰはスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で面方向に発生する放電による光が殆ど放電セルの全体の領域から発生するため、コントラスト特性の低下を避けられない。
【００２８】
そこで、本発明の目的は、特に、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らして、その電極（Ｙ，Ｚ）の間で発生する放電による光の放出量を減らすことにより、全体的なＰＤＰのコントラストの特性を向上させることができるＰＤＰ駆動方法を提供することである。
【００２９】
【課題を解決するための手段】
上記目的を達成するための本発明は、スキャン電極、サスティン電極、及びアドレス電極を備えるＰＤＰの駆動方法において、セットアップ期間に、前記スキャン電極に所定の壁電荷を生成させるランプアップ波形のリセットパルスを前記スキャン電極に供給する第１の段階と、前記セットアップ期間に、前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスとして、基底電圧からサスティンパルスの電圧レベルまで上昇するランプアップ波形のパルスを前記サスティン電極に供給する第２の段階と、セットダウン期間に、ランプダウン波形のリセットパルスを前記スキャン電極に供給する第３の段階と、前記セットダウン期間とアドレス期間に、所定のレベルの直流電圧を前記サスティン電極に供給する第４の段階とを有し、前記第２の段階において前記サスティン電極に供給されるランプアップ波形のパルスは、前記スキャン電極に供給されるランプアップ波形のリセットパルスの傾きよりも小さい傾きを有すると共に、前記スキャン電極に供給されるランプアップ波形のリセットパルスのピーク電圧レベルよりも小さいピーク電圧レベルを有することを特徴とする。
【００３０】
より望ましくは、第１段階は、セットアップ期間に、ランプアップ波形のリセットパルスが所定の時点（ｔ）まで供給され、次いで、壁電荷の生成を安定化させるためのピーク電圧レベルを維持する直流電圧が残りのセットアップ期間に供給されることを特徴とする。ここで、ピーク電圧レベルを維持する直流電圧が供給されている間に、スキャン電極とサスティン電極間の電圧差を減らすための所定のレベルのパルスがサスティン電極に供給されることを特徴とする。
【００３１】
より望ましくは、第２段階は、リセットパルスが供給された以後の所定の時点に、スキャン電極とサスティン電極間の電圧差を減らすための所定のレベルのパルスがサスティン電極に供給される段階であることを特徴とする。
また、第２段階は、リセットパルスが供給されている間に、基底電圧から上昇するランプアップ波形のパルスがサスティン電極に供給されることを特徴とする。
【００３２】
より望ましくは、セットアップ期間に続くセットダウン期間に、リセットパルスより低いレベルからリセットダウン電圧まで下降するランプダウン波形のリセットパルスがスキャン電極に供給される（Ａ）段階と、ランプダウン波形のリセットパルスが供給されている間に、所定のレベルを維持する第１直流電圧がサスティン電極に供給される（Ｂ）段階と、（Ｂ）段階の以後、所定のレベルを維持する第２直流電圧がサスティン電極に供給される（Ｃ）段階とが更に含まれることを特徴とする。
【００３３】
より望ましくは、（Ｂ）段階は、スキャン電極とサスティン電極間の電圧差を減らすためのパルスのピーク電圧レベルを維持する第１直流電圧がサスティン電極に供給されることを特徴とする。
【００３４】
また、（Ｂ）段階は、スキャン電極とサスティン電極間の電圧差を減らすためのパルスのピーク電圧レベルと異なるレベルの第１直流電圧がサスティン電極に供給されることを特徴とする。
【００３５】
また、（Ｃ）段階は、スキャン電極とサスティン電極間の電圧差を減らすためのパルスのピーク電圧レベルを維持する第２直流電圧がサスティン電極に供給されることを特徴とする。
さらに、（Ｃ）段階は、第１直流電圧のレベルと異なるレベルの第２直流電圧がサスティン電極に供給されることを特徴とする。
【００３６】
より望ましくは、スキャン電極とサスティン電極間の電圧差を減らすためのパルスは、一つのフレームに対するＰＤＰの駆動が多数のサブフィールドに区分される時、最初のサブフィールドを除いた残りのサブフィールドのセットアップ期間に供給されることを特徴とする。ここで、各サブフィールドで電極に残留する壁電荷を消去するための消去パルスがスキャン電極とサスティン電極間の電圧差を減らすためのパルスとして供給されることを特徴とする。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００３８】
以下の図４〜図２０に亘って説明される本発明によるＰＤＰ駆動方法は、一つのフレームを形成する各サブフィールドが全体の画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサスティン期間に分けて駆動される。そして、以下の説明で記述されるスキャン電極（Ｙ）は時にスキャン／サスティン電極としても知られており、また、サスティン電極（Ｚ）は共通サスティン電極として知られている。従って、それらの間の機能の差異は殆どなく、用語記載上の違いがあるだけである。
【００３９】
本発明による以下の実施形態は、セットアップ期間にスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのパルスをサスティン電極（Ｚ）に印加して、コントラスト特性の低下を防止する。
【００４０】
本発明実施形態による各電極に供給されるパルスによる駆動を以下説明する。セットアップ期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇するランプアップ波形のリセットパルスがスキャン電極（Ｙ）に供給される。次いで、セットダウン期間にはランプアップリセットパルスのピーク電圧（Ｖｒ）より低い正極性の電圧レベルから負極性のリセットダウン電圧まで下降するランプダウン波形のリセットパルスがスキャン電極（Ｙ）に供給される。
【００４１】
上記したランプアップリセットパルスが供給されている間に、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間の電圧差を減らすためのパルスがサスティン電極（Ｚ）に供給される。そのパルスはセットアップ期間に他の電極（Ｙ，Ｘ）に供給されるパルスによって、又は、ＰＤＰ特性によって多様な波形で供給され、且つそれらによって多様な時点から供給される。
そして、上記したランプダウンリセットパルスが供給されている間に、正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給される。その直流電圧のレベルはランプダウンリセットパルスがリセットダウン電圧に至るまでに維持される。
【００４２】
続くアドレス期間に、直流電圧がサスティン電極（Ｚ）に供給され、その直流電圧が供給されている間に負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給され、正極性（＋）のデータパルスがその負極性（−）のスキャンパルスと同期されてアドレス電極（Ｘ）に供給される。
【００４３】
最後に、サスティン期間にはサスティンパルス（Ｓｕｓ）がスキャン電極（Ｙ）に供給され、特に、そのスキャン電極（Ｙ）に供給されるサスティンパルス（Ｓｕｓ）と交互に他のサスティンパルス（Ｓｕｓ）がサスティン電極（Ｚ）に供給される。
【００４４】
上記のように各電極に供給されるパルスによる駆動を以下に説明する。
【００４５】
スキャン電極（Ｙ）に供給されるランプアップリセットパルスは画面全体のセル内にセットアップ放電を起こし、そのセットアップ放電によって各電極（Ｘ、Ｙ、Ｚ）に壁電荷が生成される。即ち、そのセットアップ放電によってアドレス電極（Ｘ）とサスティン電極（Ｚ）上には正極性（＋）の壁電荷が蓄積され、スキャン電極（Ｙ）上には負極性（−）の壁電荷が蓄積される。
このとき、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間の電圧差を減らすためのパルスによってスキャン電極（Ｙ）とサスティン電極（Ｚ）間には放電が抑えられる。
【００４６】
また、上記したスキャン電極（Ｙ）に供給されるランプダウンリセットパルスはセル内に微弱な消去放電（＝セットダウン放電）を起こさせ、そのセットダウン放電によって各電極（Ｘ，Ｙ，Ｚ）に過度に形成された壁電荷の一部が消去され、また、空間電荷中で不必要な電荷が消去される。結局、セットダウン期間が終了すると、画面全体のセル内にアドレス放電に必要な壁電荷が均一に残留する。
【００４７】
アドレス期間にスキャン電極（Ｙ）及びアドレス電極（Ｘ）にスキャンパルスとデータパルスとがそれぞれ供給されてアドレス放電が起こる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差が初期化期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。
【００４８】
上記発生したアドレス放電により、選択された放電セル内にその後にサスティンパルス（Ｓｕｓ）が印加される時にサスティン放電を起こさせる程度の壁電荷が形成される。
アドレス放電により選択された放電セルは、放電セル内の壁電圧（壁電荷による電圧）にサスティンパルス（Ｓｕｓ）による電圧（Ｖｓ）が加えられて、サスティンパルス（Ｓｕｓ）が印加される毎にスキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティン放電、つまり、表示放電が起こる。
【００４９】
サスティン放電が完了した後には、パルス幅や電圧レベルの小さいランプ波形の消去パルスがサスティン電極（Ｚ）に供給され、全体画面のセル内に残留する壁電荷を消去させる。
【００５０】
上記のように各電極に供給されるパルスによる駆動は以下で説明する全ての実施形態に適用される。勿論、図５の第２実施形態、図７の第４実施形態、そして、図１０の第６実施形態でのように、壁電荷の生成の安定化のためセットアップ期間の間にランプアップリセットパルスとフラットトップ直流電圧とが順次に供給される場合にはある程度駆動の変形が生じる。
【００５１】
以下では本発明の核心となるスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすための駆動を中心に説明する。
【００５２】
本発明スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が初期化期間に生成された壁電荷による電圧に加えられてそのスキャン電極（Ｙ）とサスティン電極（Ｚ）の間に発生する面方向の放電を防止するためのものである。本実施形態ではスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすための一つのパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。その供給時点は初期化期間のうちセットアップ期間である。
【００５３】
より詳細には、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためにサスティン電極（Ｚ）に供給されるパルス（Ｚｒａｍｐ）の供給時点は、ランプアップリセットパルスが供給されるセットアップ期間の一部の時点から供給される場合（第１〜第６実施形態）と、ランプアップリセットパルスと同期されて供給される場合（第７〜第１５実施形態）とに区分される。
そして、そのパルス（Ｚｒａｍｐ）は基底電圧から特定の電圧レベルまで上昇するランプアップ波形と一定の電圧レベルを維持する直流波形である。
【００５４】
本発明ではセットアップ期間にランプアップリセットパルスと共に供給されるパルス（Ｚｒａｍｐ）により、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が減り、それらの電極（Ｙ，Ｚ）の間で発生する放電が抑えられる。そして、アドレス放電が発生する時、サスティン電極（Ｚ）に残留する壁電荷量が他の電極（Ｙ）に比べて少ないため、アドレス放電により選択されたセル内には放電が起こらないか起こっても微弱である。
【００５５】
まず、ランプアップリセットパルスが供給されるセットアップ期間の一部の時点からスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのサスティン電極にパルス（Ｚｒａｍｐ）が供給される場合（第１〜第６実施形態）の例を以下に説明する。
【００５６】
図４は本発明の第１実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップ波形のパルス（Ｚｒａｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
図４を参照して本発明の第１実施形態をより具体的に説明すると、スキャン電極（Ｙ）にランプアップリセットパルスが供給されている間に、所定の時点（特に、セットアップ期間の後期時点）からランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。そのランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）まで上昇する。そのランプアップパルス（Ｚｒａｍｐ）によってスキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電が抑えられるので、セットアップ放電によってスキャン電極（Ｙ）とサスティン電極（Ｚ）の間に蓄積される壁電荷はスキャン電極（Ｙ）とアドレス電極（Ｘ）の間に蓄積される壁電荷量より少なくなる。
【００５７】
次にセットダウン期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一のレベルの直流電圧がサスティン電極（Ｚ）に供給され、その直流電圧が同一のレベル（Ｖｓ）でアドレス期間まで供給される。
【００５８】
注目すべき点は、上記のようにサスティン電極（Ｚ）にランプアップパルス（Ｚｒａｍｐ）を供給するための別の駆動回路が本発明では不必要なことである。
なぜなら、サスティン放電が完了した後に残留の壁電荷を消去するために供給される消去パルスをセットアップ期間にサスティン電極（Ｚ）に供給すれば良いからである。ただ消去パルスを供給するためのスイッチ素子のみをセットアップ期間にターンオンさせれば良い。
【００５９】
このように以前のサブフィールドの消去パルスを次のサブフィールドのセットアップ期間にサスティン電極（Ｚ）に供給する構造は本発明の全実施形態で適切に使用される。
【００６０】
図５は本発明の第２実施形態によるＰＤＰ駆動方法を示す図である。第１実施形態のように、セットアップ期間の一部の時点でランプアップパルス（Ｚｒａｍｐ）を供給してスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
しかしながら、図５の第２実施形態ではサスティン電極（Ｚ）にランプアップパルスが供給される時点を次のように定める。
【００６１】
本実施形態では各サブフィールドで壁電荷の生成を安定化させるために、セットアップ期間の間にランプアップリセットパルスとフラットトップの直流電圧とが順次に供給される。
セットアップ期間の初期にランプアップリセットパルスはサスティンパルス（Ｓｕｓ）の電圧レベルより高いピーク電圧（Ｖｒ）まで上昇する波形を有する。そして、続くセットアップ期間の後期に同じピーク電圧（Ｖｒ）を維持するフラットトップ直流電圧が供給される。スキャン電極（Ｙ）にフラットトップ直流電圧が供給される以前に、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間と、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間で必要な放電が全て終了する。
【００６２】
各サブフィールドでスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのランプアップ波形のパルス（Ｚｒａｍｐ）は、フラットトップ直流電圧が供給されている間にサスティン電極（Ｚ）へ供給される。即ち、フラットトップ直流電圧が供給されている間に、ランプアップパルス（Ｚｒａｍｐ）が基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）まで上昇する。
【００６３】
上記した図５の第２実施形態のように、ランプアップ波形のパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給されると、フラットトップ直流電圧が供給されている間にスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で発生可能な不必要な放電が抑えられる。
【００６４】
図６は本発明の第３実施形態によるＰＤＰ駆動方法を示す図である。第１実施形態のようにセットアップ期間の一部の時点でランプアップパルス（Ｚｒａｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００６５】
しかしながら、図６の第３実施形態ではサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまで上昇する波形を有する。そして、セットダウン期間に供給される直流電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いそのレベルを維持する。これはより安定したアドレス放電のためのものである。
【００６６】
図６の第３実施形態をより詳細に説明すると、スキャン電極（Ｙ）にランプアップリセットパルスが供給されることにより、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間と、スキャン電極（Ｙ）とサスティン電極（Ｚ）との間でそれぞれ放電が起こる。これにより、アドレス電極（Ｘ）とサスティン電極（Ｚ）には正極性（＋）の壁電荷が各々蓄積され、スキャン電極（Ｙ）には負極性（−）の壁電荷が蓄積される。このとき、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に発生する放電は他の放電に影響を与え、コントラストの特性を低下させるので、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電は微弱で短く起こるべきである。
【００６７】
このために、各サブフィールドでスキャン電極（Ｙ）にランプアップリセットパルスが供給されている間に、所定の時点（ｔ１）からランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。
そのランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまで上昇する。そのランプアップパルス（Ｚｒａｍｐ）によってスキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電が抑えられるので、セットアップ放電によってスキャン電極（Ｙ）とサスティン電極（Ｚ）の間に蓄積される壁電荷は、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間に蓄積される壁電荷量より少ない。
【００６８】
次に、各サブフィールドのセットダウン期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧がサスティン電極（Ｚ）に供給され続ける。これは、セットダウン期間にスキャン電極（Ｙ）へ供給されるランプダウンリセットパルスにより減少する壁電荷量はサスティン電極（Ｚ）に供給される直流電圧により左右されるため、そのランプダウンリセットパルスにより減少する壁電荷の量を減らすために、サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧をサスティン電極（Ｚ）に供給する。このように、ランプダウンリセットパルスによる壁電荷の減少量を減らすことで、アドレス期間のアドレス放電がより安定する。
【００６９】
しかしながら、以後のアドレス期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベル（Ｖｚ３＝Ｖｓ）の直流電圧がサスティン電極（Ｚ）に供給される。このように、アドレス期間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）に上昇した直流電圧をサスティン電極（Ｚ）に供給する理由は、スキャン電極（Ｙ）に供給されるスキャンパルスの低電圧との電圧差をより大きくして、スキャン電極（Ｙ）とアドレス電極（Ｘ）間に発生するアドレス放電がスキャン電極（Ｙ）とサスティン電極（Ｚ）間の面方向の放電に繋がる可能性を防止するためである。
【００７０】
図７は本発明の第４実施形態によるＰＤＰ駆動方法を示す図であって、第１実施形態でのように、セットアップ期間の一部の時点でランプアップパルス（Ｚｒｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００７１】
図７の第４実施形態ではサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）までだけ上昇する波形を有する。そして、より安定したアドレス放電のために、セットダウン期間に供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）を維持する。
これは上述した第３実施形態と同様である。
【００７２】
しかしながら、図７の図４実施形態ではサスティン電極（Ｚ）にランプアップパルス（Ｚｒａｍｐ）が供給される時点を次のように定める。
本実施形態では各サブフィールドで壁電荷の生成を安定化させるために、セットアップ期間の間にランプアップリセットパルスとフラットトップ直流電圧とが順次に供給される。
セットアップ期間の初期にランプアップリセットパルスはサスティンパルス（Ｓｕｓ）の電圧レベルより高いピーク電圧（Ｖｒ）まで上昇する波形を有する。そして、続くセットアップ期間の後期にそのピーク電圧（Ｖｒ）を維持するフラットトップ直流電圧が供給される。
【００７３】
各サブフィールドでスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのランプアップ波形のパルス（Ｚｒａｍｐ）はフラットトップ直流電圧が供給される時点（ｔ１）からサスティン電極（Ｚ）に供給される。
即ち、フラットトップ直流電圧が供給されている間に、ランプアップパネルパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）まで上昇する。そのランプアップパルス（Ｚｒａｍｐ）によってラットトップ直流電圧が供給されている間に発生するであろうスキャン電極（Ｙ）とサスティン電極（Ｚ）間の不必要な放電が抑えられる。
【００７４】
図７の第４実施形態ではまたサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）を維持する直流電圧がセットダウン期間にサスティン電極（Ｚ）に供給される。そのセットダウン期間にサスティン電極（Ｚ）に供給される直流電圧はランプダウンリセットパルスにより減少する壁電荷の量を減らす。このようにランプダウンリセットパルスによる壁電荷の減少量を減らすことで、アドレス期間のアドレス放電がより安定して発生する。
しかしながら、以後のアドレス期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベル（Ｖｚ３＝Ｖｓ）の直流電圧がサスティン電極（Ｚ）に供給される。
【００７５】
図８は本発明の第５実施形態によるＰＤＰ駆動方法を示す図であって、第１実施形態のように、セットアップ期間の一部の時点でランプアップパルス（Ｚｒａｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
しかしながら、図８の第５実施形態ではサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は、サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまでだけ上昇する波形を有する。そして、セットダウン期間に供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）を維持する。
【００７６】
図８の第５実施形態をより詳細に説明すると、スキャン電極（Ｙ）にランプアップリセットパルスが供給されることにより、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間と、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間でそれぞれ放電が起こる。このとき、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に放電する放電が微弱で短く起こるように、各サブフィールドからスキャン電極（Ｙ）にランプアップリセットパルスが供給されている間に、所定の時点（ｔ１）からランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。
そのランプアップパルス（Ｚｒａｍｐ）はセットアップ期間の初期に基底電圧レベルを維持してから、所定の時点（ｔ１）からはサスティンパネル（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまで上昇する波形を有する。
【００７７】
従って、セットアップ期間のランプアップパルス（Ｚｒａｍｐ）が供給される時点の以前には、スキャン電極（Ｙ）に供給されるランプアップリセットパルスによって画面全体のセル内でセットアップ放電が起こる。そして、ランプアップパルス（Ｚｒａｍｐ）が供給される時点（ｔ１）からはスキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電が抑えられる。
【００７８】
ランプアップパルス（Ｚｒａｍｐ）を供給するため、サスティン電極（Ｚ）はセットアップ期間の所定の時点（ｔ１）からランプアップリセットパルスがピーク電圧（Ｖｒ）に至るまでフローティング状態を維持する。サスティン電極（Ｚ）がフローティング状態を維持することで、サスティン電極（Ｚ）にランプアップパルス（Ｚｒａｍｐ）が誘導される。このとき、サスティン電極（Ｚ）は図９に示すエネルギー回収回路によりフローティングされる。
【００７９】
図９は本発明のＰＤＰ駆動でフローティングのためのエネルギー回収回路を示す回路図である。
図９を参照すると、サスティン電極（Ｚ）に設けられるエネルギー回収回路はソースキャパシタ（Ｃｓ）と、第１〜第４スイッチ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）と、第１及び第２ダイオード（Ｄ１，Ｄ２）と、インダクター（Ｌ）及びパネルキャパシタ（Ｃｐ）から構成される。
ソースキャパシタ（Ｃｓ）はパネルキャパシタ（Ｃｐ）に充電された電圧により充電されると共に、自分に充電された電圧をパネルキャパシタ（Ｃｐ）へ供給する。
【００８０】
第１及び第２ダイオード（Ｄ１，Ｓ２）は電流の流れを制御する。
第１〜第４スイッチ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）はコントローラ（図示せず）の制御信号によってターンオン／ターンオフされる。
ランプアップリセットパルスのみ供給されるセットアップ期間の所定の時点（ｔ１）までは第４スイッチ（Ｓ４）がターンオンされ、サスティン電極（Ｚ）に基底電位（ＧＮＤ）が供給される。
ランプアップパルス（Ｚｒａｍｐ）が供給される上記した所定の時点（ｔ１）からは第４スイッチ（Ｓ４）がターンオフされ、第１〜第３スイッチ（Ｓ１，Ｓ２，Ｓ３）もターンオフ状態をそのまま維持する。それにより、サスティン電極（Ｚ）はフローティング状態を維持する。
【００８１】
セットダウン期間には第３スイッチ（Ｓ３）がターンオンされ、サスティンパルス（Ｓｕｓ）電圧レベル（Ｖｓ）の直流電圧がサスティン電極（Ｚ）に供給される。
そして、第３スイッチ（Ｓ３）はアドレス期間までターンオンされ続け、サスティン電極（Ｚ）にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の直流電圧が維持されるようにする。従って、各サブフィールドのセットダウン期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベルの直流電圧がサスティン電極（Ｚ）に供給される。
【００８２】
図１０は本発明の第６実施形態によるＰＤＰ駆動方法を示す図であって、第１実施形態のように、セットアップ期間の一部の時点で（注意：以前の実施形態と異なって「ランプアップ」という用語がない）パルス（Ｚｒａｍｐ）を供給してスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００８３】
図１０の第６実施形態ではサスティン電極（Ｚ）に供給されるパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまでだけ上昇した後、所定の時間の間そのピーク電圧を維持する波形を有する。
そして、セットダウン期間には供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一のレベルを維持する。
【００８４】
図１０の第６実施形態ではサスティン電極（Ｚ）にパルス（Ｚｒａｍｐ）が供給される時点を次のように定める。
本実施形態では、各サブフィールドで壁電荷の生成を安定化させるために、セットアップ期間の間にランプアップリセットパルスとフラットトップ直流電圧とが順次に供給される。
セットアップ期間の初期にランプアップリセットパルスはサスティンパルス（Ｓｕｓ）の電圧レベルより高いピーク電圧（Ｖｒ）まで上昇する波形を有する。そして、続くセットアップ期間の後期にそのピーク電圧（Ｖｒ）を維持するフラットトップ直流電圧がスキャン電極（Ｙ）に供給される。
【００８５】
各サブフィールドでスキャン電極（Ｙ）とサスティン電極（Ｚ）との間の電圧差を減らすためのパルス（Ｚｒａｍｐ）はランプアップリセットパルスが供給されている間の所定の時点（ｔ２）から供給される。特に、電圧差を減らすためのパルス（Ｚｒａｍｐ）が供給されるように、サスティン電極（Ｚ）はセットアップ期間の所定の時点（ｔ２）からセットアップ期間の終了時点までフローティング状態を維持する。
【００８６】
図１０の第６実施形態で、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのパルス（Ｚｒａｍｐ）は、上述したように、ランプアップ波形と直流波形を有する。即ち、ランプアップリセットパルスが供給されている間の所定の時点（ｔ２）からフラットトップ直流電圧が供給され始める時点までは、基底電位からピーク電圧まで上昇するランプアップ波形のパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給され、フラットトップ直流電圧が供給される時点からセットアップ期間が終了するまでそのピーク電圧が維持される。
【００８７】
言い換えると、サスティン電極（Ｚ）はランプアップリセットパルスが供給され始める時点から一定の時間の間基底電圧を維持する。以後、そのランプアップリセットパルスが供給される所定の時点（ｔ２）からランプアップ波形のパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給され、次いで、スキャン電極（Ｙ）にフラットトップ直流電圧が供給され始めると、サスティン電極（Ｚ）にはパルス（Ｚｒａｍｐ）のピーク電圧が続けて維持される。
このように、セットアップ期間にサスティン電極（Ｚ）に供給されるパルス（Ｚｒａｍｐ）はフラットトップ直流電圧がスキャン電極（Ｙ）に供給されている間に発生し得るスキャン電極（Ｙ）とサスティン電極（Ｚ）間の不必要な放電を抑える。
【００８８】
セットダウン期間及びそれ以後の駆動は図８の第５実施形態と同様であるのでその説明は省略する。
【００８９】
次は、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのパルス（Ｚｒａｍｐ）がセットアップ期間にスキャン電極（Ｙ）へ供給されるランプアップリセットパルスと同期されて供給される場合（第７〜第１５実施形態）の例を以下に説明する。
【００９０】
図１１は本発明の第７実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００９１】
図１１を参照して本発明の第７実施形態をより具体的に説明すると、セットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスと同期するランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧（Ｖｓ）が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始めて、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまでその電圧レベル（Ｖｓ）を維持する。サスティン電極（Ｚ）に供給される正極性（＋）の直流電圧のレベルはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一である。
【００９２】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、そのセットアップ期間にサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。上記したランプアップリセットパルスと比較して、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて小さい傾きを有し、ピーク電圧レベル（Ｖｒ＞Ｖｓ）がより低い。
【００９３】
上記のようにスキャン電極（Ｙ）に供給されるランプアップリセットパルスによって全体の画面の放電セル内でセットアップ放電が起こる。このとき、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を低くする。
結局、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
続く次のサブフィールドでも上述したものと同様に駆動する。
【００９４】
図１２は本発明の第８実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。これは、その電圧差を減らすためのランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｚ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より小さいという点が上述した第７実施形態と異なる。
【００９５】
図１２を参照して説明すると、セットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスに同期するランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低いピーク電圧（Ｖｚ）まで上昇する波形である。
【００９６】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。
即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。正極性（＋）の直流電圧はサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベル（Ｖｚ）である。
【００９７】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、そのセットアップ期間にサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の電圧レベル（Ｖｚ）は勿論、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。上記したランプアップリセットパルスと比較して、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて小さい傾きを有し、且つピーク電圧レベル（Ｖｒ＞Ｖｓ＞Ｖｚ）がより低い。
【００９８】
上記のようにスキャン電極（Ｙ）に供給されるランプアップリセットパルスによって画面全体の放電セル内でセットアップ放電が起こる。このとき、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を低くする。
結局、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｚ）を続けて維持する。
【００９９】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖｚ）がサスティン電極（Ｚ）に続けて供給され、サスティン電極（Ｚ）にその直流電圧（Ｖｚ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期する正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、アドレス放電を起こさせる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。
【０１００】
図１３は本発明の第９実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
これは、その電圧差を減らすためのランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｄ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より大きいという点と、そのランプアップパルス（Ｚｒａｍｐ）が最初のサブフィールド（ＳＦ１）には供給されないという点と、画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されないという点とが上述した第７及び第８実施形態と異なる。
【０１０１】
図１３を参照して説明すると、第１サブフィールド（ＳＦ１）がサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に繋がる。
【０１０２】
次は第９実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１０３】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスに同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より高いピーク電圧（Ｖｄ）まで上昇する波形である。
【０１０４】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。正極性（＋）の直流電圧はサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より高い電圧レベル（Ｖｄ）である。
【０１０５】
セットアップ期間に全てのスキャン電極（Ｙ）へ供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて大きい傾きを有し、且つサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）よりそのピーク電圧（Ｖｄ）が高い。
【０１０６】
上記したように、本発明では消去パルスが以前のサブフィールドで供給されないため、セットアップ期間でスキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）だけ電圧差が発生すると、そのセットアップ期間でスキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティン放電が発生する。
このとき、セットアップ期間に発生し得るサスティン放電を防止するために、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の傾きをランプアップリセットパルスのそれより大きくする。すると、ランプアップリセットパルスのピーク電圧（Ｖｒ）からサスティン電極（Ｚ）に供給されるランプアップリセットパルス（Ｚｒａｍｐ）のピーク電圧（Ｖｄ）を減じた値はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い。結局、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）だけ電圧差が発生することがない。
【０１０７】
このようにサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｄ）を続けて維持する。
【０１０８】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖｄ）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｖｄ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。スキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１０９】
図１４は本発明の第１０実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【０１１０】
これは、その電圧差を減らすためのランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｄ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より大きいという点と、そのランプアップパルス（Ｚｒａｍｐ）が最初のサブフィールド（ＳＦ１）には供給されないという点と、画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されないという点とが上述した第７及び第８実施形態と異なる。
【０１１１】
また、第１０実施形態を上述した第９実施形態と比較すると、第２サブフィールド（ＳＦ２）のセットダウン期間とアドレス期間の間に供給される直流電圧のレベルがサスティンパルスの電圧レベル（Ｖｓ）に下がって維持されるという点が第９実施形態と異なる。
【０１１２】
図１４を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
上述した第９実施形態と同様に、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１１３】
次は、第１０実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１１４】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスに同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より高いピーク電圧（Ｖｄ）まで上昇する波形である。
【０１１５】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。
即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。その正極性（＋）の直流電圧は、第９実施形態と異なって、サスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）と同一の電圧レベル（Ｖｓ）である。
【０１１６】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて傾斜が大きく、且つそのランプアップパルス（Ｚｒａｍｐ）のピーク電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高い。
【０１１７】
上記のように本実施形態では、セットアップ期間に発生し得るサスティン放電を防止するために、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の傾きをランプアップリセットパルスの傾きより大きくする。すると、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）だけ電圧差が発生しないため、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１１８】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖｓ）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｖｓ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述の駆動と同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１１９】
図１５は本発明の第１１実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【０１２０】
これは、ランプアップリセットパルスと同期するランプアップパルス（Ｚｒａｍｐ）がサスティンパルスの電圧レベル（Ｖｓ）より低いピーク電圧（Ｖ０）までしか上昇しない波形であるという点と、そのピーク電圧（Ｖ０）がセットダウン期間とアドレス期間の間に維持されるという点が第９実施形態と異なる。
【０１２１】
図１５を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動するので、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
上述した第９実施形態と同様に、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１２２】
特に、第１１実施形態では第１サブフィールド（ＳＦ１）のサスティン期間のうち消去パルスが供給される期間が遅延され、第２サブフィールドのセットアップ期間として用いられる。これに対しては以下でより詳細に説明する。
【０１２３】
第１１実施形態による第２サブフィールド（ＳＦ２）の駆動について説明すると、第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給される。そして、そのランプアップリセットパルスに同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。これらの２つのパルスは第１サブフィールド（ＳＦ１）のサスティン期間で消去パルスとして供給される最後のサスティンパルスとして供給されたものである。言い換えると、第１サブフィールド（ＳＦ１）のサスティン放電が起こった後に供給されるランプアップ波形の最後のサスティンパルスがスキャン電極（Ｙ）及びサスティン電極（Ｚ）にそれぞれ供給される。
従って、スキャン電極（Ｙ）に供給されるランプアップリセットパルスと、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）とは互いに同期して供給され、同一の傾きで上昇する波形である。
【０１２４】
スキャン電極（Ｙ）に供給されるランプアップリセットパルスはサスティンパルスの電圧レベル（Ｖｓ）から上昇して、サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する波形である。また、サスティン電極（Ｚ）に供給されるランプアップパルスは基底電圧からサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖ０）まで上昇する波形である。
【０１２５】
このようにスキャン電極（Ｙ）にランプアップリセットパルスが供給されると、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に放電が発生することがあるが、スキャン電極（Ｙ）に供給されるランプアップリセットパルスと同一の傾きを有するランプアップパルス（Ｚｒａｍｐ）がサスティン電極に供給されるため、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティン放電が発生しない。
【０１２６】
第２サブフィールド（ＳＦ２）のセットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。正極性（＋）の直流電圧は第９実施形態と異なって、サスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベル（Ｖ０）であり、その電圧レベル（Ｖ０）はランプダウンリセットパルスのピーク電圧（Ｖｒ）からサスティンパルスの電圧（Ｖｓ）を引いた値である。
そして、そのセットダウン期間に全てのスキャン電極（Ｙ）に供給されるランプダウンリセットパルスは、ランプアップリセットパルスのピーク電圧（Ｖｒ）より低い正極性の電圧レベルから負極性のリセットダウン電圧まで下降する波形である。
【０１２７】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖ０）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｖ０）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１２８】
図１６は本発明の第１２実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
これは、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルのピーク電圧（Ｖｚ２）まで上昇する波形であるという点と、セットダウン期間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｚ２）を維持するという点と、アドレス期間にはセットダウン期間に供給される電圧レベルと異なるレベルの電圧が供給されるという点が上述した図１１の第７実施形態と異なる。
【０１２９】
図１６を参照して本発明の第１２実施形態をより具体的に説明すると、各サブフィールドのセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスと同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。
【０１３０】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、サスティン期間にサスティン電極（Ｚ）に供給されるサスティンパルスの電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する波形である。また、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルスの電圧レベル（Ｖｓ）より低いピーク電圧レベル（Ｖｚ２）まで上昇する波形である。そのランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスのランプの傾きを更に小さくさせるため、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に放電を減らす。そして、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）によってスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が低くなり、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成される。
【０１３１】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧（Ｖｚ２）が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまでにその電圧レベル（Ｖｚ２）を維持する。サスティン電極（Ｚ）に供給される正極性（＋）の直流電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｓ＞Ｖｚ２）が維持される波形である。
【０１３２】
このように、セットダウン期間にサスティン電極（Ｚ）に供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルを維持することで、アドレス放電がより安定して発生する。より詳細に説明すると、セットダウン期間にスキャン電極（Ｙ）に供給されるランプダウンリセットパルスにより減少する壁電荷量はサスティン電極（Ｚ）に供給される直流電圧により左右されるため、そのランプダウンリセットパルスにより減少する壁電荷の量を減らすためにサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧がサスティン電極（Ｚ）に供給される。サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧がサスティン電極（Ｚ）に供給されることにより、ランプダウンリセットパルスによる壁電荷の減少量が減ってアドレス放電がより安定して発生する。
【０１３３】
上記のようにスキャン電極（Ｙ）に供給されるランプアップリセットパルスによって全体の画面の放電セル内でセットアップ放電が起こる。このとき、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を低くする。
結局、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１３４】
そして、アドレス期間にはセットダウン期間にサスティン電極（Ｚ）へ供給されていた直流電圧のレベル（Ｖｚ２）より高い電圧レベル（Ｖｚ３）を維持する。そのアドレス期間に供給される直流電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベル（Ｖｚ３＝Ｖｓ）である。
このように、アドレス期間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）に上昇した直流電圧をサスティン電極（Ｚ）に供給する理由に対しては図６の第３実施形態で説明されている。
【０１３５】
アドレス期間からサスティン電極（Ｚ）に直流電圧（Ｖｚ３）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、負極性（−）のスキャンと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。スキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。
特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。
【０１３６】
図１７は本発明の第１３実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間に直流電圧（Ｚｄｃ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
その電圧差を減らすための直流電圧（Ｚｄｃ）のレベルはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一である。
そして、図１７の第１３実施形態では各サブフィールドから画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されない。
【０１３７】
図１７を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明されたものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１３８】
次は、第９実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１３９】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給されることは勿論、サスティン電極（Ｚ）に直流電圧（Ｚｄｃ）が供給される。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）と同一の電圧レベルの直流波形である。
【０１４０】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はランプアップリセットパルスより低いサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）である。
このようにサスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１４１】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、そのスキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）にはセットアップ期間に供給されていた正極性（＋）の直流電圧（Ｚｄｃ）が同一の電圧レベル（Ｖｓ）で続けて供給される。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧（Ｚｄｃ）はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１４２】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｚｄｃ）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｚｄｃ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。
スキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１４３】
図１８は本発明の第１４実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間に直流電圧（Ｚｄｃ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。特に、その電圧差を減らすための直流電圧（Ｚｄｃ）のレベルがサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い（Ｖｚ）という点が上述した図１７の第１３実施形態と異なる。
そして、図１８の第１４実施形態でも各サブフィールドから画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されない。
【０１４４】
図１８を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１４５】
次は、第１４実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給されることは勿論、サスティン電極（Ｚ）に直流電圧（Ｚｄｃ）が供給される。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベルの直流波形である。
【０１４６】
セットアップ期間に全てのスキャン電極（Ｙ）へ供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。従って、サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はランプアップリセットパルスより低い電圧レベル（Ｖｓ）である。
このようにサスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１４７】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）にはセットアップ期間に供給されていた正極性（＋）の直流電圧（Ｚｄｃ）より高いレベル（Ｖｓ）の直流電圧が供給される。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１４８】
アドレス期間にはセットダウン期間から供給されていた直流電圧が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期する正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、そのスキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１４９】
図１９は本発明の第１５実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間に直流電圧（Ｚｄｃ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。その電圧差を減らすための直流電圧（Ｚｄｃ）のレベルがサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ）という点は上述した図１８の第１４実施形態と同様である。
しかしながら、セットダウン期間及びアドレス期間にもサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ）の直流電圧が続けて維持されるという点が図１８の第１４実施形態と異なる。
そして、図１９の第１５実施形態でも各サブフィールドから画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されない。
【０１５０】
図１９を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないことを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１５１】
次は、第１５実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１５２】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給されることは勿論、サスティン電極（Ｚ）に直流電圧（Ｚｄｃ）が供給される。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベルの直流波形である。
【０１５３】
セットアップ期間に全てのスキャン電極（Ｙ）へ供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。従って、サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はランプアップリセットパルスより低い電圧レベルである。
このようにサスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１５４】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、そのスキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）にはセットアップ期間に供給されていた正極性（＋）の直流電圧（Ｚｄｃ）と同一のレベル（Ｖｚ）の直流電圧が供給される。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１５５】
アドレス期間にはセットダウン期間から供給されていた直流電圧が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期される正極性（＋）のデータパルス（Ｄａｔａ）がアドレス電極（Ｘ）に供給される。
スキャンパルスとデータパルスが供給されると、そのスキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。
このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１５６】
【発明の効果】
以上で説明したように、本発明によるＰＤＰ駆動方法は次のような効果が得られる。
【０１５７】
本発明ではスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすパルスをセットアップ期間にサスティン電極（Ｚ）に供給して、初期化期間にスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で発生し得る放電を抑える。
従って、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間で発生する放電による光の量が最小化され、全体的なＰＤＰのコントラスト特性が向上する。
【図面の簡単な説明】
【図１】従来のＰＤＰ駆動によるフレーム構成の一例を示す図面。
【図２】図１のフレームでＰＤＰ駆動による駆動波形の一例を示す波形図。
【図３】図２に示す矩形波形によるセットアップ期間とセットダウン期間の壁電荷の生成形態を示す図面。
【図４】本発明の第１実施形態によるＰＤＰ駆動方法を示す図面。
【図５】本発明の第２実施形態によるＰＤＰ駆動方法を示す図面。
【図６】本発明の第３実施形態によるＰＤＰ駆動方法を示す図面。
【図７】本発明の第４実施形態によるＰＤＰ駆動方法を示す図面。
【図８】本発明の第５実施形態によるＰＤＰ駆動方法を示す図面。
【図９】本発明のＰＤＰ駆動でフローティングのためのエネルギー回収回路を示す回路図。
【図１０】本発明の第６実施形態によるＰＤＰ駆動方法を示す図面。
【図１１】本発明の第７実施形態によるＰＤＰ駆動方法を示す図面。
【図１２】本発明の第８実施形態によるＰＤＰ駆動方法を示す図面。
【図１３】本発明の第９実施形態によるＰＤＰ駆動方法を示す図面。
【図１４】本発明の第１０実施形態によるＰＤＰ駆動方法を示す図面。
【図１５】本発明の第１１実施形態によるＰＤＰ駆動方法を示す図面。
【図１６】本発明の第１２実施形態によるＰＤＰ駆動方法を示す図面。
【図１７】本発明の第１３実施形態によるＰＤＰ駆動方法を示す図面。
【図１８】本発明の第１４実施形態によるＰＤＰ駆動方法を示す図面。
【図１９】本発明の第１５実施形態によるＰＤＰ駆動方法を示す図面。
【発明の属する技術分野】
本発明はプラズマディスプレイパネルに関し、特に、プラズマディスプレイパネルのコントラスト特性を向上させることができるプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（ＰＤＰ）は不活性混合ガス（Ｈｅ＋Ｘｅ又はＮｅ＋Ｘｅ又はＨｅ＋Ｘｅ＋Ｎｅ）の放電時に発生する紫外線によって蛍光体を発光させ、文字やグラフィックを含めた画像を表示する装置である。
かかるＰＤＰは薄膜化や大型化が容易であるという長所を有し、最近の技術開発の発展に伴ってより向上した画質を提供している。
【０００３】
ＰＤＰは３電極を備えてＡＣ電圧によって駆動する形態が最も代表的である。これを交流面放電型ＰＤＰと称する。
３電極交流面放電型ＰＤＰは放電時に表面に壁電荷を誘電体に蓄積するようにし、誘電体を覆うように保護膜を形成させて放電によって発生するスパッタリングから電極を保護するため、低電圧駆動と長寿命の長所を有する。
【０００４】
従来の３電極交流面放電型ＰＤＰの放電セルは、上部基板上に形成されるスキャン電極（Ｙ）及びサスティン電極（Ｚ）と、下部基板上に形成されるアドレス電極（Ｘ）を備える。アドレス電極（Ｘ）はスキャン電極（Ｙ）及びサスティン電極（Ｚ）と交差する方向に形成される。
スキャン電極（Ｙ）とサスティン電極（Ｚ）とが並列に形成された上部基板には、上部誘電層と保護膜が積層される。上部誘電層にはプラズマ放電時に発生した壁電荷が蓄積される。
【０００５】
保護膜はプラズマ放電時に発生したスパッタリングによる上部誘電層の損傷を防止し、且つ２次電子の放出効率を高める。保護膜としては通常酸化マグネシウム（ＭｇＯ）が用いられる。
アドレス電極（Ｘ）が形成された下部基板上には下部誘電層、隔壁が形成される。下部誘電層と隔壁の表面には蛍光体が塗布される。
【０００６】
隔壁はアドレス電極（Ｘ）と並列に形成され、下部基板上で隣接したセル間の光学的又は電気的な混信を防止する。即ち、隔壁は放電により生成された紫外線及び可視光が隣接した放電セルに漏洩することを防止する。
【０００７】
蛍光体はプラズマ放電時に発生した紫外線により励起され、赤、緑、青のうち何れかの可視光線を発生する。２つの基板と隔壁との間に備えられた放電空間には、ガス放電のための不活性の混合ガス（Ｈｅ＋Ｘｅ又はＮｅ＋Ｘｅ又はＨｅ＋Ｘｅ＋Ｎｅ）が注入される。
【０００８】
以上で説明した放電セルはマトリックス形態で配置される。多数のスキャン電極（Ｙ１〜Ｙｍ）と、多数のサスティン電極（Ｚ１〜Ｚｍ）とが平行するように配置され、また、その平行した２つの電極（Ｙ１〜Ｙｍ、Ｚ１〜Ｚｍ）とアドレス電極（Ｘ１〜Ｘｎ）との交差部に放電セルが配置される。
スキャン電極（Ｙ１〜Ｙｍ）を順次に駆動し、サスティン電極（Ｚ１〜Ｚｍ）は共通に駆動する。アドレス電極（Ｘ１〜Ｘｎ）は奇数番目のラインと偶数番目のラインとに分割され駆動する。
【０００９】
かかる３電極交流面放電型ＰＤＰで一つのフレームに対して特定の階調を表現するための駆動時間は多数のサブフィールドに分離される。そして、各サブフィールド期間にはビデオデータの加重値に比例させた回数の発光を行わせることで階調の表示が行われる。
【００１０】
図１は従来のＰＤＰ駆動によるフレーム構成の一例を示す図面である。
図１を参照すると、３電極交流面放電型ＰＤＰの駆動による一つのフレームは時間的に多数のサブフィールドに分割される。より詳細には、一つのフレームは発光の回数の互いに異なる多数のサブフィールドに分けられて駆動される。
【００１１】
各サブフィールド（ＳＦ）は全体の画面を初期化させる初期化期間と、スキャン電極ラインを走査し、スキャン電極ラインの走査とアドレス電極へのデータとで発光させる放電セルを選択するアドレス期間と、アドレス放電により選択された放電セルに対して放電の回数に従って階調を表示するサスティン期間とに分けられる。
【００１２】
例えば、図１に例示したように、８ビットのビデオデータを用いて２５６階調で画像を表示する場合であれば、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）は８つのサブフィールド（ＳＦ１〜ＳＦ８）に分割される。８つの各サブフィールドは、上述したように、初期化期間と、アドレス期間と、サスティン期間とに分けて駆動される。ここで、各サブフィールドにおいて初期化期間とアドレス期間は各サブフィールドごとに同一の比率に設定されている。
【００１３】
これに対して、各サブフィールドのサスティン期間は、各サブフィールドで２Ｎ（ここで、Ｎ＝０，１，２，３，４，５，６，７）の比率で時間加重値を異にしている。即ち、第１サブフィールド（ＳＦ１）から第８サブフィールド（ＳＦ８）まで１：２：４：８：１６：３２：６４：１２８）の比率で各サスティン期間が増加する。
【００１４】
図２は図１のフレームでＰＤＰ駆動による駆動波形の一例を示す波形図である。図２でＹはスキャン電極を示し、Ｚはサスティン電極を示す。そして、Ｘはアドレス電極を示す。
図２を参照すると、従来のＰＤＰの各サブフィールドは全体の画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサスティン期間とに分けて駆動される。
【００１５】
リセット期間はセットアップ期間とセットダウン期間とに区分される。セットアップ期間にはスキャン電極にランプアップ波形のリセットパルスが同時に供給され、セットダウン期間にはランプダウン波形のリセットパルスが供給される。
リセット期間にはセットアップ期間（ＳＵ）にランプアップ波形のリセットパルス（ＲＰ）がスキャン電極（Ｙ）に供給される。ランプアップ波形のリセットパルス（ＲＰ）によって全体の画面の放電セル内でセットアップ放電が起こる。そして、そのセットアップ放電によってアドレス電極（Ｘ）とサスティン電極（Ｚ）上には正極性（＋）の壁電荷が蓄積され、スキャン電極（Ｙ）上には負極性（−）の壁電荷が蓄積される。
【００１６】
次いで、セットダウン期間（ＳＤ）にはランプダウン波形のリセットパルス（−ＲＰ）がそのスキャン電極（Ｙ）に供給される。そのランプダウン波形のリセットパルス（−ＲＰ）は、ランプアップ波形のリセットパルス（ＲＰ）が供給された後にそのランプアップ波形のリセットパルス（ＲＰ）のピーク電圧より低い正極性の電圧から下降する波形を有する。
【００１７】
ランプダウン波形のリセットパルス（−ＲＰ）は放電セル内に微弱な消去放電（＝セットダウン放電）を起こさせることによって各電極（Ｘ，Ｙ，Ｚ）で過度に形成された壁電荷の一部を消去させ、空間電荷中の不必要な電荷を消去させる。これにより、そのセットダウン放電によってアドレス放電を安定して起こさせる程度の壁電荷が放電セル内に均一に残留する。
【００１８】
スキャン電極（Ｙ）にランプダウン波形のリセットパルス（−ＲＰ）が供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧（ＤＣＳＣ）が供給される。即ち、そのランプダウン波形のリセットパルス（−ＲＰ）が供給される時点で正極性（＋）の直流電圧（ＤＣＳＣ）がサスティン電極（Ｚ）に供給され始める。そして、その直流電圧（ＤＣＳＣ）はそのランプダウン波形のリセットパルス（−ＲＰ）が負極性（−）のリセットダウン電圧（Ｖｒｄ）に至るまで維持され、次のアドレス期間にもその直流電圧（ＤＣＳＣ）は続けて供給される。
【００１９】
アドレス期間の間、サスティン電極（Ｚ）に直流電圧（ＤＣＳＣ）が供給されている間に、負極性（−）のスキャンパルス（ＳＰ）がスキャン電極（Ｙ）に順次供給され、その負極性（−）のスキャンパルス（ＳＰ）と同期される正極性（＋）のデータパルス（ＤＰ）がアドレス電極（Ｘ）に供給される。
【００２０】
上記のスキャンパルス（ＳＰ）とデータパルス（ＤＰ）との電圧差がリセット期間に生成された壁電荷による電圧に加えて、データパルス（ＤＰ）が供給された放電セル内にアドレス放電が起こる。
そのアドレス放電により選択された放電セル内には、後にサスティン電圧が印加される時に放電を起こせる程度の壁電荷が形成される。
【００２１】
アドレス放電により選択された放電セルに対してサスティン放電が起こるように、サスティン期間にはサスティンパルス（ＳＵＳＰｙ，ＳＵＳＰｚ）がスキャン電極（Ｙ）とサスティン電極（Ｚ）とに交互に供給される。
アドレス放電により選択された放電セルは、放電セル内の壁電圧（壁電荷による電圧）にサスティンパルス（ＳＵＳＰｙ，ＳＵＳＰｚ）による電圧が加えられて、毎回サスティンパルス（ＳＵＳＰｙ，ＳＵＳＰｚ）が印加される毎にスキャン電極（Ｙ）とサスティン電極（Ｚ）との間にサスティン放電、つまり、表示放電が起こる。
【００２２】
サスティン放電が完了した後には、パルス幅や電圧レベルの小さいランプ波形（図示せず）の消去パルスがサスティン電極（Ｚ）に供給され、画面全体のセル内に残留する壁電荷を消去させる。
その消去パルスがサスティン電極（Ｚ）に供給されると、サスティン電極（Ｚ）とスキャン電極（Ｙ）間の電位差が次第に大きくなり、サスティン電極（Ｚ）とスキャン電極（Ｙ）との間に弱放電が連続的に起こる。このときに発生する弱放電によってサスティン放電が起こったセル内に存在する壁電荷が消去される。
【００２３】
【発明が解決しようとする課題】
しかしながら、上述した従来技術によるＰＤＰは、初期化期間にスキャン電極（Ｙ）とサスティン電極（Ｚ）上に過剰な壁電荷が形成され、コントラスト特性が低くなるという問題があった。
このような問題に対して図３を参照してより詳細に説明する。図３は図２に示す矩形波形によるセットアップ期間とセットダウン期間の壁電荷の生成形態を示す図面である。
【００２４】
セットアップ期間（ＳＵ）にスキャン電極（Ｙ）に印加されるランプアップ波形のリセットパルス（ＲＰ）が印加されると、全体の画面の放電セル内でセットアップ放電が起こる。これにより、図３Ａに示すように、スキャン電極（Ｙ）には負極性（−）の壁電荷が形成され、サスティン電極（Ｚ）及びアドレス電極（Ｘ）には正極性（＋）の壁電荷が形成される。
【００２５】
その後、セットダウン期間（ＳＤ）にスキャン電極（Ｙ）に印加されるランプダウン波形のリセットパルス（−ＲＰ）と、サスティン電極（Ｚ）に印加される正極性（＋）直流電圧（ＤＣＳＣ）によって各電極に形成された壁電荷の極性が反転し、過度に生成された壁電荷が図３Ｂに示すように一定量に減る。
【００２６】
上記の初期化期間が終わると、スキャン電極（Ｙ）に印加される負極性（−）のスキャンパルス（ＳＰ）と、そのスキャンパルス（ＳＰ）と同期してアドレス電極（Ｘ）に印加される正極性（＋）のデータパルス（ＤＰ）とがセットダウン期間（ＳＤ）に蓄積されていた壁電荷による電圧に加えられて、データパルス（ＤＰ）が供給される放電セル内にアドレス放電が起こる。
スキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電はスキャン電極（Ｙ）とアドレス電極（Ｘ）間の放電より更に低電圧で発生する。スキャン電極（Ｙ）とサスティン電極（Ｚ）との間で発生する放電によって観察者側に進む光の放出量はスキャン電極（Ｙ）とアドレス電極（Ｘ）との間で発生する放電による光の放出量より多い。結局、階調の非表示期間の初期化期間とアドレス期間に光の放出量が増加し、その光放出量が増加しただけコントラストの特性が低下する。
【００２７】
コントラストの特性を低下させないためには、スキャン電極（Ｙ）とアドレス電極（Ｘ）との間で非表示放電のアドレス放電が垂直方向に発生することが望ましい。しかしながら、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が初期化期間に生成された壁電荷による電圧に加えられて、そのスキャン電極（Ｙ）とサスティン電極（Ｚ）の間には面方向に放電が発生する。結局、従来のＰＤＰはスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で面方向に発生する放電による光が殆ど放電セルの全体の領域から発生するため、コントラスト特性の低下を避けられない。
【００２８】
そこで、本発明の目的は、特に、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らして、その電極（Ｙ，Ｚ）の間で発生する放電による光の放出量を減らすことにより、全体的なＰＤＰのコントラストの特性を向上させることができるＰＤＰ駆動方法を提供することである。
【００２９】
【課題を解決するための手段】
上記目的を達成するための本発明は、スキャン電極、サスティン電極、及びアドレス電極を備えるＰＤＰの駆動方法において、セットアップ期間に、前記スキャン電極に所定の壁電荷を生成させるランプアップ波形のリセットパルスを前記スキャン電極に供給する第１の段階と、前記セットアップ期間に、前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスとして、基底電圧からサスティンパルスの電圧レベルまで上昇するランプアップ波形のパルスを前記サスティン電極に供給する第２の段階と、セットダウン期間に、ランプダウン波形のリセットパルスを前記スキャン電極に供給する第３の段階と、前記セットダウン期間とアドレス期間に、所定のレベルの直流電圧を前記サスティン電極に供給する第４の段階とを有し、前記第２の段階において前記サスティン電極に供給されるランプアップ波形のパルスは、前記スキャン電極に供給されるランプアップ波形のリセットパルスの傾きよりも小さい傾きを有すると共に、前記スキャン電極に供給されるランプアップ波形のリセットパルスのピーク電圧レベルよりも小さいピーク電圧レベルを有することを特徴とする。
【００３０】
より望ましくは、第１段階は、セットアップ期間に、ランプアップ波形のリセットパルスが所定の時点（ｔ）まで供給され、次いで、壁電荷の生成を安定化させるためのピーク電圧レベルを維持する直流電圧が残りのセットアップ期間に供給されることを特徴とする。ここで、ピーク電圧レベルを維持する直流電圧が供給されている間に、スキャン電極とサスティン電極間の電圧差を減らすための所定のレベルのパルスがサスティン電極に供給されることを特徴とする。
【００３１】
より望ましくは、第２段階は、リセットパルスが供給された以後の所定の時点に、スキャン電極とサスティン電極間の電圧差を減らすための所定のレベルのパルスがサスティン電極に供給される段階であることを特徴とする。
また、第２段階は、リセットパルスが供給されている間に、基底電圧から上昇するランプアップ波形のパルスがサスティン電極に供給されることを特徴とする。
【００３２】
より望ましくは、セットアップ期間に続くセットダウン期間に、リセットパルスより低いレベルからリセットダウン電圧まで下降するランプダウン波形のリセットパルスがスキャン電極に供給される（Ａ）段階と、ランプダウン波形のリセットパルスが供給されている間に、所定のレベルを維持する第１直流電圧がサスティン電極に供給される（Ｂ）段階と、（Ｂ）段階の以後、所定のレベルを維持する第２直流電圧がサスティン電極に供給される（Ｃ）段階とが更に含まれることを特徴とする。
【００３３】
より望ましくは、（Ｂ）段階は、スキャン電極とサスティン電極間の電圧差を減らすためのパルスのピーク電圧レベルを維持する第１直流電圧がサスティン電極に供給されることを特徴とする。
【００３４】
また、（Ｂ）段階は、スキャン電極とサスティン電極間の電圧差を減らすためのパルスのピーク電圧レベルと異なるレベルの第１直流電圧がサスティン電極に供給されることを特徴とする。
【００３５】
また、（Ｃ）段階は、スキャン電極とサスティン電極間の電圧差を減らすためのパルスのピーク電圧レベルを維持する第２直流電圧がサスティン電極に供給されることを特徴とする。
さらに、（Ｃ）段階は、第１直流電圧のレベルと異なるレベルの第２直流電圧がサスティン電極に供給されることを特徴とする。
【００３６】
より望ましくは、スキャン電極とサスティン電極間の電圧差を減らすためのパルスは、一つのフレームに対するＰＤＰの駆動が多数のサブフィールドに区分される時、最初のサブフィールドを除いた残りのサブフィールドのセットアップ期間に供給されることを特徴とする。ここで、各サブフィールドで電極に残留する壁電荷を消去するための消去パルスがスキャン電極とサスティン電極間の電圧差を減らすためのパルスとして供給されることを特徴とする。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００３８】
以下の図４〜図２０に亘って説明される本発明によるＰＤＰ駆動方法は、一つのフレームを形成する各サブフィールドが全体の画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサスティン期間に分けて駆動される。そして、以下の説明で記述されるスキャン電極（Ｙ）は時にスキャン／サスティン電極としても知られており、また、サスティン電極（Ｚ）は共通サスティン電極として知られている。従って、それらの間の機能の差異は殆どなく、用語記載上の違いがあるだけである。
【００３９】
本発明による以下の実施形態は、セットアップ期間にスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのパルスをサスティン電極（Ｚ）に印加して、コントラスト特性の低下を防止する。
【００４０】
本発明実施形態による各電極に供給されるパルスによる駆動を以下説明する。セットアップ期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇するランプアップ波形のリセットパルスがスキャン電極（Ｙ）に供給される。次いで、セットダウン期間にはランプアップリセットパルスのピーク電圧（Ｖｒ）より低い正極性の電圧レベルから負極性のリセットダウン電圧まで下降するランプダウン波形のリセットパルスがスキャン電極（Ｙ）に供給される。
【００４１】
上記したランプアップリセットパルスが供給されている間に、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間の電圧差を減らすためのパルスがサスティン電極（Ｚ）に供給される。そのパルスはセットアップ期間に他の電極（Ｙ，Ｘ）に供給されるパルスによって、又は、ＰＤＰ特性によって多様な波形で供給され、且つそれらによって多様な時点から供給される。
そして、上記したランプダウンリセットパルスが供給されている間に、正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給される。その直流電圧のレベルはランプダウンリセットパルスがリセットダウン電圧に至るまでに維持される。
【００４２】
続くアドレス期間に、直流電圧がサスティン電極（Ｚ）に供給され、その直流電圧が供給されている間に負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給され、正極性（＋）のデータパルスがその負極性（−）のスキャンパルスと同期されてアドレス電極（Ｘ）に供給される。
【００４３】
最後に、サスティン期間にはサスティンパルス（Ｓｕｓ）がスキャン電極（Ｙ）に供給され、特に、そのスキャン電極（Ｙ）に供給されるサスティンパルス（Ｓｕｓ）と交互に他のサスティンパルス（Ｓｕｓ）がサスティン電極（Ｚ）に供給される。
【００４４】
上記のように各電極に供給されるパルスによる駆動を以下に説明する。
【００４５】
スキャン電極（Ｙ）に供給されるランプアップリセットパルスは画面全体のセル内にセットアップ放電を起こし、そのセットアップ放電によって各電極（Ｘ、Ｙ、Ｚ）に壁電荷が生成される。即ち、そのセットアップ放電によってアドレス電極（Ｘ）とサスティン電極（Ｚ）上には正極性（＋）の壁電荷が蓄積され、スキャン電極（Ｙ）上には負極性（−）の壁電荷が蓄積される。
このとき、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間の電圧差を減らすためのパルスによってスキャン電極（Ｙ）とサスティン電極（Ｚ）間には放電が抑えられる。
【００４６】
また、上記したスキャン電極（Ｙ）に供給されるランプダウンリセットパルスはセル内に微弱な消去放電（＝セットダウン放電）を起こさせ、そのセットダウン放電によって各電極（Ｘ，Ｙ，Ｚ）に過度に形成された壁電荷の一部が消去され、また、空間電荷中で不必要な電荷が消去される。結局、セットダウン期間が終了すると、画面全体のセル内にアドレス放電に必要な壁電荷が均一に残留する。
【００４７】
アドレス期間にスキャン電極（Ｙ）及びアドレス電極（Ｘ）にスキャンパルスとデータパルスとがそれぞれ供給されてアドレス放電が起こる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差が初期化期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。
【００４８】
上記発生したアドレス放電により、選択された放電セル内にその後にサスティンパルス（Ｓｕｓ）が印加される時にサスティン放電を起こさせる程度の壁電荷が形成される。
アドレス放電により選択された放電セルは、放電セル内の壁電圧（壁電荷による電圧）にサスティンパルス（Ｓｕｓ）による電圧（Ｖｓ）が加えられて、サスティンパルス（Ｓｕｓ）が印加される毎にスキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティン放電、つまり、表示放電が起こる。
【００４９】
サスティン放電が完了した後には、パルス幅や電圧レベルの小さいランプ波形の消去パルスがサスティン電極（Ｚ）に供給され、全体画面のセル内に残留する壁電荷を消去させる。
【００５０】
上記のように各電極に供給されるパルスによる駆動は以下で説明する全ての実施形態に適用される。勿論、図５の第２実施形態、図７の第４実施形態、そして、図１０の第６実施形態でのように、壁電荷の生成の安定化のためセットアップ期間の間にランプアップリセットパルスとフラットトップ直流電圧とが順次に供給される場合にはある程度駆動の変形が生じる。
【００５１】
以下では本発明の核心となるスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすための駆動を中心に説明する。
【００５２】
本発明スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が初期化期間に生成された壁電荷による電圧に加えられてそのスキャン電極（Ｙ）とサスティン電極（Ｚ）の間に発生する面方向の放電を防止するためのものである。本実施形態ではスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすための一つのパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。その供給時点は初期化期間のうちセットアップ期間である。
【００５３】
より詳細には、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためにサスティン電極（Ｚ）に供給されるパルス（Ｚｒａｍｐ）の供給時点は、ランプアップリセットパルスが供給されるセットアップ期間の一部の時点から供給される場合（第１〜第６実施形態）と、ランプアップリセットパルスと同期されて供給される場合（第７〜第１５実施形態）とに区分される。
そして、そのパルス（Ｚｒａｍｐ）は基底電圧から特定の電圧レベルまで上昇するランプアップ波形と一定の電圧レベルを維持する直流波形である。
【００５４】
本発明ではセットアップ期間にランプアップリセットパルスと共に供給されるパルス（Ｚｒａｍｐ）により、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が減り、それらの電極（Ｙ，Ｚ）の間で発生する放電が抑えられる。そして、アドレス放電が発生する時、サスティン電極（Ｚ）に残留する壁電荷量が他の電極（Ｙ）に比べて少ないため、アドレス放電により選択されたセル内には放電が起こらないか起こっても微弱である。
【００５５】
まず、ランプアップリセットパルスが供給されるセットアップ期間の一部の時点からスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのサスティン電極にパルス（Ｚｒａｍｐ）が供給される場合（第１〜第６実施形態）の例を以下に説明する。
【００５６】
図４は本発明の第１実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップ波形のパルス（Ｚｒａｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
図４を参照して本発明の第１実施形態をより具体的に説明すると、スキャン電極（Ｙ）にランプアップリセットパルスが供給されている間に、所定の時点（特に、セットアップ期間の後期時点）からランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。そのランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）まで上昇する。そのランプアップパルス（Ｚｒａｍｐ）によってスキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電が抑えられるので、セットアップ放電によってスキャン電極（Ｙ）とサスティン電極（Ｚ）の間に蓄積される壁電荷はスキャン電極（Ｙ）とアドレス電極（Ｘ）の間に蓄積される壁電荷量より少なくなる。
【００５７】
次にセットダウン期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一のレベルの直流電圧がサスティン電極（Ｚ）に供給され、その直流電圧が同一のレベル（Ｖｓ）でアドレス期間まで供給される。
【００５８】
注目すべき点は、上記のようにサスティン電極（Ｚ）にランプアップパルス（Ｚｒａｍｐ）を供給するための別の駆動回路が本発明では不必要なことである。
なぜなら、サスティン放電が完了した後に残留の壁電荷を消去するために供給される消去パルスをセットアップ期間にサスティン電極（Ｚ）に供給すれば良いからである。ただ消去パルスを供給するためのスイッチ素子のみをセットアップ期間にターンオンさせれば良い。
【００５９】
このように以前のサブフィールドの消去パルスを次のサブフィールドのセットアップ期間にサスティン電極（Ｚ）に供給する構造は本発明の全実施形態で適切に使用される。
【００６０】
図５は本発明の第２実施形態によるＰＤＰ駆動方法を示す図である。第１実施形態のように、セットアップ期間の一部の時点でランプアップパルス（Ｚｒａｍｐ）を供給してスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
しかしながら、図５の第２実施形態ではサスティン電極（Ｚ）にランプアップパルスが供給される時点を次のように定める。
【００６１】
本実施形態では各サブフィールドで壁電荷の生成を安定化させるために、セットアップ期間の間にランプアップリセットパルスとフラットトップの直流電圧とが順次に供給される。
セットアップ期間の初期にランプアップリセットパルスはサスティンパルス（Ｓｕｓ）の電圧レベルより高いピーク電圧（Ｖｒ）まで上昇する波形を有する。そして、続くセットアップ期間の後期に同じピーク電圧（Ｖｒ）を維持するフラットトップ直流電圧が供給される。スキャン電極（Ｙ）にフラットトップ直流電圧が供給される以前に、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間と、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間で必要な放電が全て終了する。
【００６２】
各サブフィールドでスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのランプアップ波形のパルス（Ｚｒａｍｐ）は、フラットトップ直流電圧が供給されている間にサスティン電極（Ｚ）へ供給される。即ち、フラットトップ直流電圧が供給されている間に、ランプアップパルス（Ｚｒａｍｐ）が基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）まで上昇する。
【００６３】
上記した図５の第２実施形態のように、ランプアップ波形のパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給されると、フラットトップ直流電圧が供給されている間にスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で発生可能な不必要な放電が抑えられる。
【００６４】
図６は本発明の第３実施形態によるＰＤＰ駆動方法を示す図である。第１実施形態のようにセットアップ期間の一部の時点でランプアップパルス（Ｚｒａｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００６５】
しかしながら、図６の第３実施形態ではサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまで上昇する波形を有する。そして、セットダウン期間に供給される直流電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いそのレベルを維持する。これはより安定したアドレス放電のためのものである。
【００６６】
図６の第３実施形態をより詳細に説明すると、スキャン電極（Ｙ）にランプアップリセットパルスが供給されることにより、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間と、スキャン電極（Ｙ）とサスティン電極（Ｚ）との間でそれぞれ放電が起こる。これにより、アドレス電極（Ｘ）とサスティン電極（Ｚ）には正極性（＋）の壁電荷が各々蓄積され、スキャン電極（Ｙ）には負極性（−）の壁電荷が蓄積される。このとき、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に発生する放電は他の放電に影響を与え、コントラストの特性を低下させるので、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電は微弱で短く起こるべきである。
【００６７】
このために、各サブフィールドでスキャン電極（Ｙ）にランプアップリセットパルスが供給されている間に、所定の時点（ｔ１）からランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。
そのランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまで上昇する。そのランプアップパルス（Ｚｒａｍｐ）によってスキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電が抑えられるので、セットアップ放電によってスキャン電極（Ｙ）とサスティン電極（Ｚ）の間に蓄積される壁電荷は、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間に蓄積される壁電荷量より少ない。
【００６８】
次に、各サブフィールドのセットダウン期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧がサスティン電極（Ｚ）に供給され続ける。これは、セットダウン期間にスキャン電極（Ｙ）へ供給されるランプダウンリセットパルスにより減少する壁電荷量はサスティン電極（Ｚ）に供給される直流電圧により左右されるため、そのランプダウンリセットパルスにより減少する壁電荷の量を減らすために、サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧をサスティン電極（Ｚ）に供給する。このように、ランプダウンリセットパルスによる壁電荷の減少量を減らすことで、アドレス期間のアドレス放電がより安定する。
【００６９】
しかしながら、以後のアドレス期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベル（Ｖｚ３＝Ｖｓ）の直流電圧がサスティン電極（Ｚ）に供給される。このように、アドレス期間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）に上昇した直流電圧をサスティン電極（Ｚ）に供給する理由は、スキャン電極（Ｙ）に供給されるスキャンパルスの低電圧との電圧差をより大きくして、スキャン電極（Ｙ）とアドレス電極（Ｘ）間に発生するアドレス放電がスキャン電極（Ｙ）とサスティン電極（Ｚ）間の面方向の放電に繋がる可能性を防止するためである。
【００７０】
図７は本発明の第４実施形態によるＰＤＰ駆動方法を示す図であって、第１実施形態でのように、セットアップ期間の一部の時点でランプアップパルス（Ｚｒｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００７１】
図７の第４実施形態ではサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）までだけ上昇する波形を有する。そして、より安定したアドレス放電のために、セットダウン期間に供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）を維持する。
これは上述した第３実施形態と同様である。
【００７２】
しかしながら、図７の図４実施形態ではサスティン電極（Ｚ）にランプアップパルス（Ｚｒａｍｐ）が供給される時点を次のように定める。
本実施形態では各サブフィールドで壁電荷の生成を安定化させるために、セットアップ期間の間にランプアップリセットパルスとフラットトップ直流電圧とが順次に供給される。
セットアップ期間の初期にランプアップリセットパルスはサスティンパルス（Ｓｕｓ）の電圧レベルより高いピーク電圧（Ｖｒ）まで上昇する波形を有する。そして、続くセットアップ期間の後期にそのピーク電圧（Ｖｒ）を維持するフラットトップ直流電圧が供給される。
【００７３】
各サブフィールドでスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのランプアップ波形のパルス（Ｚｒａｍｐ）はフラットトップ直流電圧が供給される時点（ｔ１）からサスティン電極（Ｚ）に供給される。
即ち、フラットトップ直流電圧が供給されている間に、ランプアップパネルパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）まで上昇する。そのランプアップパルス（Ｚｒａｍｐ）によってラットトップ直流電圧が供給されている間に発生するであろうスキャン電極（Ｙ）とサスティン電極（Ｚ）間の不必要な放電が抑えられる。
【００７４】
図７の第４実施形態ではまたサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ２）を維持する直流電圧がセットダウン期間にサスティン電極（Ｚ）に供給される。そのセットダウン期間にサスティン電極（Ｚ）に供給される直流電圧はランプダウンリセットパルスにより減少する壁電荷の量を減らす。このようにランプダウンリセットパルスによる壁電荷の減少量を減らすことで、アドレス期間のアドレス放電がより安定して発生する。
しかしながら、以後のアドレス期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベル（Ｖｚ３＝Ｖｓ）の直流電圧がサスティン電極（Ｚ）に供給される。
【００７５】
図８は本発明の第５実施形態によるＰＤＰ駆動方法を示す図であって、第１実施形態のように、セットアップ期間の一部の時点でランプアップパルス（Ｚｒａｍｐ）を供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
しかしながら、図８の第５実施形態ではサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は、サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまでだけ上昇する波形を有する。そして、セットダウン期間に供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）を維持する。
【００７６】
図８の第５実施形態をより詳細に説明すると、スキャン電極（Ｙ）にランプアップリセットパルスが供給されることにより、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間と、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間でそれぞれ放電が起こる。このとき、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に放電する放電が微弱で短く起こるように、各サブフィールドからスキャン電極（Ｙ）にランプアップリセットパルスが供給されている間に、所定の時点（ｔ１）からランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。
そのランプアップパルス（Ｚｒａｍｐ）はセットアップ期間の初期に基底電圧レベルを維持してから、所定の時点（ｔ１）からはサスティンパネル（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまで上昇する波形を有する。
【００７７】
従って、セットアップ期間のランプアップパルス（Ｚｒａｍｐ）が供給される時点の以前には、スキャン電極（Ｙ）に供給されるランプアップリセットパルスによって画面全体のセル内でセットアップ放電が起こる。そして、ランプアップパルス（Ｚｒａｍｐ）が供給される時点（ｔ１）からはスキャン電極（Ｙ）とサスティン電極（Ｚ）間の放電が抑えられる。
【００７８】
ランプアップパルス（Ｚｒａｍｐ）を供給するため、サスティン電極（Ｚ）はセットアップ期間の所定の時点（ｔ１）からランプアップリセットパルスがピーク電圧（Ｖｒ）に至るまでフローティング状態を維持する。サスティン電極（Ｚ）がフローティング状態を維持することで、サスティン電極（Ｚ）にランプアップパルス（Ｚｒａｍｐ）が誘導される。このとき、サスティン電極（Ｚ）は図９に示すエネルギー回収回路によりフローティングされる。
【００７９】
図９は本発明のＰＤＰ駆動でフローティングのためのエネルギー回収回路を示す回路図である。
図９を参照すると、サスティン電極（Ｚ）に設けられるエネルギー回収回路はソースキャパシタ（Ｃｓ）と、第１〜第４スイッチ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）と、第１及び第２ダイオード（Ｄ１，Ｄ２）と、インダクター（Ｌ）及びパネルキャパシタ（Ｃｐ）から構成される。
ソースキャパシタ（Ｃｓ）はパネルキャパシタ（Ｃｐ）に充電された電圧により充電されると共に、自分に充電された電圧をパネルキャパシタ（Ｃｐ）へ供給する。
【００８０】
第１及び第２ダイオード（Ｄ１，Ｓ２）は電流の流れを制御する。
第１〜第４スイッチ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）はコントローラ（図示せず）の制御信号によってターンオン／ターンオフされる。
ランプアップリセットパルスのみ供給されるセットアップ期間の所定の時点（ｔ１）までは第４スイッチ（Ｓ４）がターンオンされ、サスティン電極（Ｚ）に基底電位（ＧＮＤ）が供給される。
ランプアップパルス（Ｚｒａｍｐ）が供給される上記した所定の時点（ｔ１）からは第４スイッチ（Ｓ４）がターンオフされ、第１〜第３スイッチ（Ｓ１，Ｓ２，Ｓ３）もターンオフ状態をそのまま維持する。それにより、サスティン電極（Ｚ）はフローティング状態を維持する。
【００８１】
セットダウン期間には第３スイッチ（Ｓ３）がターンオンされ、サスティンパルス（Ｓｕｓ）電圧レベル（Ｖｓ）の直流電圧がサスティン電極（Ｚ）に供給される。
そして、第３スイッチ（Ｓ３）はアドレス期間までターンオンされ続け、サスティン電極（Ｚ）にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の直流電圧が維持されるようにする。従って、各サブフィールドのセットダウン期間にはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベルの直流電圧がサスティン電極（Ｚ）に供給される。
【００８２】
図１０は本発明の第６実施形態によるＰＤＰ駆動方法を示す図であって、第１実施形態のように、セットアップ期間の一部の時点で（注意：以前の実施形態と異なって「ランプアップ」という用語がない）パルス（Ｚｒａｍｐ）を供給してスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００８３】
図１０の第６実施形態ではサスティン電極（Ｚ）に供給されるパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルまでだけ上昇した後、所定の時間の間そのピーク電圧を維持する波形を有する。
そして、セットダウン期間には供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一のレベルを維持する。
【００８４】
図１０の第６実施形態ではサスティン電極（Ｚ）にパルス（Ｚｒａｍｐ）が供給される時点を次のように定める。
本実施形態では、各サブフィールドで壁電荷の生成を安定化させるために、セットアップ期間の間にランプアップリセットパルスとフラットトップ直流電圧とが順次に供給される。
セットアップ期間の初期にランプアップリセットパルスはサスティンパルス（Ｓｕｓ）の電圧レベルより高いピーク電圧（Ｖｒ）まで上昇する波形を有する。そして、続くセットアップ期間の後期にそのピーク電圧（Ｖｒ）を維持するフラットトップ直流電圧がスキャン電極（Ｙ）に供給される。
【００８５】
各サブフィールドでスキャン電極（Ｙ）とサスティン電極（Ｚ）との間の電圧差を減らすためのパルス（Ｚｒａｍｐ）はランプアップリセットパルスが供給されている間の所定の時点（ｔ２）から供給される。特に、電圧差を減らすためのパルス（Ｚｒａｍｐ）が供給されるように、サスティン電極（Ｚ）はセットアップ期間の所定の時点（ｔ２）からセットアップ期間の終了時点までフローティング状態を維持する。
【００８６】
図１０の第６実施形態で、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのパルス（Ｚｒａｍｐ）は、上述したように、ランプアップ波形と直流波形を有する。即ち、ランプアップリセットパルスが供給されている間の所定の時点（ｔ２）からフラットトップ直流電圧が供給され始める時点までは、基底電位からピーク電圧まで上昇するランプアップ波形のパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給され、フラットトップ直流電圧が供給される時点からセットアップ期間が終了するまでそのピーク電圧が維持される。
【００８７】
言い換えると、サスティン電極（Ｚ）はランプアップリセットパルスが供給され始める時点から一定の時間の間基底電圧を維持する。以後、そのランプアップリセットパルスが供給される所定の時点（ｔ２）からランプアップ波形のパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給され、次いで、スキャン電極（Ｙ）にフラットトップ直流電圧が供給され始めると、サスティン電極（Ｚ）にはパルス（Ｚｒａｍｐ）のピーク電圧が続けて維持される。
このように、セットアップ期間にサスティン電極（Ｚ）に供給されるパルス（Ｚｒａｍｐ）はフラットトップ直流電圧がスキャン電極（Ｙ）に供給されている間に発生し得るスキャン電極（Ｙ）とサスティン電極（Ｚ）間の不必要な放電を抑える。
【００８８】
セットダウン期間及びそれ以後の駆動は図８の第５実施形態と同様であるのでその説明は省略する。
【００８９】
次は、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすためのパルス（Ｚｒａｍｐ）がセットアップ期間にスキャン電極（Ｙ）へ供給されるランプアップリセットパルスと同期されて供給される場合（第７〜第１５実施形態）の例を以下に説明する。
【００９０】
図１１は本発明の第７実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【００９１】
図１１を参照して本発明の第７実施形態をより具体的に説明すると、セットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスと同期するランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧（Ｖｓ）が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始めて、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまでその電圧レベル（Ｖｓ）を維持する。サスティン電極（Ｚ）に供給される正極性（＋）の直流電圧のレベルはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一である。
【００９２】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、そのセットアップ期間にサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。上記したランプアップリセットパルスと比較して、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて小さい傾きを有し、ピーク電圧レベル（Ｖｒ＞Ｖｓ）がより低い。
【００９３】
上記のようにスキャン電極（Ｙ）に供給されるランプアップリセットパルスによって全体の画面の放電セル内でセットアップ放電が起こる。このとき、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を低くする。
結局、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
続く次のサブフィールドでも上述したものと同様に駆動する。
【００９４】
図１２は本発明の第８実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。これは、その電圧差を減らすためのランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｚ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より小さいという点が上述した第７実施形態と異なる。
【００９５】
図１２を参照して説明すると、セットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスに同期するランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低いピーク電圧（Ｖｚ）まで上昇する波形である。
【００９６】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。
即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。正極性（＋）の直流電圧はサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベル（Ｖｚ）である。
【００９７】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、そのセットアップ期間にサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の電圧レベル（Ｖｚ）は勿論、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。上記したランプアップリセットパルスと比較して、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて小さい傾きを有し、且つピーク電圧レベル（Ｖｒ＞Ｖｓ＞Ｖｚ）がより低い。
【００９８】
上記のようにスキャン電極（Ｙ）に供給されるランプアップリセットパルスによって画面全体の放電セル内でセットアップ放電が起こる。このとき、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を低くする。
結局、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｚ）を続けて維持する。
【００９９】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖｚ）がサスティン電極（Ｚ）に続けて供給され、サスティン電極（Ｚ）にその直流電圧（Ｖｚ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期する正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、アドレス放電を起こさせる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。
【０１００】
図１３は本発明の第９実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
これは、その電圧差を減らすためのランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｄ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より大きいという点と、そのランプアップパルス（Ｚｒａｍｐ）が最初のサブフィールド（ＳＦ１）には供給されないという点と、画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されないという点とが上述した第７及び第８実施形態と異なる。
【０１０１】
図１３を参照して説明すると、第１サブフィールド（ＳＦ１）がサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に繋がる。
【０１０２】
次は第９実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１０３】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスに同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より高いピーク電圧（Ｖｄ）まで上昇する波形である。
【０１０４】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。正極性（＋）の直流電圧はサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より高い電圧レベル（Ｖｄ）である。
【０１０５】
セットアップ期間に全てのスキャン電極（Ｙ）へ供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて大きい傾きを有し、且つサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）よりそのピーク電圧（Ｖｄ）が高い。
【０１０６】
上記したように、本発明では消去パルスが以前のサブフィールドで供給されないため、セットアップ期間でスキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）だけ電圧差が発生すると、そのセットアップ期間でスキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティン放電が発生する。
このとき、セットアップ期間に発生し得るサスティン放電を防止するために、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の傾きをランプアップリセットパルスのそれより大きくする。すると、ランプアップリセットパルスのピーク電圧（Ｖｒ）からサスティン電極（Ｚ）に供給されるランプアップリセットパルス（Ｚｒａｍｐ）のピーク電圧（Ｖｄ）を減じた値はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い。結局、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）だけ電圧差が発生することがない。
【０１０７】
このようにサスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｄ）を続けて維持する。
【０１０８】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖｄ）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｖｄ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。スキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１０９】
図１４は本発明の第１０実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【０１１０】
これは、その電圧差を減らすためのランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｄ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より大きいという点と、そのランプアップパルス（Ｚｒａｍｐ）が最初のサブフィールド（ＳＦ１）には供給されないという点と、画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されないという点とが上述した第７及び第８実施形態と異なる。
【０１１１】
また、第１０実施形態を上述した第９実施形態と比較すると、第２サブフィールド（ＳＦ２）のセットダウン期間とアドレス期間の間に供給される直流電圧のレベルがサスティンパルスの電圧レベル（Ｖｓ）に下がって維持されるという点が第９実施形態と異なる。
【０１１２】
図１４を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
上述した第９実施形態と同様に、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１１３】
次は、第１０実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１１４】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスに同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より高いピーク電圧（Ｖｄ）まで上昇する波形である。
【０１１５】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。
即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。その正極性（＋）の直流電圧は、第９実施形態と異なって、サスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）と同一の電圧レベル（Ｖｓ）である。
【０１１６】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスに比べて傾斜が大きく、且つそのランプアップパルス（Ｚｒａｍｐ）のピーク電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高い。
【０１１７】
上記のように本実施形態では、セットアップ期間に発生し得るサスティン放電を防止するために、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）の傾きをランプアップリセットパルスの傾きより大きくする。すると、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）だけ電圧差が発生しないため、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１１８】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖｓ）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｖｓ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述の駆動と同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１１９】
図１５は本発明の第１１実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
【０１２０】
これは、ランプアップリセットパルスと同期するランプアップパルス（Ｚｒａｍｐ）がサスティンパルスの電圧レベル（Ｖｓ）より低いピーク電圧（Ｖ０）までしか上昇しない波形であるという点と、そのピーク電圧（Ｖ０）がセットダウン期間とアドレス期間の間に維持されるという点が第９実施形態と異なる。
【０１２１】
図１５を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動するので、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
上述した第９実施形態と同様に、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１２２】
特に、第１１実施形態では第１サブフィールド（ＳＦ１）のサスティン期間のうち消去パルスが供給される期間が遅延され、第２サブフィールドのセットアップ期間として用いられる。これに対しては以下でより詳細に説明する。
【０１２３】
第１１実施形態による第２サブフィールド（ＳＦ２）の駆動について説明すると、第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給される。そして、そのランプアップリセットパルスに同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。これらの２つのパルスは第１サブフィールド（ＳＦ１）のサスティン期間で消去パルスとして供給される最後のサスティンパルスとして供給されたものである。言い換えると、第１サブフィールド（ＳＦ１）のサスティン放電が起こった後に供給されるランプアップ波形の最後のサスティンパルスがスキャン電極（Ｙ）及びサスティン電極（Ｚ）にそれぞれ供給される。
従って、スキャン電極（Ｙ）に供給されるランプアップリセットパルスと、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）とは互いに同期して供給され、同一の傾きで上昇する波形である。
【０１２４】
スキャン電極（Ｙ）に供給されるランプアップリセットパルスはサスティンパルスの電圧レベル（Ｖｓ）から上昇して、サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する波形である。また、サスティン電極（Ｚ）に供給されるランプアップパルスは基底電圧からサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖ０）まで上昇する波形である。
【０１２５】
このようにスキャン電極（Ｙ）にランプアップリセットパルスが供給されると、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に放電が発生することがあるが、スキャン電極（Ｙ）に供給されるランプアップリセットパルスと同一の傾きを有するランプアップパルス（Ｚｒａｍｐ）がサスティン電極に供給されるため、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間にサスティン放電が発生しない。
【０１２６】
第２サブフィールド（ＳＦ２）のセットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまで続けて供給される。正極性（＋）の直流電圧は第９実施形態と異なって、サスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベル（Ｖ０）であり、その電圧レベル（Ｖ０）はランプダウンリセットパルスのピーク電圧（Ｖｒ）からサスティンパルスの電圧（Ｖｓ）を引いた値である。
そして、そのセットダウン期間に全てのスキャン電極（Ｙ）に供給されるランプダウンリセットパルスは、ランプアップリセットパルスのピーク電圧（Ｖｒ）より低い正極性の電圧レベルから負極性のリセットダウン電圧まで下降する波形である。
【０１２７】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｖ０）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｖ０）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１２８】
図１６は本発明の第１２実施形態によるＰＤＰ駆動方法を示す図であって、各サブフィールドのセットアップ期間にランプアップリセットパルスと同期するランプアップ波形のパルス（Ｚｒａｍｐ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
これは、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルのピーク電圧（Ｖｚ２）まで上昇する波形であるという点と、セットダウン期間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いランプアップパルス（Ｚｒａｍｐ）のピーク電圧レベル（Ｖｚ２）を維持するという点と、アドレス期間にはセットダウン期間に供給される電圧レベルと異なるレベルの電圧が供給されるという点が上述した図１１の第７実施形態と異なる。
【０１２９】
図１６を参照して本発明の第１２実施形態をより具体的に説明すると、各サブフィールドのセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給され、そのランプアップリセットパルスと同期されるランプアップパルス（Ｚｒａｍｐ）がサスティン電極（Ｚ）に供給される。
【０１３０】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、サスティン期間にサスティン電極（Ｚ）に供給されるサスティンパルスの電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する波形である。また、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）は基底電圧からサスティンパルスの電圧レベル（Ｖｓ）より低いピーク電圧レベル（Ｖｚ２）まで上昇する波形である。そのランプアップパルス（Ｚｒａｍｐ）はランプアップリセットパルスのランプの傾きを更に小さくさせるため、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間に放電を減らす。そして、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）によってスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差が低くなり、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成される。
【０１３１】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）には正極性（＋）の直流電圧（Ｖｚ２）が供給される。即ち、そのランプダウンリセットパルスがスキャン電極（Ｙ）に供給される時点で正極性（＋）の直流電圧がサスティン電極（Ｚ）に供給され始め、そのランプダウンリセットパルスが負極性（−）のリセットダウン電圧に至るまでにその電圧レベル（Ｖｚ２）を維持する。サスティン電極（Ｚ）に供給される正極性（＋）の直流電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｓ＞Ｖｚ２）が維持される波形である。
【０１３２】
このように、セットダウン期間にサスティン電極（Ｚ）に供給される直流電圧がサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベルを維持することで、アドレス放電がより安定して発生する。より詳細に説明すると、セットダウン期間にスキャン電極（Ｙ）に供給されるランプダウンリセットパルスにより減少する壁電荷量はサスティン電極（Ｚ）に供給される直流電圧により左右されるため、そのランプダウンリセットパルスにより減少する壁電荷の量を減らすためにサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧がサスティン電極（Ｚ）に供給される。サスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い電圧レベル（Ｖｚ２）の直流電圧がサスティン電極（Ｚ）に供給されることにより、ランプダウンリセットパルスによる壁電荷の減少量が減ってアドレス放電がより安定して発生する。
【０１３３】
上記のようにスキャン電極（Ｙ）に供給されるランプアップリセットパルスによって全体の画面の放電セル内でセットアップ放電が起こる。このとき、サスティン電極（Ｚ）に供給されるランプアップパルス（Ｚｒａｍｐ）はスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を低くする。
結局、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１３４】
そして、アドレス期間にはセットダウン期間にサスティン電極（Ｚ）へ供給されていた直流電圧のレベル（Ｖｚ２）より高い電圧レベル（Ｖｚ３）を維持する。そのアドレス期間に供給される直流電圧はサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一の電圧レベル（Ｖｚ３＝Ｖｓ）である。
このように、アドレス期間にサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）に上昇した直流電圧をサスティン電極（Ｚ）に供給する理由に対しては図６の第３実施形態で説明されている。
【０１３５】
アドレス期間からサスティン電極（Ｚ）に直流電圧（Ｖｚ３）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、負極性（−）のスキャンと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。スキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。
特に、スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。
【０１３６】
図１７は本発明の第１３実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間に直流電圧（Ｚｄｃ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。
その電圧差を減らすための直流電圧（Ｚｄｃ）のレベルはサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）と同一である。
そして、図１７の第１３実施形態では各サブフィールドから画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されない。
【０１３７】
図１７を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明されたものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１３８】
次は、第９実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１３９】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給されることは勿論、サスティン電極（Ｚ）に直流電圧（Ｚｄｃ）が供給される。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）と同一の電圧レベルの直流波形である。
【０１４０】
セットアップ期間に全てのスキャン電極（Ｙ）に供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はランプアップリセットパルスより低いサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）である。
このようにサスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１４１】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、そのスキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）にはセットアップ期間に供給されていた正極性（＋）の直流電圧（Ｚｄｃ）が同一の電圧レベル（Ｖｓ）で続けて供給される。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧（Ｚｄｃ）はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１４２】
アドレス期間にはセットダウン期間から供給されていた直流電圧（Ｚｄｃ）が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧（Ｚｄｃ）が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期される正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。
スキャンパルスとデータパルスが供給されると、アドレス放電を起こすことができる程度の壁電荷が蓄積される。スキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１４３】
図１８は本発明の第１４実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間に直流電圧（Ｚｄｃ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。特に、その電圧差を減らすための直流電圧（Ｚｄｃ）のレベルがサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低い（Ｖｚ）という点が上述した図１７の第１３実施形態と異なる。
そして、図１８の第１４実施形態でも各サブフィールドから画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されない。
【０１４４】
図１８を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないということを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１４５】
次は、第１４実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給されることは勿論、サスティン電極（Ｚ）に直流電圧（Ｚｄｃ）が供給される。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベルの直流波形である。
【０１４６】
セットアップ期間に全てのスキャン電極（Ｙ）へ供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。従って、サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はランプアップリセットパルスより低い電圧レベル（Ｖｓ）である。
このようにサスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１４７】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、スキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）にはセットアップ期間に供給されていた正極性（＋）の直流電圧（Ｚｄｃ）より高いレベル（Ｖｓ）の直流電圧が供給される。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１４８】
アドレス期間にはセットダウン期間から供給されていた直流電圧が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期する正極性（＋）のデータパルスがアドレス電極（Ｘ）に供給される。そのスキャンパルスとデータパルスが供給されると、そのスキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１４９】
図１９は本発明の第１５実施形態によるＰＤＰ駆動方法を示す図であって、最初のサブフィールド（ＳＦ１）を除いた残りのサブフィールド（ＳＦ２〜）のセットアップ期間に直流電圧（Ｚｄｃ）をサスティン電極（Ｚ）に供給して、スキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らす例を説明するためのものである。その電圧差を減らすための直流電圧（Ｚｄｃ）のレベルがサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ）という点は上述した図１８の第１４実施形態と同様である。
しかしながら、セットダウン期間及びアドレス期間にもサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より低いレベル（Ｖｚ）の直流電圧が続けて維持されるという点が図１８の第１４実施形態と異なる。
そして、図１９の第１５実施形態でも各サブフィールドから画面全体のセル内に残留する壁電荷を消去するための消去パルスが供給されない。
【０１５０】
図１９を参照して説明すると、第１サブフィールド（ＳＦ１）はサスティン電極（Ｙ）に消去パルスが供給されないことを除いては、図２を通じて説明したものと同様に駆動する。従って、第１サブフィールド（ＳＦ１）の駆動は説明を省略する。
但し、第１サブフィールド（ＳＦ１）が終了する時、放電セルに形成された壁電荷が除去されない状態が第２サブフィールド（ＳＦ２）に続く。
【０１５１】
次は、第１５実施形態による第２サブフィールド（ＳＦ２）の駆動について説明する。
【０１５２】
第２サブフィールド（ＳＦ２）のセットアップ期間にはスキャン電極（Ｙ）にランプアップリセットパルスが供給されることは勿論、サスティン電極（Ｚ）に直流電圧（Ｚｄｃ）が供給される。サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はサスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧（Ｖｓ）より低い電圧レベルの直流波形である。
【０１５３】
セットアップ期間に全てのスキャン電極（Ｙ）へ供給されるランプアップリセットパルスは、サスティン期間に供給されるサスティンパルス（Ｓｕｓ）の電圧レベル（Ｖｓ）より高いピーク電圧（Ｖｒ）まで上昇する。従って、サスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）はランプアップリセットパルスより低い電圧レベルである。
このようにサスティン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）によってサスティン電極（Ｚ）とスキャン電極（Ｙ）の間に形成される壁電荷の蓄積量がスキャン電極（Ｙ）とアドレス電極（Ｘ）に比べて相対的に小さく形成され、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間で発生し得る面放電が抑えられる。
【０１５４】
セットダウン期間にはスキャン電極（Ｙ）にランプダウンリセットパルスが供給され、そのスキャン電極（Ｙ）にランプダウンリセットパルスが供給されている間に、サスティン電極（Ｚ）にはセットアップ期間に供給されていた正極性（＋）の直流電圧（Ｚｄｃ）と同一のレベル（Ｖｚ）の直流電圧が供給される。
そして、セットダウン期間からサスティン電極（Ｚ）に供給されていた直流電圧はアドレス期間にもその電圧レベル（Ｖｓ）を続けて維持する。
【０１５５】
アドレス期間にはセットダウン期間から供給されていた直流電圧が続けてサスティン電極（Ｚ）に供給され、サスティン電極（Ｚ）にその直流電圧が供給されている間に、負極性（−）のスキャンパルスがスキャン電極（Ｙ）に順次に供給される。また、その負極性（−）のスキャンパルスと同期される正極性（＋）のデータパルス（Ｄａｔａ）がアドレス電極（Ｘ）に供給される。
スキャンパルスとデータパルスが供給されると、そのスキャンパルスとデータパルスとの電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルスが供給される放電セル内にアドレス放電が起こる。
このとき、サスティン電極（Ｚ）とスキャン電極（Ｙ）の間には、上述したように、蓄積する壁電荷の残留量が少ないため、放電が起こらないか起こっても微弱である。
続く次のサブフィールドでも上述したものと同様に駆動する。特に、第２サブフィールド（ＳＦ２）のサスティン放電が完了した後にも消去パルスは供給されない。
【０１５６】
【発明の効果】
以上で説明したように、本発明によるＰＤＰ駆動方法は次のような効果が得られる。
【０１５７】
本発明ではスキャン電極（Ｙ）とサスティン電極（Ｚ）間の電圧差を減らすパルスをセットアップ期間にサスティン電極（Ｚ）に供給して、初期化期間にスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で発生し得る放電を抑える。
従って、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間で発生する放電による光の量が最小化され、全体的なＰＤＰのコントラスト特性が向上する。
【図面の簡単な説明】
【図１】従来のＰＤＰ駆動によるフレーム構成の一例を示す図面。
【図２】図１のフレームでＰＤＰ駆動による駆動波形の一例を示す波形図。
【図３】図２に示す矩形波形によるセットアップ期間とセットダウン期間の壁電荷の生成形態を示す図面。
【図４】本発明の第１実施形態によるＰＤＰ駆動方法を示す図面。
【図５】本発明の第２実施形態によるＰＤＰ駆動方法を示す図面。
【図６】本発明の第３実施形態によるＰＤＰ駆動方法を示す図面。
【図７】本発明の第４実施形態によるＰＤＰ駆動方法を示す図面。
【図８】本発明の第５実施形態によるＰＤＰ駆動方法を示す図面。
【図９】本発明のＰＤＰ駆動でフローティングのためのエネルギー回収回路を示す回路図。
【図１０】本発明の第６実施形態によるＰＤＰ駆動方法を示す図面。
【図１１】本発明の第７実施形態によるＰＤＰ駆動方法を示す図面。
【図１２】本発明の第８実施形態によるＰＤＰ駆動方法を示す図面。
【図１３】本発明の第９実施形態によるＰＤＰ駆動方法を示す図面。
【図１４】本発明の第１０実施形態によるＰＤＰ駆動方法を示す図面。
【図１５】本発明の第１１実施形態によるＰＤＰ駆動方法を示す図面。
【図１６】本発明の第１２実施形態によるＰＤＰ駆動方法を示す図面。
【図１７】本発明の第１３実施形態によるＰＤＰ駆動方法を示す図面。
【図１８】本発明の第１４実施形態によるＰＤＰ駆動方法を示す図面。
【図１９】本発明の第１５実施形態によるＰＤＰ駆動方法を示す図面。
Claims (34)
- スキャン電極、サスティン電極、及びアドレス電極を備えるＰＤＰ（プラズマディスプレイパネル）の駆動方法において、
セットアップ期間に、前記スキャン電極に所定の壁電荷を生成させるランプアップ波形のリセットパルスを前記スキャン電極に供給する第１の段階と、
前記セットアップ期間に、前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスとして、基底電圧からサスティンパルスの電圧レベルまで上昇するランプアップ波形のパルスを前記サスティン電極に供給する第２の段階と、
セットダウン期間に、ランプダウン波形のリセットパルスを前記スキャン電極に供給する第３の段階と、
前記セットダウン期間とアドレス期間に、所定のレベルの直流電圧を前記サスティン電極に供給する第４の段階とを有し、
前記第２の段階において前記サスティン電極に供給されるランプアップ波形のパルスは、前記スキャン電極に供給されるランプアップ波形のリセットパルスの傾きよりも小さい傾きを有すると共に、前記スキャン電極に供給されるランプアップ波形のリセットパルスのピーク電圧レベルよりも小さいピーク電圧レベルを有することを特徴とするＰＤＰ駆動方法。 - 前記第１の段階は、各サブフィールドで壁電荷発生を安定化させるために、
前記サスティンパルスの電圧レベルより高いピーク電圧レベルまで上昇する前記ランプアップ波形のリセットパルスを前記スキャン電極に供給する段階と、
前記ピーク電圧レベルを維持する直流電圧を前記スキャン電極に供給する段階とを含むすることを特徴とする請求項１記載のＰＤＰ駆動方法。 - 前記第２の段階は、前記スキャン電極に供給されるランプアップ波形のリセットパルスの上昇区間の後に、基底電圧からサスティンパルスの電圧レベルまで上昇するランプアップ波形のパルスを前記サスティン電極に供給することを特徴とする請求項２記載のＰＤＰ駆動方法。
- 前記第２の段階は、前記ピーク電圧レベルを維持する直流電圧が前記スキャン電極に供給されている間に、基底電圧からサスティンパルスの電圧レベルまで上昇するランプアップ波形のパルスを前記サスティン電極に供給することを特徴とする請求項３記載のＰＤＰ駆動方法。
- 前記第３の段階は、前記リセットパルスより低いレベルからリセットダウン電圧まで下降するランプダウン波形のリセットパルスを前記スキャン電極に供給し、
前記第４の段階は、前記セットダウン期間に、第１の直流電圧を前記サスティン電極に供給する（Ｂ）段階と、
前記アドレス期間に、第２の直流電圧を前記サスティン電極に供給する（Ｃ）段階とを更に含むことを特徴とする請求項１記載のＰＤＰ駆動方法。 - 前記（Ｂ）段階は、前記サスティンパルスの電圧レベルと同一のレベルを維持する前記第１直流電圧を前記サスティン電極に供給することを特徴とする請求項５記載のＰＤＰ駆動方法。
- 前記（Ｂ）段階は、前記サスティンパルスの電圧レベルと異なるレベルの前記第１直流電圧を前記サスティン電極に供給することを特徴とする請求項５記載のＰＤＰ駆動方法。
- 前記（Ｃ）段階は、前記サスティンパルスの電圧レベルと同一のレベルを維持する前記第２直流電圧を前記サスティン電極に供給することを特徴とする請求項５記載のＰＤＰ駆動方法。
- 前記（Ｃ）段階は、前記サスティンパルスの電圧レベルと異なるレベルの前記第２直流電圧を前記サスティン電極に供給することを特徴とする請求項５記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスは、一つのフレームに対する前記ＰＤＰの駆動が多数のサブフィールドに区分される時、最初のサブフィールドを除いた残りのサブフィールドの前記セットアップ期間に供給されることを特徴とする請求項１記載のＰＤＰ駆動方法。
- 前記各サブフィールドで前記電極に残留する壁電荷を消去するための消去パルスを、前記第２の段階のランプアップ波形のパルスとして前記サスティン電極に供給することを特徴とする請求項１０記載のＰＤＰ駆動方法。
- 前記第２の段階は、前記スキャン電極に供給されるランプアップ波形のリセットパルスと同期して、前記基底電圧から前記サスティンパルスの電圧レベルまで上昇するランプアップ波形のパルスを前記サスティン電極に供給することを特徴とする請求項１記載のＰＤＰ駆動方法。
- 前記セットアップ期間に、前記スキャン電極に供給されるランプアップ波形のリセットパルスは、前記サスティン電極に供給されるランプアップ波形のパルスの電圧レベルより高いピーク電圧レベルまで上昇することを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスは、一つのフレームに対する前記ＰＤＰの駆動が多数のサブフィールドに区分される時、最初のサブフィールドを除いた残りのサブフィールドの前記セットアップ期間に供給されることを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記各サブフィールドで前記電極に残留する壁電荷を消去するための消去パルスが供給されないことを特徴とする請求項１４記載のＰＤＰ駆動方法。
- 前記セットダウン期間で、前記スキャン電極にランプダウン波形のリセットパルスが供給される間に、前記サスティン電極に供給される直流電圧は前記ランプダウン波形のリセットパルスが負極性（−）のリセットダウン電圧に下降する時まで正極性（＋）の電圧レベルを維持することを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスのピーク電圧が、前記セットアップ期間に続くセットダウン期間と、そのセットダウン期間に続くアドレス期間まで維持されることを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスのピーク電圧が、前記セットアップ期間に続くセットダウン期間の間に維持される段階と、前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスのピーク電圧と異なるレベルの電圧が、前記セットダウン期間に続くアドレス期間の間に供給される段階とが更に含まれることを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすパルスのピーク電圧より低いレベルの電圧が、前記セットダウン期間に続くアドレス期間の間に供給されることを特徴とする請求項１８記載のＰＤＰ駆動方法。
- 前記各サブフィールドで前記電極に残留する壁電荷を消去するための消去パルスを、前記第２の段階のランプアップ波形のパルスとして前記サスティン電極に供給することを特徴とする請求項１４記載のＰＤＰ駆動方法。
- 前記第２段階は、前記スキャン電極と前記サスティン電極間の電圧差を減らすためのパルスとして、基底電圧から表示放電のために後に供給されるサスティンパルスの電圧レベルと異なるレベルまで上昇するランプアップ波形のパルスを、前記リセットパルスと同期して、前記サスティン電極に供給することを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすためのランプアップ波形のパルスは、前記サスティンパルスの電圧レベルより高いレベルまで上昇する波形で供給されることを特徴とする請求項２１記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすためのランプアップ波形のパルスのピーク電圧レベルより低い電圧レベルの直流電圧が、前記セットアップ期間に続くセットダウン期間と、そのセットダウン期間に続くアドレス期間まで維持されることを特徴とする請求項２２記載のＰＤＰ駆動方法。
- 前記第２段階は、前記スキャン電極と前記サスティン電極間の電圧差を減らすためのパルスとして、基底電圧から前記リセットパルスと異なる傾きで上昇するランプアップ波形のパルスを、前記リセットパルスと同期して、前記サスティン電極に供給することを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記第２段階は、前記スキャン電極と前記サスティン電極間の電圧差を減らすためのパルスとして、基底電圧から前記リセットパルスと同じ傾きで上昇するランプアップ波形のパルスを、前記リセットパルスと同期して、前記サスティン電極に供給することを特徴とする請求項１２記載のＰＤＰ駆動方法。
- 前記第２の段階は、前記ランプアップ波形のリセットパルスが供給された後の所定の時点（ｔ）から、前記スキャン電極と前記サスティン電極間の電圧差を減らすランプアップ波形の前記パルスを前記サスティン電極に供給することを特徴とする請求項１記載のＰＤＰ駆動方法。
- 前記第１段階は、前記セットアップ期間に、壁電荷の生成のためのランプアップ波形のリセットパルスをスキャン電極に供給する段階と、所定の時点（ｔ２）から壁電荷の生成を安定化させる直流電圧をスキャン電極に供給する段階とからなることを特徴とする請求項１記載のＰＤＰ駆動方法。
- 前記直流電圧が供給される時、前記スキャン電極と前記サスティン電極間の電圧差を減らすランプアップ波形のパルスが前記サスティン電極に供給されることを特徴とする請求項２７記載のＰＤＰ駆動方法。
- 前記ランプアップ波形のリセットパルスが供給された後の所定の時点（ｔ）から前記サスティン電極に供給されていたランプアップ波形のパルスは、前記スキャン電極に直流電圧が供給される時からそのパルスのピーク電圧を維持することを特徴とする請求項２７記載のＰＤＰ駆動方法。
- 前記第２段階は、前記ランプアップ波形のリセットパルスが供給された後の所定の時点（ｔ）に、基底電圧から表示放電のために後で供給されるサスティンパルスの電圧レベルより低いレベルまで上昇するランプアップ波形のパルスが前記サスティン電極に供給されることを特徴とする請求項２６記載のＰＤＰ駆動方法。
- 前記セットアップ期間に続くセットダウン期間に、前記リセットパルスより低いレベルからリセットダウン電圧まで下降するランプダウン波形のリセットパルスが前記スキャン電極に供給される（Ａ）段階と、前記ランプダウン波形のリセットパルスが供給されている間に、前記スキャン電極と前記サスティン電極間の電圧差を減らすためのパルスのピーク電圧と同一のレベルの第１直流電圧が前記サスティン電極に供給される（Ｂ）段階とが更に含まれることを特徴とする請求項２６記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすためのパルスのピーク電圧と同一のレベルの第２直流電圧が前記セットダウン期間に続くアドレス期間に供給される段階が更に含まれることを特徴とする請求項３１記載のＰＤＰ駆動方法。
- 前記セットダウン期間に続くアドレス期間に、表示放電のために追って供給されるサスティンパルスの電圧レベルと同一のレベルの第２直流電圧が前記サスティン電極に供給される段階が更に含まれることを特徴とする請求項３１記載のＰＤＰ駆動方法。
- 前記スキャン電極と前記サスティン電極間の電圧差を減らすランプアップ波形のパルスが供給されるように、前記ランプアップ波形のリセットパルスが供給された後の所定の時点（ｔ）から前記リセットパルスがピーク電圧に至るまでに、前記サスティン電極がフローティングされることを特徴とする請求項２６記載のＰＤＰ駆動方法。
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0077382A KR100438920B1 (ko) | 2001-12-07 | 2001-12-07 | 플라즈마 디스플레이 패널의 구동방법 |
| KR2001-77382 | 2001-12-07 | ||
| KR1020020014501A KR20030075337A (ko) | 2002-03-18 | 2002-03-18 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR2002-14501 | 2002-03-18 | ||
| KR10-2002-0018545A KR100475158B1 (ko) | 2002-04-04 | 2002-04-04 | 플라즈마 디스플레이 패널의 구동방법 |
| KR2002-18545 | 2002-04-04 | ||
| KR10-2002-0021870A KR100477601B1 (ko) | 2002-04-22 | 2002-04-22 | 플라즈마 디스플레이 패널의 구동방법 |
| KR2002-21870 | 2002-04-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003255888A JP2003255888A (ja) | 2003-09-10 |
| JP4109098B2 true JP4109098B2 (ja) | 2008-06-25 |
Family
ID=36610827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002356439A Expired - Fee Related JP4109098B2 (ja) | 2001-12-07 | 2002-12-09 | プラズマディスプレイパネルの駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7012579B2 (ja) |
| JP (1) | JP4109098B2 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012579B2 (en) * | 2001-12-07 | 2006-03-14 | Lg Electronics Inc. | Method of driving plasma display panel |
| KR100472353B1 (ko) * | 2002-08-06 | 2005-02-21 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100484647B1 (ko) * | 2002-11-11 | 2005-04-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| EP1471491A3 (en) * | 2003-04-22 | 2005-03-23 | Samsung SDI Co., Ltd. | Plasma display panel and driving method thereof |
| KR100508921B1 (ko) * | 2003-04-29 | 2005-08-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 구동 방법 |
| KR100490631B1 (ko) * | 2003-05-14 | 2005-05-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동방법 |
| JP2005043413A (ja) * | 2003-07-22 | 2005-02-17 | Pioneer Electronic Corp | 表示パネルの駆動方法 |
| CN100345175C (zh) * | 2003-07-31 | 2007-10-24 | 松下电器产业株式会社 | 等离子体显示装置 |
| KR100490632B1 (ko) * | 2003-08-05 | 2005-05-18 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그의 구동 방법 |
| FR2858727A1 (fr) * | 2003-08-05 | 2005-02-11 | Thomson Plasma | Dispositif de generation d'une rampe de tension dans un circuit de commande pour ecran plasma |
| KR100515341B1 (ko) * | 2003-09-02 | 2005-09-15 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| US7365710B2 (en) * | 2003-09-09 | 2008-04-29 | Samsung Sdi Co. Ltd. | Plasma display panel driving method and plasma display device |
| KR100490633B1 (ko) * | 2003-10-01 | 2005-05-18 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동 방법 |
| KR100560490B1 (ko) * | 2003-10-16 | 2006-03-13 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100542234B1 (ko) * | 2003-10-16 | 2006-01-10 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| KR100570613B1 (ko) * | 2003-10-16 | 2006-04-12 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널과 그 구동방법 |
| JP2005148360A (ja) * | 2003-11-14 | 2005-06-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2005148594A (ja) * | 2003-11-19 | 2005-06-09 | Pioneer Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| KR100550983B1 (ko) * | 2003-11-26 | 2006-02-13 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법 |
| KR100589314B1 (ko) * | 2003-11-26 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| JP4322101B2 (ja) * | 2003-11-27 | 2009-08-26 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| JP2005266708A (ja) * | 2004-03-22 | 2005-09-29 | Pioneer Electronic Corp | 表示パネルの駆動方法 |
| JP2005292177A (ja) * | 2004-03-31 | 2005-10-20 | Pioneer Electronic Corp | 表示パネルの駆動方法 |
| KR100515327B1 (ko) * | 2004-04-12 | 2005-09-15 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 |
| KR100589349B1 (ko) * | 2004-04-12 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 초기 기동 방법 및 플라즈마표시 장치 |
| TWI299176B (en) * | 2004-06-04 | 2008-07-21 | Au Optronics Corp | Plasma display panel and driving method and apparatus thereof |
| KR100610891B1 (ko) * | 2004-08-11 | 2006-08-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100612309B1 (ko) * | 2004-10-25 | 2006-08-11 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치와 그의 구동 방법 |
| KR100637510B1 (ko) * | 2004-11-09 | 2006-10-23 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동방법 |
| KR100590112B1 (ko) * | 2004-11-16 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100570971B1 (ko) * | 2004-12-01 | 2006-04-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100606418B1 (ko) * | 2004-12-18 | 2006-07-31 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100603662B1 (ko) * | 2005-01-06 | 2006-07-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 방법 |
| KR100667362B1 (ko) * | 2005-01-25 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 및 방법 |
| KR100627118B1 (ko) * | 2005-03-22 | 2006-09-25 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100692818B1 (ko) * | 2005-04-15 | 2007-03-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| US7719485B2 (en) * | 2005-04-21 | 2010-05-18 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| KR101098814B1 (ko) * | 2005-05-24 | 2011-12-26 | 엘지전자 주식회사 | 통합 구동 보드를 갖는 플라즈마 디스플레이 패널 모듈 및그 구동 방법 |
| JP2007041251A (ja) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| KR100727300B1 (ko) * | 2005-09-09 | 2007-06-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100931441B1 (ko) * | 2005-09-14 | 2009-12-11 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및플라즈마 디스플레이 장치 |
| KR100667360B1 (ko) * | 2005-09-20 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100680226B1 (ko) * | 2005-09-28 | 2007-02-08 | 엘지전자 주식회사 | 플라즈마 표시장치와 그 구동방법 |
| JP4738122B2 (ja) * | 2005-09-30 | 2011-08-03 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
| KR100743708B1 (ko) * | 2005-10-31 | 2007-07-30 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100739079B1 (ko) | 2005-11-18 | 2007-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| WO2007099905A1 (ja) * | 2006-02-28 | 2007-09-07 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| KR100774869B1 (ko) * | 2006-04-06 | 2007-11-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100820640B1 (ko) * | 2006-05-04 | 2008-04-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| JP4828602B2 (ja) * | 2006-05-30 | 2011-11-30 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
| JP5119613B2 (ja) * | 2006-06-13 | 2013-01-16 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
| KR100844819B1 (ko) * | 2006-08-16 | 2008-07-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| JPWO2008066085A1 (ja) * | 2006-11-28 | 2010-03-11 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JP5075119B2 (ja) * | 2006-11-28 | 2012-11-14 | パナソニック株式会社 | プラズマディスプレイ装置およびその駆動方法 |
| KR100775383B1 (ko) * | 2006-11-29 | 2007-11-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| JP2008170553A (ja) * | 2007-01-09 | 2008-07-24 | Hitachi Ltd | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
| CN101432790B (zh) * | 2007-01-12 | 2010-11-10 | 松下电器产业株式会社 | 等离子体显示装置和等离子体显示面板的驱动方法 |
| JP5275244B2 (ja) * | 2007-09-26 | 2013-08-28 | パナソニック株式会社 | 駆動装置、駆動方法およびプラズマディスプレイ装置 |
| WO2009044976A1 (en) * | 2007-10-05 | 2009-04-09 | Lg Electronics Inc. | Plasma display device |
| KR20090057856A (ko) * | 2007-12-03 | 2009-06-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치 |
| KR100970488B1 (ko) * | 2008-07-24 | 2010-07-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503860B2 (ja) | 1993-04-07 | 1996-06-05 | 日本電気株式会社 | メモリ型プラズマディスプレイパネルの駆動方法 |
| SG64446A1 (en) * | 1996-10-08 | 1999-04-27 | Hitachi Ltd | Plasma display driving apparatus of plasma display panel and driving method thereof |
| JP3573968B2 (ja) | 1997-07-15 | 2004-10-06 | 富士通株式会社 | プラズマディスプレイの駆動方法及び駆動装置 |
| JPH1185098A (ja) * | 1997-09-01 | 1999-03-30 | Fujitsu Ltd | プラズマ表示装置 |
| JP3120839B2 (ja) * | 1998-04-22 | 2000-12-25 | 日本電気株式会社 | プラズマディスプレイ、その駆動方法及びその製造方法 |
| JP2001093424A (ja) | 1999-09-22 | 2001-04-06 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 |
| JP2001093427A (ja) * | 1999-09-28 | 2001-04-06 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 |
| JP2001184023A (ja) | 1999-10-13 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 表示装置およびその駆動方法 |
| JP2001282185A (ja) | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 |
| JP2001318645A (ja) | 2000-05-09 | 2001-11-16 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイパネルの駆動方法 |
| JP2002072957A (ja) * | 2000-08-24 | 2002-03-12 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP4357107B2 (ja) * | 2000-10-05 | 2009-11-04 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイの駆動方法 |
| JP2002140033A (ja) * | 2000-11-02 | 2002-05-17 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイの駆動方法 |
| KR100450179B1 (ko) | 2001-09-11 | 2004-09-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100388912B1 (ko) | 2001-06-04 | 2003-06-25 | 삼성에스디아이 주식회사 | 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법 |
| JP4902068B2 (ja) | 2001-08-08 | 2012-03-21 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
| JP4357778B2 (ja) | 2001-11-22 | 2009-11-04 | パナソニック株式会社 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
| US7012579B2 (en) * | 2001-12-07 | 2006-03-14 | Lg Electronics Inc. | Method of driving plasma display panel |
-
2002
- 2002-12-06 US US10/310,801 patent/US7012579B2/en not_active Expired - Fee Related
- 2002-12-09 JP JP2002356439A patent/JP4109098B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-22 US US11/357,953 patent/US7911413B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7012579B2 (en) | 2006-03-14 |
| JP2003255888A (ja) | 2003-09-10 |
| US20060139246A1 (en) | 2006-06-29 |
| US20030107532A1 (en) | 2003-06-12 |
| US7911413B2 (en) | 2011-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109098B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US7046216B2 (en) | Method for driving plasma display panel | |
| JP4146247B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6876343B2 (en) | Method for driving plasma display panel | |
| JP4636901B2 (ja) | プラズマディスプレイ装置およびその駆動方法 | |
| EP1324302A2 (en) | Plasma display panel and driving method thereof | |
| EP1717786A2 (en) | Plasma display apparatus and image processing method thereof | |
| US7446734B2 (en) | Method of driving plasma display panel | |
| WO2005114626A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20080048937A1 (en) | Method of Driving Plasma Display Panel | |
| KR100667360B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 | |
| JP4530048B2 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
| US7812788B2 (en) | Plasma display apparatus and driving method of the same | |
| KR100607511B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP2003295814A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| KR100726640B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 | |
| JP4956911B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100421672B1 (ko) | 플라즈마 디스플레이 패널의 스캔 구동방법 | |
| JP2005004213A (ja) | プラズマディスプレイパネルのリセット方法及び装置 | |
| WO2010146827A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| KR20060086775A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR20020092572A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100468415B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100438920B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2005321499A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060522 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |