KR100468415B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명은 휘도를 증가시킴과 아울러 화질 저하 현상을 줄일 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들과 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서, 두 개의 서브필드를 하나의 방전기간으로 설정하는 단계와, 제1 서브필드의 기수 번째 스캔라인에 리셋 펄스에 의한 기수 번째 방전셀의 리셋방전하는 단계와, 제1 서브필드의 상기 기수 번째 스캔라인에 인가된 부극성의 스캔 펄스와 상기 어드레스전극에 인가된 정극성의 데이터 펄스에 의한 기수 번째 방전셀의 어드레스 방전을 일으키는 단계와, 제1 서브필드의 상기 어드레스전극에 인가된 데이터 펄스와 상기 우수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 서스테인 펄스에 의한 우수 번째 방전셀의 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 휘도를 증가시킴과 아울러 화질 저하 현상을 줄일 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.

스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(sus)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(sus)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(sus)는 다음 방전을 일으킬 수 있는 정도의 벽전하를형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.

상기에서와 같은 종래기술에 따른 PDP에 있어서 한 프레임동안 어드레스기간이 차지하는 시간이 가장 길며, 특히 라인 수가 증가할수록 어드레싱 구동시간이 길어지게 된다. 이로 인하여, 종래기술에 따른 PDP의 구동방법은 한 프레임동안 서브필드 수가 제한 되어 동영상 구현시 화질 저하 현상 등이 발생하는 단점이 있게 된다.

따라서, 본 발명의 목적은 대향방전을 사용하여 셀 면적을 줄이도록 한 PDP의 구동방법을 제공하는 데 있다.

본 발명의 다른 목적은 어드레스기간을 줄일 수 있도록 한 PDP의 구동방법을 제공하는 데 있다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.

도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극 배치를 개략적으로 나타낸 도면이다.

도 5는 도 4에 도시된 플라즈마 디스플레이 패널에서 화상 계조를 구현하기 위한 프레임 구성을 나타내는 도면이다.

도 6은 도 5에 도시된 서브필드 배치에 따른 PDP의 구동파형을 나타내는 도면이다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들과 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서, 두 개의 서브필드를 하나의 방전기간으로 설정하는 단계와, 제1 서브필드의 기수 번째 스캔라인에 리셋 펄스에 의한 기수 번째 방전셀의 리셋방전하는 단계와, 상기 제1 서브필드의 상기 기수 번째 스캔라인에 인가된 스캔 펄스와 상기 어드레스전극에 인가된 데이터 펄스에 의한 기수 번째 방전셀의 어드레스 방전을 일으키는 단계와, 상기 제1 서브필드의 상기 어드레스전극에 인가된 데이터 펄스와 상기 우수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 서스테인 펄스에 의한 우수 번째 방전셀의 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.

본 발명에 있어서 제2 서브필드의 우수 번째 스캔라인에 리셋 펄스에 의한 우수 번째 방전셀의 리셋방전하는 단계와, 상기 제2 서브필드의 상기 우수 번째 스캔라인에 인가된 스캔 펄스와 상기 어드레스전극에 인가된 데이터 펄스에 의한 우수 번째 방전셀의 어드레스 방전을 일으키는 단계와, 제2 서브필드의 어드레스 전극에 인가된 데이터 펄스와 상기 기수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 서스테인 펄스에 의한 서스테인 방전을 일으키는 단계를 더 포함하는 것을 특징으로 한다.

본 발명에서의 상기 리셋 방전시 인가되는 리셋 펄스는 세폭 펄스 및 램프 펄스 중 어느 하나의 형태를 가지는 것을 특징으로 한다.

본 발명의 경우 상기 제1 서브필드의 기수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 우수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되며, 상기 제2 서브필드의 우수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 기수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되는 것을 특징으로 한다.

본 발명에서의 상기 데이터 펄스는 서스테인 펄스와 동일하거나 작은 차이로 서스테인 펄스보다 낮은 전압으로 인가되는 것을 특징으로 한다.

이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 4는 본 발명의 실시예에 따른 PDP를 개략적으로 나타낸 도면이다.

도 4를 참조하면, 본 발명의 실시예에 따른 PDP의 방전셀은 스캔전극(Y)과, 스캔전극(Y)과 직교하는 어드레스전극(X)을 구비하는 2전극 교류 대향방전형 구조를 가진다.

스캔전극(Y)과 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(31)이 형성된다. 스캔전극(Y)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 격벽은 어드레스전극(X)과 교번되도록 스트라이프 형태로 구성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다. 상기에서와 같이 PDP 구성시 방전셀은 면방전 대신 대향방전을 상용함으로써 셀 면적을 줄일 수 있음과 아울러 해상도도 증가시킬 수 있다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임은 도 5에서와 같이 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전 화면을 초기화시키거나 잔류 벽전하를 소거시키는 소거기간과, 스캔라인을 선택하고 선택된 주사라인에서 셀을 선택하거나 방전횟수에 따라 계조를 구현하는 어드레스 및 서스테인기간으로 나뉘어진다.

이 때, 홀수 번째 스캔라인(Y2m-1)과 짝수 번째 스캔라인(Y2m)은 어드레싱 및 서스테인이 서로 교번되도록 구동되어진다. 즉, 홀수 번째 스캔라인(Y2m-1)이 서스테인 방전을 하는 동안 짝수 번째 스캔라인(Y2m)은 어드레스 스캔을 한다. 일반적으로 어드레스에 사용되는 시간이 서스테인 방전에 사용되는 시간보다 길기 때문에 홀수 번째 스캔라인(Y2m-1)은 서스테인 방전이 끝난 시점에서 짝수 번째 스캔라인(Y2m)에서 어드레스 스캔이 끝나기를 기다린다. 다음으로 짝수 번째 스캔라인(Y2m)의 어드레스 스캔이 끝난 뒤에 홀수 번째 스캔라인(Y2m-1)은 소거 방전을 통해 온(on)이었던 방전셀을 오프(off) 상태로 만든다. 다음 서브필드에서는 짝수 번째 스캔라인(Y2m)은 서스테인 방전을 하는 동안 홀수 번째 스캔라인(Y2m-1)은 어드레스 스캔을 하도록 구성된다.

상기에서와 같이 PDP 구동시 스캔을 해야 하는 라인 수는 증가하지 않으면서 공간적 해상도가 증가하게 된다. 또한, 종래기술의 ADS 방식에 비해 어드레스 기간의 일부가 단축되므로 시간적인 절약을 하게 되어 서스테인 기간 등의 다른 부분에 활용할 수 있게 되므로 전력 소모를 줄임과 아울러 발광 휘도를 향상시킬 수 있게 된다.

도 6은 도 5에 도시된 서브필드 배치에 따른 PDP의 구동파형을 나타내는 도면이다.

도 6을 참조하면, 본 발명에 따른 PDP는 전화면을 초기화시키거나 이전 서브필드 구동에 의해 방전셀에 잔류한 벽전하를 소거시키기 위한 소거기간, 셀을 선택하거나 선택된 셀의 방전을 유지시키기 위한 어드레스기간 및 서스테인기간으로 나누어 구동된다. 특히, 도 6은 홀수 번째 스캔라인(Y2m-1)에 먼저 어드레스 스캔이 들어가고 짝수 번째 스캔라인(Y2m)에 서스테인 방전이 일어나는 경우를 나타낸 것이다.

먼저 제1 서브필드(SF1)에 있어서 홀수 번째 스캔라인(Y2m-1)은 소거기간과 어드레스기간으로 구성되고, 짝수 번째 스캔라인(Y2m)은 홀수 번째 스캔라인(Y2m-1)의 어드레스기간과 대응되는 기간에 수행되는 서스테인기간으로만 구성된다.

홀수 번째 스캔라인(Y2m-1)의 소거기간에는 홀수 번째 스캔라인(Y2m-1)에 세폭 펄스나 소거펄스(EP)가 인가되어 방전셀을 초기화 시킨다. 이 때, 소거기간은 강한 방전을 일으킨 후 자가 소거방전(self-erasing)에 의해 소거될 수도 있다. 이 때, 짝수 번째 스캔라인(Y2m)에는 어드레스전극(X)과 동일한 전위로 유지되기 때문에 어드레싱한 벽전하 상태는 변화가 없다.

홀수 번째 스캔라인(Y2m-1)의 어드레스기간에는 부극성 스캔펄스(SP)가 홀수 번째 스캔라인(Y2m-1)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 제1 전압레벨(Vd1) 또는 제1 전압레벨(Vd1)보다 높은 제2 전압레벨(Vd2)의 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(SP)와 데이터펄스(DP)의 전압차에 의해 스캔펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

짝수 번째 스캔라인(Y2m)의 서스테인기간에는 짝수 번째 스캔라인(Y2m)과 어드레스전극들(X)에 교번적으로 서스테인 펄스(SUSP)와 제1 전압레벨(Vd1) 또는 제2 전압레벨(Vd2)의 데이터펄스(DP)가 인가된다. 여기서, 데이터펄스(DP)는 또 다른 서스테인 펄스(SUSP)로 사용된다. 이로써, 이전 서브필드에서 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 짝수 번째 스캔라인(Y2m)과 어드레스전극라인(X) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSP)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSP)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSP)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.

상기 구동에 있어서, 서스테인기간은 어드레스기간보다 짧기 때문에 서스테인기간이 지난 후 어드레스기간이 끝나기까지는 시간이 걸린다. 따라서, 본 발명에 따른 PDP의 구동방법은 어드레스기간을 서스테인 펄스 개수 만큼을 줄일 수가 있다. 즉, 서스테인 펄스가 2∼3㎲ 정도의 폭으로 100개가 인가될 경우 200∼300㎲ 정도의 어드레스 시간을 줄일 수 있다.

다음 서브필드(SF2)에 있어서 홀수 번째 스캔라인(Y2m-1)은 서스테인기간으로만 구성되고, 짝수 번째 스캔라인(Y2m)은 소거기간과 어드레스기간으로 구성된다.

짝수 번째 스캔라인(Y2m)의 소거기간에는 짝수 번째 스캔라인(Y2m)에 세폭 펄스나 소거펄스(EP)가 인가되어 방전셀을 초기화 시킨다. 이 때, 소거기간은 강한 방전을 일으킨 후 자가 소거방전(self-erasing)에 의해 소거될 수도 있다. 이 때, 홀수 번째 스캔라인(Y2m-1)에는 어드레스전극(X)과 동일한 전위로 유지되기 때문에 어드레싱한 벽전하 상태는 변화가 없다.

짝수 번째 스캔라인(Y2m)의 어드레스기간에는 부극성 스캔펄스(SP)가 짝수 번째 스캔라인(Y2m)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 제1 전압레벨(Vd1) 또는 제2 전압레벨(Vd2)의 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(SP)와 데이터펄스(DP)의 전압차에 의해 스캔펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

홀수 번째 스캔라인(Y2m-1)의 서스테인기간에는 홀수 번째 스캔라인(Y2m-1)과 어드레스전극들(X)에 교번적으로 서스테인 펄스(SUSP)와 제1 전압레벨(Vd1) 또는 제1 전압레벨(Vd1)보다 높은 제2 전압레벨(Vd2)의 데이터펄스(DP)가 인가된다. 여기서, 데이터펄스(DP)는 또 다른 서스테인 펄스(SUSP)로 사용된다. 이로써, 이전 서브필드에서 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 홀수 번째 스캔라인(Y2m-1)과 어드레스전극라인(X) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSP)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSP)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSP)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.

상기 구동에 있어서, 서스테인기간은 어드레스기간보다 짧기 때문에 서스테인기간이 지난 후 어드레스기간이 끝나기까지는 시간이 걸린다. 따라서, 본 발명에 따른 PDP의 구동방법은 어드레스기간을 서스테인 펄스 개수 만큼을 줄일 수가 있다. 즉, 서스테인 펄스가 2∼3㎲ 정도의 폭으로 100개가 인가될 경우 200∼300㎲ 정도의 어드레스 시간을 줄일 수 있다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 상판에 스캔전극, 하판에 어드레스전극을 매트릭스 형태로 배열함과 아울러 두 개의 서브필드를 하나의 방전기간으로 설정하고 짝수 번째와 홀수 번째 스캔라인을 한 서브필드마다 소거 및 어드레스기간과 서스테인기간이 교번되도록 구동한다. 그 결과, 본 발명에 따른 PDP의 구동방법은 서스테인 펄스 수 만큼의 구동 시간을 줄일 수 있어 줄인 시간을 유지 방전에 활용을 할 경우 보다 높은 휘도를 얻을 수 있다. 또한, 서브필드 수를 늘리는 경우 동영상 구현에 의한 화질 저하 현상을 줄일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들과 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서,

두 개의 서브필드를 하나의 방전기간으로 설정하는 단계와,

제1 서브필드의 기수 번째 스캔라인에 리셋 펄스에 의한 기수 번째 방전셀의 리셋방전하는 단계와,

상기 제1 서브필드의 상기 기수 번째 스캔라인에 인가된 부극성의 스캔 펄스와 상기 어드레스전극에 인가된 정극성의 데이터 펄스에 의한 기수 번째 방전셀의 어드레스 방전을 일으키는 단계와,

상기 제1 서브필드의 상기 어드레스전극에 인가된 정극성의 데이터 펄스와 상기 우수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 정극성의 서스테인 펄스에 의한 우수 번째 방전셀의 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 1 항에 있어서,

제2 서브필드의 우수 번째 스캔라인에 리셋 펄스에 의한 우수 번째 방전셀의 리셋방전하는 단계와,

상기 제2 서브필드의 상기 우수 번째 스캔라인에 인가된 부극성의 스캔 펄스와 상기 어드레스전극에 인가된 정극성의 데이터 펄스에 의한 우수 번째 방전셀의 어드레스 방전을 일으키는 단계와,

제2 서브필드의 어드레스 전극에 인가된 정극성의 데이터 펄스와 상기 기수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 정극성의 서스테인 펄스에 의한 서스테인 방전을 일으키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 2 항에 있어서,

상기 리셋 방전시 인가되는 리셋 펄스는,

세폭 펄스 및 램프 펄스 중 어느 하나의 형태를 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 1 항에 있어서,

상기 제1 서브필드의 기수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 우수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되며,

상기 제2 서브필드의 우수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 기수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 1 항에 있어서,

상기 데이터 펄스는 서스테인 펄스와 동일하거나 작은 차이로 서스테인 펄스보다 낮은 전압으로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.