JPWO2008066085A1 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JPWO2008066085A1
JPWO2008066085A1 JP2008515773A JP2008515773A JPWO2008066085A1 JP WO2008066085 A1 JPWO2008066085 A1 JP WO2008066085A1 JP 2008515773 A JP2008515773 A JP 2008515773A JP 2008515773 A JP2008515773 A JP 2008515773A JP WO2008066085 A1 JPWO2008066085 A1 JP WO2008066085A1
Authority
JP
Japan
Prior art keywords
period
electrodes
sustain
potential
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008515773A
Other languages
English (en)
Inventor
貴彦 折口
貴彦 折口
秀彦 庄司
秀彦 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008066085A1 publication Critical patent/JPWO2008066085A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で複数の走査電極（ＳＣ）に第１の電位（Ｖｉ１）から第２の電位（Ｖｉ２）に上昇する第１のランプ波形を印加し、前記前半期間に続く後半期間で前記複数の走査電極（ＳＣ）に第３の電位（Ｖｉ３）から第４の電位（Ｖｉ４）に下降する第２のランプ波形を印加する。維持電極駆動回路は、前記前半期間内において、前記前半期間よりも短い期間で複数の維持電極（ＳＵ）に第５の電位（接地電位）から第６の電位（Ｖｉ５）に上昇する第３のランプ波形を印加し、前記後半期間内において、前記後半期間よりも短い期間で前記複数の維持電極（ＳＣ）に第７の電位（Ｖｅ）から第８の電位（Ｖｉ６）に下降する第４のランプ波形を印加する。

Description

本発明は、プラズマティスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル（以下、パネルと略記する）として代表的な交流面放電型パネルにおいては、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
前面板は、前面ガラス基板、一対の走査電極と維持電極とからなる表示電極、誘電体層および保護層を含む。複数の表示電極が、互いに平行となるように前面ガラス基板上に形成されている。それらの表示電極を覆うように、誘電体層および保護層が前面ガラス基板上に形成されている。
背面板は、背面ガラス基板、データ電極、誘電体層、隔壁および蛍光体層を含む。複数のデータ電極が、互いに平行となるように背面ガラス基板上に形成されている。それらのデータ電極を覆うように、誘電体層が背面ガラス基板上に形成されている。さらに、誘電体層上には、複数のデータ電極と平行となるように複数の隔壁が形成されている。誘電体層の表面および隔壁の側面には、蛍光体層が形成されている。
そして、複数の表示電極と複数のデータ電極とが立体交差するように、前面板と背面板とが対向配置される。前面板と背面板との間に放電空間が形成される。放電空間には放電ガスが封入されている。ここで、表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいては、各放電セル内でガス放電により紫外線が発生する。この紫外線によりＲ（赤）、Ｇ（緑）およびＢ（青）各色の蛍光体が励起発光することによりカラー表示が行われる。
パネルを駆動する方法としてはサブフィールド法が用いられている。また、サブフィールド法の中でも、階調表示に関係しない発光を極力減らすことによりコントラスト比を向上させる新規な駆動方法が特開２０００−２４２２２４号公報（以下、特許文献１と記す）に開示されている。
以下の説明において、１フィールド期間は初期化期間、書込み期間および維持期間を有するＮ個のサブフィールドに分割される。分割されたＮ個のサブフィールドを、それぞれ第１ＳＦ、第２ＳＦ、・・・、および第ＮＳＦと略記する。特許文献１の駆動方法によれば、これらＮ個のサブフィールドのうち第１ＳＦを除くサブフィールドにおいては、前のサブフィールドの維持期間中に点灯した放電セルでのみ初期化動作が行われる。
具体的には、第１ＳＦの初期化期間の前半部（第１の期間）では、走査電極に緩やかに上昇するランプ波形を印加することにより微弱放電を発生させ、書込み動作に必要な壁電荷を各電極上に形成する。このとき、後で壁電荷の最適化を図ることを見越して過剰に壁電荷を形成しておく。続いて、初期化期間の後半部（第２の期間）では、走査電極に緩やかに下降するランプ波形を印加することにより再び微弱放電を発生させる。これにより、各電極上に過剰に蓄えられた壁電荷を弱めることにより、各放電セルにおける壁電荷量が適切な量に調整される。
第１ＳＦの書込み期間では、発光させるべき放電セルにおいて書込み放電を発生させる。そして、第１ＳＦの維持期間では、走査電極および維持電極に維持パルスを印加することにより、書込み放電を起こした放電セルにおいて維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示が行われる。
続く第２ＳＦの初期化期間では、第１ＳＦの初期化期間の後半部と同様の駆動波形、すなわち走査電極に緩やかに下降するランプ波形を印加する。これにより、書込み動作に必要な壁電荷形成が維持放電と同時に行われる。それにより、第２ＳＦの初期化期間に、第１ＳＦの初期化期間と同様の前半部を独立に設ける必要がなくなる。
上記のように、走査電極に緩やかに下降するランプ波形が印加されることにより、第１ＳＦにおいて維持放電を行った放電セルで微弱放電が発生する。これにより、各電極上に過剰に蓄えられた壁電荷が弱められ、各々の放電セルに対して適切な壁電荷に調整される。また、維持放電が発生しなかった放電セルでは、第１ＳＦの初期化期間終了時における壁電荷が保たれているので、微弱放電が発生しない。
このように、第１ＳＦの初期化動作は全ての放電セルを放電させる全セル初期化動作であり、第２ＳＦ以降の初期化動作は維持放電を行った放電セルのみ初期化する選択初期化動作である。したがって、全ての放電セルのうちの画像表示に関係しない放電セル（発光しない放電セル）では、第１ＳＦの初期化期間でのみ微弱放電が発生し、他のＳＦの初期化期間で微弱放電が発生しない。その結果、コントラストの高い画像表示が可能となる。
また、上記の全セル初期化動作を行う際の初期化放電を安定化させる方法として、第１の期間にデータ電極にデータパルスを印加する駆動方法が特開２００５−３２１６８０号公報（以下、特許文献２と記す）に開示されている。特許文献２の駆動方法によれば、全セル初期化期間の第１の期間において、データ電極に正のデータ電圧を印加し、走査電極とデータ電極間よりも先に走査電極と維持電極と間の放電を発生させることにより初期化放電を安定化し、良好な品質で画像表示を行うことが可能となる。
さらに、この全セル初期化動作において、不必要な放電を抑制し、コントラストを高める方法が特開２００４−１６３８８４号公報（以下、特許文献３と記す）に開示されている。
特許文献３の駆動方法によれば、第１の期間において、走査電極に緩やかに上昇するランプ波形が印加される一部の期間で、維持電極が接地端子およびノードから切り離される（ハイインピーダンス状態）。この場合、走査電極へのランプ波形の印加とともに、維持電極にもランプ波形が印加される。これにより、走査電極と維持電極との間の電位差が小さくなり、不必要な放電が抑制され、コントラストが高められる。
特開２０００−２４２２２４号公報 特開２００５−３２１６８０号公報 特開２００４−１６３８８４号公報
近年、パネルの高精細度化、大画面化に伴い放電セル数が増加している。そのため、上述の初期化動作時に電荷調整が最適に行われない場合には、画像表示の不具合が発生する。
上述のように、特許文献２の駆動方法においては、全セル初期化動作時に、走査電極と維持電極との間、または走査電極とデータ電極との間で電荷調整が行われる。走査電極の電荷調整は、走査電極に印加されるランプ波形によって同時に行われる。
このとき、初期化放電の第１の期間でデータ電極にデータパルスが印加される。この場合、走査電極とデータ電極との間の電位差が小さくなる。それにより、走査電極とデータ電極との間の放電よりも走査電極と維持電極間の放電が先に発生する。これにより、初期化放電が安定化される。
そのため、第１の期間における走査電極の上りランプ波形の波高値は、データ電極に印加されたデータパルスの電圧との間の電位差が走査電極とデータ電極との間の壁電荷を十分に蓄積することが可能な値に設定される必要がある。
一方、第１の期間でデータ電極にデータパルスが印加されている際には、維持電極が０Ｖに接地されている。そのため、第１の期間における走査電極の上りランプの波高値を大きくすると、走査電極と維持電極との間の電位差が大きくなり、強い放電が発生する。その結果、コントラストが低下する。
これに対し、特許文献３の駆動方法のように、第１の期間における走査電極へのランプ波形の印加中に、維持電極をハイインピーダンス状態にして維持電極にランプ波形を印加する場合、走査電極と維持電極との間の電位差が著しく大きくなることが抑制される。その結果、強い放電の発生が抑制され、コントラストが向上する。
しかしながら、この場合、維持電極に蓄積される壁電荷が減少するので、初期化期間の次の書込み期間での書込み放電が不安定になる。その結果、画像表示の不具合が発生する。
本発明の目的は、画像のコントラストが十分に向上されるとともに、画像表示の不具合が十分に防止されたプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法を提供することである。
（１）本発明の一局面に従うプラズマディスプレイ装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、第１の期間に続く第２の期間で複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、維持電極駆動回路は、第１の期間内における第１の期間よりも短い第３の期間で複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形を印加し、第２の期間内における第２の期間よりも短い第４の期間で複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形を印加するものである。
このプラズマディスプレイ装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形が印加される。そして、第１の期間内における第１の期間よりも短い第３の期間で、維持電極駆動回路により複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形が印加される。
これにより、第３の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第１の期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、第１の期間に続く第２の期間で初期化放電のために複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形が印加される。そして、第２の期間内における第２の期間よりも短い第４の期間で、維持電極駆動回路により複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形が印加される。
これにより、第４の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第２の期間における初期化放電の発生期間が短縮されるので、第１の期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形および第４のランプ波形をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
（２）プラズマディスプレイ装置は、複数のデータ電極を駆動するデータ電極駆動回路をさらに備え、データ電極駆動回路は、第１の期間において複数のデータ電極にパルス波形を印加してもよい。
この場合、走査電極と維持電極との間で初期化放電が発生する前に走査電極とデータ電極との間で放電が発生することを防止することができる。それにより、初期化放電が安定化される。
（３）維持電極駆動回路は、第３の期間および第４の期間で複数の維持電極をフローティング状態にしてもよい。
複数の維持電極がフローティング状態になると、複数の維持電極の電位は、容量結合により複数の走査電極の電位変化に従って変化する。これにより、第３の期間および第４の期間においては、複数の維持電極の電位が、複数の走査電極に印加される第１のランプ波形および第２のランプ波形に従って変化する。
したがって、簡単な回路構成で、複数の維持電極に第３のランプ波形および第４のランプ波形を印加することができる。その結果、コストの上昇が抑制される。
（４）本発明の他の局面に従う駆動方法は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加するステップと、第１の期間に続く第２の期間で複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形を印加するステップと、第１の期間内における第１の期間よりも短い第３の期間で複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形を印加するステップと、第２の期間内における第２の期間よりも短い第４の期間で複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形を印加するステップとを備えたものである。
このプラズマディスプレイパネルの駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で、複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形が印加される。そして、第１の期間内における第１の期間よりも短い第３の期間で、複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形が印加される。
これにより、第３の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第１の期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、第１の期間に続く第２の期間で初期化放電のために複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形が印加される。そして、第２の期間内における第２の期間よりも短い第４の期間で、維持電極駆動回路により複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形が印加される。
これにより、第４の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第２の期間における初期化放電の発生期間が短縮されるので、第１の期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形および第４のランプ波形をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
（５）本発明のさらに他の局面に従うプラズマディスプレイ装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で複数の走査電極に上昇する第１のランプ波形を印加し、前半期間に続く後半期間で複数の走査電極に下降する第２のランプ波形を印加し、維持電極駆動回路は、前半期間で複数の維持電極に上昇する第３のランプ波形を印加し、後半期間で複数の維持電極に下降する第４のランプ波形を印加するものである。
このプラズマディスプレイ装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で、走査電極駆動回路により複数の走査電極に上昇する第１のランプ波形が印加される。また、前半期間においては、維持電極駆動回路により複数の維持電極に上昇する第３のランプ波形が印加される。
これにより、前半期間において、複数の走査電極に第１のランプ波形が印加されかつ複数の維持電極に第３のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、前半期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、前半期間に続く後半期間で初期化放電のために複数の走査電極に下降する第２のランプ波形が印加される。また、後半期間内においては、維持電極駆動回路により複数の維持電極に下降する第４のランプ波形が印加される。
これにより、後半期間において、複数の走査電極に第２のランプ波形が印加されかつ複数の維持電極に第４のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、後半期間における初期化放電の発生期間が短縮されるので、前半期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形の波高値および第４のランプ波形の波高値をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
（６）本発明のさらに他の局面に従うプラズマディスプレイパネルの駆動方法は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で複数の走査電極に上昇する第１のランプ波形を印加するステップと、前半期間に続く後半期間で複数の走査電極に下降する第２のランプ波形を印加するステップと、前半期間内において複数の維持電極に上昇する第３のランプ波形を印加するステップと、後半期間内において複数の維持電極に下降する第４のランプ波形を印加するステップとを備えたものである。
このプラズマディスプレイパネルの駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で、複数の走査電極に上昇する第１のランプ波形が印加される。また、前半期間においては、複数の維持電極に上昇する第３のランプ波形が印加される。
これにより、前半期間において、複数の走査電極に第１のランプ波形が印加されかつ複数の維持電極に第３のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、前半期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、前半期間に続く後半期間で初期化放電のために複数の走査電極に下降する第２のランプ波形が印加される。また、後半期間内においては、維持電極駆動回路により複数の維持電極に下降する第４のランプ波形が印加される。
これにより、後半期間において、複数の走査電極に第２のランプ波形が印加されかつ複数の維持電極に第４のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、後半期間における初期化放電の発生期間が短縮されるので、前半期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形の波高値および第４のランプ波形の波高値をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
本発明によれば、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
図１はプラズマディスプレイパネルの要部を示す斜視図 図２はパネルの電極配列図 図３はプラズマディスプレイ装置の構成図 図４はパネルの各電極に印加される駆動電圧波形を示す図 図５は全セル初期化動作時に従来のプラズマディスプレイ装置で用いられる駆動電圧波形図 図６は全セル初期化動作時に本実施の形態に係るプラズマディスプレイ装置で用いられる駆動電圧波形図 図７は図３の維持電極駆動回路の一構成例を示す回路図 図８は図４の第１ＳＦの初期化期間に走査電極および維持電極に与えられる駆動電圧波形図ならびに維持電極駆動回路に与えられる制御信号のタイミング図
以下、本発明の一実施の形態に係るプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法について、図面を用いて説明する。
以下の説明において、ランプ波形の波高値とは、時間の変化とともに緩やかに上昇または下降するランプ波形の電圧の最大変化量、例えばランプ波形の印加開始時点の電位と印加終了時点の電位との差分値をいう。
図１は、本実施の形態に用いるプラズマディスプレイパネルの要部を示す斜視図である。プラズマディスプレイパネル（以下、パネルと略記する）１は、互いに対向配置されたガラス製の前面基板２および背面基板３を備える。前面基板２および背面基板３の間に放電空間が形成される。前面基板２上には複数対の走査電極４および維持電極５が互いに平行に形成されている。各対の走査電極４および維持電極５が表示電極を構成する。走査電極４および維持電極５を覆うように誘電体層６が形成され、誘電体層６上には保護層７が形成されている。
背面基板３上には絶縁体層８で覆われた複数のデータ電極９が設けられている。絶縁体層８上には、データ電極９と平行な方向に延びるストライプ状の隔壁１０が設けられている。また、絶縁体層８の表面および隔壁１０の側面に蛍光体層１１が設けられている。そして、複数対の走査電極４および維持電極５と複数のデータ電極９とが垂直に交差するように前面基板２と背面基板３とが対向配置され、前面基板２と背面基板３との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えば井桁状の隔壁を備えた構造を用いてもよい。
上記蛍光体層１１は、放電セルごとにＲ（赤）、Ｇ（緑）およびＢ（青）のいずれかの蛍光体層を含む。パネル１上の１画素は、Ｒ、ＧおよびＢの蛍光体をそれぞれ含む３つの放電セルにより構成される。
図２はパネル１の電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極４）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極５）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極９）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉおよび維持電極ＳＵｉと１つのデータ電極Ｄｊとが交差0した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。なお、ｉは１〜ｎのうち任意の整数であり、ｊは１〜ｍのうち任意の整数である。
図３は本実施の形態に係るプラズマディスプレイ装置の構成図である。このプラズマディスプレイ装置は、パネル１、データ電極駆動回路１２、走査電極駆動回路１３、維持電極駆動回路１４、タイミング発生回路１５、画像信号処理回路１８および電源回路（図示せず）を備える。
画像信号処理回路１８は画像信号ｓｉｇをパネル１の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路１２に出力する。
データ電極駆動回路１２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。
タイミング発生回路１５は水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（データ電極駆動回路１２、走査電極駆動回路１３および維持電極駆動回路１４）へ供給する。
走査電極駆動回路１３はタイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路１４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。
次に、パネル１を駆動するための駆動電圧波形およびパネル１の動作について説明する。
本実施の形態において、各フィールドは、初期化期間、書込み期間および維持期間を有する複数のサブフィールドに分割される。例えば、１フィールドが時間軸上でＮ個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第ＮＳＦと略記する）に分割される。
図４はパネル１の各電極に印加される駆動電圧波形を示す図である。図４の例では、第１ＳＦおよび第２ＳＦにおける駆動電圧波形が示されている。
本例では、第１ＳＦが全セル初期化動作を行う初期化期間を有するサブフィールド（以下、「全セル初期化サブフィールド」と略記する）に相当し、第２ＳＦが選択初期化動作を行う初期化期間を有するサブフィールド（以下、「選択初期化サブフィールド」と略記する）に相当する。
まず、第１ＳＦ（全セル初期化サブフィールド）における駆動電圧波形およびその駆動電圧波形に基づくパネル１の動作について説明する。
第１ＳＦの初期化期間の前半部（以下、前半期間と呼ぶ）には、データ電極Ｄ１〜Ｄｍを正の電位Ｖｄに保持し、維持電極ＳＵ１〜ＳＵｎの電位を０Ｖに保持する。その状態で、走査電極ＳＣ１〜ＳＣｎに対して放電開始電圧以下となる電位Ｖｉ１から放電開始電圧を超える電位Ｖｉ２に向かって緩やかに上昇するランプ波形を印加する。
それにより、全ての放電セルＤＣにおいて１回目の微弱な初期化放電が発生し、走査電極ＳＣ１〜ＳＣｎ上に負の壁電荷が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電荷が蓄えられる。ここで、電極上の壁電圧とは、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧をいう。
前半期間における所定のタイミングで、０Ｖに保持された維持電極ＳＵ１〜ＳＵｎに、０Ｖから電位Ｖｉ５まで上昇するランプ波形を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が電圧Ｖｉ５の分だけ小さくなる。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で強い放電が発生することが抑制され、コントラストが向上される。
なお、本実施の形態の電位Ｖｉ１は、請求項における第１の電位の例であり、本実施の形態の電位Ｖｉ２は、請求項における第２の電位の例である。また、本実施の形態の接地電位（０Ｖ）は、請求項における第５の電位の例であり、本実施の形態のＶｉ５は、請求項における第６の電位の例である。
初期化期間の後半部（以下、後半期間と呼ぶ）には、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅに保持した状態で、走査電極ＳＣ１〜ＳＣｎに電位Ｖｉ３から電位Ｖｉ４に向かって緩やかに下降するランプ波形を印加する。すると、全ての放電セルＤＣにおいて２回目の微弱な初期化放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の壁電圧も書込み動作に適した値に調整される。
上記後半期間における所定のタイミングで、正の電位Ｖｅに保持された維持電極ＳＵ１〜ＳＵｎに、正の電位Ｖｅから電位Ｖｉ６まで下降するランプ波形を印加する。この場合、維持電極ＳＵ１〜ＳＵｎと走査電極ＳＣ１〜ＳＣｎとの間の電位差が放電開始電圧を超える時点から維持電極ＳＵ１〜ＳＵｎにランプ波形が印加されるまでの期間中に、放電により前半期間に蓄積された壁電荷が減少する。
なお、本実施の形態の電位Ｖｉ３は、請求項における第３の電位の例であり、本実施の形態の電位Ｖｉ４は、請求項における第４の電位の例である。また、本実施の形態の接地電位Ｖｅは、請求項における第７の電位の例であり、本実施の形態の電位Ｖｉ６は、請求項における第８の電位の例である。
上述のように、本実施の形態では、前半期間に維持電極ＳＵ１〜ＳＵｎに０Ｖから電位Ｖｉ５まで上昇するランプ波形が印加される。この場合、このランプ波形を印加しない場合に比べて、前半期間の終了時に維持電極ＳＵ１〜ＳＵｎに蓄積される壁電荷が電圧Ｖｉ５の分減少する。それにより、後半期間において、次の書込みに必要な維持電極ＳＵ１〜ＳＵｎ上の壁電荷が不足し、書込み放電が不安定になることが懸念される。
そこで、上述のように、本実施の形態では、後半期間に維持電極ＳＵ１〜ＳＵｎに正の電位Ｖｅから電位Ｖｉ６まで下降するランプ波形が印加される。このランプ波形が印加される期間中には、微弱放電が発生しない。そのため、ランプ波形を印加しない場合に比べて、微弱放電が発生する期間が短縮される。これにより、放電により減少する壁電荷の量が低減される。それにより、維持電極ＳＵ１〜ＳＵｎ上の壁電荷が書込みに必要な量よりも少なくなることが防止される。
その結果、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧を書込み動作に適した値に弱めることが可能となる。また、データ電極Ｄ１〜Ｄｍ上の壁電圧が書込み動作に適した値に調整される。
なお、電位Ｖｉ６の値を調整することにより、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧を次の書込み放電に適した電圧に調整することが可能となる。
続く書込み期間では、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅ’に保ち、走査電極ＳＣ１〜ＳＣｎを一旦電位Ｖｃに保持する。次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａが印加されるとともに、データ電極Ｄ１〜Ｄｍのうち１行目において発光すべき放電セルＤＣのデータ電極Ｄｋ（ｋ＝１〜ｍのいずれか）に正の書込みパルス電圧Ｖｄが印加される。
図４では、書込みパルス電圧Ｖｄと走査パルス電圧Ｖａとが同時に印加されている時間（以下、「書込み時間」と略記する）が矢印Ｔｗで表されている。
書込み時間Ｔｗにおいては、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算されたものとなる。それにより、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧が、放電開始電圧を超える。
そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＵ１との間で書込み放電が発生する。
その結果、この放電セルＤＣの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。このようにして、１行目に表示すべき放電セルＤＣで書込み放電が発生することにより、各電極Ｄｋ，ＳＣ１，ＳＵ１上で壁電荷が蓄積される（書込み動作）。
一方、書込みパルス電圧Ｖｄが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えない。そのため、その交差部の放電セルＤＣでは書込み放電が発生しない。以上の書込み動作がｎ行目の放電セルに至るまで順次行われ、書込み期間が終了する。
続く維持期間では、走査電極ＳＣ１〜ＳＣｎが０Ｖに戻され、走査電極ＳＣ１〜ＳＣｎに維持期間の最初の維持パルス電圧Ｖｓが印加される。このとき、書込み放電を起こした放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が、維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧の大きさが加算されたものとなり、放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積される。
このとき、データ電極Ｄｋ上にも正の壁電荷が蓄積される。書込み期間において書込み放電が起きなかった放電セルＤＣでは維持放電は発生せず、初期化期間の終了時における壁電圧状態が保持される。
続いて、走査電極ＳＣ１〜ＳＣｎが０Ｖに戻され、走査電極ＳＣ１〜ＳＣｎに２番目の維持パルス電圧Ｖｓが印加される。すると、維持放電を起こした放電セルＤＣでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超える。これにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。
以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに輝度重みに応じた数の維持パルスが交互に印加されることにより、書込み期間において書込み放電を起こした放電セルＤＣでは維持放電が継続して行われる。こうして維持期間における維持動作が終了する。
続いて、第２ＳＦ（選択初期化サブフィールド）における駆動電圧波形およびその駆動電圧波形に基づくパネル１の動作について説明する。
第２ＳＦの初期化期間では、初めに維持電極ＳＵ１〜ＳＵｎが正の電位Ｖｅで保持され、データ電極Ｄ１〜Ｄｍが接地電位に保持される。この状態で、走査電極ＳＣ１〜ＳＣｎに電位Ｖｉ３’から電位Ｖｉ４に向かって緩やかに下降するランプ波形が印加される。すると、前のサブフィールドの維持期間で維持放電が起きた放電セルＤＣでは微弱な初期化放電が発生する。それにより、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。
一方、前のサブフィールドで書込み放電および維持放電が起きなかった放電セルＤＣにおいては、放電が発生せず、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。
このように、第２ＳＦ、すなわち選択初期化サブフィールドの初期化期間においては、直前のサブフィールドで維持放電が起こった放電セルＤＣで選択的に初期化放電を発生させる選択初期化動作が行われる。
書込み期間および維持期間における駆動電圧波形および動作は、第１ＳＦ（全セル初期化サブフィールド）の書込み期間および維持期間における駆動電圧波形および動作と同様であるため説明を省略する。
次に、第１ＳＦの初期化期間において、維持電極ＳＵ１〜ＳＵｎにランプ波形を印加する理由について、従来の駆動方法と比較して説明する。
図５は全セル初期化動作時に従来のプラズマディスプレイ装置で用いられる駆動電圧波形図である。図６は全セル初期化動作時に本実施の形態に係るプラズマディスプレイ装置で用いられる駆動電圧波形図である。図５および図６においては、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍをそれぞれ符号ＳＣ，ＳＵ，ＤＡで表す。
まず、図５の駆動電圧波形の前半期間について説明する。図５の前半期間では、走査電極ＳＣに正の電位Ｖｉ１から正の電位Ｖｉ２まで緩やかに上昇するランプ波形が印加される。このとき、維持電極ＳＵは０Ｖに保持され、データ電極は電圧Ｖｄに保持される。
そのため、維持電極ＳＵには、走査電極ＳＣと維持電極ＳＵとの間の電圧が放電開始電圧から電圧Ｖｉ２に到達するまでの期間中、放電に応じた壁電荷が蓄積される。
また、データ電極ＤＡには、走査電極ＳＣとデータ電極ＤＡとの間の電圧が放電開始電圧から電圧（Ｖｉ２−Ｖｄ）に到達するまでの期間中、放電に応じた壁電荷が蓄積される。
なお、前半期間においては、データ電極ＤＡにデータパルスＶｄが印加されている。これにより、走査電極ＳＣと維持電極ＳＵとの間の放電が、走査電極ＳＣとデータ電極ＤＡとの間の放電よりも先に発生する。それにより、初期化放電が安定化する。
この場合、前半期間において、走査電極ＳＣに印加される上りランプ波形の波高値は、走査電極ＳＣとデータ電極ＤＡとの間の電位差が十分に放電開始電圧を超えるように調整される必要がある。このように、ランプ波形の波高値が調整されることにより、走査電極ＳＣ上およびデータ電極ＤＡ上に十分な壁電荷が蓄積される。
一方、維持電極ＳＵは前半期間では０Ｖ（接地電位）に保持されているので、上りランプ波形の波高値が大きく設定されていると、走査電極ＳＣと維持電極ＳＵとの間の電位差が大きくなる。この場合、強い放電が起こってコントラストが低下する。
そこで、図６に示すように、本実施の形態に係るプラズマディスプレイ装置の駆動方法においては、前半期間中であって、走査電極ＳＣに上りランプ波形が印加されている期間中に、維持電極ＳＵを接地端子およびノードから切り離してハイインピーダンス状態にする期間を設ける。
本実施の形態において、ハイインピーダンス状態とは、維持電極ＳＵが電源端子、接地端子およびノードから切り離された状態（フローティング状態）をいう。
この場合、維持電極ＳＵの電位は容量結合により走査電極ＳＣの電位の変化に従って変化する。したがって、維持電極ＳＵにもランプ波形が印加される。これにより、走査電極ＳＣと維持電極ＳＵとの間の放電を減少させることが可能となり、コントラストを向上させることが可能となる。
続いて、図５の駆動電圧波形の後半期間について説明する。初期化期間における後半期間は、前半期間で各電極ＳＣ，ＳＵ，ＤＡに蓄積された電荷を調整するために設定される。
図５において、維持電極ＳＵでは、放電開始電圧から電位Ｖｉ２と電位Ｖｅとの電位差までの電圧の大きさに応じて壁電圧が弱められる。また、データ電極ＤＡでは、放電開始電圧から電位Ｖｉ２までの電圧の大きさに応じて壁電圧が弱められる。
ここで、後半期間における維持電極ＳＵの電位Ｖｅは、初期化期間に続く書込み期間の書込み動作を安定させるために設定されている。したがって、維持電極ＳＵの電位を変化させることは困難である。そのため、従来は、図５に示す前半期間と同様に、維持電極ＳＵとデータ電極ＤＡのどちらか一方に合わせて電位Ｖｉ４を設定していた。
そのため、上述のように、前半期間に維持電極ＳＵに上りランプ波形を印加して走査電極ＳＣと維持電極ＳＵとの間の放電を減少させた場合、維持電極ＳＵに蓄積される壁電荷が減少し、次の書込み期間における書込み放電が不安定になる。
そこで、本実施の形態では、図６に示すように、初期化期間の前半期間だけでなく後半期間においても維持電極ＳＵにランプ波形が印加される。このように、上りランプ波形の電位Ｖｉ５および下りランプ波形の電位Ｖｉ６を設定することにより、走査電極ＳＣにランプ波形が印加されているときに、維持電極ＳＵに印加される電圧が変化する。これにより、走査電極ＳＣと維持電極ＳＵとの間の電位差、および走査電極ＳＣとデータ電極ＤＡとの間の電位差が、前半期間および後半期間で独立して制御される。
具体的には、走査電極ＳＣの電位を正の電位Ｖｉ１から正の電位Ｖｉ２に上昇させる上りランプ波形の印加開始から所定期間中は、維持電極ＳＵの電位が０Ｖ（ＧＮＤ：接地電位）で保持される。その後、走査電極ＳＣの電位が上りランプ波形により所定の高さに達したタイミングから維持電極ＳＵにもランプ波形を印加する。すると、走査電極ＳＣと維持電極ＳＵとの間の放電および電荷蓄積は、維持電極ＳＵにランプ波形を印加するタイミングで止まる。
次に、走査電極ＳＣへの上りランプ波形の印加終了後、すなわち走査電極ＳＣが正の電位Ｖｉ２に達した後、走査電極ＳＣの電位を正の電位Ｖｉ２から正の電位Ｖｉ３に切り換えるタイミングで、維持電極ＳＵを一旦接地し、その後、走査電極ＳＣに下りランプ波形を印加する前に維持電極ＳＵに電圧Ｖｅを印加する。
そして、走査電極ＳＣの電位を正の電位Ｖｉ３から負の電位Ｖｉ４に下降させる下りランプ波形の印加開始から所定期間中は、維持電極ＳＵが電位Ｖｅに保持される。所定期間が経過したタイミングから維持電極ＳＵにもランプ波形を印加する。これにより、走査電極ＳＣと維持電極ＳＵとの間の放電および電荷調整は、維持電極ＳＵにランプ波形を印加するタイミングで止まる。
その後、走査電極ＳＣへの下りランプ波形の印加が終了するタイミングで維持電極ＳＵへのランプ波形の印加も終了させる。その後、維持電極ＳＵが電位Ｖｅに保持される。また、維持電極ＳＵは、次の書込み期間で電位Ｖｅ’に保持される。
このように、初期化期間の前半期間においては、維持電極ＳＵにランプ波形を印加し、ランプ波形の電位Ｖｉ５を設定することにより、走査電極ＳＣと維持電極ＳＵとの間の放電が減少される。また、維持電極ＳＵに蓄積する壁電荷が減少しても、続く初期化期間の後半期間において、維持電極ＳＵにランプ波形を印加し、ランプ波形の電位Ｖｉ６を設定することにより、走査電極ＳＣおよび維持電極ＳＵに蓄積された壁電荷を不要に削除することなく、初期化動作を完了することが可能となる。
これにより、不必要な放電が抑制されるので、次の書込み期間における書込み放電を安定化することが可能となるとともに、表示に関係がない発光を抑制し、高いコントラストを有する画像を得ることが可能となる。
本実施の形態においては、上記所定の電位Ｖｉ１〜Ｖｉ６の設定値は、放電セルＤＣに応じて最適に設定することが望ましい。
例えば前半期間および後半期間中の所定のタイミングで維持電極ＳＵをハイインピーダンス状態にする。この場合、維持電極ＳＵを電位Ｖｉ５および電位Ｖｉ６にするための電圧が、回路コストを上昇させることなく容易に得られる。
また、図６では、走査電極ＳＣの電位を電位Ｖｉ２から電位Ｖｉ３に切り換えるタイミングで維持電極ＳＵを０Ｖに接地し、その後、走査電極ＳＣへの下りランプ波形の印加前に維持電極ＳＵを電位Ｖｅに保持しているが、これは一例であり、維持電極ＳＵの電位を電位Ｖｉ５から電位Ｖｅに保持してもよい。
また、維持電極ＳＵへの上りランプ波形の印加開始タイミングは、全ての放電セルＤＣで走査電極ＳＣと維持電極ＳＵとの間の放電が開始された後のタイミングに設定されることが望ましい。また、維持電極ＳＵの下りランプ波形の印加開始タイミングは、走査電極ＳＣと維持電極ＳＵとの間の電位差が調整されるように、パネル１に応じて最適に設定されることが望ましい。
また、本実施の形態では、放電を安定化させるために、書込み期間において維持電極ＳＵの電位を電位Ｖｅから電位Ｖｅ’に電圧Ｖｅ２分積み上げている。しかしながら、電圧Ｖｅ２がない場合でも、効果は変わらない。
図７は図３の維持電極駆動回路１４の一構成例を示す回路図である。図７の維持電極駆動回路１４は電荷回収型の維持電極駆動回路である。
図７に示すように、維持電極駆動回路１４は、ダイオードＤ１０１からダイオード１０３、コンデンサＣ１０１、コンデンサＣ１０２、ｎチャンネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０１，Ｑ１０２，Ｑ１０３，Ｑ１０４，Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０６，Ｑ１０７およびコイルＬ１０１を含む。
トランジスタＱ１０１は、電圧Ｖｓを受ける電源端子Ｖ１０１とノードＮ１０１との間に接続され、ゲートには制御信号Ｓ１０１が与えられる。
トランジスタＱ１０２は、ノードＮ１０１と接地端子との間に接続され、ゲートには制御信号Ｓ１０２が与えられる。ノードＮ１０１は、維持電極ＳＵ（図２の維持電極ＳＵ１〜ＳＵｎ）に接続される。
ノードＮ１０１とノードＮ１０２との間には、コイルＬ１０１が接続される。ノードＮ１０２とノードＮ１０３との間には、ダイオードＤ１０１およびトランジスタＱ１０３が直列に接続されるとともに、ダイオードＤ１０２およびトランジスタＱ１０４が直列に接続される。コンデンサＣ１０１はノードＮ１０３と接地端子との間に接続される。トランジスタＱ１０３のゲートには制御信号Ｓ１０３が与えられ、トランジスタＱ１０４のゲートには制御信号Ｓ１０４が与えられる。
ダイオードＤ１０３は、電圧Ｖｅを受ける電源端子Ｖ１０２とノードＮ１０４との間に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂは、ノードＮ１０４とノードＮ１０１との間に直列に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂのゲートには制御信号Ｓ１０５が与えられる。コンデンサＣ１０２は、ノードＮ１０４とノードＮ１０５との間に接続される。
トランジスタＱ１０６は、ノードＮ１０５と接地端子との間に接続され、ゲートには制御信号Ｓ１０６が与えられる。トランジスタＱ１０７は、電圧Ｖｅ２を受ける電源端子Ｖ１０３とノードＮ１０５との間に接続され、ゲートには制御信号Ｓ１０７が与えられる。
なお、図７ではスイッチング素子としてｎチャンネルＦＥＴを用いているが、これに代えて、スイッチング動作を行う素子としてＩＧＢＴ（絶縁ゲート型バイポーラ・トランジスタ）等の他の素子を用いても良い。
ｎチャンネルＦＥＴＱ１０１〜Ｑ１０７に与えられる制御信号Ｓ１０１〜Ｓ１０７は、図３のタイミング回路１５から維持電極駆動回路１４にタイミング信号として与えられる。これらの制御信号Ｓ１０１〜Ｓ１０７は、回収コンデンサＣ１０１と維持電極（図示せず）との間の電荷の授受を制御する。
図８は図４の第１ＳＦの初期化期間に走査電極ＳＣおよび維持電極ＳＵに与えられる駆動電圧波形図ならびに維持電極駆動回路１４に与えられる制御信号のタイミング図である。
図８の最上段に走査電極ＳＣの駆動電圧波形が示され、次の段に維持電極ＳＵの駆動電圧波形が示されている。
第１ＳＦの開始時点ｔｓでは、制御信号Ｓ１０１，Ｓ１０３，Ｓ１０４，Ｓ１０５，Ｓ１０６，Ｓ１０７がローレベルにあり、制御信号Ｓ１０２がハイレベルにある。それにより、トランジスタＱ１０１，Ｑ１０３，Ｑ１０４，Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０６，Ｑ１０７がオフし、トランジスタＱ１０２がオンしている。これにより、維持電極ＳＵ（ノードＮ１０１）が接地電位となっている。
その後、時点ｔ０で走査電極ＳＣの電位がＶｉ１に上昇する。そして、時点ｔ０１で走査電極ＳＵに電位Ｖｉ１から電位Ｖｉ２まで上昇する上りランプ波形が印加される。このランプ波形は、時点ｔ０１から時点ｔ２までの第１の期間ＰＩ１に走査電極ＳＵに印加される。
走査電極ＳＵへの上りランプ波形の印加開始から所定期間経過した後、時点ｔ１ａで、制御信号Ｓ１０２がローレベルとなる。これにより、トランジスタＱ１０２がオフする。この場合、維持電極ＳＵは電源端子および接地端子のいずれにも接続されない。その結果、維持電極ＳＵがハイインピーダンス状態となる。これにより、走査電極ＳＣの電位の上昇に伴って、時点ｔ１ａから時点ｔ２までの第３の期間ＰＩ３に維持電極ＳＵの電位がＶｉ５まで上昇する。
維持電極ＳＵがハイインピーダンス状態である場合、走査電極ＳＣと維持電極ＳＵとの間の電位差がほぼ一定に保たれる。そのため、走査電極ＳＣと維持電極ＳＵとの間で放電が発生しにくくなる。時点ｔ２から時点ｔ３の期間では、走査電極ＳＣの電位が一定に維持されるので、維持電極ＳＵの電位も一定に維持される。
時点ｔ４で、走査電極ＳＣに電位Ｖｉ３から電位Ｖｉ４まで下降する下りランプ波形の印加が開始される。このランプ波形は、時点ｔ４から時点ｔ６までの第２の期間ＰＩ２に走査電極ＳＵに印加される。
このとき、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。それにより、電源端子Ｖ１０２からノードＮ１０４を通して維持電極ＳＵに電流が流れる。その結果、維持電極ＳＵの電位が上昇し、電位Ｖｅで保持される。
走査電極ＳＵへの下りランプ波形の印加開始から所定期間経過した後、時点ｔ５ａで、制御信号Ｓ１０５がローレベルとなる。これにより、トランジスタＱ１０５がオフする。この場合、維持電極ＳＵは電源端子および接地端子のいずれにも接続されない。その結果、維持電極ＳＵが再びハイインピーダンス状態となる。これにより、走査電極ＳＣの電位の下降に伴って、時点ｔ５ａから時点ｔ６までの第４の期間ＰＩ４に維持電極ＳＵの電位がＶｉ６まで下降する。維持電極ＳＵがハイインピーダンス状態である場合、走査電極ＳＣと維持電極ＳＵとの間の電位差がほぼ一定に保たれる。そのため、走査電極ＳＣと維持電極ＳＵとの間で放電が発生しにくくなる。
その後、制御信号Ｓ１０５，Ｓ１０７がハイレベルとなる。これにより、維持電極ＳＵが電位Ｖｅに電圧Ｖｅ２を加算した電位Ｖｅ’で保持される。
なお、本実施の形態では、全セル初期化サブフィールドが第１ＳＦに設定される例を説明したが、全セル初期化サブフィールドは第１ＳＦ以外のサブフィールド（例えば、第２ＳＦまたは第３ＳＦ等）に設定されてもよいし、複数のサブフィールドに設定されてもよい。
この場合、全セル初期化波形が挿入された各サブフィールドにおいて、走査電極ＳＣにランプ波形が印加される間に維持電極ＳＵにランプ波形を印加してもよい。また、複数のサブフィールドに全セル初期化波形が挿入される場合には、選択的に特定のサブフィールドで、走査電極ＳＣにランプ波形が印加される間に維持電極ＳＵにランプ波形を印加してもよい。
本実施の形態では、維持電極ＳＵをハイインピーダンス状態とすることにより、維持電極ＳＵのランプ波形を得ている。これに限らず、維持電極ＳＵのランプ波形を得るために、走査電極ＳＣにランプ波形を印加するためのランプ生成回路と同様の構成をプラズマディスプレイ装置に設けてもよい。この場合、初期化期間において、走査電極ＳＣに与えるランプ波形と同様な傾きを有するランプ波形を維持電極ＳＵに与えることができる。
また、初期化放電が安定しているパネル１を表示させる場合には、初期化期間における前半期間に、データ電極ＤＡにデータパルスＶｄを印加しなくてもよい。
本発明は、種々の画像を表示する表示装置に利用することができる。
本発明は、プラズマティスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル（以下、パネルと略記する）として代表的な交流面放電型パネルにおいては、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
前面板は、前面ガラス基板、一対の走査電極と維持電極とからなる表示電極、誘電体層および保護層を含む。複数の表示電極が、互いに平行となるように前面ガラス基板上に形成されている。それらの表示電極を覆うように、誘電体層および保護層が前面ガラス基板上に形成されている。
背面板は、背面ガラス基板、データ電極、誘電体層、隔壁および蛍光体層を含む。複数のデータ電極が、互いに平行となるように背面ガラス基板上に形成されている。それらのデータ電極を覆うように、誘電体層が背面ガラス基板上に形成されている。さらに、誘電体層上には、複数のデータ電極と平行となるように複数の隔壁が形成されている。誘電体層の表面および隔壁の側面には、蛍光体層が形成されている。
そして、複数の表示電極と複数のデータ電極とが立体交差するように、前面板と背面板とが対向配置される。前面板と背面板との間に放電空間が形成される。放電空間には放電ガスが封入されている。ここで、表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいては、各放電セル内でガス放電により紫外線が発生する。この紫外線によりＲ（赤）、Ｇ（緑）およびＢ（青）各色の蛍光体が励起発光することによりカラー表示が行われる。
パネルを駆動する方法としてはサブフィールド法が用いられている。また、サブフィールド法の中でも、階調表示に関係しない発光を極力減らすことによりコントラスト比を向上させる新規な駆動方法が特開２０００−２４２２２４号公報（以下、特許文献１と記す）に開示されている。
以下の説明において、１フィールド期間は初期化期間、書込み期間および維持期間を有するＮ個のサブフィールドに分割される。分割されたＮ個のサブフィールドを、それぞれ第１ＳＦ、第２ＳＦ、・・・、および第ＮＳＦと略記する。特許文献１の駆動方法によれば、これらＮ個のサブフィールドのうち第１ＳＦを除くサブフィールドにおいては、前のサブフィールドの維持期間中に点灯した放電セルでのみ初期化動作が行われる。
具体的には、第１ＳＦの初期化期間の前半部（第１の期間）では、走査電極に緩やかに上昇するランプ波形を印加することにより微弱放電を発生させ、書込み動作に必要な壁電荷を各電極上に形成する。このとき、後で壁電荷の最適化を図ることを見越して過剰に壁電荷を形成しておく。続いて、初期化期間の後半部（第２の期間）では、走査電極に緩やかに下降するランプ波形を印加することにより再び微弱放電を発生させる。これにより、各電極上に過剰に蓄えられた壁電荷を弱めることにより、各放電セルにおける壁電荷量が適切な量に調整される。
第１ＳＦの書込み期間では、発光させるべき放電セルにおいて書込み放電を発生させる。そして、第１ＳＦの維持期間では、走査電極および維持電極に維持パルスを印加することにより、書込み放電を起こした放電セルにおいて維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示が行われる。
続く第２ＳＦの初期化期間では、第１ＳＦの初期化期間の後半部と同様の駆動波形、すなわち走査電極に緩やかに下降するランプ波形を印加する。これにより、書込み動作に必要な壁電荷形成が維持放電と同時に行われる。それにより、第２ＳＦの初期化期間に、第１ＳＦの初期化期間と同様の前半部を独立に設ける必要がなくなる。
上記のように、走査電極に緩やかに下降するランプ波形が印加されることにより、第１ＳＦにおいて維持放電を行った放電セルで微弱放電が発生する。これにより、各電極上に過剰に蓄えられた壁電荷が弱められ、各々の放電セルに対して適切な壁電荷に調整される。また、維持放電が発生しなかった放電セルでは、第１ＳＦの初期化期間終了時における壁電荷が保たれているので、微弱放電が発生しない。
このように、第１ＳＦの初期化動作は全ての放電セルを放電させる全セル初期化動作であり、第２ＳＦ以降の初期化動作は維持放電を行った放電セルのみ初期化する選択初期化動作である。したがって、全ての放電セルのうちの画像表示に関係しない放電セル（発光しない放電セル）では、第１ＳＦの初期化期間でのみ微弱放電が発生し、他のＳＦの初期化期間で微弱放電が発生しない。その結果、コントラストの高い画像表示が可能となる。
また、上記の全セル初期化動作を行う際の初期化放電を安定化させる方法として、第１の期間にデータ電極にデータパルスを印加する駆動方法が特開２００５−３２１６８０号公報（以下、特許文献２と記す）に開示されている。特許文献２の駆動方法によれば、全セル初期化期間の第１の期間において、データ電極に正のデータ電圧を印加し、走査電極とデータ電極間よりも先に走査電極と維持電極と間の放電を発生させることにより初期化放電を安定化し、良好な品質で画像表示を行うことが可能となる。
さらに、この全セル初期化動作において、不必要な放電を抑制し、コントラストを高める方法が特開２００４−１６３８８４号公報（以下、特許文献３と記す）に開示されている。
特許文献３の駆動方法によれば、第１の期間において、走査電極に緩やかに上昇するランプ波形が印加される一部の期間で、維持電極が接地端子およびノードから切り離される（ハイインピーダンス状態）。この場合、走査電極へのランプ波形の印加とともに、維持電極にもランプ波形が印加される。これにより、走査電極と維持電極との間の電位差が小さくなり、不必要な放電が抑制され、コントラストが高められる。
特開２０００−２４２２２４号公報 特開２００５−３２１６８０号公報 特開２００４−１６３８８４号公報
近年、パネルの高精細度化、大画面化に伴い放電セル数が増加している。そのため、上述の初期化動作時に電荷調整が最適に行われない場合には、画像表示の不具合が発生する。
上述のように、特許文献２の駆動方法においては、全セル初期化動作時に、走査電極と維持電極との間、または走査電極とデータ電極との間で電荷調整が行われる。走査電極の電荷調整は、走査電極に印加されるランプ波形によって同時に行われる。
このとき、初期化放電の第１の期間でデータ電極にデータパルスが印加される。この場合、走査電極とデータ電極との間の電位差が小さくなる。それにより、走査電極とデータ電極との間の放電よりも走査電極と維持電極間の放電が先に発生する。これにより、初期化放電が安定化される。
そのため、第１の期間における走査電極の上りランプ波形の波高値は、データ電極に印加されたデータパルスの電圧との間の電位差が走査電極とデータ電極との間の壁電荷を十分に蓄積することが可能な値に設定される必要がある。
一方、第１の期間でデータ電極にデータパルスが印加されている際には、維持電極が０Ｖに接地されている。そのため、第１の期間における走査電極の上りランプの波高値を大きくすると、走査電極と維持電極との間の電位差が大きくなり、強い放電が発生する。その結果、コントラストが低下する。
これに対し、特許文献３の駆動方法のように、第１の期間における走査電極へのランプ波形の印加中に、維持電極をハイインピーダンス状態にして維持電極にランプ波形を印加する場合、走査電極と維持電極との間の電位差が著しく大きくなることが抑制される。その結果、強い放電の発生が抑制され、コントラストが向上する。
しかしながら、この場合、維持電極に蓄積される壁電荷が減少するので、初期化期間の次の書込み期間での書込み放電が不安定になる。その結果、画像表示の不具合が発生する。
本発明の目的は、画像のコントラストが十分に向上されるとともに、画像表示の不具合が十分に防止されたプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法を提供することである。
（１）本発明の一局面に従うプラズマディスプレイ装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、第１の期間に続く第２の期間で複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、維持電極駆動回路は、第１の期間内における第１の期間よりも短い第３の期間で複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形を印加し、第２の期間内における第２の期間よりも短い第４の期間で複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形を印加するものである。
このプラズマディスプレイ装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形が印加される。そして、第１の期間内における第１の期間よりも短い第３の期間で、維持電極駆動回路により複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形が印加される。
これにより、第３の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第１の期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、第１の期間に続く第２の期間で初期化放電のために複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形が印加される。そして、第２の期間内における第２の期間よりも短い第４の期間で、維持電極駆動回路により複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形が印加される。
これにより、第４の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第２の期間における初期化放電の発生期間が短縮されるので、第１の期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形および第４のランプ波形をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
（２）プラズマディスプレイ装置は、複数のデータ電極を駆動するデータ電極駆動回路をさらに備え、データ電極駆動回路は、第１の期間において複数のデータ電極にパルス波形を印加してもよい。
この場合、走査電極と維持電極との間で初期化放電が発生する前に走査電極とデータ電極との間で放電が発生することを防止することができる。それにより、初期化放電が安定化される。
（３）維持電極駆動回路は、第３の期間および第４の期間で複数の維持電極をフローティング状態にしてもよい。
複数の維持電極がフローティング状態になると、複数の維持電極の電位は、容量結合により複数の走査電極の電位変化に従って変化する。これにより、第３の期間および第４の期間においては、複数の維持電極の電位が、複数の走査電極に印加される第１のランプ波形および第２のランプ波形に従って変化する。
したがって、簡単な回路構成で、複数の維持電極に第３のランプ波形および第４のランプ波形を印加することができる。その結果、コストの上昇が抑制される。
（４）本発明の他の局面に従う駆動方法は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加するステップと、第１の期間に続く第２の期間で複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形を印加するステップと、第１の期間内における第１の期間よりも短い第３の期間で複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形を印加するステップと、第２の期間内における第２の期間よりも短い第４の期間で複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形を印加するステップとを備えたものである。
このプラズマディスプレイパネルの駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で、複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形が印加される。そして、第１の期間内における第１の期間よりも短い第３の期間で、複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形が印加される。
これにより、第３の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第１の期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、第１の期間に続く第２の期間で初期化放電のために複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形が印加される。そして、第２の期間内における第２の期間よりも短い第４の期間で、維持電極駆動回路により複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形が印加される。
これにより、第４の期間では、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、第２の期間における初期化放電の発生期間が短縮されるので、第１の期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形および第４のランプ波形をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
（５）本発明のさらに他の局面に従うプラズマディスプレイ装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で複数の走査電極に上昇する第１のランプ波形を印加し、前半期間に続く後半期間で複数の走査電極に下降する第２のランプ波形を印加し、維持電極駆動回路は、前半期間で複数の維持電極に上昇する第３のランプ波形を印加し、後半期間で複数の維持電極に下降する第４のランプ波形を印加するものである。
このプラズマディスプレイ装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で、走査電極駆動回路により複数の走査電極に上昇する第１のランプ波形が印加される。また、前半期間においては、維持電極駆動回路により複数の維持電極に上昇する第３のランプ波形が印加される。
これにより、前半期間において、複数の走査電極に第１のランプ波形が印加されかつ複数の維持電極に第３のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、前半期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、前半期間に続く後半期間で初期化放電のために複数の走査電極に下降する第２のランプ波形が印加される。また、後半期間内においては、維持電極駆動回路により複数の維持電極に下降する第４のランプ波形が印加される。
これにより、後半期間において、複数の走査電極に第２のランプ波形が印加されかつ複数の維持電極に第４のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、後半期間における初期化放電の発生期間が短縮されるので、前半期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形の波高値および第４のランプ波形の波高値をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
（６）本発明のさらに他の局面に従うプラズマディスプレイパネルの駆動方法は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で複数の走査電極に上昇する第１のランプ波形を印加するステップと、前半期間に続く後半期間で複数の走査電極に下降する第２のランプ波形を印加するステップと、前半期間内において複数の維持電極に上昇する第３のランプ波形を印加するステップと、後半期間内において複数の維持電極に下降する第４のランプ波形を印加するステップとを備えたものである。
このプラズマディスプレイパネルの駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で、複数の走査電極に上昇する第１のランプ波形が印加される。また、前半期間においては、複数の維持電極に上昇する第３のランプ波形が印加される。
これにより、前半期間において、複数の走査電極に第１のランプ波形が印加されかつ複数の維持電極に第３のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、前半期間における初期化放電の発生期間が短縮されるので、複数の放電セルの発光輝度が抑制される。その結果、コントラストが向上する。この場合、複数の走査電極および複数の維持電極に蓄積される壁電荷の量が少なくなる。
また、前半期間に続く後半期間で初期化放電のために複数の走査電極に下降する第２のランプ波形が印加される。また、後半期間内においては、維持電極駆動回路により複数の維持電極に下降する第４のランプ波形が印加される。
これにより、後半期間において、複数の走査電極に第２のランプ波形が印加されかつ複数の維持電極に第４のランプ波形が印加される際には、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間で初期化放電が発生しない。したがって、後半期間における初期化放電の発生期間が短縮されるので、前半期間で複数の走査電極および複数の維持電極に蓄積された壁電荷の減少量が少なくなる。
また、維持電極に印加する第３のランプ波形の波高値および第４のランプ波形の波高値をそれぞれ調整することにより、走査電極と維持電極との間での壁電荷の制御および走査電極とデータ電極との間での壁電荷の制御をそれぞれ独立に行うことができる。
それにより、複数の走査電極上および複数の維持電極上の壁電荷を十分に書込み放電に適した値に調整することができる。
したがって、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
本発明によれば、コントラストを向上させつつ、書込み動作を安定化することができる。また、安定した書込み動作により維持期間での誤放電を抑えることができる。その結果、コントラストが高く表示品質の良好な画像を表示することができる。
以下、本発明の一実施の形態に係るプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法について、図面を用いて説明する。
以下の説明において、ランプ波形の波高値とは、時間の変化とともに緩やかに上昇または下降するランプ波形の電圧の最大変化量、例えばランプ波形の印加開始時点の電位と印加終了時点の電位との差分値をいう。
図１は、本実施の形態に用いるプラズマディスプレイパネルの要部を示す斜視図である。プラズマディスプレイパネル（以下、パネルと略記する）１は、互いに対向配置されたガラス製の前面基板２および背面基板３を備える。前面基板２および背面基板３の間に放電空間が形成される。前面基板２上には複数対の走査電極４および維持電極５が互いに平行に形成されている。各対の走査電極４および維持電極５が表示電極を構成する。走査電極４および維持電極５を覆うように誘電体層６が形成され、誘電体層６上には保護層７が形成されている。
背面基板３上には絶縁体層８で覆われた複数のデータ電極９が設けられている。絶縁体層８上には、データ電極９と平行な方向に延びるストライプ状の隔壁１０が設けられている。また、絶縁体層８の表面および隔壁１０の側面に蛍光体層１１が設けられている。そして、複数対の走査電極４および維持電極５と複数のデータ電極９とが垂直に交差するように前面基板２と背面基板３とが対向配置され、前面基板２と背面基板３との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えば井桁状の隔壁を備えた構造を用いてもよい。
上記蛍光体層１１は、放電セルごとにＲ（赤）、Ｇ（緑）およびＢ（青）のいずれかの蛍光体層を含む。パネル１上の１画素は、Ｒ、ＧおよびＢの蛍光体をそれぞれ含む３つの放電セルにより構成される。
図２はパネル１の電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極４）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極５）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極９）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉおよび維持電極ＳＵｉと１つのデータ電極Ｄｊとが交差0した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。なお、ｉは１〜ｎのうち任意の整数であり、ｊは１〜ｍのうち任意の整数である。
図３は本実施の形態に係るプラズマディスプレイ装置の構成図である。このプラズマディスプレイ装置は、パネル１、データ電極駆動回路１２、走査電極駆動回路１３、維持電極駆動回路１４、タイミング発生回路１５、画像信号処理回路１８および電源回路（図示せず）を備える。
画像信号処理回路１８は画像信号ｓｉｇをパネル１の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路１２に出力する。
データ電極駆動回路１２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。
タイミング発生回路１５は水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（データ電極駆動回路１２、走査電極駆動回路１３および維持電極駆動回路１４）へ供給する。
走査電極駆動回路１３はタイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路１４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。
次に、パネル１を駆動するための駆動電圧波形およびパネル１の動作について説明する。
本実施の形態において、各フィールドは、初期化期間、書込み期間および維持期間を有する複数のサブフィールドに分割される。例えば、１フィールドが時間軸上でＮ個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第ＮＳＦと略記する）に分割される。
図４はパネル１の各電極に印加される駆動電圧波形を示す図である。図４の例では、第１ＳＦおよび第２ＳＦにおける駆動電圧波形が示されている。
本例では、第１ＳＦが全セル初期化動作を行う初期化期間を有するサブフィールド（以下、「全セル初期化サブフィールド」と略記する）に相当し、第２ＳＦが選択初期化動作を行う初期化期間を有するサブフィールド（以下、「選択初期化サブフィールド」と略記する）に相当する。
まず、第１ＳＦ（全セル初期化サブフィールド）における駆動電圧波形およびその駆動電圧波形に基づくパネル１の動作について説明する。
第１ＳＦの初期化期間の前半部（以下、前半期間と呼ぶ）には、データ電極Ｄ１〜Ｄｍを正の電位Ｖｄに保持し、維持電極ＳＵ１〜ＳＵｎの電位を０Ｖに保持する。その状態で、走査電極ＳＣ１〜ＳＣｎに対して放電開始電圧以下となる電位Ｖｉ１から放電開始電圧を超える電位Ｖｉ２に向かって緩やかに上昇するランプ波形を印加する。
それにより、全ての放電セルＤＣにおいて１回目の微弱な初期化放電が発生し、走査電極ＳＣ１〜ＳＣｎ上に負の壁電荷が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電荷が蓄えられる。ここで、電極上の壁電圧とは、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧をいう。
前半期間における所定のタイミングで、０Ｖに保持された維持電極ＳＵ１〜ＳＵｎに、０Ｖから電位Ｖｉ５まで上昇するランプ波形を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が電圧Ｖｉ５の分だけ小さくなる。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で強い放電が発生することが抑制され、コントラストが向上される。
なお、本実施の形態の電位Ｖｉ１は、請求項における第１の電位の例であり、本実施の形態の電位Ｖｉ２は、請求項における第２の電位の例である。また、本実施の形態の接地電位（０Ｖ）は、請求項における第５の電位の例であり、本実施の形態のＶｉ５は、請求項における第６の電位の例である。
初期化期間の後半部（以下、後半期間と呼ぶ）には、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅに保持した状態で、走査電極ＳＣ１〜ＳＣｎに電位Ｖｉ３から電位Ｖｉ４に向かって緩やかに下降するランプ波形を印加する。すると、全ての放電セルＤＣにおいて２回目の微弱な初期化放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の壁電圧も書込み動作に適した値に調整される。
上記後半期間における所定のタイミングで、正の電位Ｖｅに保持された維持電極ＳＵ１〜ＳＵｎに、正の電位Ｖｅから電位Ｖｉ６まで下降するランプ波形を印加する。この場合、維持電極ＳＵ１〜ＳＵｎと走査電極ＳＣ１〜ＳＣｎとの間の電位差が放電開始電圧を超える時点から維持電極ＳＵ１〜ＳＵｎにランプ波形が印加されるまでの期間中に、放電により前半期間に蓄積された壁電荷が減少する。
なお、本実施の形態の電位Ｖｉ３は、請求項における第３の電位の例であり、本実施の形態の電位Ｖｉ４は、請求項における第４の電位の例である。また、本実施の形態の接地電位Ｖｅは、請求項における第７の電位の例であり、本実施の形態の電位Ｖｉ６は、請求項における第８の電位の例である。
上述のように、本実施の形態では、前半期間に維持電極ＳＵ１〜ＳＵｎに０Ｖから電位Ｖｉ５まで上昇するランプ波形が印加される。この場合、このランプ波形を印加しない場合に比べて、前半期間の終了時に維持電極ＳＵ１〜ＳＵｎに蓄積される壁電荷が電圧Ｖｉ５の分減少する。それにより、後半期間において、次の書込みに必要な維持電極ＳＵ１〜ＳＵｎ上の壁電荷が不足し、書込み放電が不安定になることが懸念される。
そこで、上述のように、本実施の形態では、後半期間に維持電極ＳＵ１〜ＳＵｎに正の電位Ｖｅから電位Ｖｉ６まで下降するランプ波形が印加される。このランプ波形が印加される期間中には、微弱放電が発生しない。そのため、ランプ波形を印加しない場合に比べて、微弱放電が発生する期間が短縮される。これにより、放電により減少する壁電荷の量が低減される。それにより、維持電極ＳＵ１〜ＳＵｎ上の壁電荷が書込みに必要な量よりも少なくなることが防止される。
その結果、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧を書込み動作に適した値に弱めることが可能となる。また、データ電極Ｄ１〜Ｄｍ上の壁電圧が書込み動作に適した値に調整される。
なお、電位Ｖｉ６の値を調整することにより、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧を次の書込み放電に適した電圧に調整することが可能となる。
続く書込み期間では、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅ’に保ち、走査電極ＳＣ１〜ＳＣｎを一旦電位Ｖｃに保持する。次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａが印加されるとともに、データ電極Ｄ１〜Ｄｍのうち１行目において発光すべき放電セルＤＣのデータ電極Ｄｋ（ｋ＝１〜ｍのいずれか）に正の書込みパルス電圧Ｖｄが印加される。
図４では、書込みパルス電圧Ｖｄと走査パルス電圧Ｖａとが同時に印加されている時間（以下、「書込み時間」と略記する）が矢印Ｔｗで表されている。
書込み時間Ｔｗにおいては、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算されたものとなる。それにより、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧が、放電開始電圧を超える。
そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＵ１との間で書込み放電が発生する。
その結果、この放電セルＤＣの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。このようにして、１行目に表示すべき放電セルＤＣで書込み放電が発生することにより、各電極Ｄｋ，ＳＣ１，ＳＵ１上で壁電荷が蓄積される（書込み動作）。
一方、書込みパルス電圧Ｖｄが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えない。そのため、その交差部の放電セルＤＣでは書込み放電が発生しない。以上の書込み動作がｎ行目の放電セルに至るまで順次行われ、書込み期間が終了する。
続く維持期間では、走査電極ＳＣ１〜ＳＣｎが０Ｖに戻され、走査電極ＳＣ１〜ＳＣｎに維持期間の最初の維持パルス電圧Ｖｓが印加される。このとき、書込み放電を起こした放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が、維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧の大きさが加算されたものとなり、放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積される。
このとき、データ電極Ｄｋ上にも正の壁電荷が蓄積される。書込み期間において書込み放電が起きなかった放電セルＤＣでは維持放電は発生せず、初期化期間の終了時における壁電圧状態が保持される。
続いて、走査電極ＳＣ１〜ＳＣｎが０Ｖに戻され、走査電極ＳＣ１〜ＳＣｎに２番目の維持パルス電圧Ｖｓが印加される。すると、維持放電を起こした放電セルＤＣでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超える。これにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。
以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに輝度重みに応じた数の維持パルスが交互に印加されることにより、書込み期間において書込み放電を起こした放電セルＤＣでは維持放電が継続して行われる。こうして維持期間における維持動作が終了する。
続いて、第２ＳＦ（選択初期化サブフィールド）における駆動電圧波形およびその駆動電圧波形に基づくパネル１の動作について説明する。
第２ＳＦの初期化期間では、初めに維持電極ＳＵ１〜ＳＵｎが正の電位Ｖｅで保持され、データ電極Ｄ１〜Ｄｍが接地電位に保持される。この状態で、走査電極ＳＣ１〜ＳＣｎに電位Ｖｉ３’から電位Ｖｉ４に向かって緩やかに下降するランプ波形が印加される。すると、前のサブフィールドの維持期間で維持放電が起きた放電セルＤＣでは微弱な初期化放電が発生する。それにより、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。
一方、前のサブフィールドで書込み放電および維持放電が起きなかった放電セルＤＣにおいては、放電が発生せず、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。
このように、第２ＳＦ、すなわち選択初期化サブフィールドの初期化期間においては、直前のサブフィールドで維持放電が起こった放電セルＤＣで選択的に初期化放電を発生させる選択初期化動作が行われる。
書込み期間および維持期間における駆動電圧波形および動作は、第１ＳＦ（全セル初期化サブフィールド）の書込み期間および維持期間における駆動電圧波形および動作と同様であるため説明を省略する。
次に、第１ＳＦの初期化期間において、維持電極ＳＵ１〜ＳＵｎにランプ波形を印加する理由について、従来の駆動方法と比較して説明する。
図５は全セル初期化動作時に従来のプラズマディスプレイ装置で用いられる駆動電圧波形図である。図６は全セル初期化動作時に本実施の形態に係るプラズマディスプレイ装置で用いられる駆動電圧波形図である。図５および図６においては、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍをそれぞれ符号ＳＣ，ＳＵ，ＤＡで表す。
まず、図５の駆動電圧波形の前半期間について説明する。図５の前半期間では、走査電極ＳＣに正の電位Ｖｉ１から正の電位Ｖｉ２まで緩やかに上昇するランプ波形が印加される。このとき、維持電極ＳＵは０Ｖに保持され、データ電極は電圧Ｖｄに保持される。
そのため、維持電極ＳＵには、走査電極ＳＣと維持電極ＳＵとの間の電圧が放電開始電圧から電圧Ｖｉ２に到達するまでの期間中、放電に応じた壁電荷が蓄積される。
また、データ電極ＤＡには、走査電極ＳＣとデータ電極ＤＡとの間の電圧が放電開始電圧から電圧（Ｖｉ２−Ｖｄ）に到達するまでの期間中、放電に応じた壁電荷が蓄積される。
なお、前半期間においては、データ電極ＤＡにデータパルスＶｄが印加されている。これにより、走査電極ＳＣと維持電極ＳＵとの間の放電が、走査電極ＳＣとデータ電極ＤＡとの間の放電よりも先に発生する。それにより、初期化放電が安定化する。
この場合、前半期間において、走査電極ＳＣに印加される上りランプ波形の波高値は、走査電極ＳＣとデータ電極ＤＡとの間の電位差が十分に放電開始電圧を超えるように調整される必要がある。このように、ランプ波形の波高値が調整されることにより、走査電極ＳＣ上およびデータ電極ＤＡ上に十分な壁電荷が蓄積される。
一方、維持電極ＳＵは前半期間では０Ｖ（接地電位）に保持されているので、上りランプ波形の波高値が大きく設定されていると、走査電極ＳＣと維持電極ＳＵとの間の電位差が大きくなる。この場合、強い放電が起こってコントラストが低下する。
そこで、図６に示すように、本実施の形態に係るプラズマディスプレイ装置の駆動方法においては、前半期間中であって、走査電極ＳＣに上りランプ波形が印加されている期間中に、維持電極ＳＵを接地端子およびノードから切り離してハイインピーダンス状態にする期間を設ける。
本実施の形態において、ハイインピーダンス状態とは、維持電極ＳＵが電源端子、接地端子およびノードから切り離された状態（フローティング状態）をいう。
この場合、維持電極ＳＵの電位は容量結合により走査電極ＳＣの電位の変化に従って変化する。したがって、維持電極ＳＵにもランプ波形が印加される。これにより、走査電極ＳＣと維持電極ＳＵとの間の放電を減少させることが可能となり、コントラストを向上させることが可能となる。
続いて、図５の駆動電圧波形の後半期間について説明する。初期化期間における後半期間は、前半期間で各電極ＳＣ，ＳＵ，ＤＡに蓄積された電荷を調整するために設定される。
図５において、維持電極ＳＵでは、放電開始電圧から電位Ｖｉ２と電位Ｖｅとの電位差までの電圧の大きさに応じて壁電圧が弱められる。また、データ電極ＤＡでは、放電開始電圧から電位Ｖｉ２までの電圧の大きさに応じて壁電圧が弱められる。
ここで、後半期間における維持電極ＳＵの電位Ｖｅは、初期化期間に続く書込み期間の書込み動作を安定させるために設定されている。したがって、維持電極ＳＵの電位を変化させることは困難である。そのため、従来は、図５に示す前半期間と同様に、維持電極ＳＵとデータ電極ＤＡのどちらか一方に合わせて電位Ｖｉ４を設定していた。
そのため、上述のように、前半期間に維持電極ＳＵに上りランプ波形を印加して走査電極ＳＣと維持電極ＳＵとの間の放電を減少させた場合、維持電極ＳＵに蓄積される壁電荷が減少し、次の書込み期間における書込み放電が不安定になる。
そこで、本実施の形態では、図６に示すように、初期化期間の前半期間だけでなく後半期間においても維持電極ＳＵにランプ波形が印加される。このように、上りランプ波形の電位Ｖｉ５および下りランプ波形の電位Ｖｉ６を設定することにより、走査電極ＳＣにランプ波形が印加されているときに、維持電極ＳＵに印加される電圧が変化する。これにより、走査電極ＳＣと維持電極ＳＵとの間の電位差、および走査電極ＳＣとデータ電極ＤＡとの間の電位差が、前半期間および後半期間で独立して制御される。
具体的には、走査電極ＳＣの電位を正の電位Ｖｉ１から正の電位Ｖｉ２に上昇させる上りランプ波形の印加開始から所定期間中は、維持電極ＳＵの電位が０Ｖ（ＧＮＤ：接地電位）で保持される。その後、走査電極ＳＣの電位が上りランプ波形により所定の高さに達したタイミングから維持電極ＳＵにもランプ波形を印加する。すると、走査電極ＳＣと維持電極ＳＵとの間の放電および電荷蓄積は、維持電極ＳＵにランプ波形を印加するタイミングで止まる。
次に、走査電極ＳＣへの上りランプ波形の印加終了後、すなわち走査電極ＳＣが正の電位Ｖｉ２に達した後、走査電極ＳＣの電位を正の電位Ｖｉ２から正の電位Ｖｉ３に切り換えるタイミングで、維持電極ＳＵを一旦接地し、その後、走査電極ＳＣに下りランプ波形を印加する前に維持電極ＳＵに電圧Ｖｅを印加する。
そして、走査電極ＳＣの電位を正の電位Ｖｉ３から負の電位Ｖｉ４に下降させる下りランプ波形の印加開始から所定期間中は、維持電極ＳＵが電位Ｖｅに保持される。所定期間が経過したタイミングから維持電極ＳＵにもランプ波形を印加する。これにより、走査電極ＳＣと維持電極ＳＵとの間の放電および電荷調整は、維持電極ＳＵにランプ波形を印加するタイミングで止まる。
その後、走査電極ＳＣへの下りランプ波形の印加が終了するタイミングで維持電極ＳＵへのランプ波形の印加も終了させる。その後、維持電極ＳＵが電位Ｖｅに保持される。また、維持電極ＳＵは、次の書込み期間で電位Ｖｅ’に保持される。
このように、初期化期間の前半期間においては、維持電極ＳＵにランプ波形を印加し、ランプ波形の電位Ｖｉ５を設定することにより、走査電極ＳＣと維持電極ＳＵとの間の放電が減少される。また、維持電極ＳＵに蓄積する壁電荷が減少しても、続く初期化期間の後半期間において、維持電極ＳＵにランプ波形を印加し、ランプ波形の電位Ｖｉ６を設定することにより、走査電極ＳＣおよび維持電極ＳＵに蓄積された壁電荷を不要に削除することなく、初期化動作を完了することが可能となる。
これにより、不必要な放電が抑制されるので、次の書込み期間における書込み放電を安定化することが可能となるとともに、表示に関係がない発光を抑制し、高いコントラストを有する画像を得ることが可能となる。
本実施の形態においては、上記所定の電位Ｖｉ１〜Ｖｉ６の設定値は、放電セルＤＣに応じて最適に設定することが望ましい。
例えば前半期間および後半期間中の所定のタイミングで維持電極ＳＵをハイインピーダンス状態にする。この場合、維持電極ＳＵを電位Ｖｉ５および電位Ｖｉ６にするための電圧が、回路コストを上昇させることなく容易に得られる。
また、図６では、走査電極ＳＣの電位を電位Ｖｉ２から電位Ｖｉ３に切り換えるタイミングで維持電極ＳＵを０Ｖに接地し、その後、走査電極ＳＣへの下りランプ波形の印加前に維持電極ＳＵを電位Ｖｅに保持しているが、これは一例であり、維持電極ＳＵの電位を電位Ｖｉ５から電位Ｖｅに保持してもよい。
また、維持電極ＳＵへの上りランプ波形の印加開始タイミングは、全ての放電セルＤＣで走査電極ＳＣと維持電極ＳＵとの間の放電が開始された後のタイミングに設定されることが望ましい。また、維持電極ＳＵの下りランプ波形の印加開始タイミングは、走査電極ＳＣと維持電極ＳＵとの間の電位差が調整されるように、パネル１に応じて最適に設定されることが望ましい。
また、本実施の形態では、放電を安定化させるために、書込み期間において維持電極ＳＵの電位を電位Ｖｅから電位Ｖｅ’に電圧Ｖｅ２分積み上げている。しかしながら、電圧Ｖｅ２がない場合でも、効果は変わらない。
図７は図３の維持電極駆動回路１４の一構成例を示す回路図である。図７の維持電極駆動回路１４は電荷回収型の維持電極駆動回路である。
図７に示すように、維持電極駆動回路１４は、ダイオードＤ１０１からダイオード１０３、コンデンサＣ１０１、コンデンサＣ１０２、ｎチャンネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０１，Ｑ１０２，Ｑ１０３，Ｑ１０４，Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０６，Ｑ１０７およびコイルＬ１０１を含む。
トランジスタＱ１０１は、電圧Ｖｓを受ける電源端子Ｖ１０１とノードＮ１０１との間に接続され、ゲートには制御信号Ｓ１０１が与えられる。
トランジスタＱ１０２は、ノードＮ１０１と接地端子との間に接続され、ゲートには制御信号Ｓ１０２が与えられる。ノードＮ１０１は、維持電極ＳＵ（図２の維持電極ＳＵ１〜ＳＵｎ）に接続される。
ノードＮ１０１とノードＮ１０２との間には、コイルＬ１０１が接続される。ノードＮ１０２とノードＮ１０３との間には、ダイオードＤ１０１およびトランジスタＱ１０３が直列に接続されるとともに、ダイオードＤ１０２およびトランジスタＱ１０４が直列に接続される。コンデンサＣ１０１はノードＮ１０３と接地端子との間に接続される。トランジスタＱ１０３のゲートには制御信号Ｓ１０３が与えられ、トランジスタＱ１０４のゲートには制御信号Ｓ１０４が与えられる。
ダイオードＤ１０３は、電圧Ｖｅを受ける電源端子Ｖ１０２とノードＮ１０４との間に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂは、ノードＮ１０４とノードＮ１０１との間に直列に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂのゲートには制御信号Ｓ１０５が与えられる。コンデンサＣ１０２は、ノードＮ１０４とノードＮ１０５との間に接続される。
トランジスタＱ１０６は、ノードＮ１０５と接地端子との間に接続され、ゲートには制御信号Ｓ１０６が与えられる。トランジスタＱ１０７は、電圧Ｖｅ２を受ける電源端子Ｖ１０３とノードＮ１０５との間に接続され、ゲートには制御信号Ｓ１０７が与えられる。
なお、図７ではスイッチング素子としてｎチャンネルＦＥＴを用いているが、これに代えて、スイッチング動作を行う素子としてＩＧＢＴ（絶縁ゲート型バイポーラ・トランジスタ）等の他の素子を用いても良い。
ｎチャンネルＦＥＴＱ１０１〜Ｑ１０７に与えられる制御信号Ｓ１０１〜Ｓ１０７は、図３のタイミング回路１５から維持電極駆動回路１４にタイミング信号として与えられる。これらの制御信号Ｓ１０１〜Ｓ１０７は、回収コンデンサＣ１０１と維持電極（図示せず）との間の電荷の授受を制御する。
図８は図４の第１ＳＦの初期化期間に走査電極ＳＣおよび維持電極ＳＵに与えられる駆動電圧波形図ならびに維持電極駆動回路１４に与えられる制御信号のタイミング図である。
図８の最上段に走査電極ＳＣの駆動電圧波形が示され、次の段に維持電極ＳＵの駆動電圧波形が示されている。
第１ＳＦの開始時点ｔｓでは、制御信号Ｓ１０１，Ｓ１０３，Ｓ１０４，Ｓ１０５，Ｓ１０６，Ｓ１０７がローレベルにあり、制御信号Ｓ１０２がハイレベルにある。それにより、トランジスタＱ１０１，Ｑ１０３，Ｑ１０４，Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０６，Ｑ１０７がオフし、トランジスタＱ１０２がオンしている。これにより、維持電極ＳＵ（ノードＮ１０１）が接地電位となっている。
その後、時点ｔ０で走査電極ＳＣの電位がＶｉ１に上昇する。そして、時点ｔ０１で走査電極ＳＵに電位Ｖｉ１から電位Ｖｉ２まで上昇する上りランプ波形が印加される。このランプ波形は、時点ｔ０１から時点ｔ２までの第１の期間ＰＩ１に走査電極ＳＵに印加される。
走査電極ＳＵへの上りランプ波形の印加開始から所定期間経過した後、時点ｔ１ａで、制御信号Ｓ１０２がローレベルとなる。これにより、トランジスタＱ１０２がオフする。この場合、維持電極ＳＵは電源端子および接地端子のいずれにも接続されない。その結果、維持電極ＳＵがハイインピーダンス状態となる。これにより、走査電極ＳＣの電位の上昇に伴って、時点ｔ１ａから時点ｔ２までの第３の期間ＰＩ３に維持電極ＳＵの電位がＶｉ５まで上昇する。
維持電極ＳＵがハイインピーダンス状態である場合、走査電極ＳＣと維持電極ＳＵとの間の電位差がほぼ一定に保たれる。そのため、走査電極ＳＣと維持電極ＳＵとの間で放電が発生しにくくなる。時点ｔ２から時点ｔ３の期間では、走査電極ＳＣの電位が一定に維持されるので、維持電極ＳＵの電位も一定に維持される。
時点ｔ４で、走査電極ＳＣに電位Ｖｉ３から電位Ｖｉ４まで下降する下りランプ波形の印加が開始される。このランプ波形は、時点ｔ４から時点ｔ６までの第２の期間ＰＩ２に走査電極ＳＵに印加される。
このとき、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。それにより、電源端子Ｖ１０２からノードＮ１０４を通して維持電極ＳＵに電流が流れる。その結果、維持電極ＳＵの電位が上昇し、電位Ｖｅで保持される。
走査電極ＳＵへの下りランプ波形の印加開始から所定期間経過した後、時点ｔ５ａで、制御信号Ｓ１０５がローレベルとなる。これにより、トランジスタＱ１０５がオフする。この場合、維持電極ＳＵは電源端子および接地端子のいずれにも接続されない。その結果、維持電極ＳＵが再びハイインピーダンス状態となる。これにより、走査電極ＳＣの電位の下降に伴って、時点ｔ５ａから時点ｔ６までの第４の期間ＰＩ４に維持電極ＳＵの電位がＶｉ６まで下降する。維持電極ＳＵがハイインピーダンス状態である場合、走査電極ＳＣと維持電極ＳＵとの間の電位差がほぼ一定に保たれる。そのため、走査電極ＳＣと維持電極ＳＵとの間で放電が発生しにくくなる。
その後、制御信号Ｓ１０５，Ｓ１０７がハイレベルとなる。これにより、維持電極ＳＵが電位Ｖｅに電圧Ｖｅ２を加算した電位Ｖｅ’で保持される。
なお、本実施の形態では、全セル初期化サブフィールドが第１ＳＦに設定される例を説明したが、全セル初期化サブフィールドは第１ＳＦ以外のサブフィールド（例えば、第２ＳＦまたは第３ＳＦ等）に設定されてもよいし、複数のサブフィールドに設定されてもよい。
この場合、全セル初期化波形が挿入された各サブフィールドにおいて、走査電極ＳＣにランプ波形が印加される間に維持電極ＳＵにランプ波形を印加してもよい。また、複数のサブフィールドに全セル初期化波形が挿入される場合には、選択的に特定のサブフィールドで、走査電極ＳＣにランプ波形が印加される間に維持電極ＳＵにランプ波形を印加してもよい。
本実施の形態では、維持電極ＳＵをハイインピーダンス状態とすることにより、維持電極ＳＵのランプ波形を得ている。これに限らず、維持電極ＳＵのランプ波形を得るために、走査電極ＳＣにランプ波形を印加するためのランプ生成回路と同様の構成をプラズマディスプレイ装置に設けてもよい。この場合、初期化期間において、走査電極ＳＣに与えるランプ波形と同様な傾きを有するランプ波形を維持電極ＳＵに与えることができる。
また、初期化放電が安定しているパネル１を表示させる場合には、初期化期間における前半期間に、データ電極ＤＡにデータパルスＶｄを印加しなくてもよい。
本発明は、種々の画像を表示する表示装置に利用することができる。
図１はプラズマディスプレイパネルの要部を示す斜視図 図２はパネルの電極配列図 図３はプラズマディスプレイ装置の構成図 図４はパネルの各電極に印加される駆動電圧波形を示す図 図５は全セル初期化動作時に従来のプラズマディスプレイ装置で用いられる駆動電圧波形図 図６は全セル初期化動作時に本実施の形態に係るプラズマディスプレイ装置で用いられる駆動電圧波形図 図７は図３の維持電極駆動回路の一構成例を示す回路図 図８は図４の第１ＳＦの初期化期間に走査電極および維持電極に与えられる駆動電圧波形図ならびに維持電極駆動回路に与えられる制御信号のタイミング図

Claims (6)

  1. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
    前記プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
    前記駆動装置は、
    前記複数の走査電極を駆動する走査電極駆動回路と、
    前記複数の維持電極を駆動する維持電極駆動回路とを備え、
    前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で前記複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加し、前記第１の期間に続く第２の期間で前記複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、
    前記維持電極駆動回路は、前記第１の期間内における前記第１の期間よりも短い第３の期間で前記複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形を印加し、前記第２の期間内における前記第２の期間よりも短い第４の期間で前記複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形を印加する、プラズマディスプレイ装置。
  2. 前記複数のデータ電極を駆動するデータ電極駆動回路をさらに備え、
    前記データ電極駆動回路は、前記第１の期間において前記複数のデータ電極にパルス波形を印加する、請求項１記載のプラズマディスプレイ装置。
  3. 前記維持電極駆動回路は、前記第３の期間および前記第４の期間で前記複数の維持電極をフローティング状態にする、請求項１記載のプラズマディスプレイ装置。
  4. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、
    前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における第１の期間で前記複数の走査電極に第１の電位から第２の電位に上昇する第１のランプ波形を印加するステップと、
    前記第１の期間に続く第２の期間で前記複数の走査電極に第３の電位から第４の電位に下降する第２のランプ波形を印加するステップと、
    前記第１の期間内における前記第１の期間よりも短い第３の期間で前記複数の維持電極に第５の電位から第６の電位に上昇する第３のランプ波形を印加するステップと、
    前記第２の期間内における前記第２の期間よりも短い第４の期間で前記複数の維持電極に第７の電位から第８の電位に下降する第４のランプ波形を印加するステップとを備えた、プラズマディスプレイパネルの駆動方法。
  5. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
    前記プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
    前記駆動装置は、
    前記複数の走査電極を駆動する走査電極駆動回路と、
    前記複数の維持電極を駆動する維持電極駆動回路とを備え、
    前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で前記複数の走査電極に上昇する第１のランプ波形を印加し、前記前半期間に続く後半期間で前記複数の走査電極に下降する第２のランプ波形を印加し、
    前記維持電極駆動回路は、前記前半期間で前記複数の維持電極に上昇する第３のランプ波形を印加し、前記後半期間で前記複数の維持電極に下降する第４のランプ波形を印加する、プラズマディスプレイ装置。
  6. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、
    前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間内における前半期間で前記複数の走査電極に上昇する第１のランプ波形を印加するステップと、
    前記前半期間に続く後半期間で前記複数の走査電極に下降する第２のランプ波形を印加するステップと、
    前記前半期間内において前記複数の維持電極に上昇する第３のランプ波形を印加するステップと、
    前記後半期間内において前記複数の維持電極に下降する第４のランプ波形を印加するステップとを備えた、プラズマディスプレイパネルの駆動方法。
JP2008515773A 2006-11-28 2007-11-28 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Pending JPWO2008066085A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006319843 2006-11-28
JP2006319843 2006-11-28
PCT/JP2007/072975 WO2008066085A1 (fr) 2006-11-28 2007-11-28 Écran à plasma et procédé de commande de celui-ci

Publications (1)

Publication Number Publication Date
JPWO2008066085A1 true JPWO2008066085A1 (ja) 2010-03-11

Family

ID=39467875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008515773A Pending JPWO2008066085A1 (ja) 2006-11-28 2007-11-28 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (6)

Country Link
US (1) US20100060627A1 (ja)
EP (1) EP2088575A4 (ja)
JP (1) JPWO2008066085A1 (ja)
KR (1) KR101056252B1 (ja)
CN (1) CN101542561B (ja)
WO (1) WO2008066085A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228265B2 (en) * 2006-11-28 2012-07-24 Panasonic Corporation Plasma display device and driving method thereof
CN101755297B (zh) * 2007-07-19 2012-10-10 松下电器产业株式会社 等离子体显示面板的驱动装置、驱动方法及等离子体显示装置
US20100194732A1 (en) * 2007-08-08 2010-08-05 Panasonic Corporation Driving device and driving method of plasma display panel, and plasma display apparatus
US8446399B2 (en) 2007-09-03 2013-05-21 Panasonic Corporation Driving device and driving method of plasma display panel, and plasma display apparatus
US20110109653A1 (en) * 2007-09-03 2011-05-12 Panasonic Corporation Plasma display panel apparatus and driving method of plasma display panel
JP5275244B2 (ja) * 2007-09-26 2013-08-28 パナソニック株式会社 駆動装置、駆動方法およびプラズマディスプレイ装置
KR101128248B1 (ko) * 2007-12-26 2012-03-27 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
US20110090195A1 (en) * 2008-02-27 2011-04-21 Panasonic Corporation Driving device and driving method of plasma display panel, and plasma display apparatus
WO2012102029A1 (ja) * 2011-01-27 2012-08-02 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184023A (ja) * 1999-10-13 2001-07-06 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2002258794A (ja) * 2001-02-27 2002-09-11 Nec Corp プラズマディスプレイパネルの駆動方法
JP2003084712A (ja) * 2001-09-11 2003-03-19 Samsung Sdi Co Ltd プラズマディスプレーパネルのリセット方法
JP2003255888A (ja) * 2001-12-07 2003-09-10 Lg Electronics Inc プラズマディスプレイパネルの駆動方法
JP2004361964A (ja) * 2003-06-05 2004-12-24 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
KR20050042560A (ko) * 2003-11-03 2005-05-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2005122102A (ja) * 2003-10-16 2005-05-12 Samsung Sdi Co Ltd プラズマディスプレイパネルとその駆動方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3733773B2 (ja) 1999-02-22 2006-01-11 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP3369535B2 (ja) * 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
US6867754B2 (en) * 2001-06-04 2005-03-15 Samsung Sdi Co., Ltd. Method for resetting plasma display panel for improving contrast
KR100472353B1 (ko) * 2002-08-06 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
US20040183915A1 (en) * 2002-08-28 2004-09-23 Yukita Gotohda Method, device, and program for controlling imaging device
KR100484647B1 (ko) * 2002-11-11 2005-04-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100491837B1 (ko) * 2003-05-01 2005-05-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100508249B1 (ko) * 2003-05-02 2005-08-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4050724B2 (ja) * 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法
CN101076845A (zh) * 2004-04-12 2007-11-21 松下电器产业株式会社 等离子显示面板显示装置
US7408531B2 (en) * 2004-04-14 2008-08-05 Pioneer Corporation Plasma display device and method for driving the same
JP2005321680A (ja) 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
CN1961607B (zh) * 2004-05-31 2011-04-13 松下电器产业株式会社 等离子体显示装置
KR100646187B1 (ko) * 2004-12-31 2006-11-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US20060244685A1 (en) * 2005-04-27 2006-11-02 Lg Electronics Inc. Plasma display apparatus and image processing method thereof
US7915832B2 (en) * 2005-05-23 2011-03-29 Panasonic Corporation Plasma display panel drive circuit and plasma display apparatus
US7583033B2 (en) * 2006-02-06 2009-09-01 Panasonic Corporation Plasma display panel driving circuit and plasma display apparatus
JP4937635B2 (ja) * 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
US8228265B2 (en) * 2006-11-28 2012-07-24 Panasonic Corporation Plasma display device and driving method thereof
JP5275244B2 (ja) * 2007-09-26 2013-08-28 パナソニック株式会社 駆動装置、駆動方法およびプラズマディスプレイ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184023A (ja) * 1999-10-13 2001-07-06 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2002258794A (ja) * 2001-02-27 2002-09-11 Nec Corp プラズマディスプレイパネルの駆動方法
JP2003084712A (ja) * 2001-09-11 2003-03-19 Samsung Sdi Co Ltd プラズマディスプレーパネルのリセット方法
JP2003255888A (ja) * 2001-12-07 2003-09-10 Lg Electronics Inc プラズマディスプレイパネルの駆動方法
JP2004361964A (ja) * 2003-06-05 2004-12-24 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
JP2005122102A (ja) * 2003-10-16 2005-05-12 Samsung Sdi Co Ltd プラズマディスプレイパネルとその駆動方法
KR20050042560A (ko) * 2003-11-03 2005-05-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
WO2008066085A1 (fr) 2008-06-05
US20100060627A1 (en) 2010-03-11
EP2088575A4 (en) 2009-11-04
KR20090075712A (ko) 2009-07-08
CN101542561B (zh) 2011-07-06
EP2088575A1 (en) 2009-08-12
CN101542561A (zh) 2009-09-23
KR101056252B1 (ko) 2011-08-11

Similar Documents

Publication Publication Date Title
JPWO2008066085A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4655090B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5075119B2 (ja) プラズマディスプレイ装置およびその駆動方法
KR101009889B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JPWO2008018527A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4655150B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010119637A1 (ja) プラズマディスプレイパネルの駆動方法
WO2008120471A9 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5146458B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101100016B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JP4725522B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5104757B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5162824B2 (ja) プラズマディスプレイパネルの駆動方法
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2011089889A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266651A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4997751B2 (ja) プラズマディスプレイパネルの駆動方法
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP2010266648A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009069271A (ja) 駆動装置、駆動方法およびプラズマディスプレイ装置
JP2010117391A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2009072239A1 (ja) プラズマディスプレイパネル表示装置とその駆動方法
WO2009107341A1 (ja) プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
WO2011129106A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011052219A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211