JP4099913B2 - 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 - Google Patents
電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 Download PDFInfo
- Publication number
- JP4099913B2 JP4099913B2 JP35055999A JP35055999A JP4099913B2 JP 4099913 B2 JP4099913 B2 JP 4099913B2 JP 35055999 A JP35055999 A JP 35055999A JP 35055999 A JP35055999 A JP 35055999A JP 4099913 B2 JP4099913 B2 JP 4099913B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- threshold voltage
- shift register
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Description
【発明の属する技術分野】
本発明は、誤動作の少ない電気光学装置、そのクロック信号調整方法、そのクロック信号調整回路、その生産方法、および、電気光学装置を用いた電子機器に関する。
【0002】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極(共通電極)の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【0003】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第1に、走査線駆動回路によって、各走査線を順次選択するとともに、第2に、走査線の選択期間において、データ線駆動回路によって、1本または複数本のデータ線を順次選択し、第3に、選択されたデータ線に画像信号をサンプリングして供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【0004】
ここで、走査線駆動回路やデータ線駆動回路は、一般的には、それぞれシフトレジスタ回路からなり、これらの各シフトレジスタ回路によって転送される信号に基づいて、走査線駆動回路が垂直走査を行う一方、データ線駆動回路が水平走査を行う構成となっている。
【0005】
【発明が解決しようとする課題】
ところで、上述した素子基板上には、走査線、データ線およびスイッチング素子等から構成される画像表示領域の他に、走査線駆動回路やデータ線駆動回路が形成されることがある。このような場合、走査線駆動回路やデータ線駆動回路を構成する能動素子として、薄膜トランジスタ(Thin Film Transistor:以下「TFT」と称する)を用いることが多い。
【0006】
ここで、TFTの閾値電圧は、それを形成するプロセスによってバラツキがある。特に、素子基板としてガラス基板を用いる場合には、バラツキが大きい。
【0007】
一方、各シフトレジスタ回路は、クロックドインバータとラッチ回路とを単位回路とし、この単位回路を何段も直列に接続して構成されており、クロックドインバータに供給されるクロック信号と反転クロック信号に従って開始パルスを順次シフトしていく。
【0008】
しかしながら、上述したように各シフトレジスタ回路を構成するTFTの閾値電圧にはバラツキがある。このため、当該閾値電圧値が設計値とズレると、その程度によっては、各シフトレジスタ回路が誤動作してしまう。また、TFTのオン電流によってもTFTの動作速度が異なるので、オン電流値が設計値とズレるとその程度によっては、各シフトレジスタ回路が誤動作してしまう。
【0009】
このような場合には、画像表示領域については正常に動作するにも拘わらず、液晶パネル全体としては不良品とせざるを得なかった。このため、液晶パネルの歩留まりが悪化するといった問題があった。
【0010】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、シフトレジスタの誤動作を防止することができるクロック信号調整方法、クロック信号調整回路、およびこれを適用した電気光学装置、電子機器を提供することにある。また、他の目的は、電気光学装置を生産する際に、歩留まりを向上させることが可能な電気光学装置の生産方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明の電気光学装置のクロック信号調整方法は、複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタとを備え、前記複数の走査線または前記複数のデータ線に供給する各信号を、前記シフトレジスタの各出力信号に基づいて生成する電気光学装置に用いられ、前記シフトレジスタに供給する前記クロック信号および前記反転クロック信号の位相を調整することを前提とする。そして、この発明は、前記シフトレジスタを構成するトランジスタの閾値電圧を検知し、検知された閾値電圧に応じて、前記クロック信号と前記反転クロック信号との相対的な位相を調整することを特徴とする。
【0012】
シフトレジスタを構成するトランジスタは、クロック信号と反転クロック信号に従ってオン・オフが制御される。トランジスタがオン状態になるかあるいはオフ状態になるかは、当該トランジスタの閾値電圧とその制御端子に給電される電圧によって定まる。仮に、閾値電圧が目標値より大きかったり小さかったりすると、当該トランジスタのオン・オフの切り替わりタイミングが予定していたタイミングとズレることになる。本発明はそのような場合であっても、トランジスタの閾値電圧に応じてクロック信号と反転クロック信号の相対的な位相を調整するようにしたので、シフトレジスタを正常に動作させることができる。
【0013】
ここで、前記トランジスタの閾値電圧を検知する工程では、前記シフトレジスタのトランジスタと同一の製造プロセスで作成された試験用トランジスタの閾値電圧を計測し、その計測結果によって前記トランジスタの閾値電圧を検知することが好ましい。同一の製造プロセスで作成されたトランジスタでは、閾値電圧が等しくなるから、試験用トランジスタの閾値電圧を計測することによって、シフトレジスタを構成するトランジスタの閾値電圧を知ることができる。この発明によれば、シフトレジスタを構成するトランジスタの閾値電圧を直接計測しなくとも済むので、試験用トランジスタを計測し易いように配置しておけば、閾値電圧を簡易に検知することが可能となる。
【0014】
また、前記シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタを含み、前記閾値電圧を計測する工程では、前記Pチャネル型薄膜トランジスタの第1閾値電圧と前記Nチャネル型薄膜トランジスタの第2閾値電圧とを計測し、前記位相を調整する工程では、前記第1閾値電圧と前記第2閾値電圧とに基づいて、前記クロック信号と前記反転クロック信号との位相を調整することが好ましい。これにより、シフトレジスタを構成する2種類のトランジスタの特性に応じて位相を調整することができるので、たとえ、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタの閾値電圧が設計目標からズレたとしても、各TFTがオン・オフするタイミングを正常なタイミングに調整することができる。この結果、シフトレジスタの誤動作を防止することが可能となる。
【0015】
さらに、前記位相を調整する工程では、前記第1閾値電圧に基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジとの相対的な位相を調整することが望ましい。この場合、クロック信号の立ち上がりエッジを基準として、前記反転クロック信号の立ち下がりエッジの位相を早めてもよいし、遅延させてもよい。また、逆に反転クロック信号の立ち下がりエッジの位相を基準として、クロック信号の立ち上がりエッジの位相を早めてもよいし、遅延させてもよい。
【0016】
くわえて、前記位相を調整する工程では、前記第2閾値電圧に基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジとの相対的な位相を調整することが望ましい。この場合、クロック信号の立ち下がりエッジを基準として、前記反転クロック信号の立ち上がりエッジの位相を早めてもよいし、遅延させてもよい。また、逆に反転クロック信号の立ち上がりエッジの位相を基準として、クロック信号の立ち下がりエッジの位相を早めてもよいし、遅延させてもよい。
【0017】
次に、電気光学装置のクロック信号調整方法に関する他の発明は、上述した前提の下に、前記シフトレジスタを構成するトランジスタの閾値電圧とオン電流とを検知し、検知された閾値電圧とオン電流とに応じて、前記クロック信号と前記反転クロック信号との相対的な位相を調整することを特徴とする。
【0018】
トランジスタのオン電流が大きいと信号のスルーレートが高くなり、逆にオン電流が小さいと信号のスルーレートが低くなる。したがって、シフトレジスタを構成するトランジスタのオン・オフのタイミングは、オン電流によっても左右される。この発明によれば、トランジスタの閾値電圧のみならずオン電流に応じて、クロック信号と反転クロック信号との相対的な位相を調整するので、製造プロセスによって、トランジスタのオン電流が設計目標からズレたとしても、シフトレジスタを正常に動作させることが可能である。
【0019】
ここで、前記トランジスタの閾値電圧とオン電流とを検知する工程では、前記シフトレジスタのトランジスタと同一の製造プロセスで作成された試験用トランジスタの閾値電圧とオン電流とを計測し、その計測結果によって前記トランジスタの閾値電圧とオン電流とを検知することが好ましい。この発明によれば、シフトレジスタを構成するトランジスタの閾値電圧とオン電流を直接計測しなくとも済むので、試験用トランジスタを計測し易いように配置しておけば、閾値電圧とオン電流を簡易に検知することが可能となる。
【0020】
また、前記シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタを含み、前記閾値電圧を計測する工程では、前記Pチャネル型薄膜トランジスタの第1閾値電圧および第1オン電流、ならびに、前記Nチャネル型薄膜トランジスタの第2閾値電圧および第2オン電流を計測し、前記位相を調整する工程では、前記第1閾値電圧および前記第1オン電流、ならびに、前記第2閾値電圧および前記第2オン電流に基づいて、前記クロック信号と前記反転クロック信号との位相を調整することが好ましい。これにより、シフトレジスタを構成する2種類のトランジスタの特性に応じて位相を調整することができるので、たとえ、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタの閾値電圧およびオン電流が設計目標からズレたとしても、各TFTがオン・オフするタイミングを正常なタイミングに調整することができる。この結果、シフトレジスタの誤動作を防止することが可能となる。
【0021】
さらに、前記位相を調整する工程では、前記第1閾値電圧と前記第1オン電流とに基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジとの相対的な位相を調整することが望ましい。くわえて、前記位相を調整する工程では、前記第2閾値電圧と前記第2オン電流とに基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの位相を調整することが望ましい。
【0022】
次に、本発明に係る電気光学装置のクロック信号調整回路は、複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタとを備え、前記複数の走査線または前記複数のデータ線に供給する各信号を、前記シフトレジスタの各出力信号に基づいて生成する電気光学装置に用いられ、前記シフトレジスタに供給する前記クロック信号および前記反転クロック信号の位相を調整することを前提とする。そして、この発明は、前記シフトレジスタを構成するトランジスタの閾値電圧に基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する第1位相調整部と、前記シフトレジスタを構成するトランジスタの閾値電圧に基づいて、前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整する第2位相調整部とを備えることを特徴とする。
【0023】
この発明よれば、トランジスタの閾値電圧に基づいて、クロック信号と反転クロック信号の相対的な位相を調整することができるから、トランジスタの閾値電圧が設計目標から大幅にズレたとしても、そのようなシフトレジスタを誤動作させること無く駆動することができる。
【0024】
また、シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタを含み、本発明のクロック信号調整回路は、前記Pチャネル型薄膜トランジスタの第1閾値電圧を検出する第1閾値電圧検出部と、前記Nチャネル型薄膜トランジスタの第2閾値電圧を検出する第2閾値電圧検出部とを備え、前記第1位相調整部は、前記第1閾値電圧に基づいて前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する一方、前記第2位相調整部は、前記第2閾値電圧に基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整するように構成してもよい。この発明によれば、シフトレジスタを構成する2種類のトランジスタの特性に応じて位相を調整することができるので、各TFTがオン・オフするタイミングを正常なタイミングに調整することができる。
ここで、前記シフトレジスタが、前記第1閾値電圧の絶対値が第1基準電圧値と等しく、かつ、前記第2閾値電圧の絶対値が第2基準電圧値と等しい場合に、前記開始パルスを正常にシフトさせるものであるならば、前記第1閾値電圧の絶対値が前記第1基準電圧値とを比較して小さく、かつ、前記第2閾値電圧の絶対値が前記第2基準電圧値とを比較して大きい場合に、前記第1位相調整部は、前記反転クロック信号の立ち下がりエッジを前記クロック信号の立ち上がりエッジに対して遅延させることが好ましい。また、前記第1閾値電圧の絶対値が前記第1基準電圧値とを比較して大きく、かつ、前記第2閾値電圧の絶対値が前記第2基準電圧値とを比較して小さい場合には、前記第2位相調整部は、前記反転クロック信号の立ち上がりエッジを前記クロック信号の立ち下がりエッジに対して遅延させることが望ましい。
【0025】
くわえて、少なくとも、前記第1閾値電圧検出部と前記第2閾値電圧検出部は、前記シフトレジスタが形成される同一基板上に形成され、前記第1閾値電圧検出部は、前記Pチャネル型薄膜トランジスタと同一プロセスで形成されたPチャネル型薄膜トランジスタを備え、これを用いて前記第1閾値電圧を検出し、前記第2閾値電圧検出部は、前記Nチャネル型薄膜トランジスタと同一プロセスで形成されたNチャネル型薄膜トランジスタを備え、これを用いて前記第2閾値電圧を検出することが望ましい。
【0026】
次に、電気光学装置のクロック信号調整回路に関する他の発明は、上述した前提の下に、前記シフトレジスタを構成するトランジスタの閾値電圧とオン電流とに基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する第1位相調整部と、前記シフトレジスタを構成するトランジスタの閾値電圧とオン電流に基づいて、前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整する第2位相調整部とを備えることを特徴とする。
【0027】
この発明によれば、トランジスタの閾値電圧のみならずオン電流に応じて、クロック信号と反転クロック信号との相対的な位相を調整するので、製造プロセスによって、トランジスタのオン電流が設計目標からズレたとしても、シフトレジスタを正常に動作させることが可能である。
【0028】
また、前記シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタを含み、電気光学装置のクロック信号調整回路に関する他の発明は、前記Pチャネル型薄膜トランジスタの第1閾値電圧を検出する第1閾値電圧検出部と、前記Nチャネル型薄膜トランジスタの第2閾値電圧を検出する第2閾値電圧検出部と、前記Pチャネル型薄膜トランジスタの第1オン電流を検出する第1オン電流検出部と、前記Nチャネル型薄膜トランジスタの第2オン電流を検出する第2オン電流検出部とを備え、前記第1位相調整部は、前記第1閾値電圧と前記第1オン電流に基づいて前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する一方、前記第2位相調整部は、前記第2閾値電圧と前記第2オン電流とに基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整することが好ましい。
さらに、前記第1位相調整部は、前記第1オン電流が大きくなるにつれ、前記クロック信号の立ち上がりエッジに対する前記反転クロック信号の立ち下がりエッジの遅延時間を大きくするものであってもよい。また、前記第2位相調整部は、前記第2オン電流が大きくなるにつれ、前記クロック信号の立ち下がりエッジに対する前記反転クロック信号の立ち上がりエッジの遅延時間を大きくするものであってもよい。
【0029】
くわえて、上述した電気光学装置のクロック調整回路の発明において、前記シフトレジスタは、複数の単位回路を縦続接続して構成されており、1つの単位回路は、当該単位回路の入力信号が供給される第1インバータとラッチ回路とから構成され、当該ラッチ回路は第1インバータの出力信号を反転して当該単位回路の出力信号として出力する第2インバータと、前記第2インバータの出力信号を反転して前記第2インバータの入力に供給する第3インバータから構成され、前記第1インバータは、正電源と負電源との間に第1のPチャネル型薄膜トランジスタと、第2のPチャネル型薄膜トランジスタと、第1のNチャネル型薄膜トランジスタと、第2のNチャネル型薄膜トランジスタとを順次直列に接続し、前記第2のPチャネル型薄膜トランジスタと前記第1のNチャネル型薄膜トランジスタとの接続点から当該第1インバータの出力信号を取り出し、前記第2のPチャネル型薄膜トランジスタのゲートと前記第1のNチャネル型薄膜トランジスタのゲートとを接続し、当該接続点に当該単位回路の入力信号を供給し、奇数番目の単位回路における前記第1のPチャネル型薄膜トランジスタのゲートにクロック信号を供給し、前記第2のNチャネル型薄膜トランジスタのゲートに反転クロック信号を供給する一方、偶数番目の単位回路における前記第1のPチャネル型薄膜トランジスタのゲートに反転クロック信号を供給し、前記第2のNチャネル型薄膜トランジスタのゲートにクロック信号を供給するように構成されていることが好ましい。
【0030】
次に、本発明の電気光学装置は、複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタと、前記シフトレジスタの各出力信号に基づいて前記複数の走査線または前記複数のデータ線に供給する各信号を生成する駆動部と、上述したクロック信号調整回路とを備えたことを特徴とする。この電気光学装置によれば、シフトレジスタの誤動作がほとんど無くなるので、表示画像の品質を向上させることができる。
【0031】
また、本発明の電子機器は、上述した電気光学装置を表示手段に用いたことを特徴とする。電子機器としては、例えば、携帯電話機、ビデオプロジェクタ、ビデオカメラのビューファインダ等が該当する。
【0032】
次に、本発明の電気光学装置の生産方法は、複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、当該表示部をシフトレジスタを用いて駆動する駆動部とを有する表示パネル、および、前記シフトレジスタに供給するクロック信号と反転クロック信号とを生成するとともに前記クロック信号と前記反転クロック信号の相対的な位相を調整可能なクロック信号生成回路とを備えた電気光学装置を前提とし、前記表示パネルを製造し、製造された表示パネル中のシフトレジスタを構成するトランジスタの閾値電圧を計測し、前記クロック信号生成回路において、計測された閾値電圧に基づいて、前記クロック信号と前記反転クロック信号との位相を調整することを特徴とする。
【0033】
この発明によれば、表示パネルを製造する際に、シフトレジスタを構成する閾値電圧が設計目標から大幅にズレた場合であっても、クロック信号と反転クロック信号との位相を調整することができるので、シフトレジスタを正常に動作させることができる。このため、従来、不良品とされてきた表示パネルであっても良品として用いることができるので、表示パネルの歩留まりを大幅に向上させることができる。この結果、電気光学装置の生産コストを低下させることができる。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0035】
<電気光学装置の全体構成>
まず、実施形態に係る電気光学装置について、液晶表示装置を例にとって説明する。図1は、その液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示装置は、液晶パネル100と、タイミングジェネレータ200と、画像信号処理回路300とを備える。このうち、タイミングジェネレータ200は、各部で使用されるタイミング信号(必要に応じて後述する)を出力するものである。また、画像信号処理回路300内部におけるS/P変換回路302は、1系統の画像信号VIDを入力すると、これを6相の画像信号VID1〜VID6にシリアル−パラレル変換して出力するものである。ここで、画像信号を6相にシリアル−パラレル変換する理由は、後述するサンプリング回路によって、スイッチング素子として機能する各TFTのソース領域への画像信号の印加時間を長くして、サンプル&ホールド時間および充放電時間を十分に確保するためである。
【0036】
一方、増幅・反転回路304は、シリアル−パラレル変換された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号VID1〜VID6として液晶パネル100に対して並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が▲1▼走査線単位の極性反転であるか、▲2▼データ線単位の極性反転であるか、▲3▼画素単位の極性反転であるか、▲4▼画素単位の極性反転であるかに応じて定められ、その反転周期は、1水平走査期間またはドットクロック周期、または1垂直走査期間に設定される。なお、本実施形態における極性反転とは、画像信号の振幅中心電位を基準として正極性と負極性に交互に電圧レベルを反転させることをいう。
【0037】
<液晶パネルの構成>
次に、液晶パネル100の電気的構成について説明する。液晶パネル100は、後述するように、素子基板と対向基板とを互いに電極形成面を対向して貼付した構成となっている。このうち、素子基板にあっては、図においてX方向に沿って平行に複数本の走査線112が配列して形成され、また、これと直交するY方向に沿って平行に複数本のデータ線114が形成されている。そして、これらの走査線112とデータ線114との各交点においては、TFT116のゲート電極が走査線112に接続される一方、TFT116のソース電極がデータ線114に接続されるとともに、TFT116のドレイン電極が画素電極118に接続されている。そして、各画素は、画素電極118と、後述する対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線112とデータ線114との各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量(図示省略)を、電気的にみて画素電極118と共通電極とに挟持された液晶に対して並列に形成しても良い。
【0038】
さて、駆動回路120は、データ線駆動回路130、サンプリング回路140および走査線駆動回路150からなり、後述するように素子基板における対向面にあって、表示領域の周辺部に形成されるものである。これらの回路の能動素子は、後述するように、いずれもpチャネル型TFTおよびnチャネル型TFTの組み合わせにより形成可能であるから、画素をスイッチングするTFT116と共通の製造プロセス(例えば、工程温度が約1000℃のプロセス)で形成すると、集積化や、製造コスト、素子の均一性などの点において有利となる。
【0039】
ここで、駆動回路120のうち、データ線駆動回路130は、シフトレジスタを有し、タイミングジェネレータ200からのクロック信号CLXや、その反転クロック信号CLXINVに基づいて、サンプリング信号S1〜Smを順次出力するものである。
【0040】
サンプリング回路140は、6本のデータ線114を1群とし、これらの群に属するデータ線114に対し、サンプリング信号S1〜Smにしたがって画像信号VID1〜VID6をそれぞれサンプリングして供給するものである。詳細には、サンプリング回路140には、TFTからなるスイッチ141が各データ線114の一端に設けられるとともに、各スイッチ141のソース電極は、画像信号VID1〜VID6のいずれかが供給される信号線に接続され、また、各スイッチ141のドレイン電極は1本のデータ線114に接続されている。さらに、各群に属するデータ線114に接続された各スイッチ141のゲート電極は、その群に対応してサンプリング信号S1〜Smが供給される信号線のいずれかに接続されている。上述したように本実施形態にあっては、画像信号VID1〜VID6は同時に供給されるので、サンプリング信号S1により同時にサンプリングされることとなる。なお、画像信号VID1〜VID6が順次シフトされたタイミングで供給される場合には、サンプリング信号S1、S1、……、により順次サンプリングされることとなる。
【0041】
走査線駆動回路150は、シフトレジスタを有し、タイミングジェネレータ200からのクロック信号CLYや、その反転クロック信号CLYINV、転送開始パルスDY等に基づいて、走査信号を各走査線112に対して順次出力するものである。
【0042】
<タイミングジェネレータ>
次に、タイミングジェネレータ200の主要部であるクロック信号生成回路について説明する。クロック信号生成回路は、第1クロック信号生成回路200Aと第2クロック信号生成回路200Bからなる。第1クロック信号生成回路200Aは、走査線駆動回路150のシフトレジスタに供給するクロック信号CLYと反転クロック信号CLYINVを生成する回路であり、一方、第2クロック信号生成回路200Bは、データ線駆動回路130のシフトレジスタに供給するクロック信号CLXと反転クロック信号CLXINVを生成する回路である。
【0043】
第1クロック信号生成回路200Aと第2クロック信号生成回路200Bとは、同一の構成であり、それらに供給されるトリガパルスTPの周期が異なるだけであるので、ここでは、第1クロック信号発生回路200Aについて説明する。
【0044】
図2は、第1クロック信号生成回路200Aの主要部の構成を示すブロック図であり、図3は第1クロック信号生成回路200Aの各部の波形を示すタイミングチャートである。
【0045】
図2において、第1クロック信号生成回路200Aは、トリガ型フリップフロップ201と、遅延回路202、分配回路203、立ち下がりエッジ制御回路204、立ち上がりエッジ制御回路205、およびセットリセット型フリップフロップ206から構成されている。
【0046】
まず、トリガ型フリップフロップ201のクロック端子には、トリガパルスTPがタイミングジェネレータ200の他の構成部分から供給されるようになっている。ここで、トリガパルスTPは、図3(a)に示すように一定周期の信号であり、クロック信号CLYの立ち上がりエッジおよび立ち下がりエッジの発生タイミングを定めるものである。また、トリガパルスTPの1周期は、生成すべきクロック信号CLYの1/2周期TCと一致するように設定してある。トリガ型フリップフロップ201は、トリガパルスTPに同期して図3(b)に示すクロック信号CLYを生成する。
【0047】
次に、遅延回路202は、例えば、偶数個のインバータを多段接続して構成されている。この遅延回路202の有する遅延時間は、TDであり、図3に示すようにクロック信号CLYの1/2周期TCより若干短い時間に設定してある。この遅延回路202によって、トリガパルスTPが遅延され、トリガパルスTPより時間TDだけ遅れた遅延トリガパルスTP’が生成される(図3(c)参照)。
【0048】
次に、分配回路203は、遅延トリガパルスTP’を、クロック信号CLYに基づいて分配するように構成されている。具体的には、クロック信号CLYがLレベルの期間中に発生する遅延トリガパルスTP’を立ち下がりトリガパルスDTP(図3(d)参照)として立ち下がりエッジ制御回路204に供給する一方、クロック信号CLYがHレベルの期間中に発生する遅延トリガパルスTP’を立ち上がりトリガパルスUTP(図3(e)参照)として立ち下がりエッジ制御回路204に供給する。
【0049】
次に、立ち下がりエッジ制御回路204は、8個の遅延回路2041a〜2041gと、選択回路2042、DIPスイッチ2043、およびラダー抵抗2044から構成されている。各遅延回路2041a〜2041gは、上述した遅延回路202と同様に、偶数個のインバータによって構成することができる。また、各遅延回路2041a〜2041gの遅延時間はtdある。この例では、クロック信号CLYの1/2周期をTCとしたとき、TC=TD+3tdとなるように、遅延時間tdを設定してある。
【0050】
このため、遅延回路2041cの出力信号の位相は、トリガパルスTPの位相と一致することになる。換言すれば、遅延回路2041cの出力信号に基づいて反転クロック信号CLYINVの立ち下がりエッジを生成すれば、クロック信号CLYINVの立ち上がりエッジと反転クロック信号CLYINVの立ち下がりエッジを同一のタイミングで発生させることができる。
【0051】
さらに、立ち下がりトリガパルスDTP、またはトリガ遅延回路2041a,2041bの各出力信号に基づいて反転クロック信号CLYINVの立ち下がりエッジを生成すれば、クロック信号CLYINVの立ち上がりエッジに対して反転クロック信号CLYINVの立ち下がりエッジの位相を早めることができる。
【0052】
くわえて、トリガ遅延回路2041d〜2041gの各出力信号に基づいて反転クロック信号CLYINVの立ち下がりエッジを生成すれば、クロック信号CLYINVの立ち上がりエッジに対して反転クロック信号CLYINVの立ち下がりエッジの位相を遅延させることができる。
【0053】
選択回路2042は、3ビットの選択制御信号CTLに基づいて、立ち下がりトリガパルスDTPおよび各遅延回路2041の各出力信号の中から1つを選択して、調整済立ち下がりトリガパルスDTP’として出力する。また、選択制御信号CTLは、3ビットのDIPスイッチ2043の設定によって、選択回路2042に入力されるようになっている。
【0054】
ここで、図3(f)は、図3(d)に示す立ち下がりトリガパルスDTPの時間軸を4倍に伸長したものである。この場合、各遅延回路2041a〜2041gの出力信号は、図3(g)〜図3(m)に示すように、立ち下がりトリガパルスDTPを順次時間tdだけ遅延したものとなっている。
【0055】
次に、立ち上がりエッジ制御回路205は、立ち下がりエッジ制御回路204と同様に構成されており、立ち上がりトリガパルスUTPを入力し、調整済立ち上がりトリガパルスUTP’を出力する。
【0056】
次に、セットリセットフリップフロップ206は、調整済立ち上がりトリガパルスUTP’に同期してHレベルとなり、調整済立ち下がりトリガパルスDTP’に同期してLレベルとなる反転クロック信号CLYINVを生成する。
【0057】
以上の構成において、立ち下がりエッジ制御回路204のDIPスイッチ2043の設定を切り替えることによって、クロック信号CLYの立ち上がりエッジに対して反転クロック信号CLYINVの立ち下がりエッジの位相を調整することができる。また、立ち上がりエッジ制御回路205のDIPスイッチの設定を切り替えることによって、クロック信号CLYの立ち下がりエッジに対して反転クロック信号CLYINVの立ち上がりエッジの位相を調整することができる。
【0058】
例えば、クロック信号CLYの立ち上がりエッジに対して反転クロック信号CLYINVの立ち下がりエッジの位相を時間tdだけ遅延させ、反転クロック信号CLYINVの立ち上がりエッジとクロック信号CLYの立ち下がりエッジの位相を一致させるのであれば、立ち下がりエッジ制御回路204のDIPスイッチ2043の設定を“011”とし、立ち上がりエッジ制御回路205のDIPスイッチの設定を“010”とすればよい。この場合には、調整済立ち下がりトリガパルスDTP’として図3(j)に示す遅延回路2041cの出力信号が選択され、図3(n)に示す調整済立ち上がりトリガパルスUTP’が選択される。これにより、セットリセットフリップフロップ206は、図3(o)に示す反転クロック信号CLYINVを生成する。図3(o)に示す反転クロック信号CLYINVは、図3(p)に示すクロック信号CLYと比較して、その立ち下がりエッジの位相が時間tdだけ遅れたものとなる。
【0059】
<走査線駆動回路の構成>
次に、本実施形態に係る走査線駆動回路150について説明する。走査線駆動回路150は、タイミングジェネレータ200からのクロック信号CLY、反転クロック信号CLYINVに基づいて、走査信号Y1〜Yn-1を順次出力するものである。
【0060】
図4は、走査線駆動回路150の構成を示すブロック図である。この図において、クロック信号CLY、その反転信号CLYINV、パルスDYおよび信号ENは、いずれも図1におけるタイミングジェネレータ200によって、画像信号VID1〜VID6と同期して供給されるものである。
【0061】
まず、TEG1は、ドレイン電流特性を測定するためのNチャンネル型TFTであり、TEG2は、ドレイン電流特性を測定するためのPチャンネル型TFTである。TEG1とTEG2は、走査線駆動回路150を構成するTFTと同一のプロセスによって作成する。
【0062】
したがって、TEG1およびTEG2のドレイン電流特性を測定することによって、走査線駆動回路150を構成するNチャンネル型TFTおよびPチャンネル型TFTの閾値電圧とオン電流を各々知ることができる。詳細には後述するが、液晶パネル100を製造した後、TEG1の各端子Tn1〜Tn3、TEG2の各端子Tp1〜Tp3を測定装置と接続し、ドレイン電流特性を測定するようにしている。
【0063】
なお、この例では、走査線駆動回路150にTEG1およびTEG2を作成したが、TEG1およびTEG2は、素子基板101の周辺部分のいずれに作成してもよい。また、データ線駆動回路130のTFTも、TEG1,TEG2および走査線駆動回路150と同一プロセスで製造されるので、TEG1,TEG2のドレイン電流特性を測定することによって、データ線駆動回路130を構成するNチャンネル型TFTおよびPチャンネル型TFTの閾値電圧とオン電流を各々知ることができる。
【0064】
次に、レベルシフタ(LS)1512、1514は、それぞれ低論理振幅のクロック信号CLY、その反転クロック信号CLYINVを高論理振幅の信号に変換して出力するものである。ここで、レベルシフタ1512、1514によって論理振幅を変換する理由は、液晶パネル100に各種タイミング信号を供給するタイミングジェネレータ200(図1参照)は、一般にCMOS回路で構成されるので、その出力電圧は3〜5V程度であるのに対し、データ線駆動回路130の構成素子は、画素をスイッチングするTFT116と同一プロセスで素子基板上に形成されたTFTであるので、12V程度の比較的高い動作電圧が要求され、クロック信号に同期して論理動作を実行するデータ線駆動回路130にも同程度の動作電圧が必要となるからである。なお、図示してはいないが、パルスDYおよび信号ENについても、同様なレベルシフタによって低論理振幅の信号から高論理振幅の信号に変換されたものが用いられる。
【0065】
次に、シフトレジスタ1550は、単位回路R1〜Rnをn(nは自然数)段縦続接続したものであり、垂直走査期間の最初に供給されるパルスDYを、高論理振幅に変換されたクロック信号CLYおよび反転クロック信号CLYINVにしたがって、前段(左側)の単位回路から後段(右側)の単位回路へ順次シフトして出力する構成となっている。尚、ここでは説明の便宜上、シフトレジスタは単位回路が奇数段従属接続したものとする。
【0066】
これら各単位回路R1〜Rnのうち、奇数段の単位回路R1、R3、……、Rn−2、Rnは、クロック信号CLYがHレベルの場合(反転クロック信号CLYINVがLレベルの場合)に入力信号を反転するクロックドインバータ1552と、このクロックドインバータ1554による反転信号を再反転するインバータ1554と、クロック信号CLYがLレベルの場合(反転クロック信号CLYINVがHレベルの場合)に入力信号を反転するクロックドインバータ1556とから構成される。
【0067】
ここで、奇数段の単位回路におけるクロックドインバータ1552の具体的構成について説明すると、図5(a)に示されるように、高位側電源Vddと低位側電源Vssとの間に、ゲート電極に反転クロック信号CLYINVを入力するpチャネル型TFTと、入力信号をゲート電極にそれぞれ入力する相補型のpチャネル型TFT、nチャネル型TFTと、ゲート電極にクロック信号CLYを入力するnチャネル型TFTとを直列に接続した構成となっている。また、奇数段におけるクロックドインバータ1556については、図5(b)に示される通りであり、クロック信号CLYおよび反転クロック信号CLYINVが供給されるTFTが、図5(a)とは反対となっている。さらに、インバータ1554については、図6に示されるように、高位側電源Vddと低位側電源Vssとの間に、入力信号をゲート電極にそれぞれ入力するpチャネル型TFTおよびnチャネル型TFTとを、直列に相補型に接続した構成となっている。
【0068】
一方、各単位回路R1〜Rnのうち、偶数段の単位回路R2、R4、……、Rn−1は、基本的に、奇数段の単位回路R1、R3、……、Rn−2、Rnと同様な構成であるが、クロックドインバータ1552は、クロック信号CLYがLレベルの場合に入力信号を反転し、クロックドインバータ1556は、クロック信号CLYがHレベルの場合に入力信号を反転する点において異なっている。したがって、偶数段におけるクロックドインバータ1552は、図5(b)に示される構成となっており、偶数段におけるクロックドインバータ1556は、図5(a)に示される構成となって、奇数段のものと入れ替わった関係にある。
【0069】
なお、図4において、奇数段のクロックドインバータ1552、偶数段のクロックドインバータ1556には、それぞれクロック信号CLYのみ供給されているが、実際には図5(a)に示されるように、反転クロック信号CLYINVも供給されている。同様に、図4においては、奇数段のクロックドインバータ1556、偶数段のクロックドインバータ1552には、反転クロック信号CLYINVのみ供給されているが、実際には図5(b)に示されるように、クロック信号CLYも供給されている。また、これらのクロックドインバータや、インバータは、高位側電源Vddおよび低位側電源Vssの間に接続されるため、電源配線が各単位回路にまで引き回されている。
【0070】
次に、図4において、NAND回路1576、インバータ1578、AND回路1579は、それぞれシフトレジスタ1550の第2段から第n段に対応して設けられるものであり、いずれもpチャネル型TFTおよびnチャネル型TFTを組み合わせて相補型で構成されている。
【0071】
このうち、図において、左からi番目(i=2、……、n)のNAND回路1576は、シフトレジスタ1550において第i−1段に位置する単位回路の出力信号と、第i段に位置する単位回路の出力信号との論理積を反転するものである。
【0072】
また、各段のインバータ1578は、対応するNAND回路1578の出力信号を反転する。さらに、AND回路1579は、対応するインバータ1578の出力信号と信号ENとの論理積を、走査信号Y1、Y2、……、Yn−1として出力する構成となっている。
【0073】
<走査線駆動回路の動作>
次に、走査線駆動回路150の正常動作について説明する。ここで、図7は、走査線駆動回路150が正常に動作する場合のタイミングチャートである。まず、タイミングt11において、垂直走査期間の最初にパルスDYが入力されるとともに、クロック信号CLYが立ち上がると(反転クロック信号CLYINVが立ち下がると)、シフトレジスタ1550にあって、第1段目の単位回路R1におけるクロックドインバータ1552は、パルスDYのHレベルを反転し、同じく第1段目の単位回路R1におけるインバータ1554が、同クロックドインバータ1552の反転結果を反転するので、第1段目の単位回路R1による出力信号AはHレベルとなる。
【0074】
次に、タイミングt12において、パルスDYが入力されている期間に、クロック信号CLYが立ち下がると(反転クロック信号CLYINVが立ち上がると)、第1段目の単位回路R1におけるクロックドインバータ1556は、Hレベルの出力信号Aをインバータ1554に反転帰還するので、出力信号AはHレベルを維持することとなる。また、第2段目の単位回路R2におけるクロックドインバータ1552は、第1段目の単位回路R1による出力信号AのHレベルを反転し、同じく第2段目の単位回路R2におけるインバータ1556が、同クロックドインバータ1552の反転結果を反転するので、第2段目の単位回路R2の出力信号BはHレベルとなる。
【0075】
そして、タイミングt13において、パルスDYの入力が終了して、再び、クロック信号CLYが立ち上がると(反転クロック信号CLYINVが立ち下がると)、第1段目の単位回路R1におけるクロックドインバータ1552は、パルスDYのLレベルを取り込むので、その単位回路R1の出力信号AはLレベルとなる。一方、第2段目の単位回路R2におけるクロックドインバータ1556は、Hレベルの出力信号Bをインバータ1554に反転帰還するので、出力信号BはHレベルを維持することとなる。また、第3段目の単位回路R3におけるクロックドインバータ1552は、第2段目の単位回路R2による出力信号BのHレベルを反転し、同じく第2段目の単位回路R2のインバータ1554が、同クロックドインバータ1552の反転結果を反転するので、第3段目の単位回路R3による出力信号CはHレベルとなる。
【0076】
以下、同様な動作が繰り返される結果、最初に入力されたパルスYがクロック信号CLYおよびその反転クロック信号CLYINVの半周期だけ順次シフトされて、各段の単位回路R1〜Rnから出力信号A、B、C…として出力されることとなる。
【0077】
このような信号A、B、C…は、インバータ1578によって反転され、信号ENのパルス幅に制限された後、走査信号Y1〜Yn−1として出力される。
【0078】
<データ線駆動回路>
次に、データ線駆動回路130について説明するが、データ線駆動回路130の構成は、出力信号の引き出し方向と、入力される信号とが異なる以外、基本的に走査線駆動回路150の構成と同様である。すなわち、データ線駆動回路1300は、走査線駆動回路150を90度左回転して配置したものであり、図1に示されるように、パルスDYの替わりに、パルスDXを入力するとともに、クロック信号CLYおよびその反転クロック信号CLYINVの替わりに、水平走査期間毎に、クロック信号CLXおよびその反転クロック信号CLXINVを入力する。
【0079】
<液晶パネルの構成例>
次に、上述した電気的構成に係る液晶パネル100の全体構成について図8および図9を参照して説明する。ここで、図8は、液晶パネル100の構成を示す斜視図であり、図9は、図8におけるZ−Z’線断面図である。
【0080】
これらの図に示されるように、液晶パネル100は、画素電極118等が形成されたガラスや半導体等の素子基板101と、共通電極108等が形成されたガラス等の透明な対向基板102とを、スペーサ103が混入されたシール材10104によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶105を封入した構造となっている。なお、シール材104は、対向基板102の基板周辺に沿って形成されるが、液晶105を封入するために一部が開口している。このため、液晶105の封入後に、その開口部分が封止材106によって封止されている。
【0081】
ここで、素子基板101の対向面であって、シール材104の外側一辺においては、上述したサンプリング回路140およびデータ線駆動回路130が形成されて、Y方向に延在するデータ線114を駆動する構成となっている。さらに、この一辺には複数の接続電極107が形成されて、タイミングジェネレータ200および画像信号処理回路300からの各種信号を入力する構成となっている。また、この一辺に隣接する2辺には、2個の走査線駆動回路150が形成されて、X方向に延在する走査線112をそれぞれ両側から駆動する構成となっている。なお、走査線112に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路150を片側1個だけに形成する構成でも良い。ほかに、素子基板101に、データ線114への画像信号の書込負荷を低減するために、各データ線114を、画像信号に先行するタイミングにおいて所定電位にプリチャージするプリチャージ回路を形成しても良い。
【0082】
一方、対向基板102の共通電極108は、素子基板101との貼合部分における4隅のうち、少なくとも1箇所において設けられた導通材によって、素子基板101との電気的導通が図られている。ほかに、対向基板102には、液晶パネル100の用途に応じて、例えば、第1に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第2に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第3に、液晶パネル100に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板102に設けられる。
【0083】
くわえて、素子基板101および対向基板102の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板(図示省略)がそれぞれ設けられる。ただし、液晶105として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【0084】
なお、駆動回路120等の周辺回路の一部または全部を、素子基板101に形成する替わりに、例えば、TAB(Tape Automated Bonding)技術を用いてフィルムに実装された駆動用ICチップを、素子基板101の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ICチップ自体を、COG(Chip On Grass)技術を用いて、素子基板101の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【0085】
<液晶表示装置の生産方法>
次に、液晶表示装置は、以下に述べる第1工程〜第4工程によって生産する。
【0086】
第1工程では、液晶パネル100を製造する。液晶パネル100は、ガラスや半導体等の素子基板101に、走査線112、データ線114、TFT116を周知の半導体プロセスで形成した後、スペーサ103が混入されたシール材104を用いて素子基板101と対向基板102とを貼り合わせることによって製造する。ここで、データ線駆動回路130および走査線駆動回路150等の周辺回路は、画像表示領域とともに素子基板101上に形成される。
【0087】
第2工程では、データ線駆動回路130および走査線駆動回路150中のシフトレジスタ1550について、Pチャンネル型TFTとNチャンネル型TFTの閾値電圧Vtp、Vtnを各々測定する。ここで、Pチャンネル型TFTの閾値電圧Vtpは、ソース・ゲート間の電圧の絶対値として与えられ、ソース・ゲート間の電位差がそれを越えると当該TFTがオン状態となり、それを下回ると当該TFTがオフ状態となる電圧をいう。また、Pチャンネル型TFTの閾値電圧Vtpは、ゲート・ドレイン間の電圧の絶対値として与えられ、ゲート・ドレイン間の電位差がそれを越えると当該TFTがオン状態となり、それを下回ると当該TFTがオフ状態となる電圧をいう。
【0088】
第2工程では、図4に示すTEG1とTEG2を用いて閾値電圧Vtp、Vtnを測定する。例えば、Nチャンネル型TFTの閾値電圧Vtnを測定する場合には、測定装置のプローブを端子Tn1〜Tn3に押し当て、端子Tn1を介して電流を供給し、端子Tn3を介してTEG1のドレインを接地し、端子Tn2を介してTEG1のゲートに電圧を印加する。そして、端子Tn2の電圧(ゲート電圧)を可変しつつ、端子Tn1に流れ込む電流と端子Tn1の電圧(ソース電圧)を測定する。これにより、Nチャンネル型TFTのドレイン電流特性を測定し、その測定結果から閾値電圧Vtnを求める。
【0089】
第3工程では、上述した第2工程で求めたPチャンネル型TFTおよびNチャンネル型TFTの閾値電圧Vtp、Vtnに基づいて、クロック信号DYに対する反転クロック信号DYINVの位相、クロック信号DXに対する反転クロック信号DXINVの位相を各々調整する。この際、第1クロック信号生成回路200Aと第2クロック信号生成回路200BのDIPスイッチ2044のオン・オフを、測定された閾値電圧Vtp、Vtnに基づいて、設定する。なお、閾値電圧Vtp、Vtnと、クロック信号DYINV、DXINVの位相との関係は、後述する。
【0090】
第4工程では、調整されたタイミングジェネレータ200や画像信号処理回路300等の外部回路と液晶パネル100とを接続して液晶表示装置を完成させる。
【0091】
ところで、液晶パネル100は、ある単位数のロットとして生産される。1つのロット中の各液晶パネル100において、通常、Nチャンネル型TFTおよびPチャンネル型TFTの閾値電圧は略等しい。このため、第2工程は、個々の液晶パネル100毎に測定しなくてもよく、1つのロットから抽出した数個の液晶パネル100について測定し、その測定結果に基づいて第3工程以下を実行すればよい。
【0092】
<第3工程における調整>
次に、第3工程における調整方法について詳細に説明する。なお、以下の説明では、調整前においてクロック信号CLYと反転クロック信号CLYINVとの間で位相差がないものとする。
【0093】
<Pチャンネル型TFTの閾値電圧が小さくなる場合>
まず、Pチャンネル型TFTの閾値電圧が小さくなる場合について検討する。TFTの製造プロセスでは、Pチャンネル型TFTの閾値電圧が小さくなると、Nチャンネル型TFTの閾値電圧が大きくなる傾向にある。そこで、この例では、Pチャンネル型TFTの閾値電圧VtpがΔVpだけ設計目標より小さくなり、Nチャンネル型TFTの閾値電圧VtnがΔVnだけ設計目標より大きくなる場合を考える。
【0094】
図10は、Pチャンネル型TFTの閾値電圧がΔVpだけ小さい場合のタイミングチャート、図11は、シフトレジスタ1550を構成する単位回路の回路図である。なお、図10において、Vtprは第1基準電圧であり、Pチャンネル型TFTの閾値電圧Vtpの設計目標値である。また、Vtnrは第2基準電圧であり、Nチャンネル型TFTの閾値電圧Vtnの設計目標値である。
【0095】
図11に示すように単位回路R1では、P1に反転クロック信号CLYINVが供給されているから、P1は図10に示すようにオン・オフを繰り返す。一方、単位回路R2では、P1'にクロック信号CLYが供給されているから、P1'は図10に示すようにオン・オフを繰り返す。したがって、時刻t3から時刻t4までの期間において、P1およびP1'は同時にオン状態となる。また、単位回路R1ではN1にクロック信号CLYが供給されており、単位回路R2ではN1'に反転クロック信号CLYINVが供給されているから、図10に示すように時刻t1から時刻t2までの期間において、N1およびN1'は同時にオン状態となる。なお、奇数番目の単位回路におけるN2、P1は、単位回路R1のN2、P1と同様に動作し、偶数番目の単位回路におけるN2'、P1'は単位回路R2のN2'、P1'と同様に動作する。
【0096】
さて、単位回路R1、R2、R3の各出力信号A、B、Cついて検討する。
【0097】
時刻t3において、反転クロック信号CLYINVのレベルが電圧(Vdd−Vtp)を下回ると、単位回路R1のP1がオフ状態からオン状態に変化する。すると、インバータ1552の出力信号がLレベルからHレベルに変化し、これがインバータ1554によって反転されることによって、出力信号Aの立ち下がりエッジEadが発生する。
【0098】
次に、第2段目の出力信号Bの立ち上がりエッジEbuは、出力信号AがHレベルの状態、すなわち、P2'がオフ状態でかつN1'がオン状態において、N2'がオフ状態からオン状態に変化することにより発生する。具体的には、N2'がオン状態になると、インバータ1552の出力信号がHレベルからLレベルに変化する。これがインバータ1554によって反転されることによって、出力信号Bの立ち上がりエッジEbuが発生する。N2'のオン・オフは反転クロック信号CLYINVによって制御されるので、出力信号Bの立ち上がりエッジEbuは、図10に示すように反転クロック信号CLYINVに同期する。
【0099】
また、時刻t3に至ると、出力信号Aの立ち下がりエッジEadが発生するが、時刻t3から時刻t4までの期間、単位回路R2のP1'はオン状態となっている。このため、出力信号Aの立ち下がりエッジEadに伴って、P2'がオフ状態からオン状態に変化するのとともに、N1'がオン状態からオフ状態に変化すると、出力信号Aの立ち下がりエッジEadに同期して、インバータ1552の出力信号がHレベルからLレベルに変化する。出力信号Bはインバータ1552の出力信号を反転したものであるから、出力信号Bの立ち下がりエッジEbdは、出力信号Aの立ち下がりエッジEadに同期して発生する。
【0100】
しかしながら、図7に示すように、出力信号Bの立ち下がりエッジEbdは、Hレベルをクロック信号CLYの1周期だけ維持した後に発生するのが正常である。この例のように、出力信号Bの立ち下がりエッジEbdが早く発生するのは、単位回路R1中のP1と単位回路R2のP1'とが同時にオンとなる期間が存在するからである。
【0101】
次に、第3段目の単位回路R3において、N2は図14に示す時刻t1から時刻t2の期間中はオン状態となっている。このため、出力信号Bが立ち上がり、N1がオフ状態からオフ状態に変化すると、インバータ1552の出力信号がHレベルからLレベルに変化する。これがインバータ1554によって反転されることによって、出力信号Cの立ち上がりエッジEcuが発生する。図7に示すように、本来、出力信号Cの立ち上がりエッジEcuは、出力信号Aの立ち下がりエッジEadに同期して発生する。しかしながら、この例では、出力信号Cの立ち上がりエッジEcuが出力信号Bの立ち上がりエッジEbuに同期して発生している。これは、Nチャンネル型TFTの閾値電圧Vtnが第2基準電圧VtnrよりΔVnだけ小さいため、時刻t1から時刻t2までの期間に、N2とN2'が同時にオン状態となることに起因している。
【0102】
そこで、上述した第3工程では、以下に述べる2点について調整を行う。
第1の調整は、反転クロック信号CLYINVの立ち下がりエッジの位相を遅延させることである。具体的には、上述した第2工程で計測したPチャンネル型TFTの閾値電圧Vtpが第1基準電圧Vtprよりどれだけ小さいか、すなわち、ΔVpに応じて、反転クロック信号CLYINVの立ち下がりエッジを遅延する時間を決定し、決定された時間に基づいて、図2に示す立ち下がりエッジ制御回路204のDIPスイッチ2043の設定を調整する。要は、奇数番目の単位回路におけるP1と偶数番目の単位回路におけるP1'とが同時にオン状態とならないように反転クロック信号CLYINVの立ち下がりエッジを遅延する時間を決定する。
【0103】
図12は、そのように決定された時間だけ、反転クロック信号CLYINVの立ち下がりエッジを遅延するように調整した結果を示すタイミングチャートである。この場合には、時刻t3と時刻t4とが一致し、時刻t4に至ると単位回路R2のP1'がオフ状態となるので、時刻t3(=t4)より後に発生する出力信号Aの立ち下がりエッジEadは、単位回路R2に取り込まれない。このため、出力信号Bは、時刻t4においてHレベルを維持することになる。
【0104】
第2の調整は、反転クロック信号CLYINVの立ち上がりエッジの位相を遅延させることである。具体的には、上述した第2工程で計測したNチャンネル型TFTの閾値電圧Vtnが第2基準電圧Vtnrよりどれだけ小さいか、すなわち、ΔVnに応じて、反転クロック信号CLYINVの立ち上がりエッジを遅延する時間を決定し、決定された時間に基づいて、図2に示す立ち上がりエッジ制御回路205のDIPスイッチ(2043に相当)の設定を調整する。
【0105】
仮に、図10に示す時刻t1からt2までの時間が図2に示す立ち下がりエッジ制御回路205の各遅延回路(2041a〜2041gに相当)の遅延時間tdと一致するならば、立ち上がりエッジ制御回路205の選択回路(2042に相当)へ“011”を入力できるようにDIPスイッチを調整する。この調整された反転クロック信号CLYINVとクロック信号CLYとに基づいて、シフトレジスタが動作するときのタイミングチャートを図13に示す。この図に示すように調整された反転クロック信号CLYINVの立ち下がりエッジは、クロック信号CLYの立ち上がりエッジに対して時間tdだけ遅れているので、図13に示すように時刻t1と時刻t2が一致し、N2とN2'が同時にオンとならなくなる。これにより、出力信号Cの立ち上がりエッジEcuは、出力信号Bの立ち上がりエッジEbuと同期して発生しなくなる。
【0106】
<Nチャンネル型TFTの閾値電圧が小さくなる場合>
次に、Nチャンネル型TFTの閾値電圧が小さくなる場合について検討する。TFTの製造プロセスでは、上述した場合とは逆に、Nチャンネル型TFTの閾値電圧が小さくなると、Pチャンネル型TFTの閾値電圧が大きくなる傾向にある。そこで、この例では、Nチャンネル型TFTの閾値電圧VtpがΔVpだけ設計目標より小さくなり、Pチャンネル型TFTの閾値電圧VtnがΔVnだけ設計目標より大きくなる場合を考える。
【0107】
図14は、Nチャンネル型TFTの閾値電圧VtnがΔVnだけ小さい場合のタイミングチャートである。図11に示すように単位回路R1では、N2にクロック信号CLYが供給されているから、N2は図14に示すようにオン・オフを繰り返す。一方、単位回路R2では、N2'に反転クロック信号CLYINVが供給されているから、N2'は図14に示すようにオン・オフを繰り返す。したがって、時刻t1から時刻t2までの期間において、N2およびN2'は同時にオン状態となる。また、単位回路R1ではP1に反転クロック信号CLYINVが供給されており、単位回路R2ではP1'にクロック信号CLYが供給されているから、図14に示すように時刻t3から時刻t4までの期間において、P1およびP1'は同時にオン状態となる。
【0108】
さて、単位回路R1、R2、R3の各出力信号A、B、Cついて検討する。
【0109】
時刻t3において、反転クロック信号CLYINVのレベルが電圧(Vdd−Vtp)を下回ると、単位回路R1のP1がオフ状態からオン状態に変化する。すると、インバータ1552の出力信号がLレベルからHレベルに変化し、これがインバータ1554によって反転されることによって、出力信号Aの立ち下がりエッジEadが発生する。
【0110】
次に、第2段目の出力信号Bの立ち上がりエッジEbuは、出力信号AがHレベルの状態、すなわち、P2'がオフ状態でかつN1'がオン状態において、N2'がオフ状態からオン状態に変化することにより発生する。具体的には、N2'がオン状態になると、インバータ1552の出力信号がHレベルからLレベルに変化する。これがインバータ1554によって反転されることによって、出力信号Bの立ち上がりエッジEbuが発生する。N2'のオン・オフは反転クロック信号CLYINVによって制御されるので、出力信号Bの立ち上がりエッジEbuは、図14に示すように反転クロック信号CLYINVに同期する。
【0111】
また、時刻t3に至ると、出力信号Aの立ち下がりエッジEadが発生するが、このとき、単位回路R2のP1'はオン状態となっている。このため、出力信号Aの立ち下がりエッジEadに伴って、P2'がオフ状態からオン状態に変化するのとともに、N1'がオン状態からオフ状態に変化すると、出力信号Aの立ち下がりエッジEadに同期して、インバータ1552の出力信号がHレベルからLレベルに変化する。出力信号Bはインバータ1552の出力信号を反転したものであるから、出力信号Bの立ち下がりエッジEbdは、出力信号Aの立ち下がりエッジEadに同期して発生する。
【0112】
しかしながら、図7に示すように、出力信号Bの立ち下がりエッジEbdは、Hレベルをクロック信号CLYの1周期だけ維持した後に発生するのが正常である。この例のように、出力信号Bの立ち下がりエッジEbdが早く発生するは、単位回路R1中のP1と単位回路R2のP1'とが同時にオンとなる期間が存在するからである。
【0113】
次に、第3段目の単位回路R3において、N2は図14に示す時刻t1から時刻t2の期間中はオン状態となっている。このため、出力信号Bが立ち上がり、N1がオフ状態からオフ状態に変化すると、インバータ1552の出力信号がHレベルからLレベルに変化する。これがインバータ1554によって反転されることによって、出力信号Cの立ち上がりエッジEcuが発生する。図7に示すように、本来、出力信号Cの立ち上がりエッジEcuは、出力信号Aの立ち下がりエッジEadに同期して発生する。しかしながら、この例では、出力信号Cの立ち上がりエッジEcuが出力信号Bの立ち上がりエッジEbuに同期して発生している。これは、Nチャンネル型TFTの閾値電圧Vtnが第2基準電圧VtnrよりΔVnだけ小さいため、時刻t1から時刻t2までの期間に、N2とN2'が同時にオン状態となることに起因している。
【0114】
そこで、上述した第3工程では、以下に述べる2点について調整を行う。第1の調整は、反転クロック信号CLYINVの立ち上がりエッジの位相を遅延させることである。具体的には、上述した第2工程で計測したNチャンネル型TFTの閾値電圧Vtnが第2基準電圧Vtnrよりどれだけ小さいか、すなわち、ΔVに応じて、反転クロック信号CLYINVの立ち上がりエッジを遅延する時間を決定し、決定された時間に基づいて、図2に示す立ち上がりエッジ制御回路205のDIPスイッチ(2043に相当)の設定を調整する。
【0115】
仮に、図14に示す時刻t1からt2までの時間が図2に示す立ち下がりエッジ制御回路205の各遅延回路(2041a〜2041gに相当)の遅延時間tdと一致するならば、立ち上がりエッジ制御回路205の選択回路(2042に相当)へ“011”を入力できるようにDIPスイッチを調整する。この調整された反転クロック信号CLYINVとクロック信号CLYとに基づいて、シフトレジスタが動作するときのタイミングチャートを図15に示す。この図に示すように調整された反転クロック信号CLYINVの立ち下がりエッジは、クロック信号CLYの立ち上がりエッジに対して時間tdだけ遅れているので、図14に示す時刻t1からt2までの期間において、N2とN2'が同時にオンとならなくなる。これにより、出力信号Cの立ち上がりエッジEcuは、出力信号Bの立ち上がりエッジEbuと同期して発生しなくなる。
【0116】
第2の調整は、反転クロック信号CLYINVの立ち下がりエッジの位相を遅延させることである。具体的には、上述した第2工程で計測したPチャンネル型TFTの閾値電圧Vtpが第1基準電圧Vtprよりどれだけ小さいか、すなわち、ΔVpに応じて、反転クロック信号CLYINVの立ち下がりエッジを遅延する時間を決定し、決定された時間に基づいて、図2に示す立ち下がりエッジ制御回路204のDIPスイッチ2043の設定を調整する。要は、奇数番目の単位回路におけるP1と偶数番目の単位回路におけるP1'とが同時にオン状態とならないように反転クロック信号CLYINVの立ち下がりエッジを遅延する時間を決定する。
【0117】
図16は、そのように決定された時間だけ、反転クロック信号CLYINVの立ち下がりエッジを遅延するように調整した結果を示すタイミングチャートである。この場合には、時刻t3と時刻t4とが一致し、時刻t4に至ると単位回路R2のP1'がオフ状態となるので、時刻t3(=t4)より後に発生する出力信号Aの立ち下がりエッジEadは、単位回路R2に取り込まれない。このため、出力信号Bは、時刻t4においてHレベルを維持し、その立ち下がりエッジEbdは、出力信号Cの立ち下がりエッジEabと同期して発生しなくなる。
【0118】
このように、第3工程では、反転クロック信号CLYINVの立ち上がりエッジの位相をNチャンネルTFTの閾値電圧Vtnに基づいて調整したので、各単位回路R1〜Rnにおいて、N1およびN1'が同時にオン状態となることが無くなる。したがって、各単位回路R1〜Rnの出力信号を、正常に立ち上がらせることができる。
【0119】
また、第3工程では、反転クロック信号CLYINVの立ち下がりエッジの位相をPチャンネルTFTの閾値電圧Vtpに基づいて調整したので、各単位回路R1〜Rnにおいて、P1およびP1'が同時にオン状態となることが無くなる。したがって、各単位回路R1〜Rnの出力信号を、正常に立ち下がらせることができる。
【0120】
この結果、製造プロセスによって、シフトレジスタを構成するPチャンネルTFTとNチャンネルTFTの閾値電圧が設計目標に対してズレたとしても、シフトレジスタを正常に動作させることができるので、従来、シフトレジスタの誤動作を理由に不良とされてきた液晶パネル100であっても、良品として取り扱うことができ、液晶表示装置の生産において歩留まりを大幅に向上させることが可能となる。
【0121】
<応用例>
<オン電流の考慮>
上述した液晶表示装置の生産方法においては、第2工程において、PチャンネルTFTの閾値電圧VtpとNチャンネルTFTの閾値電圧Vtnを測定し、第3工程では、この測定結果に基づいて、反転クロック信号CLYINVの立ち下がりおよび立ち上がりの位相を個別に調整した。これは、TFTの閾値電圧によって各単位回路R1〜RnのN2、N2'、あるいはP1、P2が同時にオンするタイミングが決定されるので、閾値電圧に応じて、ゲートに供給する反転クロック信号CLYINVの位相を調整し、これにより、シフトレジスタを正常に動作させようとするものである。
【0122】
ところで、N2、N2'、あるいはP1、P2が同時にオンしたとしても、その期間が短ければ、信号がLレベルからHレベルに完全に立ち上がらなかったり、あるいは、HレベルからLレベルに完全に立ち下がらなかったりする。これらの場合には、各単位回路R1〜Rnの出力信号に小振幅で極細いパルスが重畳する。しかし、当該パルスは、振幅が小さいので、次段のPチャンネル型TFTおよびNチャンネル型TFTをオンさせることができないため、実用上問題はない。したがって、同時にオンする期間が適当に短ければ、誤動作は発生しない。
【0123】
しかし、同時にオンする期間をある程度許容する場合には、信号のスルーレートを考量する必要がある。なぜならば、スルーレートが大きい場合には、信号が短時間のうちにHレベルとLレベルとの間を変化する。このため、許容した期間内に信号の論理レベルが完全に変化してすると、シフトレジスタが誤動作するからである。
【0124】
ここで、信号のスルーレートは、PチャンネルTFTのオン電流とNチャンネルTFTのオン電流によって、定まる。すなわち、オン電流が大きい程、スルーレートは大きくなる。
【0125】
そこで、上述した第2工程において、閾値電圧Vtp、Vtnにくわえて、PチャンネルTFTのオン電流ipとNチャンネルTFTのオン電流inを測定し、第3工程では、これらの測定結果に基づいて反転クロック信号CLYINVの位相を調整するようにしてもよい。
【0126】
ここで、PチャンネルTFTのオン電流ipとは、電源電圧でPチャンネルTFTをバイアスしたときのドレイン電流であり、NチャンネルTFTのオン電流inとは、電源電圧でNチャンネルTFTをバイアスしたときのドレイン電流である。例えば、電源電圧が5Vであるならば、オン電流ipはゲート電圧Vg=−5Vのときのドレイン電流である。また、オン電流inはゲート電圧Vg=5Vのときのドレイン電流である。
【0127】
この場合、閾値電圧Vtpとオン電流ipに基づいて、反転クロック信号CLYINVの立ち下がりエッジの位相とクロック信号CLYの立ち上がりエッジの位相を相対的に調整し(立ち下がりエッジ制御回路204のDIPスイッチ2043の設定)、閾値電圧Vtnとオン電流inに基づいて、反転クロック信号CLYINVの立ち上がりエッジの位相とクロック信号CLYの立ち下がりエッジの位相を相対的に調整する(立ち上がりエッジ制御回路205のDIPスイッチの設定)。
【0128】
定性的には、オン電流ip、inが大きくなると、それだけスルーレートが高速になるから、位相調整量を大きくする必要がある。このため、オン電流ipが大きくなるにつれ、例えば、クロック信号CLYの立ち上がりエッジの位相に対する反転クロック信号CLYINVの立ち下がりエッジの位相の遅延量を大きくするように、調整する。また、オン電流inが大きくなるにつれ、例えば、クロック信号CLYの立ち下がりエッジの位相に対する反転クロック信号CLYINVの立ち上がりエッジの位相の遅延量を大きくする。
【0129】
より具体的には、立ち下がりエッジ制御回路204のDIPスイッチ2043の設定を以下のように行う。第1に、閾値電圧Vtpが所定範囲内で、かつ、オン電流ipが第1基準電流ipr以下の場合には、DIPスイッチ2043の設定を初期設定のままとする。これは、同時にオンする期間が短く、かつ、信号のスルーレートが低いため、調整が不要だからである。換言すれば、閾値電圧Vtpの所定範囲と第1基準電流iprとは、誤動作が起こらないように定めてある。
【0130】
第2に、閾値電圧Vtpが所定範囲外の場合には、閾値電圧Vtpと第1基準電圧Vtprとの差電圧ΔVpに基づいて、反転クロック信号CLYINVの立ち下がりエッジを遅延させる時間を決定し、当該遅延時間が得られるようにDIPスイッチ2043を設定する。
【0131】
第3に、閾値電圧Vtpが所定範囲内で、かつ、オン電流ipが第1基準電流iprより大きい場合には、オン電流ipと第1基準電流iprとの差電流に基づいて反転クロック信号CLYINVの立ち下がりエッジを遅延させる時間を決定し、当該遅延時間が得られるようにDIPスイッチ2043を設定する。
【0132】
また、立ち上がりエッジ制御回路205のDIPスイッチの設定についても、立ち下がりエッジ制御回路204の設定と同様に行う。
【0133】
<クロック信号の位相調整>
上述した第3工程においては、反転クロック信号CLYINVの立ち上がりエッジの位相をNチャンネルTFTの閾値電圧Vtnに基づいて調整した。これは、各単位回路R1〜Rnにおいて、N2およびN2'が同時にオン状態となることを無くすためである。ところで、N2'は反転クロック信号CLYINVによって制御される一方、N2はクロック信号CLYによって制御される。したがって、反転クロック信号CLYINVの立ち上がりエッジの位相を遅延させる替わりに、クロック信号CLYの立ち下がりエッジの位相を早めるように制御してもよい。要は、N2およびN2'が同時にオン状態とならいないように、反転クロック信号CLYINVの立ち上がりエッジとクロック信号CLYの立ち下がりエッジの相対的な位相を、NチャンネルTFTの閾値電圧Vtn(あるいはVtnとin)に基づいて調整すればよい。
【0134】
また、上述した第3工程においては、反転クロック信号CLYINVの立ち下がりエッジの位相をPチャンネルTFTの閾値電圧Vtpに基づいて調整した。これは、各単位回路R1〜Rnにおいて、P1およびP1'が同時にオン状態となることを無くすためである。ところで、P1'は反転クロック信号CLYINVによって制御される一方、P1はクロック信号CLYによって制御される。したがって、反転クロック信号CLYINVの立ち下がりエッジの位相を遅延させる替わりに、クロック信号CLYの立ち上がりエッジの位相を早めるように制御してもよい。要は、P1およびP1'が同時にオン状態とならいないように、反転クロック信号CLYINVの立ち下がりエッジとクロック信号CLYの立ち上がりエッジの相対的な位相を、PチャンネルTFTの閾値電圧Vtp(あるいはVtpとip)
に基づいて調整すればよい。
【0135】
<閾値電圧のフィードバック>
上述した液晶表示装置では、閾値電圧Vtp、Vtnに基づいて、DIPスイッチを設定することによって、クロック信号CLYと反転クロック信号CLYINVの相対的な位相を調整したが、閾値電圧Vtp、Vtnをタイミングジネレータ200にフィードバックし、閾値電圧Vtp、Vtnに基づいて両クロック間の位相を自動調整するようにしてもよい。ここでは、走査線駆動回路150のシフトレジスタに供給するクロック信号CLYと反転クロック信号CLYINVを生成する第1クロック信号生成回路200Aの改良について説明するが、第2クロック信号生成回路200Bを同様に構成してもよいことは勿論である。
【0136】
図17は、クロックの相対的な位相を自動調整する第1クロック信号生成回路200A'の主要部とその周辺回路のブロック図である。
【0137】
図において、第1閾値電圧検出部210と第2閾値電圧検出部220は、各シフトレジスタの内部に設けられており、シフトレジスタを構成するTFTと同一の製造プロセスで作成されている。第1閾値電圧検出部210は、PチャンネルTFTの閾値電圧Vtpを検出ために用いられ、正電源Vddと負電源Vssの間に、バイアス抵抗211とPチャンネルTFT212〜214を直列に接続して構成されている。ここで、PチャンネルTFT212〜214は、ソース端子とゲート端子が短絡されているから、接続点X1の電位と正電源Vddとの電位差は、3Vtpを示している。したがって、接続点X1の電圧に基づいて、PチャンネルTFTの閾値電圧Vtpを知ることができる。このため、第1閾値電圧検出部210は、接続点X1の電圧を第1検出電圧Vdpとしてタイミングジェネレータ200に出力している。
【0138】
一方、第2閾値電圧検出部220は、NチャンネルTFTの閾値電圧Vtnを検出するために用いられ、正電源Vddと負電源Vssの間に、NチャンネルTFT222〜224とバイアス抵抗221とを直列に接続して構成されている。第2閾値電圧検出部220は、第1閾値電圧検出部210と同様に、接続点X2の電圧を第2検出電圧Vdnとしてタイミングジェネレータ200に出力している。なお、第1閾値電圧検出部210と第2閾値電圧検出部220において、TFTを3個直列に接続したのは、閾値電圧Vtp、Vtnの変化量を3倍に拡大して検出することにより、検出精度を高めかつ、3個のTFTの閾値電圧を平均化するためである。
【0139】
次に、第1選択制御信号生成部207は、第1検出電圧Vdpに基づいて、選択回路2042を制御するための第1選択制御信号CTL1を生成する一方、第2選択制御信号生成部208は第2検出電圧Vdpに基づいて、選択回路を制御するための第2選択制御信号CTL2を生成する。
【0140】
第1閾値電圧検出部210と第2閾値電圧検出部220において、第1検出電圧Vdpと第2検出電圧Vdnとが検出されると、これらが第1クロック信号生成回路200Aにフィードバックされ、これらに基づいて第1および第2選択制御信号CTL1、CTL2が生成される。換言すれば、閾値電圧Vtp、Vtnに基づいて、反転クロック信号CLYINVの立ち上がりエッジと立ち下がりエッジの位相をフィードバック制御している。
【0141】
したがって、上述した第2工程における閾値電圧の測定と第3工程におけるDIPスイッチによる設定を不要にすることができる。この結果、液晶パネル100の歩留まりを向上させつつ、液晶表示装置の生産工程を簡略化することができる。
【0142】
また、閾値電圧Vtp、Vtnは温度特性を持つが、上述した構成によればフィードバック制御が行われる。このため、温度変化に伴って閾値電圧Vtp、Vtnが変化しても、これに追随するように反転クロック信号CLYINVの位相が自動的に制御されるので、温度変化が大きい環境であってもシフトレジスタの正常に動作させることができる。
【0143】
次に、図18は、図17に示す第1クロック信号生成回路200A'の変形例を示すブロック図である。図18に示すと変形例は、オン電流ip、inを各々検出する第1および第2オン電流検出部230、240を追加した点を除いて、図17に示すものと同様に構成されている。
【0144】
ここで、第1および第2オン電流検出部230、240は、第1および第2閾値電圧検出部210、220と同様に、シフトレジスタの内部に設けられており、シフトレジスタを構成するTFTと同一の製造プロセスで作成されている。
【0145】
この例では、第1オン電流検出部230によってPチャンネル型TFTのオン電流ipの指標となる信号ip'が得られる一方、第2オン電流検出部230によってNチャンネル型TFTのオン電流inの指標となる信号in'が得られる。そして、第1選択制御信号生成回路207は、信号ip'と第1検出電圧Vdpに基づいて、反転クロック信号CLYINVの立ち下がりエッジの位相をフィードバック制御する。また、第2選択制御信号生成回路208は、信号in'と第2検出電圧Vdnに基づいて、反転クロック信号CLYINVの立ち上がりエッジの位相をフィードバック制御する。
【0146】
これにより、TFTの閾値電圧やオン電流が設計目標から大幅にズレている場合であっても、シフトレジスタの誤動作を無くすことができる。
【0147】
<素子基板の構成など>
また、実施の形態においては、液晶パネル100の素子基板101をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたTFTによって、画素のスイッチング素子(TFT116)や駆動回路120の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【0148】
例えば、素子基板101を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や駆動回路120の素子を構成しても良い。このように素子基板101を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極118をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板101を透明基板として、画素電極118を反射型にしても良い。
【0149】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、TFTで代表される3端子素子として説明したが、ダイオード等の2端子素子で構成しても良い。ただし、画素のスイッチング素子として2端子素子を用いる場合には、走査線112を一方の基板に形成し、データ線114を他方の基板に形成するとともに、2端子素子を、走査線112またはデータ線114のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線112とデータ線114との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【0150】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、STN(Super Twisted Nematic)液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶表示装置と類似の構成を有するすべての電気光学装置に適用可能である。
【0151】
<電子機器>
次に、上述した液晶表示装置を各種の電子機器に適用される場合について説明する。
【0152】
<その1:プロジェクタ>
まず、この液晶パネルをライトバルブとして用いたプロジェクタについて説明する。図19は、プロジェクタの構成例を示す平面図である。
【0153】
この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0154】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶パネル100と同等であり、画像信号処理回路(図示省略)から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0155】
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0156】
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0157】
<その2:モバイル型コンピュータ>
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図20は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶パネル100の背面にバックライトを付加することにより構成されている。
【0158】
<その3:携帯電話>
さらに、この液晶パネル100を、携帯電話に適用した例について説明する。図21は、この携帯電話の構成を示す斜視図である。図において、携帯電話1302は、複数の操作ボタン1302とともに、反射型の液晶パネル100を備えるものである。この反射型の液晶パネル100にあっては、必要に応じてその前面にフロントライトが設けられる。
【0159】
なお、図19〜図21を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0160】
【発明の効果】
以上説明したように本発明によれば、シフトレジスタの誤動作を防止することができるクロック信号調整方法、クロック信号調整回路、およびこれを適用した電気光学装置、電子機器を提供することができる。また、電気光学装置を生産する際に、歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図2】 同装置における第1クロック信号生成回路の主要部の構成を示すブロック図である。
【図3】 同第1クロック信号生成回路の各部の波形を示すタイミングチャートである。
【図4】 同装置の走査線駆動回路の構成を示すブロック図である。
【図5】 (a)、(b)はそれぞれ同走査線駆動回路の単位回路におけるクロックドインバータの構成を示す回路図である。
【図6】 同走査線駆動回路の単位回路におけるインバータの構成を示す回路図である。
【図7】 同走査線駆動回路の正常動作を説明するためのタイミングチャートである。
【図8】 同液晶パネルの構造を示す斜視図である。
【図9】 同液晶パネルの構造を説明するための一部断面図である。
【図10】 Pチャンネル型TFTの閾値電圧がΔVpだけ小さい場合のシフトレジスタの動作を示すタイミングチャートである。
【図11】 シフトレジスタを構成する単位回路の回路図である。
【図12】 図10示す例において、第3工程で第1の調整を終了した後のシフトレジスタの動作を示すタイミングチャートである。
【図13】 図10示す例において、第3工程で第2の調整を終了した後のシフトレジスタの動作を示すタイミングチャートである。
【図14】 Nチャンネル型TFTの閾値電圧がΔVpだけ大きい場合のシフトレジスタの動作を示すタイミングチャートである。
【図15】 図14に示す例において、第3工程で第1の調整を終了した後のシフトレジスタの動作を示すタイミングチャートである。
【図16】 図14に示す例において、第3工程で第2の調整を終了した後のシフトレジスタの動作を示すタイミングチャートである。
【図17】 クロックの相対的な位相を自動調整する第1クロック信号生成回路の主要部とその周辺回路のブロック図である。
【図18】 図17に示す第1クロック信号生成回路の変形例を示すブロック図である。
【図19】 同液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図20】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図21】 同液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
100……液晶パネル
1550……シフトレジスタ
204……立ち下がりエッジ制御回路
205……立ち上がりエッジ制御回路
R1〜Rn……単位回路
P1、P2、P1'、P2'……Pチャンネル型TFT
N1、N2、N1'、N2'……Nチャンネル型TFT
210……第1閾値電圧検出部
220……第2閾値電圧検出部
230……第1電流検出部
240……第2電流検出部
Claims (23)
- 複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタとを備え、前記複数の走査線または前記複数のデータ線に供給する各信号を、前記シフトレジスタの各出力信号に基づいて生成する電気光学装置に用いられ、前記シフトレジスタに供給する前記クロック信号および前記反転クロック信号の位相を調整する電気光学装置のクロック信号調整方法であって、
前記シフトレジスタを構成するトランジスタの閾値電圧を検知し、
検知された閾値電圧に応じて、前記クロック信号と前記反転クロック信号との相対的な位相を調整する
ことを特徴とする電気光学装置のクロック信号調整方法。 - 前記トランジスタの閾値電圧を検知する工程では、前記シフトレジスタのトランジスタと同一の製造プロセスで作成された試験用トランジスタの閾値電圧を計測し、その計測結果によって前記トランジスタの閾値電圧を検知することを特徴とする請求項1に記載の電気光学装置のクロック信号調整方法。
- 前記シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタと、Nチャネル型薄膜トランジスタと、を含み、
前記閾値電圧を計測する工程では、前記Pチャネル型薄膜トランジスタの第1閾値電圧と前記Nチャネル型薄膜トランジスタの第2閾値電圧とを計測し、
前記位相を調整する工程では、前記第1閾値電圧と前記第2閾値電圧とに基づいて、前記クロック信号と前記反転クロック信号との位相を調整する
ことを特徴とする請求項1に記載の電気光学装置のクロック信号調整方法。 - 前記位相を調整する工程では、前記第1閾値電圧に基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジとの相対的な位相を調整することを特徴とする請求項3に記載の電気光学装置のクロック信号調整方法。
- 前記位相を調整する工程では、前記第2閾値電圧に基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジとの相対的な位相を調整することを特徴とする請求項4に記載の電気光学装置のクロック信号調整方法。
- 複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタとを備え、前記複数の走査線または前記複数のデータ線に供給する各信号を、前記シフトレジスタの各出力信号に基づいて生成する電気光学装置に用いられ、前記シフトレジスタに供給する前記クロック信号および前記反転クロック信号の位相を調整する電気光学装置のクロック信号調整方法であって、
前記シフトレジスタを構成するトランジスタの閾値電圧とオン電流とを検知し、
検知された閾値電圧とオン電流とに応じて、前記クロック信号と前記反転クロック信号との相対的な位相を調整する
ことを特徴とする電気光学装置のクロック信号調整方法。 - 前記トランジスタの閾値電圧とオン電流とを検知する工程では、前記シフトレジスタのトランジスタと同一の製造プロセスで作成された試験用トランジスタの閾値電圧とオン電流とを計測し、その計測結果によって前記トランジスタの閾値電圧とオン電流とを検知することを特徴とする請求項6に記載の電気光学装置のクロック信号調整方法。
- 前記シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタと、Nチャネル型薄膜トランジスタと、を含み
前記閾値電圧を計測する工程では、前記Pチャネル型薄膜トランジスタの第1閾値電圧および第1オン電流、ならびに、前記Nチャネル型薄膜トランジスタの第2閾値電圧および第2オン電流を計測し、
前記位相を調整する工程では、前記第1閾値電圧および前記第1オン電流、ならびに、前記第2閾値電圧および前記第2オン電流に基づいて、前記クロック信号と前記反転クロック信号との位相を調整する
ことを特徴とする請求項6に記載の電気光学装置のクロック信号調整方法。 - 前記位相を調整する工程では、前記第1閾値電圧と前記第1オン電流とに基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジとの相対的な位相を調整することを特徴とする請求項8に記載の電気光学装置のクロック信号調整方法。
- 前記位相を調整する工程では、前記第2閾値電圧と前記第2オン電流とに基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの位相を調整することを特徴とする請求項8に記載の電気光学装置のクロック信号調整方法。
- 複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタとを備え、前記複数の走査線または前記複数のデータ線に供給する各信号を、前記シフトレジスタの各出力信号に基づいて生成する電気光学装置に用いられ、前記シフトレジスタに供給する前記クロック信号および前記反転クロック信号の位相を調整する電気光学装置のクロック信号調整回路であって、
前記シフトレジスタを構成するトランジスタの閾値電圧に基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する第1位相調整部と、
前記シフトレジスタを構成するトランジスタの閾値電圧に基づいて、前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整する第2位相調整部と
を備えることを特徴とする電気光学装置のクロック信号調整回路。 - 前記シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタと、Nチャネル型薄膜トランジスタと、を含み、
前記Pチャネル型薄膜トランジスタの第1閾値電圧を検出する第1閾値電圧検出部と、
前記Nチャネル型薄膜トランジスタの第2閾値電圧を検出する第2閾値電圧検出部と、
を備え、
前記第1位相調整部は、前記第1閾値電圧に基づいて前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する一方、前記第2位相調整部は、前記第2閾値電圧に基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整する
ことを特徴とする請求項11に記載の電気光学装置のクロック信号調整回路。 - 前記シフトレジスタは、前記第1閾値電圧の絶対値が第1基準電圧値と等しく、かつ、前記第2閾値電圧の絶対値が第2基準電圧値と等しい場合に、前記開始パルスを正常にシフトさせるものであり、
前記第1閾値電圧の絶対値が前記第1基準電圧値と比較して小さく、かつ、前記第2閾値電圧の絶対値が前記第2基準電圧値と比較して大きい場合に、前記第1位相調整部は、前記反転クロック信号の立ち下がりエッジを前記クロック信号の立ち上がりエッジに対して遅延させる
ことを特徴とする請求項12に記載の電気光学装置のクロック信号調整回路。 - 前記シフトレジスタは、前記第1閾値電圧の絶対値が第1基準電圧値と等しく、かつ、前記第2閾値電圧の絶対値が第2基準電圧値と等しい場合に、前記開始パルスを正常にシフトさせるものであり、
前記第1閾値電圧の絶対値が前記第1基準電圧値と比較して大きく、かつ、前記第2閾値電圧の絶対値が前記第2基準電圧値と比較して小さい場合に、前記第2位相調整部は、前記反転クロック信号の立ち上がりエッジを前記クロック信号の立ち下がりエッジに対して遅延させる
ことを特徴とする請求項12に記載の電気光学装置のクロック信号調整回路。 - 少なくとも、前記第1閾値電圧検出部と前記第2閾値電圧検出部は、前記シフトレジスタが形成される同一基板上に形成され、
前記第1閾値電圧検出部は、前記Pチャネル型薄膜トランジスタと同一プロセスで形成されたPチャネル型薄膜トランジスタを備え、これを用いて前記第1閾値電圧を検出し、
前記第2閾値電圧検出部は、前記Nチャネル型薄膜トランジスタと同一プロセスで形成されたNチャネル型薄膜トランジスタを備え、これを用いて前記第2閾値電圧を検出する
ことを特徴とする請求項12に記載の電気光学装置のクロック信号調整回路。 - 複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタとを備え、前記複数の走査線または前記複数のデータ線に供給する各信号を、前記シフトレジスタの各出力信号に基づいて生成する電気光学装置に用いられ、前記シフトレジスタに供給する前記クロック信号および前記反転クロック信号の位相を調整する電気光学装置のクロック信号調整回路であって、
前記シフトレジスタを構成するトランジスタの閾値電圧とオン電流とに基づいて、前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する第1位相調整部と、
前記シフトレジスタを構成するトランジスタの閾値電圧とオン電流に基づいて、前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整する第2位相調整部と
を備えることを特徴とする電気光学装置のクロック信号調整回路。 - 前記シフトレジスタを構成するトランジスタは、Pチャネル型薄膜トランジスタと、Nチャネル型薄膜トランジスタとを含み
前記Pチャネル型薄膜トランジスタの第1閾値電圧を検出する第1閾値電圧検出部と、
前記Nチャネル型薄膜トランジスタの第2閾値電圧を検出する第2閾値電圧検出部と、
前記Pチャネル型薄膜トランジスタの第1オン電流を検出する第1オン電流検出部と、
前記Nチャネル型薄膜トランジスタの第2オン電流を検出する第2オン電流検出部とを備え、
前記第1位相調整部は、前記第1閾値電圧と前記第1オン電流に基づいて前記クロック信号の立ち上がりエッジと前記反転クロック信号の立ち下がりエッジの相対的な位相を調整する一方、前記第2位相調整部は、前記第2閾値電圧と前記第2オン電流とに基づいて前記クロック信号の立ち下がりエッジと前記反転クロック信号の立ち上がりエッジの相対的な位相を調整する
ことを特徴とする請求項16に記載の電気光学装置のクロック信号調整回路。 - 前記第1位相調整部は、前記第1オン電流が大きくなるにつれ、前記クロック信号の立ち上がりエッジに対する前記反転クロック信号の立ち下がりエッジの遅延時間を大きくすることを特徴とする請求項17に記載の電気光学装置のクロック信号調整回路。
- 前記第2位相調整部は、前記第2オン電流が大きくなるにつれ、前記クロック信号の立ち下がりエッジに対する前記反転クロック信号の立ち上がりエッジの遅延時間を大きくすることを特徴とする請求項17に記載の電気光学装置のクロック信号調整回路。
- 前記シフトレジスタは、
複数の単位回路を縦続接続して構成されており、
1つの単位回路は、当該単位回路の入力信号が供給される第1インバータとラッチ回路とから構成され、当該ラッチ回路は第1インバータの出力信号を反転して当該単位回路の出力信号として出力する第2インバータと、前記第2インバータの出力信号を反転して前記第2インバータの入力に供給する第3インバータから構成され、
前記第1インバータは、正電源と負電源との間に第1のPチャネル型薄膜トランジスタと、第2のPチャネル型薄膜トランジスタと、第1のNチャネル型薄膜トランジスタと、第2のNチャネル型薄膜トランジスタとを順次直列に接続し、前記第2のPチャネル型薄膜トランジスタと前記第1のNチャネル型薄膜トランジスタとの接続点から当該第1インバータの出力信号を取り出し、前記第2のPチャネル型薄膜トランジスタのゲートと前記第1のNチャネル型薄膜トランジスタのゲートとを接続し、当該接続点に当該単位回路の入力信号を供給し、
奇数番目の単位回路における前記第1のPチャネル型薄膜トランジスタのゲートにクロック信号を供給し、前記第2のNチャネル型薄膜トランジスタのゲートに反転クロック信号を供給する一方、偶数番目の単位回路における前記第1のPチャネル型薄膜トランジスタのゲートに反転クロック信号を供給し、前記第2のNチャネル型薄膜トランジスタのゲートにクロック信号を供給するように構成されている
ことを特徴とする請求項12または16に記載の電気光学装置のクロック調整回路。 - 複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、
開始パルスをクロック信号および反転クロック信号に従って順次シフトするシフトレジスタと、
前記シフトレジスタの各出力信号に基づいて前記複数の走査線または前記複数のデータ線に供給する各信号を生成する駆動部と、
請求項11に記載のクロック信号調整回路と
を備えたことを特徴とする電気光学装置。 - 請求項21に記載の電気光学装置を表示手段に用いたことを特徴とする電子機器。
- 複数の走査線と、複数のデータ線と、それらの各交点に対応して設けられる画素とを有する表示部と、当該表示部をシフトレジスタを用いて駆動する駆動部とを有する表示パネル、および、前記シフトレジスタに供給するクロック信号と反転クロック信号とを生成するとともに前記クロック信号と前記反転クロック信号の相対的な位相を調整可能なクロック信号生成回路とを備えた電気光学装置の生産方法において、
前記表示パネルを製造し、
製造された表示パネル中のシフトレジスタを構成するトランジスタの閾値電圧を計測し、
前記クロック信号生成回路において、計測された閾値電圧に基づいて、前記クロック信号と前記反転クロック信号との位相を調整する
ことを特徴とする電気光学装置の生産方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35055999A JP4099913B2 (ja) | 1999-12-09 | 1999-12-09 | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 |
TW89124941A TW574505B (en) | 1999-12-09 | 2000-11-23 | Electro-optical device, method and circuit for adjusting its clock signal, its manufacturing method, and electronic equipment |
KR10-2000-0074587A KR100386051B1 (ko) | 1999-12-09 | 2000-12-08 | 전기광학장치, 그 클럭신호 조정방법 및 회로, 그 생산방법, 및 전자기기 |
US09/731,668 US6784880B2 (en) | 1999-12-09 | 2000-12-08 | Electro-optical device, clock signal adjusting method and circuit therefor, producing method therefor, and electronic equipment |
CNB001352407A CN1169107C (zh) | 1999-12-09 | 2000-12-08 | 电光装置、其时钟信号调整方法和电路、其生产方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35055999A JP4099913B2 (ja) | 1999-12-09 | 1999-12-09 | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001166748A JP2001166748A (ja) | 2001-06-22 |
JP4099913B2 true JP4099913B2 (ja) | 2008-06-11 |
Family
ID=18411325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35055999A Expired - Lifetime JP4099913B2 (ja) | 1999-12-09 | 1999-12-09 | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6784880B2 (ja) |
JP (1) | JP4099913B2 (ja) |
KR (1) | KR100386051B1 (ja) |
CN (1) | CN1169107C (ja) |
TW (1) | TW574505B (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8558783B2 (en) * | 2001-11-20 | 2013-10-15 | E Ink Corporation | Electro-optic displays with reduced remnant voltage |
EP1331627B1 (en) | 2002-01-24 | 2012-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the semiconductor device |
JP4202110B2 (ja) * | 2002-03-26 | 2008-12-24 | シャープ株式会社 | 表示装置及び駆動方法並びにプロジェクタ装置 |
KR100796298B1 (ko) * | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
JP3889691B2 (ja) * | 2002-09-27 | 2007-03-07 | 三洋電機株式会社 | 信号伝搬回路および表示装置 |
JP3779687B2 (ja) * | 2003-01-29 | 2006-05-31 | Necエレクトロニクス株式会社 | 表示装置駆動回路 |
US10726798B2 (en) | 2003-03-31 | 2020-07-28 | E Ink Corporation | Methods for operating electro-optic displays |
JP3947848B2 (ja) * | 2003-06-12 | 2007-07-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2005017912A (ja) * | 2003-06-27 | 2005-01-20 | Sanyo Electric Co Ltd | 表示装置 |
KR100951901B1 (ko) * | 2003-08-14 | 2010-04-09 | 삼성전자주식회사 | 신호 변환 장치 및 이를 갖는 표시 장치 |
JP4301498B2 (ja) * | 2003-11-13 | 2009-07-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Tftを検査する検査装置 |
JP4076963B2 (ja) * | 2004-02-06 | 2008-04-16 | シャープ株式会社 | シフトレジスタ及び表示装置 |
JP4141988B2 (ja) * | 2004-06-29 | 2008-08-27 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器 |
CN100424747C (zh) * | 2004-12-01 | 2008-10-08 | 洪志明 | 液晶显示器模块及其信号控制器与控制方法 |
US20060209079A1 (en) * | 2005-03-16 | 2006-09-21 | Eric Jeffrey | Graphics controller providing for efficient pixel value transformation |
US7868883B2 (en) * | 2005-05-27 | 2011-01-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having the same |
KR100746200B1 (ko) * | 2005-10-21 | 2007-08-06 | 삼성전자주식회사 | 소스 드라이버, 소스 드라이버 모듈, 및 디스플레이 장치 |
JP2007178784A (ja) * | 2005-12-28 | 2007-07-12 | Oki Electric Ind Co Ltd | 駆動装置 |
US7324098B1 (en) * | 2006-07-26 | 2008-01-29 | Chunghwa Picture Tubes, Ltd. | Driving circuit for display device |
KR100807062B1 (ko) * | 2007-04-06 | 2008-02-25 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
KR101404545B1 (ko) * | 2007-07-05 | 2014-06-09 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 |
CN102043422B (zh) * | 2009-10-19 | 2012-07-11 | 上海工程技术大学 | 一种基于i2c通信智能时钟电路及方法 |
JP2011147037A (ja) * | 2010-01-15 | 2011-07-28 | Elpida Memory Inc | 半導体装置及びこれを備えるデータ処理システム |
EP2405283B1 (de) * | 2010-07-06 | 2014-03-05 | Mechaless Systems GmbH | Optoelektronische Messanordnung mit einer Kompensationslichtquelle |
KR101966381B1 (ko) * | 2012-09-28 | 2019-04-05 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 평판표시장치 |
TWI490845B (zh) * | 2013-02-08 | 2015-07-01 | E Ink Holdings Inc | 顯示面板 |
CN103915068B (zh) * | 2013-11-20 | 2016-04-20 | 上海中航光电子有限公司 | 一种液晶显示装置 |
JP2015201175A (ja) | 2014-03-31 | 2015-11-12 | 株式会社ジャパンディスプレイ | タッチ駆動装置、タッチ検出装置、及びタッチ検出機能付き表示装置 |
CN106409264B (zh) * | 2016-12-09 | 2019-02-12 | 深圳市华星光电技术有限公司 | 一种lcd面板的时序调整方法及***、驱动电路 |
CN108665930A (zh) * | 2017-04-01 | 2018-10-16 | 北京兆易创新科技股份有限公司 | 一种nand闪存芯片 |
CN107591145B (zh) * | 2017-11-03 | 2019-11-26 | 武汉天马微电子有限公司 | 一种异形显示面板及其驱动方法、显示装置 |
CN109493823A (zh) * | 2018-12-21 | 2019-03-19 | 惠科股份有限公司 | 控制电路及其应用的显示面板 |
CN110264936A (zh) * | 2019-06-24 | 2019-09-20 | 京东方科技集团股份有限公司 | 栅极驱动电路和显示装置 |
CN113035112B (zh) * | 2021-03-25 | 2022-05-17 | 昆山国显光电有限公司 | 显示面板的驱动方法、驱动芯片及显示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01135823U (ja) * | 1988-03-11 | 1989-09-18 | ||
JPH04350707A (ja) * | 1991-05-29 | 1992-12-04 | Fujitsu Ltd | Lsi入力クロックデューティ自動補正回路 |
JPH05241535A (ja) * | 1992-03-02 | 1993-09-21 | Sony Corp | シフトレジスタ |
JP2939043B2 (ja) * | 1992-04-07 | 1999-08-25 | シャープ株式会社 | アクティブマトリクス基板 |
JP3144166B2 (ja) * | 1992-11-25 | 2001-03-12 | ソニー株式会社 | 低振幅入力レベル変換回路 |
JP3489162B2 (ja) * | 1993-12-16 | 2004-01-19 | セイコーエプソン株式会社 | 薄膜トランジスタ回路及び液晶表示装置 |
JPH08190365A (ja) * | 1995-01-11 | 1996-07-23 | Canon Inc | シフトレジスタ |
US5854615A (en) * | 1996-10-03 | 1998-12-29 | Micron Display Technology, Inc. | Matrix addressable display with delay locked loop controller |
JP3297795B2 (ja) * | 1996-10-17 | 2002-07-02 | ソニー株式会社 | 液晶表示装置およびその駆動方法 |
JP3704911B2 (ja) * | 1997-10-20 | 2005-10-12 | セイコーエプソン株式会社 | 駆動回路、表示装置および電子機器 |
US6067061A (en) * | 1998-01-30 | 2000-05-23 | Candescent Technologies Corporation | Display column driver with chip-to-chip settling time matching means |
TW457389B (en) * | 1998-03-23 | 2001-10-01 | Toshiba Corp | Liquid crystal display element |
JP3536657B2 (ja) * | 1998-03-30 | 2004-06-14 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
JP4156075B2 (ja) * | 1998-04-23 | 2008-09-24 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
-
1999
- 1999-12-09 JP JP35055999A patent/JP4099913B2/ja not_active Expired - Lifetime
-
2000
- 2000-11-23 TW TW89124941A patent/TW574505B/zh not_active IP Right Cessation
- 2000-12-08 US US09/731,668 patent/US6784880B2/en not_active Expired - Lifetime
- 2000-12-08 CN CNB001352407A patent/CN1169107C/zh not_active Expired - Lifetime
- 2000-12-08 KR KR10-2000-0074587A patent/KR100386051B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100386051B1 (ko) | 2003-06-02 |
JP2001166748A (ja) | 2001-06-22 |
KR20010070280A (ko) | 2001-07-25 |
US6784880B2 (en) | 2004-08-31 |
CN1169107C (zh) | 2004-09-29 |
TW574505B (en) | 2004-02-01 |
CN1299124A (zh) | 2001-06-13 |
US20010003418A1 (en) | 2001-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4099913B2 (ja) | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 | |
JP3729163B2 (ja) | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 | |
US6670944B1 (en) | Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus | |
US7023415B2 (en) | Shift register, data-line driving circuit, and scan-line driving circuit | |
KR100612630B1 (ko) | 전기광학패널의 구동회로 및 이것을 구비한 전기광학장치및 전자기기 | |
JP3903736B2 (ja) | 電気光学パネル、その駆動回路、駆動方法および電子機器 | |
JP3692846B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP4007117B2 (ja) | 出力制御回路、駆動回路、電気光学装置および電子機器 | |
JP4269590B2 (ja) | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 | |
US7064573B2 (en) | Driving circuit, method of testing driving circuit, electro-optical apparatus, and electro-optical device | |
JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
JP3843784B2 (ja) | 電気光学装置、その駆動方法および駆動回路、電子機器 | |
JP5007495B2 (ja) | 電気光学装置及び電子機器 | |
JP2000047643A (ja) | 電気光学装置の駆動回路及びこれを備えた電気光学装置 | |
JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP2002006791A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP2004061632A (ja) | 電気光学装置及び電子機器 | |
JP3891070B2 (ja) | タイミング調整回路、駆動回路、電気光学装置および電子機器 | |
JP3726675B2 (ja) | 電気光学パネル、その駆動回路、データ線駆動回路、走査線駆動回路および電子機器 | |
JP3752960B2 (ja) | 電気光学パネルのデータ線駆動方法、データ線駆動装置、電気光学装置、および電子機器 | |
JP2001324951A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP2004233446A (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
JP4111212B2 (ja) | 駆動回路、電気光学装置、および電子機器 | |
JP2006243759A (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
JP2003007831A (ja) | 集積回路構造、走査線駆動回路、データ線駆動回路、電気光学パネル、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080310 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4099913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |