JP3536657B2 - 電気光学装置の駆動回路、電気光学装置、及び電子機器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称す ）駆動等によるアクティブ
マトリクス駆動方式の電気光学装置の駆動回路、該駆動
回路を備えた電気光学装置、当該電気光学装置を用いた
電子機器の技術分野に属し、特に、データ線または走査
線の駆動回路に供給するクロック信号及び当該クロック
信号と逆位相のクロック信号（以下、逆位相クロック信
号と称す）の位相差補正手段を備えた電気光学装置の駆
動回路、電気光学装置、及び電子機器の技術分野に属す
る。

【０００２】

【従来の技術】図１８に従来のＴＦＴ駆動によるアクテ
ィブマトリクス駆動方式の液晶装置の一例を示す。図１
８において、縦横に夫々配列されたＹ１〜Ｙｍの走査線
３１及びＳ１〜Ｓｎのデータ線３５と、走査線３１及び
データ線３５の各交点に対応してトランジスタ３０が形
成され、該トランジスタ３０に接続された多数の画素電
極１１が液晶装置用基板上に設けられている。そして、
これらに加えて、走査線駆動回路１０４、データ線駆動
回路１０１、サンプリング回路３０１などのＴＦＴを構
成要素とする各種の周辺回路が、このような液晶装置用
基板上に設けられている。

【０００３】前記データ線駆動回路１０１には、画像信
号線３０４を介して供給される画像信号ＶＩＤをデータ
線３５に書き込ませるためのサンプリング回路３０１を
制御するサンプリング回路駆動信号線３０６に駆動信号
を順次転送するようにシフトレジスタが構成されてい
る。また、前期走査線駆動回路１０４には、走査信号を
順次走査線３１に順次転送するようにシフトレジスタが
構成されている。

【０００４】

【発明が解決しようとする課題】上記のような構成を有
する液晶装置では、外部の制御回路から出力されるクロ
ック信号ＣＬ（後述するデータ線駆動回路１０１を制御
するためのクロック信号をＣＬＸと表記し、走査線駆動
回路１０４を制御するためのクロック信号をＣＬＹと表
記する）と、外部の制御回路にて反転された逆位相クロ
ック信号ＣＬ_INV（後述するデータ線駆動回路１０１を
制御するための逆位相クロック信号をＣＬＸ_INVと表記
し、走査線駆動回路１０４を制御するための逆位相クロ
ック信号をＣＬＹ_INVと表記する）が、従来は、一例と
して図１９（ａ）に示すような回路を用いて液晶装置用
基板内に供給されている。そして、クロック信号ＣＬと
逆位相クロック信号ＣＬ_INVは、まず供給線Ｐ１，Ｐ
１’を介して液晶装置用基板内のインバータＩ１，Ｉ３
に供給され、次にインバータＩ２，Ｉ４を介して各駆動
回路に供給されている。

【０００５】このような回路を用いた場合、図１９
（ｂ）に示されるように供給線Ｐ１とＰ１’との間に位
相差Ｔが発生してしまい、これはインバータＩ１，Ｉ
３、更にはインバータＩ２，Ｉ４を経た後においても解
消されることがない。即ち、図１９（ｂ）に示すよう
に、インバータＩ１とインバータＩ２、及びインバータ
Ｉ３とインバータＩ４の間の接続線Ｐ２，Ｐ２’におい
て、更には、インバータＩ２，Ｉ４の出力部に接続され
た供給線Ｐ３，Ｐ３’において、クロック信号ＣＬ及び
該クロック信号ＣＬに対して位相差Ｔを有する逆位相ク
ロック信号ＣＬ_INVが伝搬されることになってしまうの
である。そのため、データ線駆動回路１０１及び走査線
駆動回路１０４を構成するシフトレジスタにおいては、
クロック信号ＣＬと逆位相クロック信号ＣＬ_INVとの間
に一旦位相差Ｔが発生すると、信号波形の劣化が生ずる
ことになり、正常にスタート信号ＳＰ（後述するデータ
線駆動回路１０１を制御するためのスタート信号をＳＰ
Ｘと表記し、走査線駆動回路１０４を制御するためのク
ロック信号をＳＰＹと表記する）を各段に転送すること
ができず、誤動作が引き起こされるという問題がある。
また、このような問題は、走査線駆動回路１０４のシフ
トレジスタにおいても同様である。

【０００６】さらに、クロック信号ＣＬと逆位相クロッ
ク信号ＣＬ_INVを供給する供給線を液晶装置用基板上に
引き回すと、クロック信号の供給線の容量によりクロッ
ク信号ＣＬと逆位相クロック信号ＣＬ_INVが劣化し、適
切な波形が得られず、その結果正常に前記駆動信号を各
段へ転送することができず、誤動作が引き起こされると
いう問題がある。

【０００７】本発明は上述した問題点に鑑みなされたも
のであり、確実にクロック信号及び該クロック信号の逆
位相クロック信号の位相差を補正して、走査線駆動回路
及びデータ線駆動回路を良好に動作させることのできる
電気光学装置の駆動回路、電気光学装置、及び電子機器
を提供することを課題としている。

【０００８】

【課題を解決するための手段】本発明の電気光学装置の
駆動回路は、画像信号が供給される複数のデータ線と、
走査信号が供給される複数の走査線と、前記データ線及
び前記走査線の交差に対応して設けられたスイッチング
手段と、前記スイッチング手段に接続された画素電極と
を備えた電気光学装置の駆動回路であって、クロック信
号と該クロック信号に対して逆位相のクロック信号とに
基づいて、所定の信号の転送を行うシフトレジスタを有
する駆動手段を有し、前記クロック信号及び前記逆位相
のクロック信号は、クロック信号位相差補正手段を介し
て前記駆動手段に供給され、前記クロック信号位相差補
正手段は、一対の第１バッファー回路、双安定回路、及
び一対の第２バッファー回路からなり、前記クロック信
号は、一方の前記第１バッファー回路に入力され、当該
一方の第１バッファー回路から出力された信号は前記双
安定回路を構成する第１の論理手段に入力され、前記第
１の論理手段から出力された信号は、前記双安定回路を
構成する第２の論理手段に入力されると共に、前記第１
の論理手段の出力部に接続された一方の前記第２バッフ
ァー回路に入力され、前記逆位相のクロック信号は、他
方の前記第１バッファー回路に入力され、当該他方の第
１バッファー回路から出力された信号は前記双安定回路
を構成する前記２の論理手段に入力され、前記第２の論
理手段から出力された信号は、前記双安定回路を構成す
る前記第１の論理手段に入力されると共に、前記第２の
論理手段の出力部に接続された他方の前記第２バッファ
ー回路に入力され、前記第２バッファー回路は複数のイ
ンバータ回路がカスケード接続されてなり、前記カスケ
ード接続されるインバータ回路の各々は、接続されてい
る前段のインバータ回路よりも大きく形成され、前記一
対の第１バッファー回路を構成するインバータ回路の大
きさと、前記双安定回路を構成するインバータ回路の大
きさとは同じである一方、前記第２バッファー回路を構
成するインバータ回路は前記双安定回路を構成するイン
バータ回路よりも大きくなるように形成され、前記第１
バッファー回路、前記双安定回路、及び前記第２バッフ
ァー回路の間において、前記クロック信号及び前記逆位
相のクロック信号を伝搬する配線のうちポリシリコン膜
で形成される第１の部分は、前記クロック信号を伝搬す
る配線の線幅及び長さと前記逆位相のクロック信号を伝
搬する配線の線幅及び長さとが互いに揃えられており、
前記クロック信号及び前記逆位相のクロック信号を伝搬
する配線のうち互いの長さが異なる第２の部分はアルミ
ニウム膜で形成されていることを特徴とする。

【０００９】この電気光学装置の駆動回路によれば、ク
ロック信号及び逆位相のクロック信号は、夫々クロック
信号の供給線及び該クロック信号の逆位相のクロック信
号の入力部により駆動手段に供給されるが、これらの信
号線の間にはクロック信号位相差補正手段が備えられて
いる。従って、当該クロック信号位相差補正手段は、例
えば液晶装置の外部から入力されるクロック信号の入力
部は、共通のクロック信号位相差補正手段を介して前記
駆動手段に供給されているため、前記駆動手段のシフト
レジスタの各段に対して夫々設ける必要がない。従っ
て、電気光学装置の駆動回路の小型化を図ることがで
き、また画素の微細化が可能となり、高精細な電気光学
装置を提供できる。さらには、駆動手段には、位相差の
補正されたクロック信号及び逆位相クロック信号が供給
されることになり、シフトレジスタによる信号の転送が
誤動作無く行われることになる。

【００１０】また、この電気光学装置の駆動回路によれ
ば、外部のクロック信号の供給部から供給されるクロッ
ク信号は、まず、第１バッファー回路により波形のなま
りが補正され、双安定回路に供給される。次に双安定回
路においては、正帰還作用によりクロック信号と逆位相
クロック信号との位相差が補正される。そして、双安定
回路から出力されるクロック信号及び逆位相クロック信
号は、第２バッファー回路を介して駆動手段のシフトレ
ジスタに供給されるので、第２バッファー回路の出力端
以降に付加される容量が増大する場合でも、前記双安定
回路の駆動能力を低下させることがない。従って、前記
シフトレジスタには位相差が補正されたクロック信号と
逆位相クロック信号が確実に供給されることになり、シ
フトレジスタの誤動作が確実に防止される。

【００１１】また、この電気光学装置の駆動回路によれ
ば、クロック信号は第１の論理手段に入力され、また逆
位相クロック信号は供給線により第２の論理手段に入力
される。クロック信号は前記第１の論理手段により極性
の反転したクロック信号、即ち逆位相クロック信号とな
って前記第１の論理手段から出力され、同様に前記逆位
相クロック信号は前記第２の論理手段により極性の反転
した前記クロック信号となって前記第２の論理手段から
出力される。そして、前記第１の論理手段の出力部は、
前記第２の論理手段の入力部に接続され、また、前記第
２の論理手段の出力部は前記第１の論理手段の入力部に
接続される。従って、前記第１の論理手段から出力され
る前記逆位相クロック信号は、前記逆位相クロック信号
の入力部から供給される逆位相クロック信号と共に前記
第２の論理手段に入力され、同様に前記第２の論理手段
から出力される前記クロック信号は、クロック信号の入
力部から供給されるクロック信号と共に、前記第１の論
理手段に入力されることになる。つまり、前記第１及び
第２の論理手段においては、前記クロック信号と前記逆
位相クロック信号について正帰還がかけられることにな
り、前記夫々の供給線から供給されるクロック信号と逆
位相クロック信号の位相差が無くなるように補正が行わ
れる。

【００１２】そして、以上のようにして互いの位相差が
無くなったクロック信号及び逆位相クロック信号は、前
記第１及び第２の論理手段に接続された第２バッファー
回路に入力され、該第２バッファー回路によりクロック
信号及び逆位相クロック信号の供給線を介して前記駆動
手段に供給されることになる。従って、前記第１及び第
２の論理手段の夫々の出力部に付加される容量は、前記
第１及び第２の論理手段と前記第２バッファー回路との
間の接続経路と、前記第１及び第２の論理手段の前記正
帰還の経路とでほぼ等しくなり、容量差に基づく前記第
１及び第２の論理手段の出力部の電位の変動を防ぐ。そ
の結果、前記第１及び第２の論理手段による前記正帰還
のための信号駆動能力が良好に維持され、前記位相差を
ほぼ完全に無くすことができ、前記駆動手段の誤動作を
確実に防止することができる。

【００１３】また、前記一対の第１バッファー回路を構
成するインバータ回路の大きさと、前記双安定回路を構
成するインバータ回路の大きさとが同じであることが好
ましい。さらに、前記クロック信号位相差補正手段を構
成する複数のインバータの各々に、前記クロック信号及
び前記逆位相のクロック信号を供給する配線はポリシリ
コン膜で形成され、前記複数のインバータ間を接続する
配線の少なくとも一部は、アルミニウム膜で形成されて
いることが好ましい。

【００１４】この電気光学装置の駆動回路によれば、更
にクロック信号位相差補正手段の少なくとも２本の配線
の容量値は略一定である。つまり、クロック信号の供給
線から前記第１の論理手段まで、更に前記第１の論理手
段から正帰還経路を通らずに前記第２バッファー回路に
至る配線経路と、前記クロック信号の供給線から前記正
帰還用の配線経路を通って前記第２の論理手段に接続さ
れた前記第２バッファー回路に至る配線経路とは、互い
の配線の容量値が略一定である。前記第２の論理手段側
の配線経路も同様である。従って、各配線の分岐点に付
加される容量は、あらゆる点で略一定であり、各分岐点
の電位の変動を確実に防止するので、クロック信号位相
差補正手段は安定して動作することになる。

【００１５】また、前記第２バッファー回路は複数のイ
ンバータ回路がカスケード接続されてなり、前記カスケ
ード接続されるインバータ回路の各々は、前段のインバ
ータ回路の大きさに対して２〜４倍の大きさであるよう
にしてもよい。

【００１６】上記のような構成とすることで、前記双安
定回路による正帰還作用のためのインバータの駆動能力
を低減させることなく、位相差のないクロック信号を出
力することができる。

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】本発明の電気光学装置は、前記課題を解決
するために、上述の電気光学装置の駆動回路とを備えた
ことを特徴とする。

【００２６】この記載の電気光学装置によれば、上述の
電気光学装置の駆動回路を備えているので、位相の揃っ
たクロック信号と逆位相クロック信号により、駆動手段
のシフトレジスタを誤動作なく確実に動作させることが
でき、電気光学装置の一例である液晶装置等の表示を良
好に実現することができる。更に、前記位相差を無くす
ためのクロック信号位相差補正手段は、前記シフトレジ
スタの各段に設けるのではなく、前記クロック信号また
は逆位相クロック信号の供給部と、前記駆動手段の間に
設けられているので、シフトレジスタのレイアウト面積
を減少させることができ、その結果周辺回路の高集積化
を図ることができる。従って、高精細な電気光学装置を
有した超小型の液晶装置が提供される。

【００２７】本発明の電子機器は、前記課題を解決する
ために、上記の電気光学装置を備えたことを特徴とす
る。

【００２８】この電子機器によれば、電子機器は、上述
した本願発明の電気光学装置を備えており、位相の揃っ
たクロック信号と逆位相クロック信号に基づく良好な表
示を実現することができる。更に、前記電気光学装置に
おいては、前記位相の差を無くすためのクロック信号位
相差補正手段が、前記シフトレジスタの各段に設けるの
ではなく、前記クロック信号または逆位相クロック信号
の入力部と、前記駆動手段との間に設けられているの
で、高精細な電気光学装置を有した超小型の液晶装置に
より、電子機器の小型化を実現することができる。

【００２９】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００３１】（液晶装置の構成）本発明による電気光学
装置の一例である液晶装置の実施の形態の構成及び動作
について、図１に基づいて説明する。図１は、液晶装置
の複数の画素を示した等価回路図である。

【００３２】まず、本実施の形態による液晶装置の画面
表示領域を構成するマトリクス状に形成された複数の画
素は、図１に示すように、スイッチング素子として、例
えばＴＦＴ３０がマトリクス状に複数形成されており、
画像信号を供給するデータ線３５が当該ＴＦＴ３０のソ
ースに電気的に接続されている。データ線３５に書き込
む画像信号は、夫々のデータ線３５に対してＳ１，Ｓ
２，…，Ｓｎの順に線順次に供給しても構わないし、隣
接する複数のデータ線３５同士に対してグループ毎に供
給するようにしても良い。また、前記ＴＦＴ３０のゲー
トには走査信号を供給する走査線３１が電気的に接続さ
れており、走査線３１を構成する各走査線Ｙ１，Ｙ２，
…，Ｙｍには、走査信号を所定のタイミングでパルス的
に各走査線Ｙ１，Ｙ２，…，Ｙｍの順に線順次に印加す
るように構成されている。また、ＴＦＴ３０のドレイン
には、画素電極１１が電気的に接続されており、スイッ
チング素子であるＴＦＴ３０を一定期間だけオン状態と
することにより、データ線３５から供給される画素信号
が所定のタイミングで画素電極１１に書き込まれる。こ
の画素電極１１を介して液晶に書き込まれた所定レベル
の画像信号は、対向基板（後述する）に形成された対向
電極（後述する）との間で一定期間保持される。液晶
は、印加される電圧レベルに応じて分子集団の配向や秩
序が変化することにより、光を変調し、階調表示を可能
にする。

【００３３】このような液晶装置用基板には、上述した
構成要素に加えて、走査線駆動回路、データ線駆動回
路、サンプリング回路などのＴＦＴを備えた各種の周辺
回路が設けられる場合がある。

【００３４】例えば、図１に示す例では、走査信号を走
査線３１に供給する走査線駆動回路１０４、サンプリン
グ回路３０１に対して駆動信号を供給するデータ線駆動
回路１０１、及びオン状態の時に画像信号をデータ線３
５に供給するサンプリング回路３０１が液晶装置用基板
に設けられている。

【００３５】前記データ線駆動回路１０１及び走査線駆
動回路１０４には、各々シフトレジスタが備えられてい
る。前記データ線駆動回路１０１は、画像信号を前記デ
ータ線３５に書き込ませるための駆動信号が、シフトレ
ジスタの各出力段から順次出力されるように構成されて
いる。また、走査線駆動回路１０４は、前記走査線３１
に書き込ませる走査信号が、シフトレジスタの各出力段
から順次出力されるように構成されている。

【００３６】これらのシフトレジスタは、後述するよう
に、各段にクロックドインバータまたはトランスミッシ
ョンゲート等のゲート手段を備えており、一段毎に交互
にクロック信号または当該クロック信号と逆位相のクロ
ック信号（逆位相クロック信号）を入力することによ
り、クロック信号の半周期に同期したタイミングで、前
記データ線また走査線に対する駆動信号を順次転送する
ように構成されている。

【００３７】本実施の形態の液晶装置は、図１に示すよ
うに、さらにクロック信号及び逆位相クロック信号を供
給する入力部であるＣＬＸ及びＣＬＸ_INVとデータ線駆
動回路１０１のシフトレジスタを有する駆動手段との間
に、クロック位相差補正回路５００が設けられており、
前記外部の制御回路から供給されるクロック信号ＣＬＸ
及び逆位相クロック信号ＣＬＸ_INVの位相を、当該クロ
ック位相差補正回路５００によって合わせ、その後に前
記データ線駆動回路１０１に供給するように構成してい
る。

【００３８】同様に、走査線駆動回路１０４において
も、ＣＬＹ及びＣＬＹ_INVと走査線駆動回路１０４のシ
フトレジスタを有する駆動手段との間に、クロック位相
差補正回路５００が設けられており、前記外部の制御回
路から供給されるクロック信号ＣＬＹ及び逆位相クロッ
ク信号ＣＬＹ_INVの位相を、当該クロック位相差補正回
路５００によって合わせ、その後に前記走査線駆動回路
１０４に供給するように構成している。

【００３９】従って、前記データ線駆動回路１０１及び
走査線駆動回路１０４の誤動作を生じさせることなく各
画素への良好な画像信号の書き込み動作が行われる。以
下、本実施の形態のクロック信号位相差補正回路の構成
及び動作について更に詳しく説明する。

【００４０】（クロック位相差補正回路の構成）本実施
の形態では、図１に示すように、双安定回路を有するク
ロック信号位相差補正回路５００を、液晶装置用基板に
設け、クロック信号ＣＬと逆位相クロック信号ＣＬ_INV
の位相を合わせるように構成されている。

【００４１】本実施の形態のクロック信号位相差補正回
路５００の基本構成は、図２（a）に示すように、第１
バッファー回路５０１と、双安定回路５０２と、第２バ
ッファー回路５０３とから構成されており、各回路はイ
ンバータ５０１ａ，５０１ｂ，５０２ａ，５０２ｂ，５
０３ａ，５０３ｂにより構成されている。

【００４２】図２（ｂ）に示すように、クロック信号Ｃ
Ｌが逆位相クロック信号ＣＬ_INVに対し、Ｒ１及びＲ１
‘の地点で期間Ｔだけ位相差が生じたとしても、本実施
の形態における双安定回路５０２により、位相差が補正
され、当該双安定回路５０２から出力した地点Ｒ３及び
Ｒ３’では位相差が発生しない。

【００４３】前記クロック信号位相差補正回路５００で
は、インバータ５０１ａ，５０１ｂから構成されるバッ
ファー回路５０１において、クロック信号ＣＬと逆位相
クロック信号ＣＬ_INVを供給する回路におけるトランジ
スタは、の駆動能力を補うと共に、双安定回路５０２の
一方のインバータ５０２ａの出力を他方のインバータ５
０２ｂの入力に、また他方のインバータ５０２ｂの出力
を前記一方のインバータ５０２ａの入力に夫々供給する
ことによって、夫々のインバータ５０２ａ，５０２ｂの
入力信号に正帰還をかけて前記位相差を無くす構成とな
っている。

【００４４】また、本実施の形態のクロック信号位相差
補正回路５００においては、双安定回路５０２の後に、
第２バッファー回路５０３を設けており、この第２バッ
ファー回路５０３の働きにより、双安定回路５０２の駆
動能力の低下を防止している。つまり、双安定回路５０
２からクロック信号線を引き回すことにより各駆動回路
にクロック信号ＣＬと逆位相クロック信号ＣＬ_INVを供
給した場合には、クロック信号線の容量により、クロッ
ク信号ＣＬと逆位相クロック信号ＣＬ_INVが劣化するこ
とが考えられる。しかし、本実施の形態においては、双
安定回路５０２の駆動能力の低下は第２バッファー回路
５０３により防止され、クロック信号ＣＬと逆位相クロ
ック信号ＣＬ_INVが良好に各駆動回路に供給されること
になる。

【００４５】また、クロック信号線の容量に起因する信
号劣化を防止するためには、シフトレジスタの各段にク
ロック信号位相差補正回路を設けることも考えられる
が、本実施の形態のように双安定回路５０２の後に第２
バッファー回路５０３を設けることにより、シフトレジ
スタを構成するラッチ回路の１段毎にクロック信号位相
差補正回路を設けなくても、位相差の良好に補正された
クロック信号と逆位相クロック信号を駆動回路に供給す
ることができる。従って、駆動回路のレイアウト面積を
増大させず、液晶装置の小型化を実現することができ
る。

【００４６】上述のクロック位相差補正回路の構成の変
形例を図３（ａ）、（ｂ）を用いて説明する。

【００４７】図３（ａ），（ｂ）の夫々の双安定回路５
０２はＮＡＮＤ回路５０２ｃ，５０２ｄ、またはＮＯＲ
回路５０２ｅ，５０２ｆで構成されている点以外は図２
に示した本実施の形態と構成は同じである。

【００４８】図３（ａ）に示すＮＡＮＤ回路５０２ｃ，
５０２ｄを用いた場合には、クロック信号ＣＬと逆位相
クロック信号ＣＬ_INVの位相差により、共にハイレベル
信号となる期間、あるいは共にローレベル信号となる期
間が存在しても、その後にクロック信号ＣＬまたは逆位
相クロック信号ＣＬ_INVの極性が変化するタイミングに
て、 ＮＡＮＤ回路５０２ｃ，５０２ｄの出力が同時に
変化する。例えば、 ＮＡＮＤ回路５０２ｃの入力信号
ｄ１がハイレベルで、ｄ３がローレベルの時には、 Ｎ
ＡＮＤ回路５０２ｃの出力信号ｄ２はハイレベルとな
り、これによってＮＡＮＤ回路５０２ｄの入力信号ｄ４
がハイレベルとなり、もう一方の入力信号ｄ６がハイレ
ベル信号であるとすると、 ＮＡＮＤ回路５０２ｄの出
力信号ｄ５はローレベル信号となる。このような場合、
ＮＡＮＤ回路５０２ｃ，５０２ｄの出力信号は、最初の
このような各信号の状態から、入力信号ｄ６がローレベ
ル信号に変化したとすると、 ＮＡＮＤ回路５０２ｄの
出力信号ｄ５はハイレベルに変化し、これに伴ってＮＡ
ＮＤ回路５０２ｃの入力信号ｄ３もハイレベルに変化す
る。従って、 ＮＡＮＤ回路５０２ｃの出力信号ｄ２は
ローレベルに変化し、全ての信号の状態が安定する。こ
のように、クロック信号ＣＬと逆位相クロック信号ＣＬ
_INVの位相差により、共にハイレベル信号となる期間、
あるいは共にローレベル信号となる期間が存在しても、
その後に何れかの信号の極性が反転するタイミングでＮ
ＡＮＤ回路５０２ｃ，５０２ｄの出力信号ｄ２，ｄ５が
同時に変化し、入力段階で存在したクロック信号ＣＬと
逆位相クロック信号ＣＬ_{IN V}の位相差を解消することが
できる。

【００４９】また、図３（ｂ）に示すように、双安定回
路をＮＯＲ回路５０２ｅ，５０２ｆで構成した場合で
も、ＮＡＮＤ回路５０２ｃ，５０２ｄと同様に動作する
ことになる。

【００５０】このように、双安定回路５０２をＮＡＮＤ
回路またはＮＯＲ回路で構成することにより、位相差の
無いクロック信号ＣＬと逆位相クロック信号ＣＬ_INVに
よりデータ線駆動回路１０１または走査線駆動回路１０
４を駆動することができる、誤動作のない液晶装置を提
供することができる。

【００５１】（クロック信号位相差補正回路５００の詳
細構成）上述の本実施の形態のような構成を採った場合
には、図４に示す第２バッファー回路５０３のインバー
タ回路５０３ａ，５０３ｂのオン抵抗は、できる限り低
い値に設定するのが好ましい。なぜならば、最終段のイ
ンバータ回路５０３ａ，５０３ｂのオン抵抗が高いと、
出力信号がなまり、シフトレジスタ４０１のクロックド
インバータに印加される信号の電圧が低下して、シフト
レジスタ４０１を駆動できなくなるためである。従っ
て、第２バッファー回路５０３に電気的に接続されたク
ロック信号線の負荷と駆動周波数に対して、インバータ
回路５０３ａ，５０３ｂが十分な駆動能力を有するよう
に設計する必要がある。

【００５２】また、図４に示すインバータＡ，Ｂ，Ｃま
たはＡ’，Ｂ’，Ｃ’により構成される信号伝送経路の
容量負荷と、インバータＡ，Ｃ’またはＡ’，Ｃにより
構成される信号伝送経路の容量負荷とが同じになるよう
に設計することが好ましい。従って、インバータＡ，
Ａ’，Ｂ，Ｂ’のサイズはほぼ同じに設計することが好
ましい。これは、どちらかの経路の電位が支配的になら
ないようにして、確実に位相差補正を行えるようにする
ためである。

【００５３】また、クロック信号位相差補正回路５００
の第２バッファー回路５０３を構成するインバータ回路
５０３ａ，５０３ｂは１段でも良いし、クロック信号線
及び逆位相クロック信号線に付加される容量が大きい場
合には、例えば図５に示すように、何段かインバータ回
路をカスケード接続した後、クロック信号線及び逆位相
クロック信号線に接続するように構成しても良い。この
際、カスケード接続されるインバータ回路は、前段のイ
ンバータ回路のサイズに対して約２〜４倍の大きさにな
るように設計する。ＣＭＯＳのカスケードの場合に、自
段のインバータ回路に対して電気的に接続される次段の
インバータ回路のサイズを約ｅ（２．７２）倍になるよ
うにすると、第２バッファー回路５０３の総遅延時間を
最小にすることができる（ｅ倍の定理）。例えば、図５
の例では、インバータＤ（Ｄ’）はインバータＣ
（Ｃ’）× ｅ（２．７２）倍のサイズに形成すると良
い。また、インバータＥ（Ｅ’）はインバータＤ
（Ｄ’）× ｅ（２．７２）倍のサイズに形成すると良
い。更に、この時、最終段のインバータＥ（Ｅ’）のオ
ン抵抗はできるだけ小さくなるように形成するのが好ま
しい。

【００５４】（駆動回路の構成）上述の実施の形態のク
ロック信号位相差補正回路と、当該クロック信号位相差
補正回路に接続されるデータ線駆動回路との構成の一例
について図６乃至図７を参照して説明する。

【００５５】図６に示すように、データ線駆動回路１０
１は、シフトレジスタ４０１とバッファー回路４０２
と、サンプリング回路駆動信号の選択回路４０３とを含
んで構成される。

【００５６】本実施の形態では、シフトレジスタ４０１
は、図６に示すＡからＢへ向かう方向に対応する転送方
向で、シフトレジスタ４０１の各段からサンプリング回
路駆動信号を順次出力し、選択回路４０３あるいはバッ
ファー回路４０２を介してサンプリング回路３０１に供
給する機能を有している。

【００５７】尚、走査線駆動回路１０４については図示
を省略するが、データ線駆動回路１０１と同様なシフト
レジスタと選択回路とバッファー回路等を備えて構成さ
れている。

【００５８】またシフトレジスタ４０１は、例えば、図
６に示すように、クロックドインバータ１３０，１３２
と、インバータ１３１により構成されている。

【００５９】クロックドインバータ１３０は入力信号線
１０７に供給されるスタート信号ＳＰＸをクロック信号
ＣＬＸに同期して取り込む機能を有する。また、インバ
ータ１３１は取り込んだ信号を出力信号線１０８から出
力信号として伝搬させる機能を有し、更にクロックドイ
ンバータ１３２はクロック信号ＣＬＸと逆位相クロック
信号ＣＬＸ_INVに同期してインバータ１３１からの出力
信号をインバータ１３１の信号入力側に帰還させる機能
を有している。

【００６０】シフトレジスタ４０１を構成するラッチ回
路の各段は、以上のようなクロックドインバータとイン
バータを組み合わせた回路から構成されており、かつ、
隣り合う段のクロックドインバータに入力されるクロッ
ク信号は前段のクロック信号と逆位相のクロック信号な
ので、１段目において図７に示すタイミングｔ０で取り
込まれ、出力される信号は、２段目においてはクロック
信号ＣＬＸの半周期ずれたタイミングｔ１において取り
込まれ、２段目においてもスタート信号ＳＰＸと同じ幅
の出力信号が得られる。以下、各段において次々にクロ
ック信号ＣＬＸの半周期ずれたタイミングでの信号の取
り込みと、クロック信号ＣＬＸの１周期分と同じ幅の信
号の出力が行われるため、スタート信号ＳＰＸは、順次
クロック信号ＣＬＸの半周期ずつずれたタイミングで転
送されることになる。

【００６１】そして、以上のような各段から出力される
クロック信号ＣＬＸの半周期ずつずれたパルス信号は、
選択回路４０３及びバッファ回路４０２を介してサンプ
リング回路駆動信号として波形成形される。選択回路４
０３は、図６に示すようにＮＡＮＤ回路を備えており、
対応するシフトレジスタ４０１の出力段からの出力信号
と共に、次段の出力段の出力信号が前記ＮＡＮＤ回路に
入力されるように構成されている。従って、サンプリン
グ回路３０１のＴＦＴ３０２に対しては、図７に示すよ
うに、隣り合う出力段の出力信号が共にハイレベルにな
る期間において、ハイレベルとなるパルス状の駆動信号
がＱ１〜Ｑｍの順に順次出力されることになる。

【００６２】本実施の形態では、以上のようなデータ線
駆動回路１０１を備えているため、たとえドット周波数
が非常に高い場合でも、シフトレジスタ４０１に供給す
るクロック信号ＣＬＸ及び逆位相クロック信号ＣＬＸ
_INVの周波数を低減させつつ、サンプリング回路３０１
の各ＴＦＴ３０２には必要十分なサンプリング期間を与
えることができ、画像信号ＶＩＤ１〜ＶＩＤ６のデータ
線３５に対する確実な書き込みを実現することができ
る。また、データ線駆動回路１０１と同様に構成される
走査線駆動回路１０４においても、走査線３１に対する
走査信号の確実な書き込みを行うことができ、その結
果、良好な表示動作を行うことができる。

【００６３】（液晶装置の構成）次に、上述のクロック
信号位相差補正５００を備えた液晶装置の具体的な構成
例について図８及び図９を用いて詳しく説明する。図８
及び図９は、それぞれ液晶装置の実施の形態における液
晶装置用基板上に設けられた各種配線、周辺回路等の構
成を示すブロック図である。

【００６４】図８において、液晶装置１０は、例えば石
英基板、ハードガラス、シリコン基板等からなる液晶装
置用基板１を備えている。液晶装置用基板１上には、マ
トリクス状に設けられた複数の画素電極１１と、Ｘ方向
に複数配列されており夫々がＹ方向に沿って伸びるデー
タ線３５と、Ｙ方向に複数配列されており夫々がＸ方向
に沿って伸びる走査線３１と、各データ線３５と画素電
極１１との間に夫々介在すると共に該間における導通状
態及び非導通状態を、走査線３１を介して夫々供給され
る走査信号に応じて夫々制御する画素駆動手段の一例と
しての複数のＴＦＴ３０とが形成されている。また、液
晶装置用基板１上には、蓄積容量のための配線である容
量線３１’が、走査線３１に沿ってほぼ平行に、あるい
は前段の走査線下を利用して形成されている。

【００６５】液晶装置用基板１上には更に、複数のデー
タ線３５に所定電圧レベルのプリチャージ信号を画像信
号に先行して夫々供給するプリチャージ回路２０１と、
画像信号をサンプリングして複数のデータ線３５に夫々
供給するサンプリング回路３０１と、データ線駆動回路
１０１と、走査線駆動回路１０４とが形成されている。

【００６６】走査線駆動回路１０４は、シフトレジスタ
を備えて構成されており、外部制御回路（図示せず）か
ら供給される正電源ＶＤＤＹ及び負電源ＶＳＳＹ、スタ
ート信号ＳＰＹ、基準クロック信号ＣＬＹ及び逆位相の
クロック信号ＣＬＹ_INV等に基づいて、走査線３１に対
し走査信号を所定タイミングで線順次に印加する。

【００６７】また、データ線駆動回路１０１も同様に、
シフトレジスタを備えて構成されており、外部制御回路
（図示せず）から供給される正電源ＶＤＤＸ及び負電源
ＶＳＳＸ、基準クロック信号ＣＬＸ及び逆位相のクロッ
ク信号ＣＬＸ_INV 、スタート信号ＳＰＸ等に基づいて、
画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするため
に、データ線３５毎にサンプリング回路駆動信号をパル
ス的に線順次に印加する。このサンプリング回路駆動信
号は、走査線駆動回路１０４が走査信号を印加するタイ
ミングに合わせて、サンプリング回路駆動信号線３０６
を介して供給される。

【００６８】また、共通電極電位信号ＬＣＣＯＭは後述
するように、上下導通材１０６に供給され、上下導通材
１０６を介して対向基板（図示せず）に形成される共通
電極（図示せず）に印加される。

【００６９】次に、プリチャージ回路２０１は、ＴＦＴ
２０２を各データ線３５毎に備えており、プリチャージ
信号線２０４がＴＦＴ２０２のソース電極に接続されて
おり、プリチャージ回路駆動信号線２０６がＴＦＴ２０
２のゲート電極に接続されている。そして、プリチャー
ジ信号線２０４を介して、外部電源からプリチャージ信
号ＮＲＳを書き込むために必要な所定電圧の電源が供給
され、プリチャージ回路駆動信号線２０６を介して、各
データ線３５について画像信号に先行するタイミングで
プリチャージ信号ＮＲＳを書き込むように、外部制御回
路からプリチャージ回路駆動信号ＮＲＧが供給される。
プリチャージ回路２０１は、好ましくは中間階調レベル
の画像信号に相当するプリチャージ信号（画像補助信
号）を供給する。

【００７０】サンプリング回路３０１は、ＴＦＴ３０２
を各データ線３５毎に備えており、ＴＦＴ３０２のソー
ス電極には、画像信号線３０４が接続されている。ま
た、ＴＦＴ３０２のゲート電極には、サンプリング回路
駆動信号線３０６が接続されている。従って、データ線
駆動回路１０１からサンプリング回路駆動信号線３０６
を介してサンプリング回路駆動信号が入力されたＴＦＴ
３０２は導通状態となり、外部制御回路（図示せず）か
ら画像信号線３０４を介して供給される画像信号ＶＩＤ
１〜ＶＩＤ６が各データ線３５に書き込まれることにな
る。

【００７１】そして、本実施の形態では、隣接する６つ
のＴＦＴ３０２のゲート電極に対して同時にサンプリン
グ回路駆動信号を印加し、複数のデータ線３５をグルー
プ毎に順次選択するように構成している。また画像信号
は、所定のドット周波数を有するシリアル信号として外
部制御回路に入力され、当該外部制御回路において６相
のパラレル信号に相展開され、６つの画像信号ＶＩＤ１
〜ＶＩＤ６としてＴＦＴ３０２を介してデータ線３５に
供給される。

【００７２】このように複数の画像信号線３０４を用い
て画像信号を相展開するのは、画像信号のドット周波数
が速い場合でもシフトレジスタの駆動周波数を低減させ
るためである。シフトレジスタの駆動周波数を低減させ
ることができれば、シフトレジスタにクロック信号を供
給する外部制御回路の負荷を軽減することができ、ま
た、シフトレジスタの消費電流を低く抑えることができ
る。更にはシフトレジスタを構成するＴＦＴの寿命も延
ばすことができる。

【００７３】画像信号の相展開数は、サンプリング回路
３０１を構成するＴＦＴ３０２の書き込み能力で決定さ
れる。画像信号の相展開数には制約がないが、画像信号
の相展開数が少ない方が外部制御回路に係るコストを低
減できるという利点がある。また、同時に選択するＴＦ
Ｔ３０２の個数は、必ずしも画像信号の相展開数と等し
くする必要はなく、相展開数より少ない個数としても良
い。

【００７４】更に、画像信号の相展開数を３、６、１
２、１８、２４、…といった３の倍数に設定すれば、画
像信号線３０４が３の倍数で形成できるため、ビデオ表
示する際に有利である。これは、カラー画像信号が３つ
の色（赤、緑、青）に係る信号からなることとの関係か
ら、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等の
ビデオ表示をする際に制御や回路を簡易化する上で好ま
しいからである。また、少なくとも画像信号の相展開数
分だけ、画像信号線３０４が必要であることは言うまで
もない。

【００７５】そして、以上のように構成された本実施の
形態の液晶装置１０においては、上述したような構成の
クロック信号位相差補正回路５００を、図８に示すよう
に、クロック信号ＣＬと逆位相クロック信号ＣＬ_INVの
入力部と、データ線駆動回路１０１及び走査線駆動回路
１０４との間に設けている。また、クロック信号位相差
補正回路５００の配置箇所は図８に示した例に限られる
ものではない。さらに、液晶装置の別の構成例を図９に
示す。図９は図８とほぼ同じ構成を有するが、異なる点
は、走査線駆動回路１０４が走査線３１の両側に設けら
れており、一方の側の走査線駆動回路１０４とクロック
信号ＣＬＹと逆位相クロック信号ＣＬＹ_INVの入力部と
の間にはクロック信号位相差補正回路５００ａを、他方
の側の走査線駆動回路１０４とクロック信号ＣＬＹと逆
位相クロック信号ＣＬＹ_INVの入力部との間にはクロッ
ク信号位相差補正回路５００ｂを夫々設けている。この
ように構成することにより、左右の走査線駆動回路１０
４から走査線３１へ供給される走査信号のタイミングの
ずれをより一層確実に防止することができる。

【００７６】このようにクロック信号ＣＬＸとその逆位
相クロック信号ＣＬＸ_INVの入力部とデータ線駆動回路
１０１との間の一箇所、及びクロック信号ＣＬＹとその
逆位相クロック信号ＣＬＹ_INVと走査線駆動回路１０４
との間の一箇所にクロック信号位相差補正回路５００を
設けた構成においては、クロック信号位相差補正回路５
００とデータ線駆動回路１０１及び走査線駆動回路１０
４との間にクロック信号線を長く引き回す場合には、ク
ロック信号線の容量により信号が劣化することも考えら
れる。

【００７７】しかし、上述したように、本実施の形態の
クロック信号位相差補正回路５００には、双安定回路５
０２の後段に第２バッファー回路５０３が備えられてお
り、更に第２バッファー回路は適切なサイズで形成され
ているため、本実施の形態のようにクロック信号位相差
補正回路５００を配置した場合でも、クロック信号位相
差補正回路５００の駆動能力が低下せず、クロック信号
の位相の合わせ込みを確実に行うことができる。以下、
本実施の形態のクロック信号位相差補正回路５００の詳
細な構成について説明する。なお、図９に示すクロック
信号位相差補正回路５００ａ，５００ｂもクロック信号
位相差補正回路５００と同様な構成である。

【００７８】また、パターンレイアウト時の例として
は、クロック信号と逆位相のクロック信号の引き回し抵
抗が変わってしまうと信号の位相差が生じるので、抵抗
の高いポリシリコン膜（走査線と同一膜で形成）で引き
回す配線はクロック信号及び逆位相クロック信号共に略
同じ抵抗になるようにその線幅と長さを揃え、配線の長
さが変わる部分は低抵抗なアルミニウム膜（データ線と
同一膜で形成）で引き回すようにすることが好ましい。
これにより、配線における抵抗差が生じないので、外部
から入力されたクロック信号及び逆位相クロック信号の
位相差をほぼ揃えることが可能となり、誤動作の生じな
い液晶装置を提供することができる。

【００７９】例えば、図１０は、図１１に示すクロック
信号位相差補正回路５００のパターンレイアウト例を示
す図であるが、クロック信号ＣＬと逆位相クロック信号
ＣＬ_INVを各インバータＡ，Ａ’，Ｂ，Ｂ’，Ｃ，
Ｃ’，Ｄ，Ｄ’に供給するための抵抗の高いポリシリコ
ン膜（例えば、走査線と同一膜で形成）で引き回す配線
ａ，ａ’，ｂ，ｂ’，ｃ，ｃ’，ｄ，ｄ’は、各インバ
ータ毎にその線幅と長さが揃えられており、クロック信
号ＣＬと逆位相クロック信号ＣＬ_INVの引き回し抵抗を
変えないように構成されている。また、配線の長さが変
わる部分ｅ１〜ｅ８は低抵抗なアルミニウム膜（例え
ば、データ線と同一膜で形成）等で引き回すように構成
されており、配線における抵抗差を生じさせることがな
い。

【００８０】また、各インバータのサイズについては、
図１０に示すように、インバータＡ，Ａ'，Ｂ，Ｂ'は幅
ｗ１、長さｈ１のサイズに形成されているが、次段のイ
ンバータＣ，Ｃ'は幅ｗ１、長さｈ２（＞ ｈ１）とイン
バータＡ，Ａ'，Ｂ，Ｂ'よりも大きなサイズに形成され
ている。更に次段のインバータＤ，Ｄ７'は幅ｗ２（＞
ｗ１）、長さｈ２と、インバータＣ，Ｃ'よりも大きな
サイズに形成されている。このように、カスケード接続
されるインバータ回路は、前段のインバータ回路のサイ
ズに対して約２〜４倍の大きさになるように設計してい
る。

【００８１】以上のような構成により、データ線駆動回
路１０１または走査線駆動回路１０４とクロック信号と
逆位相クロック信号の入力部との間にクロック信号位相
差補正回路５００を設けた場合でも、正帰還作用のため
のインバータの駆動能力を低減させることがなく、図２
（ｂ）に示すように位相差Ｔが生じたクロック信号ＣＬ
及び逆位相クロック信号ＣＬ_INVが供給された場合で
も、第２バッファー回路５０３側の供給線Ｒ３，Ｒ３’
において互いに位相差の無いクロック信号及び逆位相ク
ロック信号を出力することができる。

【００８２】さらに、クロック信号位相差補正回路５０
０は、液晶装置１０のコーナー部等に設置することがで
き、データ線駆動回路１０１及び走査線駆動回路１０４
のレイアウト面積を増大させることなく、液晶装置１０
の小型化を実現することができる。特に、本実施の形態
のクロック信号位相差補正回路のように、双安定回路に
より帰還をかける構成の場合には、相補型ＴＦＴ構造の
インバータ回路が必要となり、相補型ＴＦＴ構造のイン
バータ回路は正電源と負電源を引き回す必要がある。し
かし、本実施の形態においては、このように液晶装置用
基板１上において比較的大きな占有面積を必要とする回
路を、周辺回路の配置に影響を与えることのない液晶装
置１０のコーナー部等に設置することができ、周辺回路
の高集積化を妨げることがない。従って、本実施の形態
によれば、高集積化された周辺回路を内蔵した小型で誤
動作の無い液晶装置を提供することができる。

【００８３】また、図９に示すように、両方の走査線駆
動回路１０４の夫々にクロック信号位相差補正回路５０
０ａ，５００ｂによりクロック信号を供給した場合で
も、何れのクロック信号位相差補正回路５００ａ，５０
０ｂも走査線駆動回路１０４の配置に影響を与えない位
置に設けることができるので、走査線駆動回路１０４の
高集積化を妨げることがない。

【００８４】また、走査線駆動回路１０４に限らず、複
数の駆動回路へクロック信号を供給する場合には、各々
の駆動回路の前で位相補正ができるように、本発明のク
ロック信号位相差補正回路を設ければ良い。これによ
り、各々の駆動回路から出力される信号のずれを防止す
ることができる。

【００８５】なお、本実施の形態においては、夫々の駆
動回路におけるシフトレジスタは夫々１系列であった
が、複数の系列のシフトレジスタを用いる場合には、系
列数に応じた個数のクロック信号位相差補正回路を設け
ることが必要である。つまり、Ｎ（Ｎ＝１，２，…）系
列のシフトレジスタを用いる場合には、Ｎ個のクロック
信号位相差補正回路を設けてもよい。このように構成す
ることにより、全ての系列のシフトレジスタにおいて誤
動作を防止することができる。

【００８６】また、本発明は、データ線駆動回路１０１
あるいは走査線駆動回路のシフトレジスタ動作ばかりで
なく、ある信号に対してその反転信号を使って駆動する
回路に対して広く効果を発揮することができる。

【００８７】なお、以上に説明したようなクロック信号
位相差補正回路、データ線駆動回路、サンプリング回
路、又は走査線駆動回路は、夫々画素領域のＴＦＴ３０
と同一の薄膜形成工程で形成することができ、製造上有
利である。

【００８８】（液晶装置の構成）また、以上の液晶装置
用基板と対向基板とを貼り合わせた液晶装置１０の一例
を図１２及び図１３に示す。図１２は液晶装置全体の平
面図であり、図１３は図１２のＨ−Ｈ’断面図である。
図１２及び図１３に示されるように、プリチャージ回路
２０１及びサンプリング回路３０１が、対向基板２に形
成された遮光性の周辺見切り５３に対向する位置におい
て液晶装置用基板１上に設けられており、データ線駆動
回路１０１及び走査線駆動回路１０４は、液晶層５０に
面しない液晶装置用基板１の狭く細長い周辺部分上に設
けられている。

【００８９】図１２及び図１３において、液晶装置用基
板１の上には、複数の画素電極１１により規定される画
面表示領域（即ち、実際に液晶層５０の配向状態変化に
より画像が表示される液晶装置の領域）の周囲において
両基板を貼り合わせて液晶層５０を包囲する光硬化性樹
脂からなるシール材５２が、画面表示領域に沿って設け
られている。そして、対向基板２上における画面表示領
域とシール材５２との間には、遮光性の周辺見切り５３
が設けられている。

【００９０】周辺見切り５３は、後に画面表示領域に対
応して開口が設けられた遮光性のケースに液晶装置用基
板１が入れられた場合に、当該画面表示領域が製造誤差
等により当該ケースの開口の縁に隠れてしまわないよう
に、即ち、例えば液晶装置用基板１のケースに対する数
百μｍ程度のずれを許容するように、画面表示領域の周
囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性
材料から形成されたものである。このような遮光性の周
辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッ
ケル）などの金属材料を用いたスパッタリング、フォト
リソグラフィ及びエッチングにより対向基板２に形成さ
れる。或いは、カーボンやＴｉ（チタン）をフォトレジ
ストに分散した樹脂ブラックなどの材料から形成され
る。また、遮光性の周辺見切り５３やの遮光層２３を液
晶装置用基板１上に形成しても良い。この様な構成を採
れば、液晶装置用基板１と対向基板２の貼り合わせ精度
を無視できるため、液晶装置の透過率がばらつかない利
点がある。

【００９１】シール材５２の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路１０１及び外部か
らの信号入力等を行う実装端子１０２が設けられてお
り、画面表示領域の左右の２辺に沿って走査線駆動回路
１０４が画面表示領域の両側に設けられている。ここ
で、走査線３１の駆動遅延が問題にならないような場
合、走査線駆動回路１０４は走査線３１に対して片側の
みに形成しても良いし、データ駆動回路１０１を画面表
示領域の上下の２辺に沿って両側に設けても良い。この
際、例えば一方のデータ線駆動回路１０１には奇数列の
データ線を電気的に接続し、もう一方のデータ線駆動回
路１０１には偶数列のデータ線を電気的に接続すること
で、上下から櫛歯状に駆動するようにしても良い。更に
画面表示領域の上辺には、走査線駆動回路１０４に電源
や駆動信号を供給するための複数の配線１０５が設けら
れている。また、対向基板２のコーナー部の少なくとも
一箇所で、液晶装置用基板１と対向基板２との間で電気
的導通をとるための上下導通材１０６が設けられてい
る。そして、シール材５２とほぼ同じ輪郭を持つ対向基
板２が当該シール材５２により液晶装置用基板１に固着
されている。

【００９２】また、上述した各実施の形態においては、
データ線駆動回路１０１及び走査線駆動回路１０４に対
して、クロック信号あるいは画像信号等を出力する外部
制御回路を、液晶装置の外部に設けた場合について説明
したが、本発明はこれに限られるものではなく、当該制
御回路を液晶装置内に設けるようにしても良い。

【００９３】特に、クロック信号については、クロック
信号のみを外部制御回路から供給させ、液晶装置用基板
上で逆位相クロック信号を生成する回路を設けるように
構成しても良い。

【００９４】以上説明した液晶装置１０は、カラー液晶
プロジェクタ等に適用することができるが、この場合に
は、３つの液晶装置１０がＲＧＢ用のライトバルブとし
て夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダ
イクロイックミラーを介して分解された各色の光が入射
光として夫々入射されることになる。従って、各実施の
形態では、対向基板２に、カラーフィルタは設けられて
いない。しかしながら、液晶装置１０においても遮光層
２３の形成されていない画素電極１１に対向する所定領
域にＲＧＢのカラーフィルタをその保護膜と共に、対向
基板２上に形成してもよい。このようにすれば、液晶プ
ロジェクタ以外の直視型や反射型のカラー液晶テレビな
どのカラー液晶装置に本実施の形態の液晶装置を適用で
きる。

【００９５】また、液晶装置に用いるスイッチング素子
は、正スタガ型又はコプラナー型のポリシリコンＴＦＴ
でも良いし、逆スタガ型のＴＦＴやアモルファスシリコ
ンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形
態は有効である。

【００９６】更に、液晶装置においては、一例として液
晶層５０をネマティック液晶から構成したが、液晶を高
分子中に微小粒として分散させた高分子分散型液晶を用
いれば、配向膜、並びに前述の偏光フィルム、偏光板等
が不要となり、光利用効率が高まることによる液晶装置
の高輝度化や低消費電力化の利点が得られる。

【００９７】尚、データ線駆動回路１０１及び走査線駆
動回路１０４は、液晶装置用基板１の上に設ける代わり
に、例えばＴＡＢ（テープオートメイテッドボンディン
グ基板）上に実装された駆動用ＬＳＩに、液晶装置用基
板１の周辺部に設けられた異方性導電フィルムを介して
電気的及び機械的に接続するようにしてもよい。

【００９８】なお、上述した実施の形態においては、走
査線駆動回路１０４の構成については詳述していない
が、特にシフトレジスタ部分についてはデータ線駆動回
路１０１と同様の構成を採ることができる。

【００９９】（電子機器）次に、以上詳細に説明した液
晶装置１０を備えた電子機器の実施の形態について図１
４から図１７を参照して説明する。

【０１００】先ず図１４に、このように液晶装置１０を
備えた電子機器の概略構成を示す。

【０１０１】図１４において、電子機器は、表示情報出
力源１０００、上述した外部表示情報処理回路１００
２、前述の走査線駆動回路１０４及びデータ線駆動回路
１０１を含む表示駆動回路１００４、液晶装置１０、ク
ロック発生回路１００８並びに電源回路１０１０を備え
て構成されている。表示情報出力源１０００は、ＲＯＭ
（Read Only Memory）、ＲＡＭ（Random Access Me
mory）、光ディスク装置などのメモリ、テレビ信号を同
調して出力する同調回路等を含んで構成され、クロック
発生回路１００８からのクロック信号に基づいて、所定
フォーマットの画像信号などの表示情報を表示情報処理
回路１００２に出力する。表示情報処理回路１００２
は、増幅・極性反転回路、相展開回路、ローテーション
回路、ガンマ補正回路、クランプ回路等の周知の各種処
理回路を含んで構成されており、クロック発生回路１０
０８からのクロック信号に基づいて入力された表示情報
からデジタル信号を順次生成し、クロック信号ＣＬＫと
共に表示駆動回路１００４に出力する。表示駆動回路１
００４は、走査線駆動回路１０４及びデータ線駆動回路
１０１によって前述の駆動方法により液晶装置１０を駆
動する。電源回路１０１０は、上述の各回路に所定電源
を供給する。尚、液晶装置１０を構成する液晶装置用基
板の上に、表示駆動回路１００４を搭載してもよく、こ
れに加えて表示情報処理回路１００２を搭載してもよ
い。

【０１０２】このような構成の電子機器として、図１５
に示す液晶プロジェクタ、図１６に示すマルチメディア
対応のパーソナルコンピユータ（ＰＣ）及びエンジニア
リング・ワークステーション（ＥＷＳ）、あるいは携帯
電話、ワードプロセッサ、テレビ、ビューファインダ型
又はモニタ直視型のビデオテープレコーダ、電子手帳、
電子卓上計算機、カーナビゲーション装置、ＰＯＳ端
末、タッチパネルを備えた装置などを挙げることができ
る。

【０１０３】次に図１５から図１７に、このように構成
された電子機器の具体例を夫々示す。

【０１０４】図１５において、電子機器の一例たる液晶
プロジェクタ１１００は、投射型の液晶プロジェクタで
あり、光源１１１０と、ダイクロイックミラー１１１
３，１１１４と、反射ミラー１１１５，１１１６，１１
１７と、入射レンズ１１１８，リレーレンズ１１１９，
出射レンズ１１２０と、液晶ライトバルブ１１２２，１
１２３，１１２４と、クロスダイクロイックプリズム１
１２５と、投射レンズ１１２６とを備えて構成されてい
る。液晶ライトバルブ１１２２，１１２３，１１２４
は、上述した駆動回路１００４が液晶装置用基板上に搭
載された液晶装置１０を含む液晶表示モジュールを３個
用意し、夫々液晶ライトバルブとして用いたものであ
る。また、光源１１１０はメタルハライド等のランプ１
１１１とランプ１１１１の光を反射するリフレクタ１１
１２とからなる。

【０１０５】以上のように構成される液晶プロジェクタ
１１００においては、青色光・緑色光反射のダイクロイ
ックミラー１１１３は、光源１１１０からの白色光束の
うちの赤色光を透過させるとともに、青色光と緑色光と
を反射する。透過した赤色光は反射ミラー１１１７で反
射されて、赤色光用液晶ライトバルブ１１２２に入射さ
れる。一方、ダイクロイックミラー１１１３で反射され
た色光のうち緑色光は緑色光反射のダイクロイックミラ
ー１１１４によって反射され、緑色光用液晶ライトバル
ブ１１２３に入射される。また、青色光は第２のダイク
ロイックミラー１１１４も透過する。青色光に対して
は、長い光路による光損失を防ぐため、入射レンズ１１
１８、リレーレンズ１１１９、出射レンズ１１２０を含
むリレーレンズ系からなる導光手段１１２１が設けら
れ、これを介して青色光が青色光用液晶ライトバルブ１
１２４に入射される。各ライトバルブにより変調された
３つの色光はクロスダイクロイックプリズム１１２５に
入射する。このプリズムは４つの直角プリズムが貼り合
わされ、その内面に赤光を反射する誘電体多層膜と青光
を反射する誘電体多層膜とが十字状に形成されている。
これらの誘電体多層膜によって３つの色光が合成され
て、カラー画像を表す光が形成される。合成された光
は、投射光学系である投射レンズ１１２６によってスク
リーン１１２７上に投射され、画像が拡大されて表示さ
れる。

【０１０６】図１６において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶装置１０がトップカバーケース内に備えられ
た液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデ
ム等を収容すると共にキーボード１２０２が組み込まれ
た本体部１２０４とを有する。

【０１０７】また、図１７に示すように、液晶装置用基
板１３０４を構成する２枚の透明基板１３０４ａ，１３
０４ｂの一方に、金属の導電膜が形成されたポリイミド
テーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ
（Tape Carrier Package）１３２０を接続して、電子機
器用の一部品である液晶装置として生産、販売、使用す
ることもできる。

【０１０８】以上、図１５から図１７を参照して説明し
た電子機器の他にも、液晶テレビ、ビューファインダー
型又はモニタ直視型のビデオテープレコーダ、カーナビ
ゲーション装置、電子手帳、電卓、ワードプロセッサ、
ワークステーション、携帯電話、テレビ電話、ＰＯＳ端
末、タッチパネルを備えた装置等が図１４に示した電子
機器の例として挙げられる。

【０１０９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶装置の
駆動に適用されるものに限らず、エレクトロルミネッセ
ンス、プラズマディスプレ一装置にも適用可能である。

【０１１０】以上説明したように、本実施の形態によれ
ば、クロック信号と逆位相クロック信号との位相差を確
実に無くすように補正しつつ、駆動回路のレイアウト面
積の増大を防止することができる。従って、周辺駆動回
路を画素ＴＦＴと同一基板内に内蔵した画素が微細で高
精細な超小型の液晶装置、当該液晶装置を備えた各種の
電子機器を実現できる。

【０１１１】

【発明の効果】以上説明したように、本発明の電気光学
装置の駆動回路によれば、クロック信号位相差補正手段
を、少なくともクロック信号の供給線とデータ線または
走査線の駆動手段との間に前記クロック信号位相差補正
手段を設けたので、クロック信号と逆位相クロック信号
との位相差を無くして前記駆動手段の誤動作を防ぐこと
ができる。また、前記クロック信号位相差補正手段は、
駆動手段のシフトレジスタの各段毎に設けるのではな
く、少なくともクロック信号の供給線と前記駆動手段と
の間に設けられるので、周辺回路の高集積化を可能と
し、高精細で小型な電気光学装置の駆動回路を提供する
ことができる。

【図面の簡単な説明】

【図１】 本発明の一実施の形態の液晶装置の複数の画
素を示した等価回路図である。

【図２】 （ａ）は図１の液晶装置におけるクロック信
号位相差補正回路の構成を示す回路図であり、（ｂ）は
（ａ）の回路における各位置の信号波形を示す図であ
る。

【図３】 図１の液晶装置におけるクロック信号位相差
補正回路の構成を示す回路図であり、（ａ）は全てイン
バータ回路で構成した場合、（ｂ）は帰還部にＮＡＮＤ
回路を用いた場合、（ｃ）は帰還部にＮＯＲ回路を用い
た場合の回路図である。

【図４】 クロック信号位相差補正回路における各信号
経路の負荷容量を説明するための回路図である。

【図５】 クロック信号位相差補正回路において、第２
バッファー回路を多段のインバータ回路で構成した場合
の回路図である。

【図６】 図１の液晶装置におけるデータ線駆動回路の
構成を示す回路図である。

【図７】 図６のデータ線駆動回路及びサンプリング回
路の動作を示すタイミングチャートである。

【図８】 本発明の液晶装置用基板の一例における各種
配線、周辺回路等のブロック図である。

【図９】 本発明の液晶装置用基板の他の例における各
種配線、周辺回路等のブロック図である。

【図１０】 図８の液晶装置のクロック信号位相差補正
回路のパターンレイアウト例を示す図である。

【図１１】 図９のパターンレイアウトにより構成され
るクロック信号位相差補正回路を示す回路図である。

【図１２】 図４の液晶装置の全体構成を示す平面図で
ある。

【図１３】 図４の液晶装置の全体構成を示す断面図で
ある。

【図１４】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。

【図１５】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。

【図１６】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。

【図１７】 電子機器の一例としてのＴＣＰを用いた液
晶表示装置を示す斜視図である。

【図１８】 （ａ）は従来のクロック信号位相差補正回
路の構成を示す回路図であり、（ｂ）は（ａ）の回路に
おける各位置の信号波形を示す図である。

【図１９】 従来の液晶装置の複数の画素を示した等価
回路図である。

【符号の説明】

１…液晶装置用基板 ２…対向基板 １０…液晶装置 １１…画素電極 ２１…共通電極 ２３…遮光層 ３０…ＴＦＴ ３１…走査線 ３５…データ線 ５０…液晶層 ５２…シール材 ５３…周辺見切り １０１…データ線駆動回路 １０２…実装端子 １３０、１３２…クロックドインバータ ２０１…プリチャージ回路 ２０４…プリチャージ信号供給線 ２０６…プリチャージ回路駆動信号線 ３０１…サンプリング回路 ３０４…画像信号線 ３０６…サンプリング回路駆動信号線 ４０１…シフトレジスタ ４０２…バッファー回路 ４０３…選択回路 ５００…クロック信号位相差補正回路 ５０１…第１バッファー回路 ５０２…双安定回路 ５０３…第２バッファー回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｂ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 画像信号が供給される複数のデータ線
   と、走査信号が供給される複数の走査線と、前記データ
   線及び前記走査線の交差に対応して設けられたスイッチ
   ング手段と、前記スイッチング手段に接続された画素電
   極とを備えた電気光学装置の駆動回路であって、 クロック信号と該クロック信号に対して逆位相のクロッ
   ク信号とに基づいて、所定の信号の転送を行うシフトレ
   ジスタを有する駆動手段を有し、 前記クロック信号及び前記逆位相のクロック信号は、ク
   ロック信号位相差補正手段を介して前記駆動手段に供給
   され、 前記クロック信号位相差補正手段は、一対の第１バッフ
   ァー回路、双安定回路、及び一対の第２バッファー回路
   からなり、 前記クロック信号は、一方の前記第１バッファー回路に
   入力され、当該一方の第１バッファー回路から出力され
   た信号は前記双安定回路を構成する第１の論理手段に入
   力され、前記第１の論理手段から出力された信号は、前
   記双安定回路を構成する第２の論理手段に入力されると
   共に、前記第１の論理手段の出力部に接続された一方の
   前記第２バッファー回路に入力され、 前記逆位相のクロック信号は、他方の前記第１バッファ
   ー回路に入力され、当該他方の第１バッファー回路から
   出力された信号は前記双安定回路を構成する前記２の論
   理手段に入力され、前記第２の論理手段から出力された
   信号は、前記双安定回路を構成する前記第１の論理手段
   に入力されると共に、前記第２の論理手段の出力部に接
   続された他方の前記第２バッファー回路に入力され、 前記第２バッファー回路は複数のインバータ回路がカス
   ケード接続されてなり、前記カスケード接続されるイン
   バータ回路の各々は、接続されている前段のインバータ
   回路よりも大きく形成され、 前記一対の第１バッファー回路を構成するインバータ回
   路の大きさと、前記双安定回路を構成するインバータ回
   路の大きさとは同じである一方、前記第２バッファー回
   路を構成するインバータ回路は前記双安定回路を構成す
   るインバータ回路よりも大きくなるように形成され、 前記第１バッファー回路、前記双安定回路、及び前記第
   ２バッファー回路の間において、前記クロック信号及び
   前記逆位相のクロック信号を伝搬する配線のうちポリシ
   リコン膜で形成される第１の部分は、前記クロック信号
   を伝搬する配線の線幅及び長さと前記逆位相のクロック
   信号を伝搬する配線の線幅及び長さとが互いに揃えられ
   ており、 前記クロック信号及び前記逆位相のクロック信号を伝搬
   する配線のうち互いの長さが異なる第２の部分はアルミ
   ニウム膜で形成されていることを特徴とする電気光学装
   置の駆動回路。
2. 【請求項２】 請求項１に記載の電気光学装置の駆動回
   路を備えたことを特徴とする電気光学装置。
3. 【請求項３】 請求項２に記載の電気光学装置を備えた
   ことを特徴とする電子機器。