JP3692846B2 - シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 - Google Patents
シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 Download PDFInfo
- Publication number
- JP3692846B2 JP3692846B2 JP20654799A JP20654799A JP3692846B2 JP 3692846 B2 JP3692846 B2 JP 3692846B2 JP 20654799 A JP20654799 A JP 20654799A JP 20654799 A JP20654799 A JP 20654799A JP 3692846 B2 JP3692846 B2 JP 3692846B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shift register
- circuit
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、複数の走査線及び複数のデータ線と、それらの交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルを駆動するために用いられるシフトレジスタ、その制御方法、このシフトレジスタを用いたデータ線駆動回路および走査線駆動回路、電気光学パネルおよび電子機器に関する。
【0002】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路や、走査線駆動回路などから構成されている。
【0003】
データ線駆動回路の基本構成は、入力される画像信号がアナログ信号かデジタル信号かによって相違する。ただし、いずれの場合であっても、データ線駆動回路は、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。
【0004】
このシフトレジスタとして、特開平10−199284号公報には図16に示す回路および図17に示すタイミングチャートが開示されている。このシフトレジスタは、基本ユニットが多段接続され、各基本ユニットはクロック信号HCKとこれを反転した反転クロック信号HCKXによって駆動されるようになっている。ここで、第n段目の基本ユニットUnは、インバータINV1,INV2,INV3、ノア回路NOR、および制御電圧がLレベルでオン状態となりHレベルでオフ状態となるスイッチSWa,SWbから構成されている。インバータINV1,INV2は、制御電圧がHレベルのときに各入力信号を反転して出力し、制御電圧がLレベルのときに出力端子をハイインピーダンス状態にする。
【0005】
このような回路において、インバータINV1,INV2は常に動作する必要はなく、信号Dnがアクティブとなっている期間または信号Dn+1がアクティブとなっている期間のみ動作すれば足りる。このため、ノア回路NORは、信号Dnと信号Dn+1の反転論理和を算出し、算出結果に基づいてスイッチSWa,SWbを制御している。この結果、クロック信号HCKおよび反転クロック信号HCKXは、図17に示す期間TにおいてのみインバータINV1,INV2に供給される。
【0006】
したがって、シフトレジスタを構成する各基本ユニットにクロック信号HCKおよび反転クロック信号HCKXを供給する期間を制限することができ、この結果、シフトレジスタの消費電力を低減させることが可能となる。
【0007】
【発明が解決しようとする課題】
ところで、図17に示すシフトレジスタにおいて、クロック信号HCKおよび反転クロック信号HCKXを供給する配線容量は、各基本ユニットのスイッチSWa,SWbがオン状態になると、スイッチSWa,SWbの出力端子からインバータINV1,INV2の制御入力端子までの配線容量CLおよびインバータINV1,INV2の入力容量Cinが付加される。
【0008】
したがって、クロック信号HCKおよび反転クロック信号HCKXを配線に供給する駆動回路は、上記信号HCK,HCKXが同時に供給される基本ユニットの最大数を見込んで設計する必要がある。
【0009】
ここで、シフトレジスタがm個の基本ユニットによって構成されているとすれば、液晶装置に電源が投入された直後において、各基本ユニットの出力信号D1,D2,…Dn,…DmがHレベルになるかLレベルになるかは、不定である。仮に、全ての出力信号D1,D2,…Dn,…DmがHレベルになったとすると、m個の基本ユニット全てにクロック信号HCKおよび反転クロック信号HCKXが供給されることになる。
【0010】
したがって、従来のシフトレジスタにおいては、結局、m個の基本ユニット全てにクロック信号HCKおよび反転クロック信号HCKXが供給されることを想定して、m・(CL+Cin)の容量を駆動可能な回路を用いる必要があった。したがって、クロック信号HCKおよび反転クロック信号HCKXを供給する駆動回路としては、電源投入時の重い負荷を考慮して、大電流を早い応答速度で供給できるものを用いる必要があり、回路構成が大規模になるとともに、大きな消費電流を必要とするといった問題があった。
【0011】
本発明は、上述した事情に鑑みてなされたものであり、その目的はクロック信号を供給するための駆動回路の負荷を軽減するとともに、消費電力を削減できるシフトレジスタ等を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明のシフトレジスタは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた画素電極及びスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、走査開始パルスをクロック信号に基づいて順次シフトすることによって、前記データ線または前記走査線を選択するための制御信号を順次生成するシフトレジスタにおいて、前記クロック信号は、第1クロック信号と当該第1クロック信号と反転関係にある第2クロック信号とからなり、前記第1クロック信号及び前記第2クロック信号に応じて前記走査開始パルスを順次シフトした出力信号を出力するとともにリセット信号に応じて当該出力信号がリセットされる複数のシフト単位回路と、前記シフト単位回路に応じて各々設けられるとともに当該シフト単位回路の入力信号と出力信号とに基づいて前記第1クロック信号及び前記第2クロック信号を前記シフト単位回路に供給するか否かを制御するクロック供給手段と、が設けられ、前記シフト単位回路は、前段のシフト単位回路の出力信号と前記第1クロック信号とが供給され、前記第1クロック信号に基づいて動作する第1インバータと、当該シフト単位回路の出力信号と前記第2クロック信号とが供給され、出力端子が前記第1インバータの出力端子に接続されるとともに前記第2クロック信号に基づいて動作する第2インバータと、前記リセット信号と前記第2インバータの出力との論理和の反転信号を前記シフト単位回路の出力信号及び前記第2インバータの入力信号として供給する第1論理回路と、を備え、前記クロック供給手段は、前記シフト単位回路の入力信号が供給されるとともに当該シフト単位回路の出力信号が供給され、当該入力信号または当該出力信号のいずれか一方がアクティブとなる場合に、前記第1または前記第2クロック信号の供給を制御する供給制御信号を出力する第2論理回路と、当該供給制御信号に基づいて前記第1クロック信号を前記第1インバータに供給する第1トランスファーゲートと、当該供給制御信号に基づいて前記第2クロック信号を前記第2インバータに供給する第2トランスファーゲートと、を備え、前記リセット信号が非アクティブとなる期間において、前記第1論理回路の出力に基づいて前記第1トランスファーゲートから前記第1クロック信号を前記第1インバータに供給するとともに前記第2トランスファーゲートから前記第2クロック信号を前記第2インバータに供給し、前記リセット信号がアクティブとなる期間において、前記第1論理回路の出力に基づいて前記第1トランスファーゲート及び前記第2トランスファゲートのそれぞれの出力をハイインピーダンス状態とし、前記第1及び前記第2クロック信号の供給を停止することを特徴とする。
【0013】
この構成によれば、リセット信号を供給することによって、シフト手段を構成する各シフト単位回路の出力信号を全てリセットして、非アクティブ状態とすることが可能である。また、制御単位回路は、対応するシフト単位回路の入出力信号のうちいずれか一方がアクティブとなる期間にのみクロック信号を対応するシフト単位回路に供給するから、たとえシフトレジスタの電源投入時に全てのシフト単位回路の出力信号がアクティブとなったとしても、リセット信号によってリセットすれば、制御単位回路はクロック信号をシフト単位回路に供給しない。したがって、電源投入後に一旦、リセット信号をアクティブにすれば、クロック信号を供給するための駆動回路の負荷を軽減することが可能となり、くわえて、消費電力を低減することができる。
【0014】
また、上述したシフトレジスタにおいて、前記クロック信号は、第1クロック信号とこれを反転した第2クロック信号とからなり、前記シフト単位回路は、前段のシフト単位回路の出力信号が入力端子に供給され、前記第1クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にする第1インバータと、当該シフト単位回路の出力信号が入力端子に供給され、前記第2クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にするとともに、当該出力端子を前記第1インバータの出力端子と接続した第2インバータと、前記リセット信号の非アクティブ期間において、前記第1または第2インバータの出力信号を反転して当該シフト単位回路の出力信号として出力し、前記リセット信号のアクティブ期間において、当該シフト単位回路の出力信号をリセットする論理回路とを備えることが好ましい。この場合、論理回路は、リセット信号がアクティブになると出力信号をリセットすることができる。
【0015】
また、前記リセット信号がHレベルでアクティブとなる場合、前記論理回路は、一方の入力端子に前記リセット信号が供給され、他方の入力端子が前記第1および第2インバータの出力端子と接続されるノア回路であることが望ましい。
【0016】
一方、前記リセット信号がLレベルでアクティブとなる場合、前記論理回路は、一方の入力端子に前記リセット信号が供給され、他方の入力端子が前記第1および第2インバータの出力端子と接続されるナンド回路であることが望ましい。
【0017】
次に、本発明のデータ線駆動回路は、上述したシフトレジスタを備え、当該シフトレジスタから出力される前記制御信号に基づいて、入力画像データをラッチし、ラッチされた入力画像データをデジタル信号からアナログ信号に変換して、各データ線に供給することを特徴とする。この場合、データ線駆動回路に供給されるクロック信号に基づいて、入力画像データがラッチされることになるが、シフトレジスタはリセットできるように構成されているから、クロック信号が供給される前にリセットを実行することによって、クロック信号を駆動するため駆動回路を簡易なものにすることができ、かつ、クロック信号を駆動するための消費電流を削減することができ、しかも、クロック信号の信号波形を急峻なものにすることができる。
【0018】
また、本発明のデータ線駆動回路は、上述したシフトレジスタを備え、当該シフトレジスタから出力される前記制御信号に基づいて、入力画像信号をサンプリングし、サンプリング結果に基づいて各データ線を駆動するものであってもよい。
【0019】
次に、本発明の走査線駆動回路は、上述したシフトレジスタを備え、当該シフトレジスタから出力される前記制御信号に基づいて、前記各走査線を駆動することを特徴とする。この場合、走査線駆動回路に供給されるクロック信号に基づいて、制御信号が生成され、これに基づいて、走査線が駆動されることになるが、クロック信号が供給される前にリセットを実行することによって、クロック信号を駆動するため駆動回路を簡易なものにすることができ、かつ、クロック信号を駆動するための消費電流を削減することができ、しかも、クロック信号の信号波形を急峻なものにすることができる。
【0020】
次に、本発明に係るシフトレジスタの制御方法にあっては、前記リセット信号を、1フィールド毎または複数フィールド毎にアクティブとすることを特徴とする。この場合、シフトレジスタは、1フィールド毎または複数フィールド毎にリセットされることになるので、シフトレジスタに電源が投入されてから最初のフィールドでシフトレジスタがリセットされるから、たとえ電源投入時において、シフト単位回路の出力信号が全てアクティブとなって、クロック信号を供給する際の負荷が極めて重い場合であっても、リセットによって、負荷を軽くすることができる。この結果、クロック信号を駆動するための駆動回路の回路構成を簡易なもにすることができるとともに、その消費電力を削減することが可能となる。また、たとえ、あるフィールドにおいて、ノイズ等によって、出力信号に誤動作が発生したとしても、所定のリセット周期でシフトレジスタをリセットすることができるので、ノイズ等による誤動作をリセット周期で回復させることができる。
【0021】
本発明に係るシフトレジスタの制御方法にあっては、前記リセット信号を、前記シフトレジスタに電源電圧が供給されてから前記クロック信号が供給されるまでの期間中の一部において、少なくともアクティブとすることを特徴とするものであってもよい。この場合、シフトレジスタはシフトレジスタに電源電圧が供給されてからクロック信号が供給されるまでの期間において、必ずリセットされることになるので、たとえ電源投入時において、シフト単位回路の出力信号が全てアクティブとなって、クロック信号を供給する際の負荷が極めて重い場合であっても、リセットによって、負荷を軽くすることができる。この結果、クロック信号を駆動するための駆動回路の回路構成を簡易なもにすることができるとともに、その消費電力を削減することが可能となる。
【0022】
また、本発明の電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、上述したデータ線駆動回路と、前記走査線を駆動するための走査線駆動回路とを備えたことを特徴とする。また、本発明の電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、
前記データ線を駆動するためのデータ線駆動回路と、上述した走査線駆動回路とを備えたものであってもよい。これらの構成によれば、電気光学パネル上に駆動回路が作り込まれるものとなる。この場合、画素領域に構成されるスイッチング素子は薄膜トランジスタであり、駆動回路も薄膜トランジスタで構成することが望ましい。
【0023】
また、本発明の電子機器は、上述した電気光学パネルを備えることを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【0024】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【0025】
<液晶装置の全体構成>
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置の主要部は、後述するように、スイッチング素子として薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)を形成した素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルから構成されている。
【0026】
図1は本実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネル素子基板上に画像表示領域A、データ線駆動回路100、走査線駆動回路200を備えており、また、外部処理回路としてタイミング発生回路300を備えて、大略構成されている。
【0027】
この液晶装置に供給される入力画像データDは3ビットパラレルの形式である。なお、この例では、以下の説明を簡略化するため、入力画像データDは1色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、RGBの3原色に対応するものであっても良いことは勿論である。
【0028】
ここで、タイミング発生回路300は、入力画像データDに同期してYクロック信号YCK、反転Yクロック信号YCKB、Xクロック信号XCK、反転Xクロック信号XCKB、Y転送開始パルスDY、X転送開始パルスDX、およびラッチパルスLATの他、1フィールド周期のリセット信号SINT等を生成して、データ線駆動回路100および走査線駆動回路200に供給するように構成されている。
【0029】
<画像表示領域>
次に、画像表示領域Aは、図1に示されるように、m本の走査線3aが、X方向に沿って平行に配列して形成される一方、n本のデータ線6aが、Y方向に沿って平行に配列して形成されている。そして、走査線3aとデータ線6aとの交点付近においては、TFT50のゲートが走査線3aに接続される一方、TFT50のソースがデータ線6aに接続されるとともに、TFT50のドレインが画素電極9aに接続されている。そして、各画素は、画素電極9aと、対向基板に形成される対向電極(後述する)と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線3aとデータ線6aとの各交点に対応して、マトリクス状に配列することとなる。
【0030】
また、TFT50のゲートが接続される各走査線3aには、走査信号Y1、Y2、…、Ymが、パルス的に線順次で印加される構成となっている。このため、ある走査線3aに走査信号が供給されると、当該走査線に接続されるTFT50がオンするので、データ線6aから所定のタイミングで供給される画像信号X1、X2、…、Xnは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【0031】
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。
【0032】
また、保持された画像信号がリークするのを防ぐために、蓄積容量51が、画素電極9aと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極9aの電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量51により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【0033】
<データ線駆動回路>
次に、データ線駆動回路100は、図1に示すようにXシフトレジスタ110、画像データD0〜D2が供給される画像データ供給線L1〜L3、スイッチSW1〜SW3n、第1ラッチ120、第2ラッチ130、D/Aコンバータ140を備えている。
【0034】
まず、Xシフトレジスタ110は、XクロックXCKおよび反転XクロックXCKにしたがって、X転送開始パルスDXを順次シフトしてサンプリングパルスSR1、SR2、…、SRnを順次生成するように構成されている。なお、詳細な構成については後述する。
【0035】
次に、画像データ供給線L1〜L3は、スイッチSW1〜SW3nを介して第1ラッチ120に接続されており、スイッチSW1〜SW3nの各制御入力端子には、サンプリングパルスSR1、SR2、…、SRnが供給されるようになっている。また、スイッチSW1〜SW3nは、画像データD0〜D2に対応して3個で1組の構成となっている。
【0036】
したがって、サンプリングパルスSR1、SR2、…、SRnに各々同期して、画像データD0〜D2が第1ラッチ120に同時に供給される。
【0037】
次に、第1ラッチ120は、スイッチSW1〜SW3nから供給される画像データD0〜D2をラッチするように構成されており、これにより、点順次で走査されるデータが得られる。また、第2ラッチ130は、第1ラッチ120の各出力データをラッチパルスLATを用いてラッチするように構成されている。ここで、ラッチパルスLATは1水平走査期間毎にアクティブとなる信号である。したがって、この第2ラッチ130によって、点順次で出力される第1ラッチ120の各データは、線順次の各データに変換される。
【0038】
次に、D/Aコンバータ140は、3ビットの画像データD0〜D2をデジタル信号からアナログ信号に変換して、データ線信号X1〜Xnを各々生成し、これを各データ線6aに供給している。
【0039】
<Xシフトレジスタの構成>
次に、Xシフトレジスタ110の構成について説明する。図2はXシフトレジスタの詳細な構成を示す回路図である。図に示すようにXシフトレジスタ110は、シフトレジスタ111とクロック制御回路112から大略構成されている。
【0040】
まず、シフトレジスタ111はクロックドインバータ501、502とノア回路503とを1組とする各シフトレジスタ単位回路Ua1〜Uan+2を縦続接続するとともに、第2番目から第n+1番目のシフトレジスタ単位回路Ua2〜Uan+1にあっては、各シフトレジスタ単位回路Ua2〜Uan+1の入力信号と出力信号との論理積を生成するナンド回路504およびインバータ505を備えている。
【0041】
この各シフトレジスタ単位回路Ua1〜Uan+2において、ノア回路503は、リセット信号SINTとクロックドインバータ502の出力信号の論理和の反転を出力するから、リセット信号SINTがLレベルである場合、クロックドインバータ502の出力信号を反転するインバータとして機能する。したがって、リセット信号SINTがLレベルの期間(非アクティブ期間)にあっては、クロックドインバータ502とノア回路503は、ラッチ回路として機能する。
【0042】
一方、リセット信号SINTがHレベルの期間(アクティブ期間)にあっては、ノア回路503の出力信号は、強制的にLレベルにリセットされる。リセット信号SINTは上述したように1フィールド周期の信号であって、フィールド開始のごく短い期間中(例えば、垂直ブランキング期間の一部)、アクティブとなる。したがって、各シフトレジスタ単位回路Ua1〜Uan+2の出力信号は必ず各フィールドの開始時点でリセットされる。なお、この例のリセットレベルはLレベルとなる。
【0043】
次に、クロック制御回路112は、ノア回路506、インバータ507、およびトランスファーゲート508〜511を1組とする各制御単位回路Ub1〜Ubn+2を縦続接続して構成されている。各制御単位回路Ub1,Ub2,…,Ubn+2は各シフトレジスタ単位回路Ua1,Ua2,…,Uan+2に各々対応して設けられている。
【0044】
ここで、第1番目の制御単位回路Ub1に着目すると、ノア回路506の一方の入力端子にはシフトレジスタ単位回路Ua1の入力信号が供給され、他方の入力端子にはシフトレジスタ単位回路Ua1の出力信号が供給されるようになっている。したがって、シフトレジスタ単位回路Ua1の入出力信号のうちいずれか一方の信号がHレベルとなれば、ノア回路506の出力信号はLレベルとなる。
【0045】
次に、トランスファーゲート508および509は、Xクロック信号XCKをクロックドインバータ501に供給するためのものである。これらによって、ノア回路506の出力信号がLレベルの状態において、クロックドインバータ501の制御入力端子にXクロック信号XCKが供給される一方、当該出力信号がHレベルの状態において、トランスファーゲート508はハイインピーダンス状態となるので、Xクロック信号XCKの供給が停止される。
【0046】
また、トランスファーゲート510および511は、反転Xクロック信号XCKBをクロックドインバータ502に供給するためのものである。これらによって、ノア回路506の出力信号がLレベルの状態において、クロックドインバータ502の制御入力端子に反転Xクロック信号XCKBが供給される一方、当該出力信号がHレベルの状態において、トランスファーゲート510はハイインピーダンス状態となるので、反転Xクロック信号XCKBの供給が停止される。
【0047】
すなわち、制御単位回路Ub1〜Ubn+2は、各シフトレジスタ単位回路Ua1〜Uan+2の入力信号と出力信号のうちいずれか一方がアクティブとなる期間にのみ、Xクロック信号XCKおよび反転クロック信号XCKBを対応するシフトレジスタ単位回路Ua1〜Uan+2に各々供給している。
【0048】
<Xシフトレジスタの動作>
次に、Xシフトレジスタ110の動作を図3および図4を参照しつつ説明する。図3は、垂直走査期間におけるXシフトレジスタ110の動作を示すタイミングチャートである。また、図4は、電源投入後の最初の水平走査期間におけるXシフトレジスタ110の動作を示すタイミングチャートである。なお、図4において、P1、P2およびP3は、第1番目から第3番目までの各シフトレジスタ単位回路Ua1,Ua2,Ua3の各出力信号であり、N1、N2、およびN3は、第1番目から第3番目までの各制御単位回路Ub1,Ub2,Ub3中のノア回路506の出力信号である。くわえて、Q1,Q2は、第1番目のシフトレジスタ単位回路Ua1におけるクロックドインバータ501,502の制御入力端子に供給される各信号であり、Q3,Q4は、第2番目のシフトレジスタ単位回路Ua2におけるクロックドインバータ501,502の制御入力端子に供給される各信号であり、さらに、Q5,Q6は、第3番目のシフトレジスタ単位回路Ua3におけるクロックドインバータ501,502の制御入力端子に供給される各信号である。
【0049】
まず、図3に示すように、1フィールド期間の開始において、リセット信号SINTがアクティブとなり、この後、Y転送開始パルスDYがアクティブとなる。そして、Y転送開始パルスDYがLレベルからHレベルに立ち上がった後にYクロック信号YCKが生成される。
【0050】
また、Yクロック信号YCKの1/2周期は、1水平走査期間と一致しており、1水平走査期間内において図4に示すX転送開始パルスDX、Xクロック信号XCKおよび反転Xクロック信号XCKBがXシフトレジスタ110に供給されるようになっている。
【0051】
したがって、図3に示す時刻T0において、この液晶装置に電源が投入されたとすると、まず、リセット信号SINTが生成され、この後、図4に示すXクロック信号XCKおよび反転Xクロック信号XCKBがクロック制御回路112に供給される。換言すれば、クロック制御回路112へのXクロック信号XCKおよび反転Xクロック信号XCKBの供給に先立って、リセット信号SINTが生成され、これによって、シフトレジスタ111を構成する各シフトレジスタ単位回路の出力信号がLレベルにリセットされることになる。
【0052】
このため、図4に示す時刻T1において、各シフトレジスタ単位回路の出力信号はLレベル(非アクティブ)になっており、くわえて、時刻T1におけるX転送開始パルスDXはLレベル(非アクティブ)となっている。上述したように各制御単位回路は、各シフトレジスタ単位回路の入出力信号のうちいずれか一方がアクティブの場合に、Xクロック信号XCKと反転Xクロック信号XCKBとをシフトレジスタ111に供給しないようにする。
【0053】
したがって、時刻T1において、各制御単位回路Ub1〜Ubn+2のトランスファーゲート508および510は、全てハイインピーダンス状態となっている。例えば、第1番目のシフトレジスタ単位回路Ua1と制御単位回路Ub1とに着目すると、時刻T1において、ノア回路506の出力信号N1はHレベル(非アクティブ)となるから、トランスファーゲート508および510はハイインピーダンス状態となっている。
【0054】
なお、この場合、トランスファーゲート509および511はオン状態となるので、図4に示すように信号Q1はLレベル、信号Q2はHレベルとなる。このため、クロックドインバータ501の出力端子はハイインピーダンス状態となる一方、クロックドインバータ502の出力端子はローインピーダンス状態となる。したがって、クロックドインバータ502とノア回路503によってラッチ回路が構成されるから、第1番目のシフトレジスタ単位回路Ua1の出力信号P1はリセット時の論理レベルであるLレベルが維持されることとなる。
【0055】
ここで、各シフトレジスタ111を構成するクロックドインバータ501または502の制御入力端子から、トランスファーゲート508または510までの容量値をCaで表すものとし、他の配線容量を無視するものとする。この場合、時刻T1におけるXクロック信号XCKの入力端子からクロック制御回路112の内部を見た入力容量Cは、図に示すように「0」となる。この状態は時刻T2まで維持されることになる。
【0056】
次に、時刻T2において、第1番目のシフトレジスタ単位回路Ua1の入力信号であるX転送開始パルスDXがLレベルからHレベル(アクティブ)に変化すると、信号N1がHレベルからLレベルに変化し、当該制御単位回路Ub1のトランスファーゲート508および510がオン状態となる。ただし、時刻T2において、各シフトレジスタ単位回路Ua1〜Uan+2の出力信号は依然としてLレベルのままであるから、第2番目から最後の制御単位回路Ub2〜Ubn+2におけるトランスファーゲート508および510はハイインピーダンス状態となっている。したがって、時刻T2における前記入力容量Cは、図に示すように「Ca」となる。この状態は時刻T3まで維持されることになる。
【0057】
次に、時刻T3におけるX転送開始パルスDXは、Hレベルである。このため、信号N1はLレベルとなっているから、第1番目のシフトレジスタ単位回路Ua1にXクロック信号XCKと反転Xクロック信号XCKBが供給される。また、時刻T3において、Xクロック信号XCKはLレベルからHレベルに変化する一方、反転Xクロック信号XCKBはHレベルからLレベルに変化するので、信号Q1がHレベルとなってクロックドインバータ501が動作する一方、信号Q2がLレベルとなってクロックドインバータ502の出力はハイインピーダンス状態となる。これにより、X転送開始パルスDXがクロックドインバータ501とノア回路503を介して出力される。この結果、時刻T3において、第1番目のシフトレジスタ単位回路Ua1の出力信号P1がLレベルからHレベルに変化する。
【0058】
すると、第2番目の制御単位回路Ub2のノア回路506の出力信号N2がHレベルからLレベルに変化して、トランスファーゲート508および510がオン状態になる。したがって、時刻T3において、Xクロック信号XCKおよび反転Xクロック信号XCKBが、第1および第2番目の制御単位回路Ub1,Ub2を介して第1および第2番目のシフトレジスタ単位回路Ua1,Ua2に供給される。この結果、前記入力容量Cは、図4に示すように「2Ca」となる。この状態は時刻T4まで維持される。
【0059】
なお、第2番目のシフトレジスタ単位回路Ua2においては、反転Xクロック信号XCKBが信号Q3としてクロックドインバータ501に供給される一方、Xクロック信号XCKがクロックドインバータ502に供給されるから、時刻T3から時刻T4までの期間において、クロックドインバータ501の出力端子はハイインピーダンス状態となる一方、クロックドインバータ502が動作する。
【0060】
次に、時刻T4において、Xクロック信号XCKおよび反転Xクロック信号XCKBの論理レベルが反転すると、第2番目のシフトレジスタ単位回路Ua2において、クロックドインバータ501が動作する一方、クロックドインバータ502の出力端子がハイインピーダンス状態となる。したがって、出力信号P1がクロックドインバータ501およびノア回路503を介して第3番目のシフトレジスタ単位回路Ua3に出力信号P2として供給される。この時(時刻T4)、出力信号P2はHレベルとなるので、第3番目の制御単位回路Ub3においてノア回路506の出力信号N3がHレベルからLレベルに変化する。すると、第3番目の制御単位回路Ub3中のトランスファーゲート508および510がオン状態となり、Xクロック信号XCKと反転Xクロック信号XCKBとが第3番目のシフトレジスタ単位回路Ua3に供給されることになる。
【0061】
また、時刻T4において、信号N1およびN2はLレベルとなっているから、Xクロック信号XCKおよび反転Xクロック信号XCKBは、第1および第2番目のシフトレジスタ単位回路Ua1,Ua2にも供給されている。このため、前記入力容量Cは、図4に示すように「3Ca」となる。この状態は時刻T5まで維持される。
【0062】
次に、時刻T5において、Xクロック信号XCKがLレベルからHレベルに変化するとともに、反転Xクロック信号XCKBがHレベルからLレベルに変化すると、第1番目のシフトレジスタ単位回路Ua1においてクロックドインバータ501が動作する一方、クロックドインバータ502の出力端子がハイインピーダンス状態になるから、X転送開始パルスDXの論理レベルと第1番目のシフトレジスタ単位回路Ua1の出力信号P1の論理レベルとが一致することになる。この時、X転送開始パルスDXはLレベルとなっているから、時刻T5において信号N1はLレベルからHレベルに変化する。これにより、第1番目の制御単位回路Ub1において、トランスファーゲート508および510はオフ状態となる。
【0063】
一方、時刻T5において、第3番目のシフトレジスタ単位回路Ua3の出力信号P3は、LレベルからHレベルに変化するので、第4番目の単位制御回路は、時刻T5からXクロック信号XCKおよび反転Xクロック信号XCKBを第4番目の制御単位回路に供給する。
【0064】
したがって、時刻T5にあっては、第2番目〜第4番目の制御単位回路おいて、トランスファーゲート506および508がオン状態となる。この結果、前記入力容量Cは、図に示すように「3Ca」となる。以後、Xクロック信号XCKの半周期毎に、Xクロック信号XCKおよび反転Xクロック信号XCKBが供給される制御単位回路がずれていく。
【0065】
このように上述したXシフトレジスタ110によれば、各制御単位回路Ub1〜Ubn+2は、対応する各シフトレジスタ単位回路Ua1〜Uan+2の入出力信号のうちいずれか一方がアクティブである期間においてのみ、Xクロック信号XCKと反転Xクロック信号XCKBとを対応する各シフトレジスタ単位回路Ua1〜Uan+2に供給するようにしたので、消費電力を削減することが可能となる。
【0066】
また、各シフトレジスタ単位回路Ua1〜Uan+2の出力信号は、リセット信号SINTによって1フィールド毎にリセットされるようになっているから、各制御単位回路Ub1〜Ubn+2を構成するトランスファーゲート508および510は、フィールドの開始時点で必ずオフ状態となる。ここで、Xクロック信号XCKおよび反転Xクロック信号XCKBをクロック制御回路112に供給するための駆動回路について考えると、当該駆動回路の最大出力電流は、オン状態となるトランスファーゲート508および510の最大数によって決定される。この例では、各シフトレスタ単位回路Ua1〜Uan+2の出力信号はリセット信号SINTによって1フィールド毎にリセットされるようになっているから、電源投入時に出力信号の論理レベルがHレベルになるものがあったとしても、電源投入後の最初のフィールドが開始する時点において、全ての出力信号の論理レベルを強制的にリセットさせることができる。
【0067】
したがって、駆動回路は、最大3個のクロックドインバータを駆動できれるだけの出力電流を見込んだものであれば足りる。特に、高精細度の画像を表示する液晶装置にあっては、データ線6aの数が増加するため、これに対応して制御単位回路数も増加する。例えば、SVGA方式の液晶装置にあっては、データ線6aが1024本あるため、仮にリセットを行わないとすると、最大1024個のインバータを駆動可能な駆動回路を用いる必要があるが、上述した例では、3個のインバータを駆動できれば足りるため、駆動回路の回路構成を大幅に減少させることができるとともに、消費電流を削減することが可能となる。
【0068】
さらに、クロック制御回路112中のXクロック信号XCKおよび反転Xクロック信号XCKBを供給する配線に接続されるインバータの個数が減少するから、当該配線の寄生容量を低くすることができる。この結果、当該配線に流れるXクロック信号XCKおよび反転Xクロック信号XCKBの信号波形を急峻に変化させることができる。この結果、信号波形の変化を理想に近づけることができ、タイミングのズレが減少し、シフトレジスタ動作の高い信頼性が確保される。
【0069】
<Xシフトレジスタの他の構成例>
上述したXシフトレジスタ110は、リセット信号SINTやX転送開始パルスDX等がHレベルでアクティブとなる正論理のものであったが、これを負論理で構成しても良いことは勿論である。負論理に対応するXシフトレジスタ110'は、図5に示すように構成することができる。このXシフトレジスタ110'は、ノア回路503の替わりにナンド回路503'を用いる点およびノア回路506の替わりにナンド回路506'を用いる点を除いて、図2に示すXシフトレジスタ110と同様に構成されている。
【0070】
なお、図6および図7はXシフトレジスタ110'の動作を示すタイミングチャートである。
【0071】
<走査線駆動回路>
次に、走査線駆動回路200について説明する。図8は、走査線駆動回路200の構成を示すブロック図である。この図に示すように走査線駆動回路200は、クロック制御回路201、シフトレジスタ202、シフトレジスタ202の各出力信号を走査線3aを駆動するのに適したレベルにシフトするレベルシフタ203、およびレベルシフタ203の各出力信号を走査線駆動信号Y1、Y2、…Ymとしてローインピーダンスで各走査線3aに出力するバッファ204を備えて構成されている。
【0072】
ここで、クロック制御回路201は、Xクロック信号XCKおよび反転Xクロック信号XCKBの替わりにYクロック信号YCKおよび反転Yクロック信号YCKBが供給される点およびm本の走査線に対応する制御単位回路を備える点を除いて、上述したXシフトレジスタ110のクロック制御回路112と同様に構成されている。
【0073】
また、シフトレジスタ202は、X転送開始パルスDXの替わりにY転送開始パルスDYが供給される点およびm本の走査線に対応するシフトレジスタ単位回路を備える点を除いて、上述したXシフトレジスタ110のシフトレジスタ111と同様に構成されている。
【0074】
以上の構成において、液晶装置に電源が投入されると、まず、最初のフィールドの開始時点において、リセット信号SINTが供給され、シフトレジスタ202を構成する各シフトレジスタ単位回路の出力信号がLレベルにリセットされる。これにより、たとえ電源投入時に各制御単位回路のトランスファーゲート508および510が全てオン状態になったとしても、最初のフィールドの開始時点において、クロック制御回路202を構成する各制御単位回路のトランスファーゲート508および510が全てオフ状態となる。
【0075】
したがって、上述したXシフトレジスタ110の場合と同様に、Yクロック信号YCKおよび反転Yクロック信号YCKBをクロック制御回路201に供給するための駆動回路は、3個のインバータを駆動する能力を備えていれば足りる。この結果、駆動回路の回路構成を簡易なものにすることができ、当該駆動回路の消費電流を削減することが可能となる。くわえて、Yクロック信号YCKおよび反転Yクロック信号YCKBの配線に付加される容量を削減することが可能となるので、クロック信号YCKおよび反転Yクロック信号YCKBの波形を急峻にすることができるから、タイミングのズレが減少し高い信頼性が確保される。さらに、リセットは各フィールドの開始時点で実行されるので、ノイズ等の影響によって、あるフィールドでシフトレジスタ単位回路の出力信号の論理レベルが誤ったレベルになった場合であっても、その影響は当該フィールドに止まり、次のフィールドに影響を与えることがない。
【0076】
なお、この走査線駆動回路200において、クロック制御回路201およびシフトレジスタ202として図5に示す負論理で構成されたものを適用してもよいことは勿論である。
【0077】
<液晶パネルの構成例>
次に、上述した電気的構成に係る液晶パネルの全体構成について図9および図10を参照して説明する。ここで、図9は、液晶パネルの構成を示す斜視図であり、図10は、図9におけるZ−Z'線断面図である。
【0078】
これらの図に示されるように、液晶パネルは、画素電極9a等が形成されたガラスや半導体等の素子基板151と、共通電極158等が形成されたガラス等の透明な対向基板152とを、スペーサ153が混入されたシール材154によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶155を封入した構造となっている。なお、シール材154は、対向基板152の基板周辺に沿って形成されるが、液晶105を封入するために一部が開口している。このため、液晶155の封入後に、その開口部分が封止材156によって封止されている。
【0079】
ここで、素子基板151の対向面であって、シール材154の外側一辺においては、上述したデータ線駆動回路100とが形成されて、Y方向に延在するデータ線6aを駆動する構成となっている。さらに、この一辺には複数の接続電極157が形成されて、タイミング発生回路300からの各種信号や画像データD0〜D2を入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路200が形成されて、X方向に延在する走査線3aをそれぞれ両側から駆動する構成となっている。
【0080】
一方、対向基板152の共通電極158は、素子基板151との貼合部分における4隅のうち、少なくとも1箇所において設けられた導通材によって、素子基板151との電気的導通が図られている。ほかに、対向基板152には、液晶パネルの用途に応じて、例えば、第1に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第2に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第3に、液晶パネルに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板152に設けられる。
【0081】
くわえて、素子基板151および対向基板152の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板(図示省略)がそれぞれ設けられる。ただし、液晶155として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【0082】
なお、データ線駆動回路100、走査線駆動回路200等の周辺回路の一部または全部を、素子基板151に形成する替わりに、例えば、TB(Tape Automated Bonding)技術を用いてフィルムに実装された駆動用ICチップを、素子基板151の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ICチップ自体を、COG(Chip On Grass)技術を用いて、素子基板101の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【0083】
<素子基板の構成など>
また、実施の形態においては、液晶パネルの素子基板151をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたTFTによって、画素のスイッチング素子(TFT50)やデータ線駆動回路100、および走査線駆動回路200の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【0084】
例えば、素子基板151を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板151を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極9aをアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板151を透明基板として、画素電極9aを反射型にしても良い。
【0085】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、TFTで代表される3端子素子として説明したが、ダイオード等の2端子素子で構成しても良い。ただし、画素のスイッチング素子として2端子素子を用いる場合には、走査線3aを一方の基板に形成し、データ線6aを他方の基板に形成するとともに、2端子素子を、走査線3aまたはデータ線6aのいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線3aとデータ線6aとの間に直列接続された二端子素子と、液晶とから構成されることとなる。
【0086】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、STN(Super Twisted Nematic)液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【0087】
<リセット信号生成回路の構成例>
次に、上述した実施形態においては、各フィールドの開始時にアクティブとなるリセット信号SINTをタイミング発生回路300で生成し、これをデータ線駆動回路100と走査線駆動回路200とに供給するようにしたが、複数のフィールドに1回の割合でリセット信号SINTを発生するようにしてもよい。また、電源投入時を検出し、検出結果に基づいてリセット信号SINTを生成し、各フィールドの開始時点では、リセット信号SINTを生成しないようにしてもよい。さらに、電源投入時にリセット信号SINTを生成し、かつ各フィールドの開始時においてもリセット信号SINTを生成するようにしてもよい。要は、電源投入からXクロック信号XCKおよび反転Xクロック信号XCKBが生成されるまで期間、あるいは、電源投入からYクロック信号YCKおよび反転Yクロック信号YCKBが生成されるまで期間において、リセット信号SINTがアクティブとなるのであれば、いかなるものであってもよい。
【0088】
さてここで、電源投入時を検出し、検出結果に基づいてリセット信号SINTを生成するリセット信号生成回路の一例について説明する。このリセット信号生成回路は、タイミング発生回路300の内部に構成されている。図11はリセット信号生成回路の回路図であり、図12はそのタイミングチャートである。
【0089】
図11に示すように、高電位電源VDDと低電位電源VSSの間には、抵抗311とコンデンサ312とが直列接続して設けられている。そして、これらの素子の接続点は、インバータ313の入力端子に接続されており、その出力信号がインバータ314および315を介してイクスクルーシブ・オア回路316の一方の入力端子に供給される一方、その他方の入力端子には、インバータ313の出力信号が供給されるようになっている。そして、イクスクルーシブ・オア回路316の出力信号がリセット信号SINTとして取り出されるようになっている。なお、インバータ313の閾値電圧はVthとなっている。
【0090】
以上の構成において、液晶装置の電源が投入され、時刻T10において、高電位電源VDDの電圧がLレベルからHレベルに立ち上がると、抵抗311を介してコンデンサ312に充電が開始される。この後、時刻T11において、コンデンサ312の充電電圧が閾値電圧Vthを上回ると、インバータ313の出力信号はHレベルからLレベルに立ち下がる。この出力信号はインバータ314および315によって遅延されるため、その遅延時間とΔTとすれば、インバータ315の出力信号は図に示すものとなる。上述したようにイクスクルーシブ・オア回路316は、インバータ315の出力信号とインバータ313の出力信号との排他的論理和を算出するから、リセット信号SINTは、図に示すように時刻T11においてLレベルからHレベルに立ち上がり、期間ΔTだけHレベルを維持した後、Lレベルに立ち下がる。なお、タイミング発生回路300の内部においては、リセット信号SINTがHレベルからLレベルに立ち下がる立下エッジを基準時として、基準時から所定時間が経過した後、Xクロック信号XCKあるいは、反転Xクロック信号XCKB、Yクロック信号YCKおよび反転Yクロック信号YCKB(図示せず)を生成するようにしている。
【0091】
<電子機器>
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
【0092】
<その1:プロジェクタ>
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図13は、プロジェクタの構成例を示す平面図である。
【0093】
この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0094】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶パネルと同等であり、画像信号処理回路(図示省略)から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0095】
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0096】
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0097】
<その2:モバイル型コンピュータ>
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図14は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶パネル1005の背面にバックライトを付加することにより構成されている。
【0098】
<その3:携帯電話>
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図15は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶パネル1005を備えるものである。この反射型の液晶パネル100にあっては、必要に応じてその前面にフロントライトが設けられる。
【0099】
なお、図13〜図15を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0100】
【発明の効果】
以上説明したように本発明よれば、電源投入後の所定期間にシフトレジスタをリセットすることができるので、当該シフトレジスタを駆動するための駆動回路の構成を簡易にものにすることができるとともに、クロック信号の駆動のための消費電力を削減することができ、さらに、クロック信号の信号波形を急峻なものにすることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係る液晶装置の全体構成を示すブロック図である。
【図2】 Xシフトレジスタの詳細な構成を示す回路図である。
【図3】 垂直走査期間におけるXシフトレジスタ110の動作を示すタイミングチャートである。
【図4】 電源投入後の最初の水平走査期間におけるXシフトレジスタ110の動作を示すタイミングチャートである。
【図5】 負論理に対応するXシフトレジスタ110'の回路図である。
【図6】 垂直走査期間におけるXシフトレジスタ110'の動作を示すタイミングチャートである。
【図7】 電源投入後の最初の水平走査期間におけるXシフトレジスタ110'の動作を示すタイミングチャートである。
【図8】 走査線駆動回路200の構成を示すブロック図である。
【図9】 同液晶パネルの構造を説明するための斜視図である。
【図10】 同液晶パネルの構造を説明するための一部断面図である。。
【図11】 リセット信号生成回路310の一例を示す回路図である。
【図12】 図11に示すリセット信号発生回路の動作を示すタイミングチャートである。
【図13】 同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図14】 同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図15】 同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図16】 従来のシフトレジスタの構成を示す回路図である。
【図17】 図16に示すシフトレジスタの動作を示すタイミングチャートである。
【符号の説明】
3a……走査線
6a……データ線
9a……画素電極
50……TFT(スイッチング素子)
SR1〜SRn……サンプリングパルス
D0〜D2……画像データ
100……データ線駆動回路
110……Xシフトレジスタ
111……シフトレジスタ(シフト手段)
112……クロック制御回路(クロック信号供給手段)
200……走査線駆動回路
300……タイミング発生回路
Ua1〜Uan+2……シフトレジスタ単位回路(シフト単位回路)
Ub1〜Ubn+2……制御単位回路
Claims (11)
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた画素電極及びスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、走査開始パルスをクロック信号に基づいて順次シフトすることによって、前記データ線または前記走査線を選択するための制御信号を順次生成するシフトレジスタにおいて、
前記クロック信号は、第1クロック信号と当該第1クロック信号と反転関係にある第2クロック信号とからなり、
前記第1クロック信号及び前記第2クロック信号に応じて前記走査開始パルスを順次シフトした出力信号を出力するとともにリセット信号に応じて当該出力信号がリセットされる複数のシフト単位回路と、前記シフト単位回路に応じて各々設けられるとともに当該シフト単位回路の入力信号と出力信号とに基づいて前記第1クロック信号及び前記第2クロック信号を前記シフト単位回路に供給するか否かを制御するクロック供給手段と、が設けられ、
前記シフト単位回路は、
前段のシフト単位回路の出力信号と前記第1クロック信号とが供給され、前記第1クロック信号に基づいて動作する第1インバータと、
当該シフト単位回路の出力信号と前記第2クロック信号とが供給され、出力端子が前記第1インバータの出力端子に接続されるとともに前記第2クロック信号に基づいて動作する第2インバータと、
前記リセット信号と前記第2インバータの出力との論理和の反転信号を前記シフト単位回路の出力信号及び前記第2インバータの入力信号として供給する第1論理回路と、
を備え、
前記クロック供給手段は、
前記シフト単位回路の入力信号が供給されるとともに当該シフト単位回路の出力信号が供給され、当該入力信号または当該出力信号のいずれか一方がアクティブとなる場合に、前記第1または前記第2クロック信号の供給を制御する供給制御信号を出力する第2論理回路と、
当該供給制御信号に基づいて前記第1クロック信号を前記第1インバータに供給する第1トランスファーゲートと、
当該供給制御信号に基づいて前記第2クロック信号を前記第2インバータに供給する第2トランスファーゲートと、
を備え、
前記リセット信号が非アクティブとなる期間において、前記第1論理回路の出力に基づいて前記第1トランスファーゲートから前記第1クロック信号を前記第1インバータに供給するとともに前記第2トランスファーゲートから前記第2クロック信号を前記第2インバータに供給し、前記リセット信号がアクティブとなる期間において、前記第1論理回路の出力に基づいて前記第1トランスファーゲート及び前記第2トランスファゲートのそれぞれの出力をハイインピーダンス状態とし、前記第1及び前記第2クロック信号の供給を停止する
ことを特徴とするシフトレジスタ。 - 前記リセット信号は、Hレベルでアクティブとなり、前記第1論理回路がノア回路であることを特徴とする請求項1に記載のシフトレジスタ。
- 前記リセット信号は、Lレベルでアクティブとなり、前記第1論理回路がナンド回路であることを特徴とする請求項1に記載のシフトレジスタ。
- 請求項1乃至3のうちいずれか1項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記制御信号に基づいて、入力画像データをラッチし、ラッチされた入力画像データをデジタル信号からアナログ信号に変換して、各データ線に供給するデータ線駆動回路。
- 請求項1乃至3のうちいずれか1項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記制御信号に基づいて、入力画像信号をサンプリングし、サンプリング結果に基づいて各データ線を駆動するデータ線駆動回路。
- 請求項1乃至3のうちいずれか1項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記制御信号に基づいて、前記各走査線を駆動する走査線駆動回路。
- 請求項1に記載のシフトレジスタの制御方法であって、前記リセット信号を、1フィールド毎または複数フィールド毎にアクティブとすることを特徴とするシフトレジスタの制御方法。
- 請求項1に記載のシフトレジスタの制御方法であって、前記リセット信号を、前記シフトレジスタに電源電圧が供給されてから前記クロック信号が供給されるまでの期間中の一部において、少なくともアクティブとすることを特徴とするシフトレジスタの制御方法。
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた画素電極及びスイッチング素子とを有する画素領域と、
請求項4または5に記載したデータ線駆動回路と、
前記走査線を駆動するための走査線駆動回路と
を備えたことを特徴とする電気光学パネル。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた画素電極及びスイッチング素子とを有する画素領域と、
前記データ線を駆動するためのデータ線駆動回路と、
請求項6に記載の走査線駆動回路と
を備えたことを特徴とする電気光学パネル。 - 請求項9または10に記載した電気光学パネルを備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20654799A JP3692846B2 (ja) | 1999-07-21 | 1999-07-21 | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20654799A JP3692846B2 (ja) | 1999-07-21 | 1999-07-21 | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001034236A JP2001034236A (ja) | 2001-02-09 |
JP3692846B2 true JP3692846B2 (ja) | 2005-09-07 |
Family
ID=16525200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20654799A Expired - Fee Related JP3692846B2 (ja) | 1999-07-21 | 1999-07-21 | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3692846B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4707858B2 (ja) * | 2001-03-28 | 2011-06-22 | ソニー株式会社 | シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置 |
KR100445433B1 (ko) * | 2002-03-21 | 2004-08-21 | 삼성에스디아이 주식회사 | 유기 전계발광 표시 장치와 그 구동 방법 및 구동 장치 |
JP4474821B2 (ja) * | 2002-04-16 | 2010-06-09 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路および走査線駆動回路 |
JP3726910B2 (ja) | 2003-07-18 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
JP4082384B2 (ja) | 2004-05-24 | 2008-04-30 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 |
KR100602359B1 (ko) | 2004-09-01 | 2006-07-14 | 매그나칩 반도체 유한회사 | 멀티-채널 쉬프트레지스터를 구비하는 소스드라이버 |
JP4534743B2 (ja) * | 2004-12-14 | 2010-09-01 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2006337624A (ja) * | 2005-06-01 | 2006-12-14 | Sanyo Epson Imaging Devices Corp | 駆動方法、駆動回路、電気光学装置および電子機器 |
CN100411003C (zh) * | 2005-12-31 | 2008-08-13 | 义隆电子股份有限公司 | 液晶显示器的源极驱动方式 |
JP5094757B2 (ja) * | 2009-02-06 | 2012-12-12 | 三菱電機株式会社 | 初期リセット信号生成回路 |
CN110148373B (zh) * | 2019-05-31 | 2022-06-24 | 武汉天马微电子有限公司 | 一种显示面板、显示装置和显示面板的驱动方法 |
-
1999
- 1999-07-21 JP JP20654799A patent/JP3692846B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001034236A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4474821B2 (ja) | シフトレジスタ、データ線駆動回路および走査線駆動回路 | |
JP3835113B2 (ja) | 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器 | |
JP4123711B2 (ja) | 電気光学パネルの駆動方法、電気光学装置、および電子機器 | |
JP3692846B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP2003308050A (ja) | 駆動回路および電気光学パネル | |
KR100429944B1 (ko) | 전기 광학 패널의 구동방법, 그 데이터선 구동 회로, 전기광학 장치 및 전자기기 | |
JP2002352593A (ja) | シフトレジスタ、電気光学パネル、その駆動回路および駆動方法、および電子機器 | |
JP4007117B2 (ja) | 出力制御回路、駆動回路、電気光学装置および電子機器 | |
JP4461687B2 (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
JP3729032B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP2001324951A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP4179396B2 (ja) | 電気光学装置、および電子機器 | |
JP4513289B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の電源制御方法 | |
JP2000235372A (ja) | シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
JP3837998B2 (ja) | レベル変換回路、データ線駆動回路、電気光学装置および電子機器 | |
JP2000356975A (ja) | 駆動回路、電気光学装置、および電子機器 | |
JP4111212B2 (ja) | 駆動回路、電気光学装置、および電子機器 | |
JP3752960B2 (ja) | 電気光学パネルのデータ線駆動方法、データ線駆動装置、電気光学装置、および電子機器 | |
JP4254427B2 (ja) | 電気光学装置及び電子機器 | |
JP2004317727A (ja) | シフトレジスタ、データ線駆動回路および走査線駆動回路、電気光学装置並びに電子機器 | |
JP3726675B2 (ja) | 電気光学パネル、その駆動回路、データ線駆動回路、走査線駆動回路および電子機器 | |
JP4017000B2 (ja) | 電気光学装置、および電子機器 | |
JP2006065965A (ja) | シフトレジスタ、その制御方法、電気光学装置及び電子機器 | |
JP2004151345A (ja) | 検査回路、電気光学パネル及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |