JP4071029B2 - 半導体素子の配線形成方法 - Google Patents
半導体素子の配線形成方法 Download PDFInfo
- Publication number
- JP4071029B2 JP4071029B2 JP2002105153A JP2002105153A JP4071029B2 JP 4071029 B2 JP4071029 B2 JP 4071029B2 JP 2002105153 A JP2002105153 A JP 2002105153A JP 2002105153 A JP2002105153 A JP 2002105153A JP 4071029 B2 JP4071029 B2 JP 4071029B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- barrier layer
- forming
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 77
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 230000004888 barrier function Effects 0.000 claims description 58
- 239000010936 titanium Substances 0.000 claims description 34
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 28
- 238000009832 plasma treatment Methods 0.000 claims description 28
- 229910052719 titanium Inorganic materials 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 239000010410 layer Substances 0.000 description 84
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- VZLKPFKQMKUHFF-UHFFFAOYSA-N N-methylmethanamine titanium Chemical compound [Ti].CNC.CNC.CNC.CNC VZLKPFKQMKUHFF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 210000002105 tongue Anatomy 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の配線形成方法に関するもので、より詳細には、障壁金属層としてのチタニウム膜とチタニウム窒化膜との形成において、チタニウム膜の上部に露出され、かつ、上部チタニウムが大気中の酸素と結合して形成された絶縁膜であるチタニウム酸化膜をプラズマ工程を行って除去した後、チタニウム窒化膜を蒸着することにより、チタニウムとチタニウム窒化膜をそれぞれ異なるチャンバーで蒸着でき、それによって一つのチャンバーのフェイル時にも、他のチャンバーが駆動されてチャンバー装備の部分的なシステムの使用が可能であるので、チャンバー装備のスループット時間を短縮できる半導体素子の配線形成方法に関するものである。
【０００２】
【従来の技術】
一般的に、半導体素子を製造する方法において、上部層と下部層との間に電気的な伝導線の役割を果たす金属配線が多層で形成される場合には、その層間を絶縁させるための層間絶縁膜が多く使われている。その層間絶縁膜は、上部にコンタクトホール形成部位を形成するため、感光膜を積層してその部位をエッチングすることによって、コンタクトホールを形成し、その内部には金属層を埋め立てて金属配線を形成する。
【０００３】
このような金属配線はビットライン及びワードライン等として使われてゲート電極及びキャパシター等を上・下部及び水平で電気的に連結して半導体素子を構成するようになる。
【０００４】
図１は従来の半導体素子の配線形成方法で形成した配線の熱処理後の状態を示す図面である。
【０００５】
図１に示すように、所定の下部構造を有している半導体基板上に導電層と誘電層とを順次に形成した後、誘電層の上部にコンタクトホール形成のための感光膜を塗布する。
【０００６】
そして、感光膜をマスクとして誘電層をエッチングして誘電層内にコンタクトホールを形成する。次に、コンタクトホールが形成された誘電層上に金属層のチタニウムと障壁層のチタニウム窒化膜とを順次に蒸着することによって、二重層構成の障壁金属層を形成する。
【０００７】
この時、障壁金属層においては、金属層のチタニウム蒸着の後、チタニウムが大気中に露出される場合、チタニウム層上に絶縁膜のチタニウム酸化膜が形成されることを防止するために、超高真空内で金属層と障壁層とを順次に蒸着する。
【０００８】
次いで、障壁層上に化学気相蒸着法を用いてタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する。
【０００９】
【発明が解決しようとする課題】
前述のような従来の半導体素子の配線形成方法では、障壁金属層は金属層のチタニウムを蒸着した後、チタニウムが大気中に露出される場合、チタニウム層上に絶縁膜のチタニウム酸化膜が形成されることを防止するために、金属層と障壁層とを連続して蒸着する時、超高真空下のマルチ・チャンバーで構成されたクラスター装備を使わなければならない。
【００１０】
しかし、このような超高真空下のマルチ・チャンバーで構成されたクラスター装備は高価であり、高い真空度を維持するためにはクラスター装備の構造部が複雑になる問題があった。
【００１１】
さらに、マルチ・チャンバーで構成されたクラスター装備は装備のフェイル時、スループットも低くなる問題があった。
【００１２】
本発明はこのような問題点を解決するためになされたもので、その目的は、障壁金属層としてのチタニウム膜とチタニウム窒化膜との形成において、チタニウム膜の上部に露出され、かつ、上部チタニウムが大気中の酸素と結合して形成された絶縁膜であるチタニウム酸化膜をプラズマ工程を行って除去した後、チタニウム窒化膜を蒸着することにより、チタニウムとチタニウム窒化膜をそれぞれ異なるチャンバーで蒸着でき、それによって一つのチャンバーのフェイル時にも、他のチャンバーが駆動されてチャンバー装備の部分的なシステムの使用が可能であるので、チャンバー装備のスループット時間を短縮させる半導体素子の配線形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
前述の目的を達成するために、本発明の半導体素子の配線形成方法は、所定の下部構造を有する半導体基板上に導電層と誘電層とを順次に蒸着した後、感光膜を塗布してコンタクトホール形成部位を形成する段階と、感光膜をマスクとして用いてコンタクトホールエッチング工程を行ってコンタクトホールを形成する段階と、第１チャンバー内でコンタクトホールが形成された誘電層の全体に金属層を蒸着した後、熱工程を行う段階と、第２チャンバー内で金属層の上部に形成された酸化膜を、プラズマ処理工程を行って除去する段階と、第２チャンバー内で酸化膜が除去され露出される金属層の上部に、熱化学気相蒸着法を用いた障壁層の蒸着と障壁層内の不純物の除去のためのプラズマ処理を繰り返し遂行して所望の厚さの障壁層を形成する段階と、障壁層の上にタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する段階と、を含むことを特徴とする。
【００１４】
また、請求項１３記載の半導体素子の配線形成方法は、所定の下部構造を有している半導体基板上に導電層と誘電層とを順次に蒸着した後、感光膜を塗布してコンタクトホール形成部位を形成する段階と、感光膜をマスクとして用いてコンタクトホールエッチング工程を行ってコンタクトホールを形成する段階と、第１チャンバー内でコンタクトホールが形成された誘電層の全体に金属層を蒸着する段階と、第２チャンバー内で金属層の上部に形成された酸化膜を、プラズマ処理工程を行って除去した後、熱化学気相蒸着法を用いた障壁層の蒸着と障壁層内の不純物の除去のためのプラズマ処理を繰り返し遂行して所望の厚さの障壁層を形成する段階と、障壁層が蒸着された結果物に熱工程を施す段階と、熱工程を施した障壁層上にタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する段階と、を含むことを特徴とする。
【００１５】
本発明によれば、金属層の上部の酸化膜を、プラズマ工程を行って除去した後、酸化膜が除去された金属層上に障壁層を蒸着時に、熱化学気相蒸着工程を行って５０Å程度の厚さに障壁層を蒸着した後、プラズマ処理することによって、蒸着された障壁層内の不純物を除去して比抵抗を下げることができる。なお、以下、酸化膜を絶縁膜ともいう。
【００１６】
また、障壁層蒸着時、熱化学気相蒸着工程とプラズマ処理段階を繰り返して所望の厚さの障壁層を蒸着することが好ましい。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の好ましい実施例について詳細に説明する。
【００１８】
図２ないし図６は本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【００１９】
図２に示すように、所定の下部構造を有する半導体基板１００上に導電層１１０と誘電層１２０とを順次に蒸着する。次に、感光膜１３０を塗布してコンタクトホール形成部位１４０を形成する。
【００２０】
この時、導電層１１０としてチタニウム（Ｔｉ）シリサイドまたはコバルト（Ｃｏ）シリサイドを適用する。また、シリサイドをサリサイド（ｓａｌｉｃｉｄｅ）方式でも形成できる。
【００２１】
次いで、図３に示すように、感光膜１３０をマスクとして用いて下部導電層１１０の上部まで誘電層１２０をエッチングするエッチング工程を行う。これによって誘電層１２０内にコンタクトホール１５０を形成する。
【００２２】
そして、図４に示すように、コンタクトホール１５０が形成された誘電層１２０の上部の全体に金属層１６３でチタニウムを蒸着した後、熱工程を行ってチタニウムの蒸着状態を均一にする。
【００２３】
次いで、後続の工程で障壁層を蒸着するために金属層１６３が蒸着された半導体基板を他のチャンバーに移動する。
【００２４】
この時、金属層１６３であるチタニウム膜の上部が大気に露出される。露出されたチタニウム膜の上部チタニウムは大気うちの酸素と結合反応されてチタニウム膜上には絶縁膜１７０のチタニウム酸化膜が形成されるようになる。
【００２５】
ところが、絶縁膜１７０が金属層１６３と障壁層との間に位置する場合、コンタクト抵抗が高まるという問題があるので、絶縁膜１７０を除去しなければならない。
【００２６】
したがって、図５に示すように、金属層１６３の上部に形成された絶縁膜１７０のチタニウム酸化膜をプラズマ処理して除去した後、同チャンバーで障壁層１６６としてチタニウム窒化膜を蒸着する。
【００２７】
プラズマ処理時、プラズマは Ｎ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用して、 Ｎ2、Ｈ2、Ｈｅ、及びＡｒガスはそれぞれ０〜２ｓｌｍ（standard liters per minute:１分間当たり供給される量）程度の範囲で供給する。
【００２８】
また、プラズマ処理条件は１００Ｗ〜５ｋＷ程度の電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒ程度の圧力で１０秒〜１０分間行う。
【００２９】
この時、絶縁膜１７０を除去するためのプラズマ処理工程と障壁層１６６の蒸着工程は同じチャンバーで行う。絶縁膜１７０のチタニウム酸化膜はプラズマ処理で、下記の式１のような反応を経て除去する。
【００３０】
【式１】
ＴｉＯ2＋２Ｈ2＋１／２Ｎ2→ ＴｉＮ＋２Ｈ2Ｏ↑
【００３１】
ここで、障壁層１６６のチタニウム窒化膜はテトラ（ジメチルアミン）チタニウムとＴｉ（（ＣＨ3）2Ｎ）4を原料ガスで使用して熱化学気相蒸着法で蒸着したので、障壁層１６６はＣとＯ等を多量含めるようになり、よって比抵抗が高くなる。
【００３２】
したがって、熱化学気相蒸着法で障壁層１６６を積層した後、同チャンバー内でプラズマ処理を行って障壁層１６６内の不純物を除去することによって、比抵抗を下げる必要がある。この時、プラズマ処理では熱化学気相蒸着法で蒸着された障壁層１６６の表面部における約５０Å程度の深さにある不純物のみを除去することができる。
【００３３】
したがって、障壁層１６６の蒸着時、熱化学気相蒸着工程を行って３０〜７０Å程度、好ましくは５０Å程度の厚さで障壁層１６６の表面を蒸着した後、プラズマ処理する。これによって障壁層１６６内の不純物が除去されて比抵抗が低減するようになる。さらに、熱化学気相蒸着工程を行って５０Å程度の厚さで障壁層１６６を蒸着した後、プラズマ処理する。このように、蒸着された障壁層１６６内の不純物を除去する方法で蒸着しようとする厚だけ熱化学気相蒸着工程とプラズマ処理段階とを繰り返して蒸着することが好ましい。
【００３４】
この時、プラズマ処理においての処理ガスは、Ｎ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用すると共に、Ｎ2、Ｈ2、Ｈｅ及びＡｒガスをそれぞれ０〜２ｓｌｍ程度の範囲で供給する。
【００３５】
また、プラズマ処理条件は１００Ｗ〜５ｋＷ程度の電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒ程度の圧力で１０秒〜１０分間行うことが好ましい。
【００３６】
続いて、図６に示すように、障壁層１６６上に化学気相蒸着法でタングステンを蒸着してコンタクトを埋め立てた後、化学機械的錬磨工程またはＲ．Ｉ．Ｅ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ）工程を経てタングステン・プラグ１８０を形成する。
【００３７】
【発明の効果】
以上のように、本発明に係る半導体素子の配線形成方法では、障壁金属層としてのチタニウム膜とチタニウム窒化膜との形成において、チタニウム膜の上部に露出され、かつ、上部チタニウムが大気中の酸素と結合して形成された絶縁膜であるチタニウム酸化膜をプラズマ工程を行って除去した後、チタニウム窒化膜を蒸着することにより、チタニウムとチタニウム窒化膜をそれぞれ異なるチャンバーで蒸着でき、それによって一つのチャンバーのフェイル時にも、他のチャンバーが駆動されてチャンバー装備の部分的なシステムの使用が可能であるので、チャンバー装備のスループット時間を短縮できる非常に有用な発明である。
【図面の簡単な説明】
【図１】 図１は従来の半導体素子の配線形成方法で形成された配線の熱処理後の状態を示す図面である。
【図２】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図３】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図４】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図５】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図６】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【符号の説明】
１００ 半導体基板、１１０ 導電層、１２０ 誘電層、１３０ 感光膜、１４０ コンタクトホール形成部位、１５０ コンタクトホール、１６０ 障壁金属層、１６３ 金属層、１６６ 障壁層、１７０ 絶縁膜、１８０ タングステン・プラグ。
【発明の属する技術分野】
本発明は半導体素子の配線形成方法に関するもので、より詳細には、障壁金属層としてのチタニウム膜とチタニウム窒化膜との形成において、チタニウム膜の上部に露出され、かつ、上部チタニウムが大気中の酸素と結合して形成された絶縁膜であるチタニウム酸化膜をプラズマ工程を行って除去した後、チタニウム窒化膜を蒸着することにより、チタニウムとチタニウム窒化膜をそれぞれ異なるチャンバーで蒸着でき、それによって一つのチャンバーのフェイル時にも、他のチャンバーが駆動されてチャンバー装備の部分的なシステムの使用が可能であるので、チャンバー装備のスループット時間を短縮できる半導体素子の配線形成方法に関するものである。
【０００２】
【従来の技術】
一般的に、半導体素子を製造する方法において、上部層と下部層との間に電気的な伝導線の役割を果たす金属配線が多層で形成される場合には、その層間を絶縁させるための層間絶縁膜が多く使われている。その層間絶縁膜は、上部にコンタクトホール形成部位を形成するため、感光膜を積層してその部位をエッチングすることによって、コンタクトホールを形成し、その内部には金属層を埋め立てて金属配線を形成する。
【０００３】
このような金属配線はビットライン及びワードライン等として使われてゲート電極及びキャパシター等を上・下部及び水平で電気的に連結して半導体素子を構成するようになる。
【０００４】
図１は従来の半導体素子の配線形成方法で形成した配線の熱処理後の状態を示す図面である。
【０００５】
図１に示すように、所定の下部構造を有している半導体基板上に導電層と誘電層とを順次に形成した後、誘電層の上部にコンタクトホール形成のための感光膜を塗布する。
【０００６】
そして、感光膜をマスクとして誘電層をエッチングして誘電層内にコンタクトホールを形成する。次に、コンタクトホールが形成された誘電層上に金属層のチタニウムと障壁層のチタニウム窒化膜とを順次に蒸着することによって、二重層構成の障壁金属層を形成する。
【０００７】
この時、障壁金属層においては、金属層のチタニウム蒸着の後、チタニウムが大気中に露出される場合、チタニウム層上に絶縁膜のチタニウム酸化膜が形成されることを防止するために、超高真空内で金属層と障壁層とを順次に蒸着する。
【０００８】
次いで、障壁層上に化学気相蒸着法を用いてタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する。
【０００９】
【発明が解決しようとする課題】
前述のような従来の半導体素子の配線形成方法では、障壁金属層は金属層のチタニウムを蒸着した後、チタニウムが大気中に露出される場合、チタニウム層上に絶縁膜のチタニウム酸化膜が形成されることを防止するために、金属層と障壁層とを連続して蒸着する時、超高真空下のマルチ・チャンバーで構成されたクラスター装備を使わなければならない。
【００１０】
しかし、このような超高真空下のマルチ・チャンバーで構成されたクラスター装備は高価であり、高い真空度を維持するためにはクラスター装備の構造部が複雑になる問題があった。
【００１１】
さらに、マルチ・チャンバーで構成されたクラスター装備は装備のフェイル時、スループットも低くなる問題があった。
【００１２】
本発明はこのような問題点を解決するためになされたもので、その目的は、障壁金属層としてのチタニウム膜とチタニウム窒化膜との形成において、チタニウム膜の上部に露出され、かつ、上部チタニウムが大気中の酸素と結合して形成された絶縁膜であるチタニウム酸化膜をプラズマ工程を行って除去した後、チタニウム窒化膜を蒸着することにより、チタニウムとチタニウム窒化膜をそれぞれ異なるチャンバーで蒸着でき、それによって一つのチャンバーのフェイル時にも、他のチャンバーが駆動されてチャンバー装備の部分的なシステムの使用が可能であるので、チャンバー装備のスループット時間を短縮させる半導体素子の配線形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
前述の目的を達成するために、本発明の半導体素子の配線形成方法は、所定の下部構造を有する半導体基板上に導電層と誘電層とを順次に蒸着した後、感光膜を塗布してコンタクトホール形成部位を形成する段階と、感光膜をマスクとして用いてコンタクトホールエッチング工程を行ってコンタクトホールを形成する段階と、第１チャンバー内でコンタクトホールが形成された誘電層の全体に金属層を蒸着した後、熱工程を行う段階と、第２チャンバー内で金属層の上部に形成された酸化膜を、プラズマ処理工程を行って除去する段階と、第２チャンバー内で酸化膜が除去され露出される金属層の上部に、熱化学気相蒸着法を用いた障壁層の蒸着と障壁層内の不純物の除去のためのプラズマ処理を繰り返し遂行して所望の厚さの障壁層を形成する段階と、障壁層の上にタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する段階と、を含むことを特徴とする。
【００１４】
また、請求項１３記載の半導体素子の配線形成方法は、所定の下部構造を有している半導体基板上に導電層と誘電層とを順次に蒸着した後、感光膜を塗布してコンタクトホール形成部位を形成する段階と、感光膜をマスクとして用いてコンタクトホールエッチング工程を行ってコンタクトホールを形成する段階と、第１チャンバー内でコンタクトホールが形成された誘電層の全体に金属層を蒸着する段階と、第２チャンバー内で金属層の上部に形成された酸化膜を、プラズマ処理工程を行って除去した後、熱化学気相蒸着法を用いた障壁層の蒸着と障壁層内の不純物の除去のためのプラズマ処理を繰り返し遂行して所望の厚さの障壁層を形成する段階と、障壁層が蒸着された結果物に熱工程を施す段階と、熱工程を施した障壁層上にタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する段階と、を含むことを特徴とする。
【００１５】
本発明によれば、金属層の上部の酸化膜を、プラズマ工程を行って除去した後、酸化膜が除去された金属層上に障壁層を蒸着時に、熱化学気相蒸着工程を行って５０Å程度の厚さに障壁層を蒸着した後、プラズマ処理することによって、蒸着された障壁層内の不純物を除去して比抵抗を下げることができる。なお、以下、酸化膜を絶縁膜ともいう。
【００１６】
また、障壁層蒸着時、熱化学気相蒸着工程とプラズマ処理段階を繰り返して所望の厚さの障壁層を蒸着することが好ましい。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の好ましい実施例について詳細に説明する。
【００１８】
図２ないし図６は本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【００１９】
図２に示すように、所定の下部構造を有する半導体基板１００上に導電層１１０と誘電層１２０とを順次に蒸着する。次に、感光膜１３０を塗布してコンタクトホール形成部位１４０を形成する。
【００２０】
この時、導電層１１０としてチタニウム（Ｔｉ）シリサイドまたはコバルト（Ｃｏ）シリサイドを適用する。また、シリサイドをサリサイド（ｓａｌｉｃｉｄｅ）方式でも形成できる。
【００２１】
次いで、図３に示すように、感光膜１３０をマスクとして用いて下部導電層１１０の上部まで誘電層１２０をエッチングするエッチング工程を行う。これによって誘電層１２０内にコンタクトホール１５０を形成する。
【００２２】
そして、図４に示すように、コンタクトホール１５０が形成された誘電層１２０の上部の全体に金属層１６３でチタニウムを蒸着した後、熱工程を行ってチタニウムの蒸着状態を均一にする。
【００２３】
次いで、後続の工程で障壁層を蒸着するために金属層１６３が蒸着された半導体基板を他のチャンバーに移動する。
【００２４】
この時、金属層１６３であるチタニウム膜の上部が大気に露出される。露出されたチタニウム膜の上部チタニウムは大気うちの酸素と結合反応されてチタニウム膜上には絶縁膜１７０のチタニウム酸化膜が形成されるようになる。
【００２５】
ところが、絶縁膜１７０が金属層１６３と障壁層との間に位置する場合、コンタクト抵抗が高まるという問題があるので、絶縁膜１７０を除去しなければならない。
【００２６】
したがって、図５に示すように、金属層１６３の上部に形成された絶縁膜１７０のチタニウム酸化膜をプラズマ処理して除去した後、同チャンバーで障壁層１６６としてチタニウム窒化膜を蒸着する。
【００２７】
プラズマ処理時、プラズマは Ｎ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用して、 Ｎ2、Ｈ2、Ｈｅ、及びＡｒガスはそれぞれ０〜２ｓｌｍ（standard liters per minute:１分間当たり供給される量）程度の範囲で供給する。
【００２８】
また、プラズマ処理条件は１００Ｗ〜５ｋＷ程度の電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒ程度の圧力で１０秒〜１０分間行う。
【００２９】
この時、絶縁膜１７０を除去するためのプラズマ処理工程と障壁層１６６の蒸着工程は同じチャンバーで行う。絶縁膜１７０のチタニウム酸化膜はプラズマ処理で、下記の式１のような反応を経て除去する。
【００３０】
【式１】
ＴｉＯ2＋２Ｈ2＋１／２Ｎ2→ ＴｉＮ＋２Ｈ2Ｏ↑
【００３１】
ここで、障壁層１６６のチタニウム窒化膜はテトラ（ジメチルアミン）チタニウムとＴｉ（（ＣＨ3）2Ｎ）4を原料ガスで使用して熱化学気相蒸着法で蒸着したので、障壁層１６６はＣとＯ等を多量含めるようになり、よって比抵抗が高くなる。
【００３２】
したがって、熱化学気相蒸着法で障壁層１６６を積層した後、同チャンバー内でプラズマ処理を行って障壁層１６６内の不純物を除去することによって、比抵抗を下げる必要がある。この時、プラズマ処理では熱化学気相蒸着法で蒸着された障壁層１６６の表面部における約５０Å程度の深さにある不純物のみを除去することができる。
【００３３】
したがって、障壁層１６６の蒸着時、熱化学気相蒸着工程を行って３０〜７０Å程度、好ましくは５０Å程度の厚さで障壁層１６６の表面を蒸着した後、プラズマ処理する。これによって障壁層１６６内の不純物が除去されて比抵抗が低減するようになる。さらに、熱化学気相蒸着工程を行って５０Å程度の厚さで障壁層１６６を蒸着した後、プラズマ処理する。このように、蒸着された障壁層１６６内の不純物を除去する方法で蒸着しようとする厚だけ熱化学気相蒸着工程とプラズマ処理段階とを繰り返して蒸着することが好ましい。
【００３４】
この時、プラズマ処理においての処理ガスは、Ｎ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用すると共に、Ｎ2、Ｈ2、Ｈｅ及びＡｒガスをそれぞれ０〜２ｓｌｍ程度の範囲で供給する。
【００３５】
また、プラズマ処理条件は１００Ｗ〜５ｋＷ程度の電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒ程度の圧力で１０秒〜１０分間行うことが好ましい。
【００３６】
続いて、図６に示すように、障壁層１６６上に化学気相蒸着法でタングステンを蒸着してコンタクトを埋め立てた後、化学機械的錬磨工程またはＲ．Ｉ．Ｅ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ）工程を経てタングステン・プラグ１８０を形成する。
【００３７】
【発明の効果】
以上のように、本発明に係る半導体素子の配線形成方法では、障壁金属層としてのチタニウム膜とチタニウム窒化膜との形成において、チタニウム膜の上部に露出され、かつ、上部チタニウムが大気中の酸素と結合して形成された絶縁膜であるチタニウム酸化膜をプラズマ工程を行って除去した後、チタニウム窒化膜を蒸着することにより、チタニウムとチタニウム窒化膜をそれぞれ異なるチャンバーで蒸着でき、それによって一つのチャンバーのフェイル時にも、他のチャンバーが駆動されてチャンバー装備の部分的なシステムの使用が可能であるので、チャンバー装備のスループット時間を短縮できる非常に有用な発明である。
【図面の簡単な説明】
【図１】 図１は従来の半導体素子の配線形成方法で形成された配線の熱処理後の状態を示す図面である。
【図２】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図３】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図４】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図５】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【図６】 本発明に係る半導体素子の配線形成方法を順次に示す断面図である。
【符号の説明】
１００ 半導体基板、１１０ 導電層、１２０ 誘電層、１３０ 感光膜、１４０ コンタクトホール形成部位、１５０ コンタクトホール、１６０ 障壁金属層、１６３ 金属層、１６６ 障壁層、１７０ 絶縁膜、１８０ タングステン・プラグ。
Claims (24)
- 所定の下部構造を有する半導体基板上に導電層を蒸着し、その導電層上に誘電層を蒸着した後、感光膜を塗布してコンタクトホール形成部位を形成する段階と、
前記感光膜をマスクとして用いてコンタクトホールエッチング工程を行ってコンタクトホールを形成する段階と、
第１チャンバー内で前記コンタクトホールが形成された誘電層の全体に金属層を蒸着した後、熱工程を行う段階と、
第２チャンバー内で前記金属層の上部に形成された酸化膜を、プラズマ処理工程を行って除去する段階と、
前記第２チャンバー内で前記酸化膜が除去され露出される金属層の上部に、熱化学気相蒸着法を用いた障壁層の蒸着と障壁層内の不純物の除去のためのプラズマ処理を繰り返し遂行して所望の厚さの窒化膜である障壁層を形成する段階と、
前記障壁層の上にタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する段階と、
を含むことを特徴とする半導体素子の配線形成方法。 - 前記導電層はチタニウム（Ｔｉ）シリサイドまたはコバルト（Ｃｏ）シリサイドを使用して積層することを特徴とする請求項１記載の半導体素子の配線形成方法。
- 前記金属層としてチタニウムを使用することを特徴とする請求項１記載の半導体素子の配線形成方法。
- 前記プラズマ処理時、プラズマはＮ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用して形成することを特徴とする請求項１記載の半導体素子の配線形成方法。
- 前記Ｎ2、Ｈ2、Ｈｅ及びＡｒガスはそれぞれ０〜２ｓｌｍの範囲のガス量で供給することを特徴とする請求項４記載の半導体素子の配線形成方法。
- 前記プラズマ処理条件は１００Ｗ〜５ｋＷの電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒの圧力で１０秒〜１０分間行うことを特徴とする請求項１〜請求項４のいずれか記載の半導体素子の配線形成方法。
- 前記障壁層はＴｉ（（ＣＨ3）2Ｎ）4を原料ガスとしてチタニウム窒化膜を蒸着することを特徴とする請求項１記載の半導体素子の配線形成方法。
- 前記障壁層は熱化学気相蒸着工程とプラズマ処理工程を繰り返して所望の厚さの障壁層を蒸着することを特徴とする請求項１記載の半導体素子の配線形成方法。
- 前記熱化学気相蒸着工程とプラズマ処理工程を一回行うごとに３０〜７０Åの厚さの障壁層を形成することを特徴とする請求項８記載の半導体素子の配線形成方法。
- 前記プラズマ処理時、プラズマはＮ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用して形成することを特徴とする請求項８記載の半導体素子の配線形成方法。
- 前記Ｎ2、Ｈ2、Ｈ2及びＡｒガスはそれぞれ０〜２ｓｌｍの範囲のガス量で供給されることを特徴とする請求項１０記載の半導体素子の配線形成方法。
- 前記プラズマ処理条件は１００Ｗ〜５ｋＷの電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒの圧力で１０秒〜１０分間行うことを特徴とする請求項８記載の半導体素子の配線形成方法。
- 所定の下部構造を有している半導体基板上に導電層を蒸着し、その導電層上に誘電層を蒸着した後、感光膜を塗布してコンタクトホール形成部位を形成する段階と、
前記感光膜をマスクとして用いてコンタクトホールエッチング工程を行ってコンタクトホールを形成する段階と、
第１チャンバー内で前記コンタクトホールが形成された誘電層の全体に金属層を蒸着する段階と、
第２チャンバー内で前記金属層の上部に形成された酸化膜を、プラズマ処理工程を行って除去した後、熱化学気相蒸着法を用いた障壁層の蒸着と障壁層内の不純物の除去のためのプラズマ処理を繰り返し遂行して所望の厚さの窒化膜である障壁層を形成する段階と、
前記障壁層が蒸着された結果物に熱工程を施す段階と、
前記熱工程を施した障壁層上にタングステンを蒸着した後、化学機械的錬磨工程を行ってタングステン・プラグを形成する段階と、
を含むことを特徴とする半導体素子の配線形成方法。 - 前記導電層はチタニウム（Ｔｉ）シリサイドまたはコバルト（Ｃｏ）シリサイドを使用して積層することを特徴とする請求項１３記載の半導体素子の配線形成方法。
- 前記金属層としてチタニウムを使用することを特徴とする請求項１３記載の半導体素子の配線形成方法。
- 前記プラズマ処理時、プラズマはＮ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用して形成することを特徴とする請求項１３記載の半導体素子の配線形成方法。
- 前記Ｎ2、Ｈ2、Ｈｅ及びＡｒガスはそれぞれ０〜２ｓｌｍの範囲のガス量で供給することを特徴とする請求項１６記載の半導体素子の配線形成方法。
- 前記プラズマ処理条件は１００Ｗ〜５ｋＷの電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒの圧力で１０秒〜１０分間行うことを特徴とする請求項１３〜請求項１６のいずれか１に記載の半導体素子の配線形成方法。
- 前記障壁層はＴｉ（（ＣＨ3）2Ｎ）4を原料ガスとしてチタニウム窒化膜を蒸着することを特徴とする請求項１３記載の半導体素子の配線形成方法。
- 前記障壁層は熱化学気相蒸着工程とプラズマ処理工程を繰り返して所望の厚さの障壁層を形成することを特徴とする請求項１３記載の半導体素子の配線形成方法。
- 前記熱化学気相蒸着工程とプラズマ処理工程を一回行う時ごとに３０〜７０Åの厚さの障壁層を形成することを特徴とする請求項２０記載の半導体素子の配線形成方法。
- 前記プラズマ処理時、プラズマはＮ2、Ｈ2、Ｎ2／Ｈ2、Ｎ2／Ｈ2／Ｈｅ及びＮ2／Ｈ2／Ａｒガスのうち、少なくとも一つ以上のガスを使用して形成することを特徴とする請求項２０記載の半導体素子の配線形成方法。
- 前記Ｎ2、Ｈ2、Ｈｅ及びＡｒガスはそれぞれ０〜２ｓｌｍの範囲のガス量で供給することを特徴とする請求項２２記載の半導体素子の配線形成方法。
- 前記プラズマ処理条件は１００Ｗ〜５ｋＷの電力と３００〜８００℃の温度範囲で０．１〜１００Ｔｏｒｒの圧力で１０秒〜１０分間行うことを特徴とする請求項２０または請求項２１記載の半導体素子の配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-18402 | 2001-04-06 | ||
| KR10-2001-0018402A KR100400248B1 (ko) | 2001-04-06 | 2001-04-06 | 반도체소자의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368086A JP2002368086A (ja) | 2002-12-20 |
| JP4071029B2 true JP4071029B2 (ja) | 2008-04-02 |
Family
ID=19707938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002105153A Expired - Fee Related JP4071029B2 (ja) | 2001-04-06 | 2002-04-08 | 半導体素子の配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6596629B2 (ja) |
| JP (1) | JP4071029B2 (ja) |
| KR (1) | KR100400248B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050056348A (ko) * | 2003-12-10 | 2005-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
| KR100613383B1 (ko) * | 2004-12-22 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100833424B1 (ko) | 2006-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속배선 제조방법 |
| US7927990B2 (en) * | 2007-06-29 | 2011-04-19 | Sandisk Corporation | Forming complimentary metal features using conformal insulator layer |
| CN102148192B (zh) * | 2010-12-30 | 2013-03-20 | 上海交通大学 | 在硅通孔表面生长阻挡层与种子层的方法 |
| US10553481B2 (en) * | 2017-08-31 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vias for cobalt-based interconnects and methods of fabrication thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697111A (ja) * | 1992-09-11 | 1994-04-08 | Sony Corp | バリアメタルの形成方法 |
| JPH06120479A (ja) * | 1992-10-05 | 1994-04-28 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2768304B2 (ja) * | 1995-04-13 | 1998-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6238533B1 (en) | 1995-08-07 | 2001-05-29 | Applied Materials, Inc. | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer |
| KR0170504B1 (ko) * | 1995-09-15 | 1999-03-30 | 양승택 | 접촉 홀 매립방법 |
| KR970052412A (ko) * | 1995-12-28 | 1997-07-29 | 김광호 | 반도체 장치의 금속 배선 제조 방법 |
| US6013574A (en) * | 1996-01-30 | 2000-01-11 | Advanced Micro Devices, Inc. | Method of forming low resistance contact structures in vias arranged between two levels of interconnect lines |
| KR100421281B1 (ko) * | 1996-10-02 | 2004-05-10 | 주식회사 하이닉스반도체 | 반도체소자의금속배선제조방법 |
| KR100219508B1 (ko) | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체장치의 금속배선층 형성방법 |
| US6139905A (en) | 1997-04-11 | 2000-10-31 | Applied Materials, Inc. | Integrated CVD/PVD Al planarization using ultra-thin nucleation layers |
| JP3028080B2 (ja) * | 1997-06-18 | 2000-04-04 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| KR100269878B1 (ko) * | 1997-08-22 | 2000-12-01 | 윤종용 | 반도체소자의금속배선형성방법 |
| US6391769B1 (en) * | 1998-08-19 | 2002-05-21 | Samsung Electronics Co., Ltd. | Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby |
| KR100309642B1 (ko) * | 1999-01-29 | 2001-09-26 | 김영환 | 반도체장치의 콘택 형성방법 |
-
2001
- 2001-04-06 KR KR10-2001-0018402A patent/KR100400248B1/ko not_active IP Right Cessation
-
2002
- 2002-04-05 US US10/116,941 patent/US6596629B2/en not_active Expired - Lifetime
- 2002-04-08 JP JP2002105153A patent/JP4071029B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6596629B2 (en) | 2003-07-22 |
| KR20020078623A (ko) | 2002-10-19 |
| US20020177297A1 (en) | 2002-11-28 |
| JP2002368086A (ja) | 2002-12-20 |
| KR100400248B1 (ko) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100599434B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20020132472A1 (en) | Method for forming metal plug | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP3876144B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP4071029B2 (ja) | 半導体素子の配線形成方法 | |
| JP2726438B2 (ja) | 薄膜形成装置 | |
| JP2002026273A (ja) | 半導体素子のキャパシタ製造方法 | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| KR100515370B1 (ko) | 반도체 소자의 플러그 제조 방법 | |
| KR100463178B1 (ko) | 반도체 소자의 금속배선 적층구조 형성 방법 | |
| KR100827521B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100504554B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100951558B1 (ko) | 귀금속 하부전극의 필링을 방지할 수 있는 캐패시터의제조 방법 | |
| KR100685636B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| KR100370143B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| TWI281216B (en) | Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer | |
| KR100673204B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100503963B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JPH06151410A (ja) | 窒化チタン膜の形成方法 | |
| KR100517353B1 (ko) | 반도체 소자의 장벽금속층 형성방법 | |
| KR20030044341A (ko) | 반도체 소자의 제조 방법 | |
| JP2008244034A (ja) | Ｃｕ配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |