KR100269878B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100269878B1
KR100269878B1 KR1019970040236A KR19970040236A KR100269878B1 KR 100269878 B1 KR100269878 B1 KR 100269878B1 KR 1019970040236 A KR1019970040236 A KR 1019970040236A KR 19970040236 A KR19970040236 A KR 19970040236A KR 100269878 B1 KR100269878 B1 KR 100269878B1
Authority
KR
South Korea
Prior art keywords
film
metal
aluminum
forming
liner
Prior art date
Application number
KR1019970040236A
Other languages
English (en)
Other versions
KR19990017335A (ko
Inventor
윤미영
이상인
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970040236A priority Critical patent/KR100269878B1/ko
Priority to TW087104169A priority patent/TW415058B/zh
Priority to EP98302581A priority patent/EP0898308A3/en
Priority to JP10132253A priority patent/JPH1174272A/ja
Priority to US09/136,798 priority patent/US6376355B1/en
Publication of KR19990017335A publication Critical patent/KR19990017335A/ko
Application granted granted Critical
Publication of KR100269878B1 publication Critical patent/KR100269878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 어스펙트 비율이 높은 콘택홀 또는 그루브에 금속배선을 형성하는 방법에 관한 것으로서, 반도체기판 상에 콘택홀 또는 그루브에 해당하는 리세스 영역을 구비하는 층간절연막 패턴을 형성하고, 층간절연막 패턴이 형성된 결과물 전면에 장벽금속막을 형성한다. 그리고, 층간절연막 패턴의 상부면 상에 형성된 장벽금속막 상에만 선택적으로 금속증착 방지막을 형성함으로써, 리세스 영역의 측벽 및 바닥에 형성된 장벽금속막을 노출시킨다. 이어서, 리세스 영역 내의 장벽금속막에 의하여 둘러싸여진 영역을 채우는 금속 플러그를 선택적으로 형성함으로써, 어스펙트 비율이 높은 콘택홀 또는 그루브를 완전히 채우는 금속배선을 형성한다. 금속 플러그를 형성하는 대신에 금속 라이너를 형성하고 금속 라이너에 의해 둘러싸여진 영역을 채우는 금속막을 형성함으로써, 어스펙트 비율이 높은 콘택홀 또는 그루브를 완전히 채우는 금속배선을 형성할 수도 있다.

Description

반도체소자의 금속배선 형성방법{Method for forming metal interconnection of semiconductor device}
본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 특히 금속배선을 형성하는 방법에 관한 것이다.
반도체소자는 트랜지스터, 저항 및 커패시터 등으로 구성되며, 이러한 반도체소자를 반도체기판 상에 구현하는 데 있어서 금속배선은 필수적으로 요구된다. 금속배선은 전기적인 신호를 전송시키는 역할을 하므로, 전기적인 저항이 낮아야함은 물론 경제적이고 신뢰성이 높아야한다. 이러한 금속배선에 적합한 물질로서 알루미늄막을 들 수 있다. 이에 따라, 지금까지 금속배선으로 알루미늄막이 널리 사용되고 있다.
한편, 반도체소자의 집적도가 증가함에따라 금속배선의 폭 및 두께는 점점 감소하고, 콘택홀의 크기 또한 점점 감소하고 있다. 따라서, 콘택홀의 어스펙트 비율이 증가하여 콘택홀 내에 금속배선을 완전히 채우는 기술이 매우 중요해지고 있다. 큰 어스펙트 비율을 갖는 콘택홀 내에 금속배선을 완전히 채우기 위한 기술로서 선택적 CVD 공정이 제안된 바 있다. 선택적 CVD 공정은 금속막이 절연막 및 도전막 상에 성장되는 속도가 서로 다른 특성을 이용한 것이다. 그러나, 반도체소자의 집적도가 증가함에따라 트랜지스터의 소오스/드레인 영역의 접합깊이가 점점 감소하고 있다. 따라서, 금속배선으로 사용되는 알루미늄막이 소오스/드레인 영역을 침투하여(penetrating) 반도체기판까지 확산하는 접합 스파이킹(junction spiking) 현상이 발생한다. 이에 따라, 최근에 알루미늄막과 소오스/드레인 영역 사이에 장벽금속막(barrier metal layer)을 개재시키어 알루미늄막 내의 알루미늄 원자들과 소오스/드레인 영역 내의 실리콘 원자들이 상호 반응하는 현상을 억제시키는 방법이 널리 사용되고 있다. 이때, 장벽금속막은 콘택홀이 형성된 결과물 전면에 형성된다. 따라서, 콘택홀 내부에만 선택적으로 금속배선을 형성하기가 어렵다.
본 발명의 목적은 콘택홀 또는 그루브(groove) 내부에 배선용 금속막을 선택적으로 형성시킬 수 있는 금속배선 형성방법을 제공하는 데 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다.
도 6 내지 도 9는 본 발명의 다른 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 본 발명은 먼저 반도체기판 상에 층간절연막을 형성한다. 다음에, 상기 층간절연막의 소정영역을 식각함으로써 리세스 영역(recess region)을 갖는 층간절연막 패턴을 형성한다. 여기서, 상기 리세스 영역은 상기 반도체기판의 소정영역을 노출시키는 콘택홀(contact hole)이거나 상기 층간절연막의 두께보다 얕게 형성된 그루브(groove)일 수도 있다. 상기 리세스 영역이 그루브인 경우에는 다마신(damascene)공정에 해당한다. 이어서, 상기 층간절연막 패턴이 형성된 결과물 전면에 장벽금속막, 예컨대 타이타늄 질화막(TiN)을 형성한다. 여기서, 상기 리세스 영역이 반도체기판의 소정영역, 예컨대 트랜지스터의 소오스/드레인 영역을 노출시키는 콘택홀일 경우에는 장벽금속막을 형성하기 전에 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막(ohmic metal layer)을 형성하여야 한다. 다음에, 상기 장벽금속막을 필요에 따라 소정의 온도에서 열처리하여 장벽금속막의 그레인 경계부분(grain boundary region)을 산소원자로 채운다. 여기서, 상기 장벽금속막을 열처리하는 이유는 반도체기판의 실리콘원자들이 상기 장벽금속막을 통하여 확산되는 것을 방지하기 위함이다. 이어서, 상기 층간절연막 패턴의 상부면에 형성된 장벽금속막 상에만 금속증착 방지막(anti-nucleation layer)을 선택적으로 형성함으로써, 상기 리세스 영역의 측벽 및 바닥에 형성된 장벽금속막을 노출시킨다. 상기 금속증착 방지막은 실리콘에 비하여 산화성이 우수한 물질막을 상기 층간절연막 패턴의 상부면에 형성된 장벽금속막 상에만 선택적으로 형성한 후, 이를 산화시키어 형성할 수 있다. 실리콘에 비하여 산화성이 우수한 물질막, 예컨대 알루미늄막(Al), 지르코늄막(Zr), 타이타늄막(Ti), 스트론티움막(Sr), 마그네슘막(Mg), 바리움막(Ba), 칼슘막(Ca), 세리움막(Ce), 또는 이리디움막(Y) 등은 화학기상증착 공정으로 형성할 수 있다. 이때, 화학기상증착 공정은 상기 물질막이 리세스 영역 내의 장벽금속막 상에 형성되는 것을 방지하기 위하여 표면반응 제한영역(surface reaction limited region)이 아닌 대량이동 영역(mass transported region)에 해당하는 온도 범위 및 5 Torr 이상의 고압에서 실시하는 것이 바람직하다. 그리고, 운송가스(carrier gas)로는 아르곤 가스 또는 수소 가스를 사용하는 것이 바람직하다. 또한, 상기 금속증착 방지막은 물리적기상증착(physical vapor deposition) 공정, 즉 스퍼터링 공정으로 형성할 수도 있다. 이때, 스퍼터링 공정을 사용하기에 적합한 금속증착방지막으로는 알루미늄 산화막(Al2O3), 알루미늄 질화막(AlN), 타이타늄 산화막(TiO2), 탄탈륨 산화막(Ta2O5) 또는 실리콘 탄화막(SiC) 등을 들 수 있다. 금속증착 방지막을 형성하기 위한 스퍼터링 공정은 리세스 영역 내에 금속증착 방지막이 형성되는 것을 방지하기 위하여 타게트(target)로부터 스퍼터된(sputtered) 원자들이 직진성을 잃도록 실시하는 것이 바람직하다. 즉, 상기 금속증착 방지막을 형성하기 위한 스퍼터링 공정은 콜리메이터(collimator)가 장착되지 않은 스퍼터(sputter)를 사용하여 수mTorr의 높은 압력에서 실시하는 것이 바람직하다. 상술한 바와 같이 리세스 영역 내에 형성된 장벽금속막을 노출시키는 금속증착방지막은 절연체막 특성을 가지므로 리세스 영역 내에 금속막, 예컨대 알루미늄막 또는 구리막 등을 선택적으로 형성할 수 있다. 이는, 절연체막인 금속증착 방지막 상에 금속 핵이 형성되는 데 걸리는 시간이 금속막인 장벽금속막 상에 금속 핵이 형성되는 데 걸리는 시간에 비하여 수십 배 또는 수 백배 이상 길기 때문이다. 계속해서, 상기 노출된 장벽금속막에 의하여 둘러싸여진 영역을 채우는 금속 플러그, 예컨대 알루미늄 플러그를 선택적 MOCVD(selective metal organic CVD) 공정으로 형성한다. 상기 금속 플러그를 형성하기 전에 상기 노출된 장벽금속막 표면에 선택적으로 금속 라이너(liner), 예컨대 구리 라이너를 형성할 수도 있다. 구리 라이너는 Cu+1(hfac)TMVS를 금속 소오스로 사용하는 선택적 증착방법, 예컨대 선택적 MOCVD 공정으로 형성한다. 구리 라이너를 형성하면, 후속 열처리 공정을 실시할 때 금속 플러그와 구리 라이너가 혼합되어 구리가 첨가된 금속배선을 형성할 수 있다. 따라서, 금속배선의 신뢰성, 예컨대 전자천이(electromigration) 특성을 향상시킨다. 상기 금속 플러그, 즉 알루미늄 플러그가 과다하게 성장된 경우 금속 플러그의 표면에 뾰족한 돌출부가 형성될 수 있다. 이는, 알루미늄막이 FCC(face centered cubic) 구조를 갖기 때문이다. 따라서, 상기 금속 플러그가 과다하게 성장된 경우에 스퍼터 식각공정 또는 화학기계적 연마(CMP) 공정으로 금속 플러그를 평탄화시키는 것이 바람직하다. 지금까지 소개된 공정은 다마신 배선을 형성하는 공정에 관한 것이다. 필요에 따라 상기 평탄화된 금속 플러그를 덮는 금속막, 예컨대 알루미늄막 또는 알루미늄 합금막을 추가로 형성하여 금속배선을 형성할 수도 있다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 본 발명은 상기한 본 발명의 일 실시예와 동일한 방법으로 리세스 영역을 구비하는 층간절연막 패턴, 장벽금속막 패턴, 및 금속증착 방지막을 형성함으로써, 리세스 영역의 측벽 및 바닥에 형성된 장벽금속막을 노출시킨다. 또한, 본 발명의 일 실시예와 마찬가지로 상기 장벽금속막을 형성하기 전에 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막을 형성할 수도 있으며, 상기 장벽금속막을 형성한 후에 장벽금속막을 열처리할 수도 있다. 다음에, 상기 노출된 장벽금속막 표면에 금속 라이너(metal liner)를 선택적으로 형성한다. 여기서, 상기 금속 라이너는 단일 금속 라이너(single metal liner)이거나 제1 및 제2 금속 라이너가 순차적으로 형성된 2중 금속 라이너(double metal liner)일 수도 있다. 상기 단일 금속 라이너는 구리 라이너인 것이 바람직하고, 2중 금속 라이너를 구성하는 제1 및 제2 금속 라이너는 각각 구리 라이너 및 알루미늄 라이너인 것이 바람직하다. 구리 라이너는 Cu+1(hfac)TMVS를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성하고, 알루미늄 라이너는 DMEAA(dimethyl ethyl amine alane) 또는 DMAH(dimethyl aluminum hydride)를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성한다. 이어서, 상기 금속 라이너가 형성된 결과물 상에 금속막, 예컨대 알루미늄막을 스퍼터링 공정으로 형성한다. 이때, 상기 금속막은 금속 라이너에 의하여 둘러싸여진 영역을 완전히 채우지 않도록 형성하는 것이 바람직하다. 다음에, 상기 금속막을 350℃ 내지 500℃의 온도에서 리플로우시키어 상기 금속 라이너에 의하여 둘러싸여진 영역을 완전히 채우는 평탄화된 금속막을 형성한다. 이때, 상기 평탄화된 금속막은 리플로우 공정시 상기 금속 라이너, 즉 구리 라이너와 상기 금속막이 서로 혼합된 합금막으로 변한다. 따라서, 금속 배선의 신뢰성, 즉 전자천이(electromigration) 특성을 개선시킬 수 있다.
상술한 바와 같이 본 발명에 의하면, 층간절연막 패턴의 상부면에 형성된 장벽금속막 상에만 선택적으로 금속증착 방지막을 형성함으로써, 리세스 영역 내에 선택적으로 금속 플러그 또는 금속 라이너를 형성할 수 있다. 이에 따라, 어스펙트 비율이 높은 콘택홀 또는 그루브를 완전히 채우는 금속배선을 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다. 여기서 소개되는 각각의 도면들에 있어서, 참조부호 a로 표시한 부분은 콘택홀 영역을 나타내고, 참조부호 b로 표시한 부분은 다마신 금속배선이 형성되는 그루브 영역을 나타낸다.
도 1은 리세스 영역을 갖는 층간절연막 패턴(105) 및 장벽금속막(109)을 형성하는 단계를 설명하기 위한 단면도이다. 여기서, 상기 리세스 영역은 반도체기판의 소정영역, 즉 불순물층을 노출시키는 콘택홀이거나 층간절연막의 두께보다 얕은 깊이를 갖는 그루브(groove)일 수도 있다. 먼저, 콘택홀을 형성하는 단계를 설명하면, 콘택홀 영역(a)의 반도체기판 표면에 N형 또는 P형의 불순물로 도우핑된 불순물층(103)을 형성하고, 상기 불순물층(103)이 형성된 결과물 전면에 층간절연막, 예컨대 BPSG(borophosphosilicate glass)막 또는 언도우프트 실리콘산화막(undoped silicon oxide layer)을 형성한다. 이어서, 상기 콘택홀 영역(a) 상의 층간절연막을 식각하여 상기 불순층(103)을 노출시키는 콘택홀을 형성한다. 한편, 다마신 배선을 형성하기 위한 그루브는 상기 그루브 영역(b) 상의 층간절연막을 소정의 깊이로 식각하여 형성한다. 이때, 상기 그루브는 상기 층간절연막의 두께보다 얕은 깊이를 갖도록 형성한다. 이와 같이 콘택홀 또는 그루브를 형성하면, 표면에 리세스 영역이 형성된 층간절연막 패턴(105)이 형성된다. 다음에, 상기 리세스 영역이 형성된 결과물 전면에 저항성 금속막(107) 및 장벽금속막(109)을 차례로 형성한다. 이때, 상기 저항성 금속막(107) 및 장벽금속막(109)은 각각 타이타늄막 및 타이타늄 질화막으로 형성하는 것이 바람직하다. 계속해서, 상기 장벽금속막(109)을 소정의 온도에서 열처리함으로써, 상기 저항성 금속막(107)의 금속원자들과 불순물층(103) 내의 실리콘원자들을 반응시키어 금속 실리사이드막을 형성함과 동시에 장벽금속막(109)의 그레인 경계 영역(grain boundary region)을 산소원자들로 채우는 산소 스터핑 공정을 실시한다. 이와 같이 장벽금속막(109)을 열처리하면, 불순물층(103) 및 장벽금속막(109) 사이에 형성된 금속 실리사이드막에 의하여 콘택저항이 개선됨은 물론, 장벽금속막(109)을 통하여 불순물층(103) 내의 실리콘 원자들 및 후속공정에서 형성되는 금속막 내의 알루미늄 원자들이 서로 확산되는 현상을 억제시킬 수 있다. 따라서, 다마신 배선만을 형성하는 경우에는 저항성 금속막(107)을 형성하는 공정 및 장벽금속막(109)을 열처리하는 공정을 생략할 수 있다. 상기 장벽금속막(109)을 열처리하는 공정은 400℃ 내지 550℃의 온도 및 질소 분위기에서 30분 내지 1시간 동안 실시하거나, 650℃ 내지 850℃의 온도 및 암모니아 가스 분위기에서 급속열처리공정으로 실시할 수도 있다. 이때, 급속열처리공정은 30초 내지 2분동안 실시하는 것이 바람직하다.
도 2는 구리막(110), 금속증착 방지막(113) 및 금속 라이너(115)를 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 열처리된 장벽금속막(109) 전면에 구리막(110)을 10Å 내지 300Å정도의 두께로 형성한다. 이어서, 상기 구리막(110)이 형성된 결과물 상에 물리적기상증착(physical vapor deposition) 공정, 즉 스퍼터링 공정으로 20Å 내지 300Å의 두께를 갖는 물질막(111), 예컨대 알루미늄막, 타이타늄막 또는 탄탈륨막과같은 금속막을 형성한다. 이때, 상기 물질막(111)은 콜리메이터(collimator)가 장착되지 않은 직류 마그네트론 스퍼터(DC magnetron sputter)를 사용하여 형성하는 것이 바람직하다. 또한, 상기 직류 마그네트론 스퍼터링 공정은 10℃ 내지 30℃의 저온 및 3mTorr 내지 10mTorr의 압력 하에서 실시하는 것이 바람직하다. 상술한 바와 같이 콜리메이터가 구비되지 않은 직류 마그네트론 스퍼터를 사용하여 3mTorr 내지 10mTorr, 바람직하게는 5mTorr 내지 10mTorr의 압력 하에서 금속막을 형성하면, 스퍼터되는 금속원자들의 직진성이 상실되어 금속막이 리세스 영역의 측벽 및 바닥에 형성되는 것을 방지할 수 있다. 이에 따라, 도 2에 도시된 바와 같이 물질막(111), 즉 금속막이 층간절연막 패턴(105)의 상부에만 선택적으로 형성되고, 리세스 영역 내에 형성된 구리막(110)은 노출된다. 그리고, 반도체기판의 온도를 표면반응 제한영역(surface reaction limited region)에 해당하는 낮은 온도, 예컨대 10℃ 내지 30℃의 저온(알루미늄막인 경우), 바람직하게는 25℃의 저온으로 냉각시키어 알루미늄막을 형성한다. 이와 같이 금속막을 낮은 온도에서 형성하면, 20Å 이하의 초박막(ultra thin film)을 형성하는 경우에도 균일한 두께의 우수한 금속막질을 얻을 수 있다. 한편, 상기 물질막(111)은 화학기상증착(chemical vapor deposition) 공정으로 형성할 수도 있다. 이때, 상기 물질막(111)으로는 실리콘에 비하여 산화성이 우수한 물질막, 예컨대 알루미늄막(Al), 지르코늄막(Zr), 타이타늄막(Ti), 스트론티움막(Sr), 마그네슘막(Mg), 바리움막(Ba), 칼슘막(Ca), 세리움막(Ce), 또는 이리디움막(Y) 등이 바람직하다. 상기 물질막(111)을 형성하기 위한 화학기상증착 공정은 상기 물질막(111)이 리세스 영역 내에 형성되는 것을 방지하기 위하여 표면반응 제한영역(surface reaction limited region)이 아닌 대량이동 영역(mass transported region)에 해당하는 온도 범위 및 5 Torr 이상의 고압에서 실시하는 것이 바람직하다. 예를 들어, 상기 물질막(111)을 화학기상증착 공정에 의한 알루미늄막으로 형성하는 경우에 알루미늄의 대량이동 영역(mass transported region)에 해당하는 온도, 즉 대략 180℃ 이상의 온도에서 알루미늄막을 형성하면, 리세스 영역 내에 알루미늄막이 형성되는 것을 방지할 수 있다. 그리고, 운송가스(carrier gas)로는 아르곤 가스 또는 수소 가스를 사용하는 것이 바람직하다. 리세스 영역의 어스펙트 비율이 클수록 상기 물질막(111)이 층간절연막 패턴(105)의 상부에만 선택적으로 형성되는 효과는 증대된다. 따라서, 큰 어스펙트 비율을 갖는 리세스 영역이 요구되는 고집적 반도체소자일수록 상기 물질막(111)을 보다 더 선택적으로 형성할 수 있다. 상기 물질막(111)으로 사용되는 알루미늄막은 25Å 내지 100Å의 두께로 형성하는 것이 바람직하다. 상기 구리막(110)을 형성하는 공정은 필요에 따라 생략할 수도 있다. 이때, 상기 물질막(111)은 층간절연막 패턴(105)의 상부면에 형성된 장벽금속막(109) 상에만 선택적으로 형성된다. 그리고, 리세스 영역 내에 형성된 장벽금속막(109)은 노출된다. 다음에, 상기 물질막(111)이 형성된 결과물을 대기중에 노출시키거나 산소 플라즈마에 노출시키어 물질막(111)을 산화시킴으로써 금속증착 방지막(113), 예컨대 알루미늄 산화막(Al2O3), 타이타늄 산화막(TiO2), 또는 탄탈륨 산화막(Ta2O5) 등을 형성한다. 이때, 상기 물질막(111)을 대기중에 노출시키어 산화시키는 경우에, 도 2에 도시된 바와 같이 물질막(111) 전체가 산화되지 않고 물질막(111)의 일 부분만 금속증착 방지막(113)으로 변화될 수도 있다. 또한, 상기 물질막(111)을 알루미늄막으로 형성하는 경우에, 금속증착 방지막(113)을 알루미늄 질화막(AlN)으로 형성할 수도 있다. 이때, 상기 알루미늄 질화막은 층간절연막 패턴(105)의 상부에만 선택적으로 알루미늄막이 형성된 결과물을 질소 플라즈마에 노출시키어 형성하거나 암모니아 가스 분위기에서 급속열처리하여 형성할 수도 있다. 알루미늄 질화막을 형성하기 위한 급속열처리 공정은 500℃ 내지 850℃의 온도에서 30초 내지 180초동안 실시하는 것이 바람직하다. 이와 같이 알루미늄막을 질화시키어 금속증착 방지막(113)을 형성하는 경우에는 리세스 영역 내에 노출된 장벽금속막(109)이 열처리되는 효과를 얻을 수 있으므로 장벽금속막(109)의 특성을 더욱 강화시킬 수 있다.
한편, 상기 금속증착 방지막(113), 예컨대 알루미늄 산화막, 알루미늄 질화막, 타이타늄 산화막, 또는 탄탈륨 산화막을 형성하는 다른 방법으로서 산소 반응성 스퍼터링(O2reactive sputtering) 공정 또는 질소 반응성 스퍼터링(N2reactive sputtering) 공정을 들 수 있다. 이를 좀 더 구체적으로 설명하면, 상기 장벽금속막(109)이 형성된 결과물 또는 상기 장벽금속막(109) 및 구리막(110)이 형성된 결과물 상에 라디오 주파수 전력(RF power; radio frequency power)을 사용하는 반응성 스퍼터링 공정을 이용하여 20Å 내지 200Å의 두께를 갖는 금속증착 방지막(113)을 형성한다. 이때, 상기 금속증착 방지막(113)은 다마신 배선을 형성하는 경우에 100Å 내지 200Å 정도로 두껍게 형성하는 것이 바람직하다. 이는, 다마신 배선을 형성함에 있어서 금속막을 평탄화시키기 위한 후속의 화학기계적 연마(CMP; chemical mechanical polishing) 공정을 실시할 때 상기 금속증착 방지막(113)이 연마 저지막(polishing stopper) 역할을 하여야 하기 때문이다. 상기 반응성 스퍼터링 공정은 2mTorr 내지 8mTorr의 압력 하에서 실시하는 것이 바람직하다. 여기서, 상기 반응성 스퍼터링 공정을 실시할 때 반응 가스로서 아르곤 가스 및 산소 가스를 사용하고 금속 타게트로서 알루미늄 타게트를 사용하면, 알루미늄 산화막이 형성된다. 이와 마찬가지로, 반응 가스로서 아르곤 가스 및 산소 가스를 사용하고 금속 타게트로서 타이타늄 타게트 또는 탄탈륨 타게트를 사용하면, 타이타늄 산화막 또는 탄탈륨 산화막이 형성된다. 또한, 반응가스로서 아르곤 가스 및 질소 가스를 사용하고 금속 타게트로서 알루미늄 타게트를 사용하면, 알루미늄 질화막이 형성된다.
한편, 상기 금속증착 방지막(113)은 실리콘탄화막(SiC)으로 형성할 수도 있다. 이때, 상기 실리콘탄화막은 라디오 주파수 전력을 사용하는 반응성 스퍼터링 공정으로 형성한다. 그리고, 반응 가스로는 아르곤 가스 및 CH4가스를 사용하고 타게트로는 실리콘 타게트를 사용한다.
계속해서, 상기 노출된 구리막(110) 표면 또는 상기 노출된 장벽금속막(109) 표면에만 선택적으로 금속 라이너(liner; 115), 예컨대 구리 라이너를 10Å 내지 100Å의 두께로 형성한다. 여기서, 상기 구리막(110)이 형성된 경우에는 상기 금속 라이너(115), 즉 구리 라이너를 형성하지 않아도 무방하다. 또한, 필요에 따라 상기 구리막(110) 및 상기 금속 라이너(115) 는 모두 형성하지 않을 수도 있다. 상기 구리 라이너는 Cu+1(hfac)TMVS를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성한다. 이때, 상기 구리 라이너를 형성하기 위한 선택적 MOCVD 공정은 100mTorr 내지 10Torr의 압력 및 150℃ 내지 350℃의 온도에서 실시하는 것이 바람직하다. 상기 구리막(110) 또는 상기 구리 라이너을 형성하는 이유는 후속 공정에서 형성되는 금속 플러그를 포함하는 금속 배선의 신뢰성, 예컨대 금속 배선의 전자천이(electromigration) 특성을 개선시키기 위함이다.
도 3은 금속 플러그(117)을 형성하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 금속 라이너(115)에 의하여 둘러싸여진 영역을 채우는 금속 플러그(117), 예컨대 알루미늄 플러그를 선택적 MOCVD 공정으로 형성한다. 이때, 상기 알루미늄 플러그를 형성하기 위한 선택적 MOCVD 공정은 DMEAA(dimethyl ethyl amine alane)를 금속 소오스로 사용하여 100℃ 내지 200℃의 증착온도, 바람직하게는 120℃의 온도 및 0.5 Torr 내지 5 Torr의 압력, 바람직하게는 1 Torr의 압력하에서 실시한다. 그리고, 상기 금속 소오스인 DMEAA를 MOCVD 장비의 공정 챔버 내부로 공급하는 수단인 버블러는 상온으로 유지시킨다. 상기 알루미늄 플러그를 선택적으로 형성하기 위한 MOCVD 공정을 실시할 때 금속 소오스를 운송시키기 위한 가스, 즉 운송 가스(carrier gas)로는 아르곤 가스 또는 수소 가스를 사용한다. 상기 금속 플러그(117)가 리세스 영역 내에만 선택적으로 형성되는 이유는 절연체막인 상기 금속증착 방지막(113) 표면에서의 금속핵 형성시간(metal nucleation time)이 상기 리세스 영역 내에 노출된 금속 라이너(115), 구리막(110) 또는 장벽금속막(109) 표면에서의 금속핵 형성시간에 비하여 수 십배 또는 수 백배 이상으로 매우 길기 때문이다. 상기 금속 라이너(115)에 의하여 둘러싸여진 영역을 완전히 채우는 금속 플러그(117)를 형성하기 위해서는, 상기 금속 플러그(117)의 성장 두께를 금속 라이너(115)에 의하여 형성된 홀의 직경의 1/2을 기준으로 하여 100% 내지 110%에 해당하는 두께로 조절하는 것이 바람직하다. 그러나, 서로 다른 폭을 갖는 복수의 리세스 영역이 존재하는 경우에 가장 넓은 리세스 영역을 기준으로 금속 플러그(117)를 형성하면, 좁은 리세스 영역에 형성되는 금속 플러그(117)는 과다하게 성장된다. 따라서, 금속 플러그(117) 표면에 돌출된 부위가 형성된다. 특히, 금속 플러그(117)를 알루미늄막으로 형성하는 경우에는 도 3에 도시된 바와 같이 뾰족한 돌출부가 형성될 수 있다. 이는, 알루미늄막이 FCC(face centered cubic) 구조로 형성되기 때문이다. 본 실시예에서는 상기 금속 플러그(117)를 알루미늄 플러그로 형성하는 예를 들었으나, 구리, 은, 또는 금으로 금속 플러그(117)를 형성하는 것도 가능하다. 또한, 상기 구리막(110) 및 구리 라이너를 형성하는 공정을 생략하는 경우에는 구리가 함유된 알루미늄 합금(aluminum alloy)으로 금속 플러그(117)를 형성하는 것이 바람직하다.
도 4는 평탄화된 금속 플러그(117a) 및 배선용 금속막(119)를 형성하는 단계를 설명하기 위한 단면도이다. 좀 더 상세히 설명하면, 상기 금속 플러그(117)가 과다하게 성장되어 그 표면에 돌출부가 형성된 경우에 상기 금속 플러그(117)의 돌출부를 제거함으로써 평탄화된 금속 플러그(117a)를 형성한다. 금속 플러그(117)를 평탄화시키는 방법으로 스퍼터 식각공정(sputter etch process) 또는 화학기계적 연마(CMP; chemical mechanical polishing) 공정을 예로 들 수 있다. 또한, 금속 플러그(117)를 평탄화시키는 다른 방법으로서 상기 금속 플러그(117), 예컨대 알루미늄 플러그를 350℃ 내지 500℃의 온도, 바람직하게는 450℃의 온도에서 30초 내지 180초, 바람직하게는 60초동안 리플로우시키는 공정을 적용할 수도 있다. 이때, 상기 금속 플러그(117)가 알루미늄막 이외의 다른 금속막으로 형성되는 경우에는 0.6×Tm 이상의 온도에서 금속 플러그를 리플로우시키는 것이 바람직하다. 여기서, Tm은 금속 플러그(117)를 이루는 금속막의 용융점(Tm; melting temperature)을 의미한다. 리플로우 공정을 실시하기 위해서는 금속 플러그(117) 표면에 자연산화막이 존재하지 않아야 한다. 따라서, MOCVD 챔버와 스퍼터 챔버가 하나의 장비 내에 구성된 일체형 장비(cluster apparatus)를 사용하여 금속 플러그(117)를 형성하는 경우에 상기 금속 플러그(117)를 평탄화시키는 방법으로 리플로우 공정이 바람직하다. 이는, 금속 플러그(117)가 형성된 결과물을 진공 상태에서 스퍼터 챔버 내로 전송시킬 수 있기 때문이다. 금속 플러그(117), 예컨대 알루미늄 플러그 아래에 구리 라이너 또는 구리막(110)을 구비하는 경우에 알루미늄 플러그를 리플로우 공정으로 평탄화시키면, 평탄화된 금속 플러그(117a), 즉 평탄화된 알루미늄 플러그는 구리 라이너 또는 구리막(110)과 반응하여 구리를 함유한다. 이에 따라, 장벽금속막(109) 및 평탄화된 금속 플러그(117a)로 구성되는 다마신 배선의 신뢰성을 향상시킬 수 있다. 상기 금속 플러그(117)가 과다하게 성장되지 않은 경우에 상기 평탄화된 금속 플러그(117a)를 형성하는 단계는 생략되어질 수 있다. 계속해서, 상기 평탄화된 금속 플러그(117a)가 형성된 결과물 전면에 금속막(119), 예컨대 알루미늄막, 알루미늄 합금막, 또는 구리막 등을 200℃ 이하의 저온에서 형성한다. 여기서, 금속막(119), 예컨대 알루미늄막 또는 알루미늄 합금막을 200℃ 이하의 저온에서 형성하는 이유는 매끄러운 표면 모폴로지(morphology) 및 치밀한 막질을 얻기 위함이다.
도 5는 금속 합금막(119a)을 형성하는 단계를 설명하기 위한 단면도이다. 여기서, 상기 금속 합금막(119a)을 형성하는 단계는 상기 금속 플러그(117)를 스퍼터 식각공정 또는 화학기계적 연마(CMP) 공정으로 평탄화시킨 경우 또는 금속 플러그(117)를 평탄화시키는 단계를 생략한 경우에 유용한 단계이다. 좀 더 상세히 설명하면, 스퍼터 식각공정 또는 화학기계적 연마 공정은 300℃ 이하의 온도에서 진행된다. 따라서, 이때 금속 플러그(117)는 그 하부의 구리막(110) 또는 구리 라이너와 반응하지 않는다. 이와 같이 금속 플러그(117) 또는 평탄화된 금속 플러그(117a)가 형성된 결과물 전면에 200℃ 이하의 온도에서 금속막(119), 예컨대 알루미늄막을 형성한 후에 350℃ 내지 500℃의 온도에서 열처리를 실시하면, 금속 합금막(119a), 예컨대 구리를 포함하는 알루미늄 합금막을 얻을 수 있다. 이때, 상기 금속막(119)을 열처리하는 대신에 금속막(119), 즉 알루미늄막을 350℃ 내지 500℃의 온도에서 추가로 형성할 수도 있다.
도 6 내지 도 9는 본 발명의 다른 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다. 여기서, 본 발명의 일 실시예와 동일한 방법으로 형성하는 공정 단계에 대한 설명은 간단히 언급하기로 한다. 그리고, 참조부호 a 및 b로 표시한 부분은 본 발명의 일 실시예에서와 마찬가지로 각각 콘택홀 영역 및 그루브 영역을 나타낸다.
도 6은 리세스 영역을 갖는 층간절연막 패턴(205) 및 장벽금속막(209)을 형성하는 단계를 설명하기 위한 단면도이다. 여기서, 상기 리세스 영역은 반도체기판의 소정영역, 즉 불순물층(203)을 노출시키는 콘택홀이거나 층간절연막의 두께보다 얕은 깊이를 갖는 그루브(groove)일 수도 있다. 상기 리세스 영역을 갖는 층간절연막 패턴(205) 및 장벽금속막(209)을 형성하는 단계는 본 발명의 일 실시예에서 설명한 방법과 동일하다. 또한, 콘택홀 영역(a)의 불순물층(203), 저항성 금속막(207), 및 장벽금속막(209)을 열처리하는 단계 역시 본 발명의 일 실시예와 동일한 방법으로 실시한다. 그리고, 다마신 배선을 형성하는 경우에는 본 발명의 일 실시예에서와 마찬가지로 저항성 금속막(207)을 형성하는 단계 및 장벽금속막(209)을 열처리하는 단계를 생략할 수도 있다.
도 7은 구리막(210), 금속증착 방지막(213) 및 금속 라이너(218)를 형성하는 단계를 설명하기 위한 단면도이다. 상기 구리막(210) 및 금속증착 방지막(213)을 형성하는 방법은 도 2에서 설명한 본 발명의 일 실시예와 동일한 방법으로 형성한다. 좀 더 구체적으로 설명하면, 층간절연막 패턴(205) 상부에만 선택적으로 형성된 물질막(211)을 산화시키거나 질화시키어 금속증착 방지막(213)을 형성하는 경우에 본 발명의 일 실시예와 마찬가지로 상기 선택적으로 형성된 물질막(211)의 일부가 잔존할 수 있다.
한편, 상기 금속 라이너(218)는 본 발명의 일 실시예와 마찬가지로 단일 금속 라이너(single metal liner), 즉 구리 라이너이거나, 본 발명의 일 실시예와 다르게 순차적으로 형성된 제1 금속 라이너(215) 및 제2 금속 라이너(217)로 구성된 2중 금속 라이너(double metal liner)일 수도 있다. 여기서, 상기 제1 및 제2 금속 라이너(215, 217)는 각각 구리 라이너 및 알루미늄 라이너로 형성하는 것이 바람직하다. 이때, 상기 구리 라이너를 형성하는 방법은 도 2에서 설명한 방법과 동일한 공정, 즉 Cu+1(hfac)TMVS를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성한다. 그리고, 상기 제2 금속 라이너(217)인 알루미늄 라이너는 도 3에서 설명한 금속 플러그(117)를 형성하기 위한 선택적 MOCVD 공정, 즉 알루미늄 플러그를 형성하기 위한 선택적 MOCVD 방법으로 형성한다. 그러나, 이때 상기 제2 금속 라이너(217)의 성장두께는 도 3의 알루미늄 플러그와는 다르게 제1 금속 라이너(215)에 의해 형성된 홀의 직경의 1/2보다 작아야 한다. 여기서, 상기 구리막(210)을 형성하는 공정은 필요에 따라 생략할 수도 있다.
한편, 상기 구리 라이너를 선택적으로 형성하기 위한 공정온도는 하부막, 즉 리세스 영역 내에 노출된 막의 종류에 따라 결정된다. 예를 들면, 타이타늄 질화막 표면에 구리 라이너를 선택적으로 형성하는 경우에 구리 라이너의 증착 온도는 150℃ 내지 350℃인 것이 바람직하다. 그리고, 이때 구리 라이너는 10Torr의 압력 하에서 형성하는 것이 바람직하고, 금속 소오스, 즉 Cu+1(hfac)TMVS의 온도는 40℃ 내지 50℃로 유지시키는 것이 바람직하다.
도 8은 금속막(219)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 금속 라이너(218)가 형성된 결과물 전면에 스퍼터링 공정으로 금속막(219), 예컨대 알루미늄막 또는 알루미늄 합금막을 형성한다. 이때, 상기 알루미늄막 또는 알루미늄 합금막은 200℃ 이하의 저온에서 형성되는 것이 바람직하다. 이는, 알루미늄막 또는 알루미늄 합금막이 200℃ 이하의 저온에서 형성하면, 매끄러운 표면 모폴로지를 가질뿐 아니라 치밀한 막질을 갖기 때문이다. 또한, 이때 상기 금속막(219)의 증착 두께는 금속막(219)이 금속 라이너(218)에 의해 둘러싸여진 영역 내부를 완전히 채우지 않도록 조절하는 것이 바람직하다. 이는, 상기 금속막(219)을 리플로우 공정으로 평탄화시키는 후속공정을 실시할 때, 금속막 내부에 보이드가 형성되는 것을 방지하기 위함이다.
도 9는 평탄화된 합금막(219a)을 형성하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 금속막(219)이 형성된결과물을 소정의 온도에서 어닐링시키어 상기 금속막(219)을 리플로우시킨다. 이때, 상기 금속막(219)이 알루미늄막 또는 알루미늄 합금막인 경우에 상기 어닐링 온도는 350℃ 내지 500℃인 것이 바람직하다. 이와 같이 상기 금속막(219)을 어닐링시키어 리플로우시키면, 상기 금속 라이너(218) 및 상기 금속막(219)이 서로 혼합되고 표면이 평탄화된 금속 합금막(219a)이 형성된다. 상기 평탄화된 합금막(219a)은 리플로우 공정 대신에 350℃ 내지 500℃의 온도에서 금속막(219)을 추가로 형성하는 공정을 이용하여 형성할 수도 있다.
상술한 본 발명의 다른 실시예는 본 발명의 일 실시예와는 다르게 금속배선을 형성하는 데 있어서 금속 플러그를 형성하는 공정을 필요로 하지 않는다. 따라서, 금속 플러그를 평탄화시키는 공정 역시 생략할 수 있다.
본 발명은 상기 실시예들에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
본 발명의 실시예들에 따르면, 어스펙트 비율이 높은 고집적 반도체소자의 콘택홀 또는 그루브의 내부를 노출시키는 금속증착 방지막을 선택적으로 형성함으로써, 고집적 반도체소자의 콘택홀 또는 그루브를 완전히 채울 수 있음은 물론, 신뢰성을 개선시킬 수 있는 금속배선을 구현할 수 있다.

Claims (41)

  1. 반도체기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막의 소정영역을 식각하여 리세스 영역(recess region)을 구비하는 층간절연막 패턴을 형성하는 단계;
    상기 층간절연막 패턴이 형성된 결과물 전면에 장벽금속막을 형성하는 단계;
    상기 장벽금속막 상에 상기 리세스 영역 내의 장벽금속막을 노출시키는 절연성의 금속증착 방지막을 선택적으로 증착시키는 단계;
    상기 리세스 영역 내의 노출된 장벽금속막에 의하여 둘러싸여진 영역을 채우는 금속 플러그를 선택적으로 증착시키는 단계; 및
    상기 금속 플러그가 증착된 반도체 기판 전면에 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  2. 제1항에 있어서, 상기 리세스 영역은 상기 반도체기판의 소정영역을 노출시키는 콘택홀인 것을 특징으로 하는 금속배선 형성방법.
  3. 제1항에 있어서, 상기 리세스 영역은 상기 층간절연막의 두께보다 얕게 형성된 그루브(groove)인 것을 특징으로 하는 금속배선 형성방법.
  4. 제1항에 있어서, 상기 장벽금속막을 형성하는 단계 전에
    상기 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
  5. 제1항에 있어서, 상기 장벽금속막을 형성하는 단계 후에
    상기 장벽금속막 전면에 구리막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
  6. 제1항에 있어서, 상기 금속증착 방지막은 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막 및 실리콘탄화막(SiC)중 선택된 어느 하나인 것을 특징으로 하는 금속배선 형성방법.
  7. 제6항에 있어서, 상기 알루미늄 산화막을 형성하는 단계는
    상기 층간절연막 패턴의 상부면에 형성된 장벽금속막 상에 선택적으로 알루미늄막을 형성하는 단계; 및
    상기 알루미늄막을 산화시키어 알루미늄 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  8. 제7항에 있어서, 상기 알루미늄막은 직류 마그네트론 스퍼터링 공정으로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  9. 제7항에 있어서, 상기 알루미늄 산화막은 상기 알루미늄막이 형성된 결과물을 대기중에 노출시키어 형성하는 것을 특징으로 하는 금속배선 형성방법.
  10. 제7항에 있어서, 상기 알루미늄 산화막은 상기 알루미늄막이 형성된 결과물을 산소 플라즈마에 노출시키어 형성하는 것을 특징으로 하는 금속배선 형성방법.
  11. 제6항에 있어서, 상기 알루미늄 산화막은 산소 반응성 스퍼터링(O2reactive sputtering) 공정으로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  12. 제6항에 있어서, 상기 알루미늄 질화막을 형성하는 단계는
    상기 층간절연막 패턴의 상부면에 형성된 장벽금속막 상에 선택적으로 알루미늄막을 형성하는 단계; 및
    상기 알루미늄막을 질화시키어 알루미늄 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  13. 제12항에 있어서, 상기 알루미늄막은 직류 마그네트론 스퍼터링 공정으로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  14. 제12항에 있어서, 상기 알루미늄 질화막은 상기 알루미늄막이 형성된 결과물을 질소 플라즈마에 노출시키어 형성하는 것을 특징으로 하는 금속배선 형성방법.
  15. 제12항에 있어서, 상기 알루미늄 질화막은 상기 알루미늄막이 형성된 결과물을 암모니아 분위기에서 급속열처리하여 형성하는 것을 특징으로 하는 금속배선 형성방법.
  16. 제1항에 있어서, 상기 노출된 장벽금속막 및 상기 금속 플러그 사이에 금속 라이너를 선택적으로 형성하는 단계를 더 구비하며, 상기 금속 라이너는 10Å 내지 100Å의 두께를 갖는 구리 라이너(Cu liner)인 것을 특징으로 하는 금속배선 형성방법.
  17. 제1항에 있어서, 상기 금속 플러그는 알루미늄 플러그인 것을 특징으로 하는 금속배선 형성방법.
  18. 제17항에 있어서, 상기 알루미늄 플러그는 선택적 MOCVD(selective metal organic CVD)공정으로 형성하며, 상기 선택적 MOCVD 공정은 DMEAA(dimethyl ethyl amine alane)를 금속 소스로 사용하여 100℃ 내지 200℃의 증착온도 및 0.5 Torr 내지 5 Torr의 압력 하에서 실시하는 것을 특징으로 하는 금속배선 형성방법.
  19. 제1항에 있어서, 상기 금속 플러그를 형성하는 단계 이후에
    상기 금속 플러그를 평탄화시키는 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
  20. 제1항에 있어서, 상기 금속 플러그를 형성하는 단계 후에
    상기 금속 플러그를 덮는 금속막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
  21. 제20항에 있어서, 상기 금속막은 알루미늄막 또는 알루미늄 합금막인 것을 특징으로 하는 금속배선 형성방법.
  22. 반도체기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막의 소정영역을 식각하여 리세스 영역(recess region)을 구비하는 층간절연막 패턴을 형성하는 단계;
    상기 층간절연막 패턴이 형성된 결과물 전면에 장벽금속막을 형성하는 단계;
    상기 장벽금속막 상에 상기 리세스 영역 내의 금속증착 방지막을 노출시키는 절연성의 금속증착 방지막을 선택적으로 증착시키는 단계;
    상기 노출된 장벽금속막의 표면에 선택적으로 금속 라이너를 증착시키는 단계; 및
    상기 금속 라이너가 형성된 결과물 전면에 상기 금속 라이너와 반응된 평탄화된 합금막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  23. 제22항에 있어서, 상기 리세스 영역은 상기 반도체기판의 소정영역을 노출시키는 콘택홀인 것을 특징으로 하는 금속배선 형성방법.
  24. 제22항에 있어서, 상기 리세스 영역은 상기 층간절연막의 두께보다 얕게 형성된 그루브인 것을 특징으로 하는 금속배선 형성방법.
  25. 제22항에 있어서, 상기 장벽금속막을 형성하는 단계 전에
    상기 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
  26. 제22항에 있어서, 상기 장벽금속막을 형성하는 단계 후에
    상기 장벽금속막 전면에 구리막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 금속배선 형성방법.
  27. 제22항에 있어서, 상기 금속증착 방지막은 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막 및 실리콘탄화막(SiC)으로 이루어진 일 군중 선택된 어느 하나인 것을 특징으로 하는 금속배선 형성방법.
  28. 제27항에 있어서, 상기 알루미늄 산화막을 형성하는 단계는
    상기 층간절연막 패턴의 상부면에 형성된 장벽금속막 상에 선택적으로 알루미늄막을 형성하는 단계; 및
    상기 알루미늄막을 산화시키어 알루미늄 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  29. 제28항에 있어서, 상기 알루미늄막은 직류 마그네트론 스퍼터링 공정으로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  30. 제29항에 있어서, 상기 직류 마그네트론 스퍼터링 공정은 10℃ 내지 30℃의 저온 및 3mTorr 내지 10mTorr 의 압력 하에서 실시하는 것을 특징으로 하는 금속배선 형성방법.
  31. 제27항에 있어서, 상기 알루미늄 산화막은 산소 반응성 스퍼터링(O2reactive sputtering) 공정으로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  32. 제27항에 있어서, 상기 알루미늄 질화막을 형성하는 단계는
    상기 층간절연막 패턴의 상부면에 형성된 장벽금속막 상에 선택적으로 알루미늄막을 형성하는 단계; 및
    상기 알루미늄막을 질화시키어 알루미늄 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  33. 제32항에 있어서, 상기 알루미늄막은 직류 마그네트론 스퍼터링 공정으로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  34. 제32항에 있어서, 상기 알루미늄 질화막은 상기 알루미늄막이 형성된 결과물을 질소 플라즈마에 노출시키어 형성하는 것을 특징으로 하는 금속배선 형성방법.
  35. 제32항에 있어서, 상기 알루미늄 질화막은 상기 알루미늄막이 형성된 결과물을 암모니아 분위기에서 급속열처리하여 형성하는 것을 특징으로 하는 금속배선 형성방법.
  36. 제27항에 있어서, 상기 알루미늄 질화막은 질소 반응성 스퍼터링(N2reactive sputtering) 공정으로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  37. 제22항에 있어서, 상기 금속 라이너는 단일 금속 라이너(single metal liner) 또는 제1 및 제2 금속 라이너가 차례로 적층된 2중 금속 라이너(double metal liner)인 것을 특징으로 하는 금속배선 형성방법.
  38. 제37항에 있어서, 상기 단일 금속 라이너는 구리 라이너(Cu liner)인 것을 특징으로 하는 금속배선 형성방법.
  39. 제37항에 있어서, 상기 제1 및 제2 금속 라이너는 각각 구리 라이너 및 알루미늄 라이너인 것을 특징으로 하는 금속배선 형성방법.
  40. 제22항에 있어서, 상기 평탄화된 합금막을 형성하는 단계는
    상기 금속 라이너가 형성된 결과물 상에 금속막을 스퍼터링 공정으로 형성하는 단계; 및
    상기 금속막을 350℃ 내지 500℃의 온도에서 어닐링시킴으로써 상기 금속 라이너와 상기 금속막이 혼합된 평탄화된 합금막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  41. 제40항에 있어서, 상기 금속막은 알루미늄막 또는 알루미늄 합금막인 것을 특징으로 하는 금속배선 형성방법.
KR1019970040236A 1997-08-22 1997-08-22 반도체소자의금속배선형성방법 KR100269878B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970040236A KR100269878B1 (ko) 1997-08-22 1997-08-22 반도체소자의금속배선형성방법
TW087104169A TW415058B (en) 1997-08-22 1998-03-20 Method for forming metal interconnection in semiconductor device
EP98302581A EP0898308A3 (en) 1997-08-22 1998-04-02 A method for forming a metal interconnection in a semiconductor device
JP10132253A JPH1174272A (ja) 1997-08-22 1998-05-14 半導体素子の金属配線形成方法
US09/136,798 US6376355B1 (en) 1997-08-22 1998-08-19 Method for forming metal interconnection in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040236A KR100269878B1 (ko) 1997-08-22 1997-08-22 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990017335A KR19990017335A (ko) 1999-03-15
KR100269878B1 true KR100269878B1 (ko) 2000-12-01

Family

ID=19518206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040236A KR100269878B1 (ko) 1997-08-22 1997-08-22 반도체소자의금속배선형성방법

Country Status (5)

Country Link
US (1) US6376355B1 (ko)
EP (1) EP0898308A3 (ko)
JP (1) JPH1174272A (ko)
KR (1) KR100269878B1 (ko)
TW (1) TW415058B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US11804528B2 (en) 2020-09-11 2023-10-31 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6555455B1 (en) * 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
US7381638B1 (en) * 1999-06-09 2008-06-03 National Semiconductor Corporation Fabrication technique using sputter etch and vacuum transfer
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
GB2397947B (en) * 1999-12-22 2004-10-06 Hyundai Electronics Ind Method of forming a copper wiring in a semiconductor device
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6602782B2 (en) * 2000-05-31 2003-08-05 Samsung Electronics Co., Ltd. Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
KR100604805B1 (ko) * 2000-06-05 2006-07-26 삼성전자주식회사 반도체 소자의 금속배선 형성방법
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
KR100396891B1 (ko) * 2001-03-21 2003-09-03 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100400248B1 (ko) * 2001-04-06 2003-10-01 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
US20030104680A1 (en) * 2001-11-13 2003-06-05 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron-doped silicon wafers
KR100420598B1 (ko) * 2001-11-28 2004-03-02 동부전자 주식회사 알루미늄을 이용한 구리 확산 방지 막 형성방법
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100446300B1 (ko) 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100457057B1 (ko) 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
KR100542740B1 (ko) 2002-11-11 2006-01-11 삼성전자주식회사 가스 플라즈마 생성 방법 및 장치, 플라즈마 생성용 가스조성물 및 이를 이용한 반도체 장치의 제조 방법
US6673718B1 (en) 2002-11-27 2004-01-06 Samsung Electronics Co., Ltd. Methods for forming aluminum metal wirings
KR100688055B1 (ko) 2004-05-10 2007-02-28 주식회사 하이닉스반도체 저온 장벽금속층을 이용한 금속배선 제조 방법
US7205176B2 (en) * 2004-05-24 2007-04-17 Taiwan Semiconductor Manufacturing Company Surface MEMS mirrors with oxide spacers
US20060110842A1 (en) * 2004-11-23 2006-05-25 Yuh-Hwa Chang Method and apparatus for preventing metal/silicon spiking in MEMS devices
US20080265377A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Air gap with selective pinchoff using an anti-nucleation layer
KR100870271B1 (ko) * 2007-06-28 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성 방법
US8183145B2 (en) * 2007-10-11 2012-05-22 International Business Machines Corporation Structure and methods of forming contact structures
KR101433899B1 (ko) * 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
CN104347476B (zh) * 2013-07-23 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP7016535B2 (ja) 2015-10-26 2022-02-07 オーティーアイ ルミオニクス インコーポレーテッド パターン化されたコーティングを含む表面およびデバイス上のコーティングをパターン化する方法
US10049980B1 (en) 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US11424215B2 (en) * 2020-11-10 2022-08-23 Sandisk Technologies Llc Bonded assembly formed by hybrid wafer bonding using selectively deposited metal liners

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021118A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 금속배선 형성방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US568177A (en) * 1896-09-22 Tesla Nikola Apparatus For Producing Ozone
US4687552A (en) * 1985-12-02 1987-08-18 Tektronix, Inc. Rhodium capped gold IC metallization
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH07107565A (ja) * 1993-10-08 1995-04-21 Sony Corp Ａｖシステム
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
KR100186509B1 (ko) * 1996-05-16 1999-04-15 문정환 반도체장치의 배선 형성방법
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6080665A (en) * 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021118A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US11804528B2 (en) 2020-09-11 2023-10-31 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW415058B (en) 2000-12-11
EP0898308A2 (en) 1999-02-24
US6376355B1 (en) 2002-04-23
KR19990017335A (ko) 1999-03-15
EP0898308A3 (en) 2000-06-21
JPH1174272A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
KR100269878B1 (ko) 반도체소자의금속배선형성방법
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US6391769B1 (en) Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby
US6797608B1 (en) Method of forming multilayer diffusion barrier for copper interconnections
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
US5700716A (en) Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US5960320A (en) Metal wiring layer forming method for semiconductor device
JPH09237838A (ja) 金属配線構造及びその形成方法
US20020132469A1 (en) Method for forming metal wiring layer
US6277729B1 (en) Method of manufacturing transistor barrier layer
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100363086B1 (ko) 반도체소자의 금속배선 형성방법 및 그에 의해 제조된콘택 구조체
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20030045470A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20030008067A (ko) 듀얼다마신 금속 배선 형성 방법
JPH09213695A (ja) 半導体装置及びその製造方法
KR20030056600A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee