JPH06120479A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06120479A JPH06120479A JP26627692A JP26627692A JPH06120479A JP H06120479 A JPH06120479 A JP H06120479A JP 26627692 A JP26627692 A JP 26627692A JP 26627692 A JP26627692 A JP 26627692A JP H06120479 A JPH06120479 A JP H06120479A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- aln
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】配線構造にTi、TiNバリアメタルを有する
半導体素子において、優れた耐熱性、電気特性を有する
半導体素子を簡便なプロセスで実現する 【構成】半導体基板の所定領域に形成された不純物領域
と、該不純物領域の上部に開孔部を有する層間絶縁膜
と、少なくとも不純物をドープしたバリア層を有する。 【効果】バリアメタルのバリア性が向上し、高アスペク
ト比でのボトムカバレージ悪化にに際しても、耐熱性が
確保される。バリアメタルによる不純物拡散層中の不純
物の吸収を抑え、良好な電気特性を得る。
半導体素子において、優れた耐熱性、電気特性を有する
半導体素子を簡便なプロセスで実現する 【構成】半導体基板の所定領域に形成された不純物領域
と、該不純物領域の上部に開孔部を有する層間絶縁膜
と、少なくとも不純物をドープしたバリア層を有する。 【効果】バリアメタルのバリア性が向上し、高アスペク
ト比でのボトムカバレージ悪化にに際しても、耐熱性が
確保される。バリアメタルによる不純物拡散層中の不純
物の吸収を抑え、良好な電気特性を得る。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、配線構造にTi、TiNバリアメタル
を有する半導体素子において、優れた耐熱性、電気特性
を有する半導体素子を簡便なプロセスで実現する素子構
造及び製造方法に関する。
に係わり、特に、配線構造にTi、TiNバリアメタル
を有する半導体素子において、優れた耐熱性、電気特性
を有する半導体素子を簡便なプロセスで実現する素子構
造及び製造方法に関する。
【0002】
【従来の技術】図3は、従来の半導体装置の断面図の一
例である。図3に示すように、半導体基板内の不純物拡
散層302の上にコンタクトホール304を開口しバリ
アメタルとしてTi層305、TiN層306を形成す
る。コンタクトホール304のホール径が小さい場合
は、タングステンプラグ307が形成される場合もあ
る。その上にAl−Cu合金などにより配線層308を
形成する。コンタクトホール304におけるバリアメタ
ルTi層305、TiN層306は、半導体基板のシリ
コンと配線に用いる金属の反応防止、埋め込み金属の密
着性の改善などの目的で使用されるものであり、おもに
スパッタ法により形成される。
例である。図3に示すように、半導体基板内の不純物拡
散層302の上にコンタクトホール304を開口しバリ
アメタルとしてTi層305、TiN層306を形成す
る。コンタクトホール304のホール径が小さい場合
は、タングステンプラグ307が形成される場合もあ
る。その上にAl−Cu合金などにより配線層308を
形成する。コンタクトホール304におけるバリアメタ
ルTi層305、TiN層306は、半導体基板のシリ
コンと配線に用いる金属の反応防止、埋め込み金属の密
着性の改善などの目的で使用されるものであり、おもに
スパッタ法により形成される。
【0003】
【発明が解決しようとする課題】従来の半導体装置にお
いては、 (1)バリアメタルとしてのTi、TiN層は、半導体
装置の高集積化でコンタクトホールのアスペクト比が高
くなるにしたがって、ホール底のボトムカバレージが悪
化し、従来より薄い膜厚でバリア性を保持し、耐熱性を
確保する必要がある。TiN層のバリア性が不十分な場
合、高温において配線層に用いられている金属が半導体
基板内部に侵食してスパイク309を形成し、リーク電
流の増加による半導体装置の破壊を生ずる。
いては、 (1)バリアメタルとしてのTi、TiN層は、半導体
装置の高集積化でコンタクトホールのアスペクト比が高
くなるにしたがって、ホール底のボトムカバレージが悪
化し、従来より薄い膜厚でバリア性を保持し、耐熱性を
確保する必要がある。TiN層のバリア性が不十分な場
合、高温において配線層に用いられている金属が半導体
基板内部に侵食してスパイク309を形成し、リーク電
流の増加による半導体装置の破壊を生ずる。
【0004】(2)Ti層またはTiN層内部への不純
物拡散層302中のP型不純物原子、N型不純物原子の
移動で、不純物拡散層の表面にキャリアー密度が低下し
た高抵抗層310が生じコンタクト抵抗が上昇する。
物拡散層302中のP型不純物原子、N型不純物原子の
移動で、不純物拡散層の表面にキャリアー密度が低下し
た高抵抗層310が生じコンタクト抵抗が上昇する。
【0005】という問題があった。
【0006】
【課題を解決するための手段】本発明の半導体装置は、 (1)半導体基板と、該半導体基板の所定領域に形成さ
れた不純物領域と、該不純物領域の上部に開孔部を有す
る層間絶縁膜と、少なくともチタンと窒素を主たる構成
元素とするバリア層を有し、該バリア層は、BNまたは
AlNを含有していることを特徴とする。
れた不純物領域と、該不純物領域の上部に開孔部を有す
る層間絶縁膜と、少なくともチタンと窒素を主たる構成
元素とするバリア層を有し、該バリア層は、BNまたは
AlNを含有していることを特徴とする。
【0007】(2)該バリア層のBNまたはAlNの濃
度が1017cm-3以上かつ1020cm-3以下であること
を特徴とする。
度が1017cm-3以上かつ1020cm-3以下であること
を特徴とする。
【0008】(3)半導体基板と、該半導体基板の所定
領域に形成された不純物領域と、該不純物領域の上部に
開孔部を有する層間絶縁膜と、少なくともチタンと窒素
を主たる構成元素とするバリア層を有し、該バリア層
は、N型不純物であるPまたはAs、またはP型不純物
であるBまたはAlを含有していることを特徴とする。
領域に形成された不純物領域と、該不純物領域の上部に
開孔部を有する層間絶縁膜と、少なくともチタンと窒素
を主たる構成元素とするバリア層を有し、該バリア層
は、N型不純物であるPまたはAs、またはP型不純物
であるBまたはAlを含有していることを特徴とする。
【0009】本発明の半導体装置の製造方法は、 (4)半導体基板に拡散層を形成する工程と、該拡散層
を覆う層間絶縁膜を形成する工程と、該拡散層上の層間
絶縁膜にコンタクト孔を開ける工程と、チタンと窒素を
主たる構成元素とし、BNまたはAlNを含有するバリ
ア層を形成する工程と金属配線層を形成する工程を少な
くとも有することを特徴とする。
を覆う層間絶縁膜を形成する工程と、該拡散層上の層間
絶縁膜にコンタクト孔を開ける工程と、チタンと窒素を
主たる構成元素とし、BNまたはAlNを含有するバリ
ア層を形成する工程と金属配線層を形成する工程を少な
くとも有することを特徴とする。
【0010】(5)該バリア層のBNまたはAlNの濃
度が1017cm-3以上かつ1020cm-3以下であること
を特徴とする。
度が1017cm-3以上かつ1020cm-3以下であること
を特徴とする。
【0011】(6)半導体基板に拡散層を形成する工程
と、該拡散層を覆う層間絶縁膜を形成する工程と、該拡
散層上の層間絶縁膜にコンタクト孔を開ける工程と、チ
タンと窒素を主たる構成元素とし、N型不純物であるP
またはAs、またはP型不純物であるBまたはAlを含
有するバリア層を形成する工程と金属配線層を形成する
工程を少なくとも有することを特徴とする。
と、該拡散層を覆う層間絶縁膜を形成する工程と、該拡
散層上の層間絶縁膜にコンタクト孔を開ける工程と、チ
タンと窒素を主たる構成元素とし、N型不純物であるP
またはAs、またはP型不純物であるBまたはAlを含
有するバリア層を形成する工程と金属配線層を形成する
工程を少なくとも有することを特徴とする。
【0012】
【作用】バリア層のTiNがAlN、BNを含む場合、
TiN結晶の粒界にAlN、BNが偏析した構造をつく
るため、粒界における原子の移動を抑制する。
TiN結晶の粒界にAlN、BNが偏析した構造をつく
るため、粒界における原子の移動を抑制する。
【0013】また、N型不純物であるPまたはAs、ま
たはP型不純物であるBまたはAlはTiN結晶中の組
織に入り込み、ピンニングにより転位の移動を抑制し、
半導体基板中のSiや配線層に用いられているAl、タ
ングステンプラグに用いられているWなどの原子のTi
N中での拡散速度を低下させる。
たはP型不純物であるBまたはAlはTiN結晶中の組
織に入り込み、ピンニングにより転位の移動を抑制し、
半導体基板中のSiや配線層に用いられているAl、タ
ングステンプラグに用いられているWなどの原子のTi
N中での拡散速度を低下させる。
【0014】また、Ti層およびTiN層の中にドープ
された不純物は、半導体基板の不純物拡散層中にドープ
されているN型不純物であるPまたはAs、またはP型
不純物であるBが、Ti層とTiN層の中に吸収されコ
ンタクトの不純物拡散層のキャリアー密度を低下させ、
コンタクトの電気特性を悪化させることを防止する。
された不純物は、半導体基板の不純物拡散層中にドープ
されているN型不純物であるPまたはAs、またはP型
不純物であるBが、Ti層とTiN層の中に吸収されコ
ンタクトの不純物拡散層のキャリアー密度を低下させ、
コンタクトの電気特性を悪化させることを防止する。
【0015】
【実施例】本発明の実施例を図面を用いて詳細に説明す
る。
る。
【0016】図1は、本発明の実施例における半導体装
置の断面図の一例である。
置の断面図の一例である。
【0017】図1において、101はシリコン基板、1
02は不純物拡散層、103は酸化膜、104はコンタ
クトホール、105はTi層、106はTiN層、10
7はタングステンプラグ、108は配線層である。Ti
N層106の膜中には、AlNまたはBNが含まれてい
る。
02は不純物拡散層、103は酸化膜、104はコンタ
クトホール、105はTi層、106はTiN層、10
7はタングステンプラグ、108は配線層である。Ti
N層106の膜中には、AlNまたはBNが含まれてい
る。
【0018】図2は、本発明の半導体装置の製造方法の
製造工程を示した断面図である。まず、N型シリコン基
板201(比抵抗10Ωcm)にMOSトランジスタを
形成する。ソース、及びドレインの不純物拡散層202
の不純物濃度は、表面付近で、P型のMOSトランジス
タでBが1018〜1020/cm3、N型のMOSトラン
ジスタでAsが1018〜1021/cm3である。次に、
酸化膜203を500nm形成し、フォトエッチングに
よって不純物拡散層202上に0.3〜1.0μmのコ
ンタクトホール204を設ける。この時、絶縁膜である
酸化膜203はCVD法によって形成する(図2a)。
製造工程を示した断面図である。まず、N型シリコン基
板201(比抵抗10Ωcm)にMOSトランジスタを
形成する。ソース、及びドレインの不純物拡散層202
の不純物濃度は、表面付近で、P型のMOSトランジス
タでBが1018〜1020/cm3、N型のMOSトラン
ジスタでAsが1018〜1021/cm3である。次に、
酸化膜203を500nm形成し、フォトエッチングに
よって不純物拡散層202上に0.3〜1.0μmのコ
ンタクトホール204を設ける。この時、絶縁膜である
酸化膜203はCVD法によって形成する(図2a)。
【0019】次に、スパッタ法によって、全面にTi層
205を形成する。Tiの膜厚は、コンタクトホールの
底面において5〜50nmとする。Ti層205を形成
する目的は、TiN層206の形成時に、窒化反応性ス
パッタを行うことによる基板への窒素の影響を防止する
こと、および550〜700℃の熱処理によるシリコン
とチタンの反応でチタンシリサイドを生成させ、コンタ
クトの電気的特性を向上させることである(図2b)。
205を形成する。Tiの膜厚は、コンタクトホールの
底面において5〜50nmとする。Ti層205を形成
する目的は、TiN層206の形成時に、窒化反応性ス
パッタを行うことによる基板への窒素の影響を防止する
こと、および550〜700℃の熱処理によるシリコン
とチタンの反応でチタンシリサイドを生成させ、コンタ
クトの電気的特性を向上させることである(図2b)。
【0020】次に、Tiを主成分としたAlまたはBを
含むターゲットを用いた、窒素雰囲気中での反応性スパ
ッタによりAlNまたはBNを含有したTiN層206
を形成する。TiNの膜厚は、コンタクトホールの底面
において8〜100nmとなるのが望ましい(図2
c)。
含むターゲットを用いた、窒素雰囲気中での反応性スパ
ッタによりAlNまたはBNを含有したTiN層206
を形成する。TiNの膜厚は、コンタクトホールの底面
において8〜100nmとなるのが望ましい(図2
c)。
【0021】次に、タングステンプラグ207を、CV
Dによる堆積とエッチバックの組み合わせによりコンタ
クトホール204内に形成し、その上からAlをスパッ
タ法で堆積し、フォトリソグラフィー技術を用いてエッ
チングを行い配線層208を形成する(図2d)。
Dによる堆積とエッチバックの組み合わせによりコンタ
クトホール204内に形成し、その上からAlをスパッ
タ法で堆積し、フォトリソグラフィー技術を用いてエッ
チングを行い配線層208を形成する(図2d)。
【0022】AlNまたはBNを含むTiN層206に
おいて、良導電性を示すTiNに対し、AlNとBNは
絶縁性を示す物質であるので、TiN層中のAlN、B
Nの含有量は導電性を損なわない程度に低いものでなけ
ればならなず、TiN中のAlNまたはBNの濃度は1
020/cm3以下であることが好ましい。図4は、Ti
N中のAlとBの濃度と、コンタクトの抵抗値の平均値
の関係を示した図である。図4において縦軸はコンタク
ト抵抗、横軸はAlとBの濃度を示す。コンタクト抵抗
はケルビン法により測定し、58チップの平均をとっ
た。抵抗測定時の印加電流は2mAとした。TiN中の
AlとBの濃度はSIMSによる分析で測定した。図4
に示すようにAlNとBNがTiN層206中に1019
/cm3を越えて存在する場合、急激なコンタクト抵抗
値の上昇が見られる。
おいて、良導電性を示すTiNに対し、AlNとBNは
絶縁性を示す物質であるので、TiN層中のAlN、B
Nの含有量は導電性を損なわない程度に低いものでなけ
ればならなず、TiN中のAlNまたはBNの濃度は1
020/cm3以下であることが好ましい。図4は、Ti
N中のAlとBの濃度と、コンタクトの抵抗値の平均値
の関係を示した図である。図4において縦軸はコンタク
ト抵抗、横軸はAlとBの濃度を示す。コンタクト抵抗
はケルビン法により測定し、58チップの平均をとっ
た。抵抗測定時の印加電流は2mAとした。TiN中の
AlとBの濃度はSIMSによる分析で測定した。図4
に示すようにAlNとBNがTiN層206中に1019
/cm3を越えて存在する場合、急激なコンタクト抵抗
値の上昇が見られる。
【0023】TiN層206がAlN、BNを含む場
合、TiN結晶の粒界にAlN、BNが偏析した構造を
つくるため、粒界における原子の移動を抑制し、バリア
メタルのバリア性の向上、配線材料の熱拡散の防止を図
ることができる。図5はTiN中のAlとBの濃度と、
リーク電流の増加率を示した図である。図5において縦
軸は耐熱試験前のリーク電流と試験後のリーク電流の比
をとったリーク電流増加率、縦軸はAlとBの濃度を示
す。TiN中のAlとBの濃度はSIMSによる分析で
測定した。リーク電流の測定値は、拡散層とシリコン基
板の間に5Vの逆バイアス電圧をかけた場合の電流値と
した。耐熱試験は、450℃で1時間の熱処理とした。
図5に示すように、AlNとBNの濃度が1017を越え
てTiN中に存在する場合、リーク電流の増加は見られ
ず、良好な耐熱性を示した。
合、TiN結晶の粒界にAlN、BNが偏析した構造を
つくるため、粒界における原子の移動を抑制し、バリア
メタルのバリア性の向上、配線材料の熱拡散の防止を図
ることができる。図5はTiN中のAlとBの濃度と、
リーク電流の増加率を示した図である。図5において縦
軸は耐熱試験前のリーク電流と試験後のリーク電流の比
をとったリーク電流増加率、縦軸はAlとBの濃度を示
す。TiN中のAlとBの濃度はSIMSによる分析で
測定した。リーク電流の測定値は、拡散層とシリコン基
板の間に5Vの逆バイアス電圧をかけた場合の電流値と
した。耐熱試験は、450℃で1時間の熱処理とした。
図5に示すように、AlNとBNの濃度が1017を越え
てTiN中に存在する場合、リーク電流の増加は見られ
ず、良好な耐熱性を示した。
【0024】BNを含むTiN層206の作成方法とし
ては、図2cの工程において、TiNを反応性スパッタ
により形成し、450〜800℃の熱処理を行うことに
より、半導体基板中の不純物拡散層202にドープされ
ているBをTiN層へ拡散させ、TiN中にBNを形成
させることもできる。
ては、図2cの工程において、TiNを反応性スパッタ
により形成し、450〜800℃の熱処理を行うことに
より、半導体基板中の不純物拡散層202にドープされ
ているBをTiN層へ拡散させ、TiN中にBNを形成
させることもできる。
【0025】BN、AlNを含むTiN層206をスパ
ッタで堆積する方法の他に、Tiを主成分としたAl、
Bの元素からなるターゲットを用いたスパッタでTi、
Al、Bを堆積した後に、アンモニア雰囲気で300℃
以上の熱処理を行い、Ti、Al、Bを窒化させること
でもBN、AlNを含むTiN層を形成できる。また、
Tiのみの成分をもつターゲットを用いたスパッタでT
iをあらかじめ堆積し、450〜800℃の熱処理によ
り不純物拡散層内のBをTi層中に拡散させた後に、ア
ンモニア雰囲気で300℃以上の熱処理を行い、Ti、
Bを窒化させることでBNを含むTiN層を形成するこ
ともできる。
ッタで堆積する方法の他に、Tiを主成分としたAl、
Bの元素からなるターゲットを用いたスパッタでTi、
Al、Bを堆積した後に、アンモニア雰囲気で300℃
以上の熱処理を行い、Ti、Al、Bを窒化させること
でもBN、AlNを含むTiN層を形成できる。また、
Tiのみの成分をもつターゲットを用いたスパッタでT
iをあらかじめ堆積し、450〜800℃の熱処理によ
り不純物拡散層内のBをTi層中に拡散させた後に、ア
ンモニア雰囲気で300℃以上の熱処理を行い、Ti、
Bを窒化させることでBNを含むTiN層を形成するこ
ともできる。
【0026】また、BN、AlNを含むTiN層をスパ
ッタで堆積する方法の他に、NH3、TiCl4等の原料
ガスによるCVDを用い、原料ガスにB、Al系の不純
物ガスをドーピングすることでBN、AlNを含むTi
N層を形成することもできる。
ッタで堆積する方法の他に、NH3、TiCl4等の原料
ガスによるCVDを用い、原料ガスにB、Al系の不純
物ガスをドーピングすることでBN、AlNを含むTi
N層を形成することもできる。
【0027】続いて、第2の実施例について説明する。
【0028】Ti層105並びにTiN層106にN型
不純物であるPまたはAs、またはP型不純物であるB
またはAlをドープする。
不純物であるPまたはAs、またはP型不純物であるB
またはAlをドープする。
【0029】N型不純物であるPまたはAs、またはP
型不純物であるBまたはAlはTiN結晶中の組織に入
り込み、ピンニングにより転位の移動を抑制し、半導体
基板中のSiや配線層108に用いられているAl、タ
ングステンプラグに用いられているWなどの原子のTi
N中での拡散速度を低下させ、耐熱性の向上を図ること
ができる。
型不純物であるBまたはAlはTiN結晶中の組織に入
り込み、ピンニングにより転位の移動を抑制し、半導体
基板中のSiや配線層108に用いられているAl、タ
ングステンプラグに用いられているWなどの原子のTi
N中での拡散速度を低下させ、耐熱性の向上を図ること
ができる。
【0030】Ti層105およびTiN層106の中に
ドープされた不純物は、半導体基板の不純物拡散層10
2中にドープされているN型不純物であるPまたはA
s、またはP型不純物であるBが、Ti層105とTi
N層106の中に吸収されコンタクトの不純物拡散層の
キャリアー密度を低下させ、コンタクトの電気特性を悪
化させることを防止する。Ti、またはTiN中に不純
物があらかじめ固溶限度を越えて存在することで不純物
拡散層102中の不純物の侵入を防ぐ。不純物の吸収の
防止の効果は、Ti層105、またはTiN層106に
不純物が僅かでも存在するだけで生ずる。
ドープされた不純物は、半導体基板の不純物拡散層10
2中にドープされているN型不純物であるPまたはA
s、またはP型不純物であるBが、Ti層105とTi
N層106の中に吸収されコンタクトの不純物拡散層の
キャリアー密度を低下させ、コンタクトの電気特性を悪
化させることを防止する。Ti、またはTiN中に不純
物があらかじめ固溶限度を越えて存在することで不純物
拡散層102中の不純物の侵入を防ぐ。不純物の吸収の
防止の効果は、Ti層105、またはTiN層106に
不純物が僅かでも存在するだけで生ずる。
【0031】製造工程を示した図2において、Ti層2
05の堆積の工程(図2b)、及びTiN層206の堆
積の工程(図2c)で、N型不純物であるPまたはA
s、またはP型不純物であるBまたはAlを含有したT
iターゲットを用い、Ti層205並びにTiN層20
6中に不純物を含ませる。
05の堆積の工程(図2b)、及びTiN層206の堆
積の工程(図2c)で、N型不純物であるPまたはA
s、またはP型不純物であるBまたはAlを含有したT
iターゲットを用い、Ti層205並びにTiN層20
6中に不純物を含ませる。
【0032】N型不純物であるPまたはAs、またはP
型不純物であるBを含むTi層205、及びTiN層2
06の作成方法としては、純Tiのターゲットを用いた
スパッタでTiとTiNを堆積し、450〜800℃で
の熱処理を行うことにより、半導体基板中の不純物拡散
層202にドープされているN型不純物であるPまたは
As、またはP型不純物であるBを、Ti層205、及
びTiN層206へ拡散させることでも形成できる。
型不純物であるBを含むTi層205、及びTiN層2
06の作成方法としては、純Tiのターゲットを用いた
スパッタでTiとTiNを堆積し、450〜800℃で
の熱処理を行うことにより、半導体基板中の不純物拡散
層202にドープされているN型不純物であるPまたは
As、またはP型不純物であるBを、Ti層205、及
びTiN層206へ拡散させることでも形成できる。
【0033】また、不純物を含むTi層205、及びT
iN層206をスパッタで堆積する方法の他に、N
H3、TiCl4等の原料ガスによるCVD法を用い、原
料ガスにN型不純物であるPまたはAs、またはP型不
純物であるBまたはAlの化合物であるガスをドーピン
グすることで不純物を含むTi層205、及びTiN層
206を形成することもできる。
iN層206をスパッタで堆積する方法の他に、N
H3、TiCl4等の原料ガスによるCVD法を用い、原
料ガスにN型不純物であるPまたはAs、またはP型不
純物であるBまたはAlの化合物であるガスをドーピン
グすることで不純物を含むTi層205、及びTiN層
206を形成することもできる。
【0034】また、不純物を含まないTi層、及びTi
N層を形成した後、450〜800℃の熱処理を行うこ
とにより、半導体基板中の不純物拡散層202にドープ
されているN型不純物であるPまたはAs、またはP型
不純物であるBをTi層205、及びTiN層206へ
拡散させる方法もある。
N層を形成した後、450〜800℃の熱処理を行うこ
とにより、半導体基板中の不純物拡散層202にドープ
されているN型不純物であるPまたはAs、またはP型
不純物であるBをTi層205、及びTiN層206へ
拡散させる方法もある。
【0035】以上述べたように、本発明に基づく半導体
装置によれば、コンタクトホールのアスペクト比の上昇
によるTi,TiNバリアメタルのボトムカバレージの
低下に対しても、従来より薄い膜厚で充分な耐熱性を確
保することができ、半導体装置の高集積化を図ることが
できる。また、バリアメタルによる、半導体基板中の不
純物吸収をおさえることで、不純物拡散層表面での高抵
抗層の発生を抑制し、良好なコンタクトの電気特性を得
ることができる。また、これらのTi、TiNバリアメ
タルを有する半導体装置の製造は、従来のバリアメタル
の形成のプロセスに、僅かな修正を加えるだけの簡便な
プロセスで行うことができる。
装置によれば、コンタクトホールのアスペクト比の上昇
によるTi,TiNバリアメタルのボトムカバレージの
低下に対しても、従来より薄い膜厚で充分な耐熱性を確
保することができ、半導体装置の高集積化を図ることが
できる。また、バリアメタルによる、半導体基板中の不
純物吸収をおさえることで、不純物拡散層表面での高抵
抗層の発生を抑制し、良好なコンタクトの電気特性を得
ることができる。また、これらのTi、TiNバリアメ
タルを有する半導体装置の製造は、従来のバリアメタル
の形成のプロセスに、僅かな修正を加えるだけの簡便な
プロセスで行うことができる。
【0036】尚、本発明は、図1の実施例に限らず、半
導体素子の配線構造全般に広く応用できる。
導体素子の配線構造全般に広く応用できる。
【0037】
【発明の効果】以上述べたように、本発明によれば、半
導体装置の高集積化でコンタクトホールのアスペクト比
が増大し、ホール底のバリアメタルのボトムカバレージ
が悪化した状態でも耐熱性を確保し、また、良好なコン
タクトの電気特性をあたえるTi、TiNバリアメタル
を有する半導体装置を簡便なプロセスで形成することが
できた。
導体装置の高集積化でコンタクトホールのアスペクト比
が増大し、ホール底のバリアメタルのボトムカバレージ
が悪化した状態でも耐熱性を確保し、また、良好なコン
タクトの電気特性をあたえるTi、TiNバリアメタル
を有する半導体装置を簡便なプロセスで形成することが
できた。
【図1】本発明の実施例における半導体装置の断面図で
ある。
ある。
【図2】本発明の実施例における半導体装置の製造工程
図である。
図である。
【図3】従来の半導体装置の断面図である。
【図4】TiN中のAlとBの濃度とコンタクト抵抗と
の関係を示す図である。
の関係を示す図である。
【図5】TiN中のAlとBの濃度とリーク電流の増加
率との関係を示す図である。
率との関係を示す図である。
101、201、301・・・・・・シリコン基板 102、202、302・・・・・・不純物拡散層 103、203、303・・・・・・酸化膜 104、204、304・・・・・・コンタクトホール 105、205、305・・・・・・Ti層 106、206、306・・・・・・TiN層 107、207、307・・・・・・タングステンプラ
グ 108、208、308・・・・・・配線層 309・・・・・・スパイク 310・・・・・・高抵抗層
グ 108、208、308・・・・・・配線層 309・・・・・・スパイク 310・・・・・・高抵抗層
Claims (6)
- 【請求項1】 半導体基板と、該半導体基板の所定領域
に形成された不純物領域と、該不純物領域の上部に開孔
部を有する層間絶縁膜と、少なくともチタンと窒素を主
たる構成元素とするバリア層を有し、該バリア層がBN
またはAlNを含むことを特徴とする半導体装置。 - 【請求項2】 半導体基板と、該半導体基板の所定領域
に形成された不純物領域と、該不純物領域の上部に開孔
部を有する層間絶縁膜と、少なくともチタンと窒素を主
たる構成元素とするバリア層を有し、該バリア層がN型
不純物であるPまたはAs、またはP型不純物であるB
またはAlを含むことを特徴とする半導体装置。 - 【請求項3】 半導体基板に拡散層を形成する工程と、
該拡散層を覆う層間絶縁膜を形成する工程と、該拡散層
上の層間絶縁膜にコンタクト孔を開ける工程と、チタン
と窒素を主たる構成元素とし、BNまたはAlNを含有
するバリア層を形成する工程と金属配線層を形成する工
程を少なくとも有することを特徴とする半導体装置の製
造方法。 - 【請求項4】 半導体基板に拡散層を形成する工程と、
該拡散層を覆う層間絶縁膜を形成する工程と、該拡散層
上の層間絶縁膜にコンタクト孔を開ける工程と、チタン
と窒素を主たる構成元素とし、N型不純物であるPまた
はAs、またはP型不純物であるBまたはAlを含有す
るバリア層を形成する工程と金属配線層を形成する工程
を少なくとも有することを特徴とする半導体装置の製造
方法。 - 【請求項5】 該バリア層のBNまたはAlNの濃度が
1017cm-3以上かつ1020cm-3以下であることを特
徴とする請求項1記載の半導体装置。 - 【請求項6】 該バリア層のBNまたはAlNの濃度が
1017cm-3以上かつ1020cm-3以下であることを特
徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26627692A JPH06120479A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26627692A JPH06120479A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06120479A true JPH06120479A (ja) | 1994-04-28 |
Family
ID=17428715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26627692A Pending JPH06120479A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06120479A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | TiN系薄膜およびその成膜方法、成膜装置、TiN系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
KR100414745B1 (ko) * | 1996-12-31 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
US20180331118A1 (en) * | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multi-layer barrier for cmos under array type memory device and method of making thereof |
-
1992
- 1992-10-05 JP JP26627692A patent/JPH06120479A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100414745B1 (ko) * | 1996-12-31 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | TiN系薄膜およびその成膜方法、成膜装置、TiN系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
US20180331118A1 (en) * | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multi-layer barrier for cmos under array type memory device and method of making thereof |
US11296112B2 (en) | 2017-05-12 | 2022-04-05 | Sandisk Technologies Llc | Multi-layer barrier for CMOS under array type memory device and method of making thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6373114B1 (en) | Barrier in gate stack for improved gate dielectric integrity | |
US6913997B2 (en) | Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices | |
JP3191728B2 (ja) | 半導体装置及びその製造方法 | |
JPH08191054A (ja) | 半導体装置及びその製造方法 | |
US5612253A (en) | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process | |
JPH0652788B2 (ja) | 集積半導体回路 | |
JP3626773B2 (ja) | 半導体デバイスの導電層、mosfet及びそれらの製造方法 | |
JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
US5795796A (en) | Method of fabricating metal line structure | |
US6239492B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same | |
EP0769808A2 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08116057A (ja) | 半導体装置のTiNゲート電極の製造方法 | |
JPH06120479A (ja) | 半導体装置及びその製造方法 | |
JPH06204170A (ja) | 半導体装置およびその製造方法 | |
JP3252397B2 (ja) | 配線形成方法 | |
US20090160057A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3109091B2 (ja) | 半導体装置の製造方法 | |
JP2000183349A (ja) | シリコン製fetの製造方法 | |
JPH09260376A (ja) | 半導体装置およびその製造方法 | |
JPS59177926A (ja) | 半導体装置の製造方法 | |
JP2011129750A (ja) | 高耐圧半導体素子の製造方法及びその構造 | |
JP3095452B2 (ja) | 半導体素子の製造方法 | |
KR100187669B1 (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
KR960035888A (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 |