JP4029884B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4029884B2 JP4029884B2 JP2005094775A JP2005094775A JP4029884B2 JP 4029884 B2 JP4029884 B2 JP 4029884B2 JP 2005094775 A JP2005094775 A JP 2005094775A JP 2005094775 A JP2005094775 A JP 2005094775A JP 4029884 B2 JP4029884 B2 JP 4029884B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- semiconductor
- alignment mark
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 393
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 127
- 230000015572 biosynthetic process Effects 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 53
- 238000000206 photolithography Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
そこで、本発明の目的は、バルク基板上にSOI構造を選択的に形成することを可能としつつ、デバイスの位置合わせ精度を向上させることが可能な半導体装置の製造方法を提供することである。
これにより、第2半導体層の欠陥の発生を低減させつつ、半導体基板の一部の領域にSOI構造を形成することが可能となるとともに、半導体基板の他の領域にバルク構造を形成することが可能となる。このため、SOI基板を用いることなく、SOI構造とバルク構造とを同一半導体基板上に形成することが可能となり、コスト増を抑制しつつ、SOIトランジスタと高耐圧トランジスタとを同一半導体基板上に混載することができる。
図1(a)〜図8(a)は、本発明の第1実施形態に係る半導体装置の製造方法を示す平面図、図1(b)〜図8(b)は、図1(a)〜図8(a)のA1−A1´〜A8−A8´線でそれぞれ切断した断面図、図1(c)〜図8(c)は、図1(a)〜図8(a)のB1−B1´〜B8−B8´線でそれぞれ切断した断面図である。
ここで、開口部7内に支持体8を設けることにより、第1半導体層3aが除去された場合においても、第2半導体層4aを半導体基板1上で支持することが可能となるとともに、開口部7とは別に露出面9を設けることにより、第1半導体層3a上に第2半導体層4aが積層された場合においても、第2半導体層4a下の第1半導体層3aにエッチングガスまたはエッチング液を接触させることが可能となる。
なお、半導体基板1および第2半導体層4aがSi、第1半導体層3aがSiGeの場合、第1半導体層3aのエッチング液としてフッ硝酸(フッ酸、硝酸、水の混合液)を用いることが好ましい。これにより、SiとSiGeの選択比として1:100〜1000程度を得ることができ、半導体基板1および第2半導体層4aのオーバーエッチングを抑制しつつ、第1半導体層3aを除去することが可能となる。また、第1半導体層3aのエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
そして、第2半導体層4aの表面の熱酸化を行うことにより、第2半導体層4aの表面にゲート絶縁膜20を形成する。そして、CVDなどの方法により、ゲート絶縁膜20が形成された第2半導体層4a上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第2半導体層4a上にゲート電極21を形成する。ここで、ゲート電極21を形成する場合、第2アライメントマーク形成領域R2に形成された第2アライメントマーク6の位置を基準としてフォトリソグラフィー工程における露光用マスクの位置合わせを行うことができる。
次に、図12に示すように、フォトリソグラフィー技術を用いることにより、SOI構造形成領域R13の第2半導体層14aの一部を露出させるための開口部35aが設けられるとともに、アライメントマーク形成領域R12に図13の第2アライメントマーク36を配置するための開口部35bが設けられたレジストパターン35を半導体基板31上に形成する。ここで、開口部35a、35bが設けられたレジストパターン35を半導体基板31上に形成する場合、第1半導体層33bおよび第2半導体層34bから構成される第1アライメントマークの位置を基準として露光用マスクの位置合わせを行うことができる。
これにより、SOI構造形成領域R13の位置を規定するための第1アライメントマークを位置合わせの基準として、SOI構造形成領域R13に開口部37および露出面39を配置することが可能となり、開口部37および露出面39をSOI構造形成領域R13に精度よく配置することが可能となる。また、それ以降の工程においても、露出面39の位置を規定するための第2アライメントマーク36を位置合わせの基準として参照しながらデバイスを作製することができる。このため、SOI構造形成領域R13を形成した後においても、SOI構造形成領域R13の位置を規定するための第1アライメントマークを位置合わせの基準として参照することなく、SOI構造形成領域R13にデバイスを配置することができ、デバイスの配置精度を向上させることができる。
Claims (4)
- 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングすることにより、前記半導体基板に設けられた第1アライメントマーク形成領域およびSOI構造形成領域の絶縁膜を選択的に除去する工程と、
前記第1アライメントマーク形成領域および前記SOI構造形成領域に第1半導体層をエピタキシャル成長にて選択的に成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に選択的に成膜する工程と、
前記第2半導体層が形成された後、前記半導体基板上の前記絶縁膜を除去する工程と、
前記第1アライメントマーク形成領域の第2半導体層を第1アライメントマークとして位置合わせの基準としたフォトリソグラフィ技術を用いて、前記第2半導体層、前記第1半導体層および前記半導体基板を選択的にエッチングすることにより、前記第2半導体層および前記第1半導体層を貫通して前記半導体基板を露出させる第1露出部を形成するとともに、前記半導体基板に設けられた第2アライメントマーク形成領域に第2アライメントマークを形成する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第1露出部を介して前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記支持体を形成した後、前記第2アライメントマークを位置合わせの基準としたフォトリソグラフィ技術を用いることにより、前記第1半導体層を露出させる第2露出部を形成する工程と、
前記第2露出部を介して前記第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
前記第2アライメントマークを位置合わせの基準としたフォトリソグラフィ技術を用いることにより、第1ゲート絶縁膜を介して配置された第1ゲート電極を前記第2半導体層上に形成する工程と、
前記第1ゲート電極を挟み込むように配置された第1ソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングすることにより、前記半導体基板に設けられた第1アライメントマーク形成領域およびSOI構造形成領域の絶縁膜を選択的に除去する工程と、
前記第1アライメントマーク形成領域および前記SOI構造形成領域に第1半導体層をエピタキシャル成長にて選択的に成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に選択的に成膜する工程と、
前記第2半導体層が形成された後、前記半導体基板上の前記絶縁膜を除去する工程と、
前記第1アライメントマーク形成領域の第2半導体層を第1アライメントマークとして位置合わせの基準としたフォトリソグラフィ技術を用いて、前記SOI構造形成領域の第2半導体層、前記第1半導体層および前記半導体基板を選択的にエッチングすることにより、前記第2半導体層および前記第1半導体層を貫通して前記半導体基板を露出させる第1露出部を形成する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第1露出部を介して前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記支持体を形成した後、前記第1アライメントマークを位置合わせの基準としたフォトリソグラフィ技術を用いて、前記支持体、前記第2半導体層、前記第1半導体層および前記半導体基板を選択的にエッチングすることにより、前記第1半導体層を露出させる第2露出部を形成するとともに、前記半導体基板に設けられた第2アライメントマーク形成領域に第2アライメントマークを形成する工程と、
前記第2露出部を介して前記第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
前記第2アライメントマークを位置合わせの基準としたフォトリソグラフィ技術を用いることにより、第1ゲート絶縁膜を介して配置された第1ゲート電極を前記第2半導体層上に形成する工程と、
前記第1ゲート電極を挟み込むように配置された第1ソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングすることにより、前記半導体基板に設けられた第1アライメントマーク形成領域およびSOI構造形成領域の絶縁膜を選択的に除去する工程と、
前記第1アライメントマーク形成領域および前記SOI構造形成領域に第1半導体層をエピタキシャル成長にて選択的に成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に選択的に成膜する工程と、
前記第2半導体層が形成された後、前記半導体基板上の前記絶縁膜を除去する工程と、
前記第1アライメントマーク形成領域の第2半導体層を第1アライメントマークとして位置合わせの基準としたフォトリソグラフィ技術を用いて、前記第2半導体層、前記第1半導体層および前記半導体基板を選択的にエッチングすることにより、前記第2半導体層および前記第1半導体層を貫通して前記半導体基板を露出させる第1露出部を形成するとともに、前記半導体基板に設けられた第2アライメントマーク形成領域に第2アライメントマークを形成する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第1露出部を介して前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記支持体を形成した後、前記第2アライメントマークを位置合わせの基準としたフォトリソグラフィ技術を用いることにより、前記支持体、前記第2半導体層、前記第1半導体層および前記半導体基板を選択的にエッチングすることにより、前記第1半導体層を露出させる第2露出部を形成するとともに、前記半導体基板に設けられた第3アライメントマーク形成領域に第3アライメントマークを形成する工程と、
前記第2露出部を介して前記第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
前記第3アライメントマークを位置合わせの基準としたフォトリソグラフィ技術を用いることにより、第1ゲート絶縁膜を介して配置された第1ゲート電極を前記第2半導体層上に形成する工程と、
前記第1ゲート電極を挟み込むように配置された第1ソース/ドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記半導体基板に設けられたバルク構造形成領域に第2ゲート絶縁膜を介して第2ゲート電極を形成する工程と、
前記第2ゲート電極を挟み込むように配置された第2ソース/ドレイン層を前記半導体基板に形成する工程とをさらに備えることを特徴とする請求項1から3のいずれか1項記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094775A JP4029884B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置の製造方法 |
US11/393,186 US20060223270A1 (en) | 2005-03-29 | 2006-03-29 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094775A JP4029884B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278657A JP2006278657A (ja) | 2006-10-12 |
JP4029884B2 true JP4029884B2 (ja) | 2008-01-09 |
Family
ID=37071102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005094775A Expired - Fee Related JP4029884B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060223270A1 (ja) |
JP (1) | JP4029884B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142369A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007158295A (ja) * | 2005-11-10 | 2007-06-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
US8017505B2 (en) * | 2006-11-30 | 2011-09-13 | Seiko Epson Corporation | Method for manufacturing a semiconductor device |
JP2008198826A (ja) * | 2007-02-14 | 2008-08-28 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2012132613A1 (ja) * | 2011-03-25 | 2012-10-04 | 三洋電機株式会社 | 光電変換素子の製造方法 |
KR101708823B1 (ko) * | 2012-06-27 | 2017-02-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 박막 적층 소자의 제조방법 |
CN105988311B (zh) * | 2015-03-03 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 一种对准图形及其制作方法 |
CN107275344B (zh) * | 2017-06-28 | 2019-12-31 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
JP7230909B2 (ja) * | 2018-05-30 | 2023-03-01 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067509A1 (en) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | Semiconductor device and method of manufacture thereof |
US6815308B2 (en) * | 2002-08-15 | 2004-11-09 | Micron Technology, Inc. | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates |
-
2005
- 2005-03-29 JP JP2005094775A patent/JP4029884B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-29 US US11/393,186 patent/US20060223270A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060223270A1 (en) | 2006-10-05 |
JP2006278657A (ja) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4029885B2 (ja) | 半導体装置の製造方法 | |
JP4029884B2 (ja) | 半導体装置の製造方法 | |
JP2006253181A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006108206A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
US20070102735A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2007227601A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4696640B2 (ja) | 半導体装置の製造方法 | |
JP2006253182A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006210552A (ja) | 半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
US7847352B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4894245B2 (ja) | 半導体装置の製造方法 | |
JP2007194547A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006344769A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007134548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4806939B2 (ja) | 半導体装置の製造方法 | |
JP2007088029A (ja) | 半導体装置の製造方法 | |
JP2007042915A (ja) | 半導体装置の製造方法 | |
JP2007207825A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007042877A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007123689A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5098178B2 (ja) | 半導体装置の製造方法 | |
JP2007035675A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006253258A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2007081031A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071008 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |