JP5098178B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5098178B2 JP5098178B2 JP2006011390A JP2006011390A JP5098178B2 JP 5098178 B2 JP5098178 B2 JP 5098178B2 JP 2006011390 A JP2006011390 A JP 2006011390A JP 2006011390 A JP2006011390 A JP 2006011390A JP 5098178 B2 JP5098178 B2 JP 5098178B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- region
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
また、例えば、特許文献1には、SOIトランジスタと高耐圧トランジスタとを同一基板上に混載できるようにするため、SOI基板における一部の領域のシリコン層とBOX層を選択的に除去し、この領域にエピタキシャルシリコン層を形成してSOI基板にバルク領域を設ける方法が開示されている。
そこで、本発明の目的は、SOI構造とバルク構造との平坦性を確保しつつ、SOI構造とバルク構造とを同一基板上に形成することが可能な半導体装置および半導体装置の製造方法を提供することである。
上記の本発明の一態様に係る半導体装置の製造方法によれば、前記第3の工程は、前記第1の領域上の前記第2半導体層上に酸化防止膜を形成する第8の工程と、前記酸化防止膜をマスクとして、前記第1半導体層および前記第2半導体層を熱酸化することにより前記支持体を形成する第9の工程と、を含むことが好ましい。
2半導体層下に空洞部を形成することが可能となるとともに、第2半導体層を支持する支
持体を設けることで、第2半導体層下に空洞部が形成された場合においても、第2半導体
層を支持体にて半導体基板上に支持することが可能となる。また、第1の領域下の第1半導体層の一部を露出させる開口部を設けることにより、第1半導体層上に第2半導体層が積層された場合においても、エッチングガスまたはエッチング液を第1の領域下の第1半導体層に接触させることが可能となり、第2半導体層を残したまま第1の領域下の第1半導体層を除去することが可能となるとともに、第2の領域の第2半導体層下に第1半導体層をそのまま残すことができる。このため、第2半導体層の欠陥の発生を低減させつつ、第1の領域の第2半導体層を絶縁層上に配置することが可能となり、第2半導体層の品質を損なうことなく、第1の領域の第2半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、第2半導体層の表面を研磨することなく、SOI構造とバルク構造との平坦性を確保することができる。この結果、SOI構造とバルク構造とを同一基板上に形成した場合においても、第2半導体層のダメージを抑制しつつ、SOI構造とバルク構造の微細化を実現することが可能となるともに、コスト増を抑制することができる。
また、これにより、SOI形成領域の第2半導体層を除去する際にバルク領域の第2半導体層を選択酸化膜にて保護することが可能となるとともに、第2半導体層下に空洞部が形成された場合においても、第2半導体層を選択酸化膜にて半導体基板上に支持することが可能となる。このため、バルク領域に第2半導体層をそのまま残しつつ、SOI形成領域の第2半導体層を除去することが可能となるとともに、SOI形成領域に埋め込み絶縁層を埋め込むことができ、第2半導体層のダメージを抑制しつつ、SOI構造とバルク構造との平坦性を確保することができる。
図1(a)〜図8(a)は、本発明の一実施形態に係る半導体装置の製造方法を示す平面図、図1(b)〜図8(b)は、図1(a)〜図8(a)のA1−A1´〜A8−A8´線でそれぞれ切断した断面図、図1(c)〜図8(c)は、図1(a)〜図8(a)のB1−B1´〜B8−B8´線でそれぞれ切断した断面図である。
ここで、第1半導体層2および第2半導体層3を貫通して半導体基板1に至るように構成された選択酸化膜6を第2半導体層3の周囲に設けることにより、第1半導体層2が除去された場合においても、第2半導体層3を半導体基板1上で支持することが可能となるとともに、第1半導体層2の端部を露出させる溝7を設けることにより、第2半導体層3下の第1半導体層2にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2半導体層3の品質を損なうことなく、第2半導体層3と半導体基板1との間に空洞部8を形成することが可能となる。
なお、半導体基板1および第2半導体層3の熱酸化にて埋め込み絶縁層9を形成する場合、埋め込み性を向上させるために、反応律速となる低温のウェット酸化を用いることが好ましい。また、埋め込み絶縁層9は空洞部8を全て埋めるように形成しても良いし、空洞部8が一部残るように形成しても良い。
Claims (2)
- 第1半導体層を半導体基板の第1の領域および第2の領域の上に形成する第1の工程と、
第2半導体層を、前記第1の領域の上の前記第1半導体層上および前記第2の領域の上の前記第1半導体層上に形成する第2の工程と、
前記第1の領域上の前記第1半導体層および前記第1の領域上の前記第2半導体層を囲むように、前記半導体基板に達する支持体を形成する第3の工程と、
前記支持体に囲まれた前記第2半導体層に接する前記支持体の一部をエッチングし、前記第1半導体層の一部を露出させる開口部を形成する第4の工程と、
前記開口部を介して前記支持体に囲まれた領域の前記第1半導体層を選択的にエッチン
グし空洞部を形成する第5の工程と、
前記空洞部と前記開口部に絶縁層を形成する第6の工程と、
前記支持体に囲まれた前記第2半導体層にトランジスタを形成する第7の工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記第3の工程は、
前記第1の領域上の前記第2半導体層上に酸化防止膜を形成する第8の工程と、
前記酸化防止膜をマスクとして、前記第1半導体層および前記第2半導体層を熱酸化す
ることにより前記支持体を形成する第9の工程と、
を含むことを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011390A JP5098178B2 (ja) | 2006-01-19 | 2006-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011390A JP5098178B2 (ja) | 2006-01-19 | 2006-01-19 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007194420A JP2007194420A (ja) | 2007-08-02 |
JP2007194420A5 JP2007194420A5 (ja) | 2009-03-05 |
JP5098178B2 true JP5098178B2 (ja) | 2012-12-12 |
Family
ID=38449879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011390A Expired - Fee Related JP5098178B2 (ja) | 2006-01-19 | 2006-01-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098178B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4546021B2 (ja) * | 2002-10-02 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型電界効果型トランジスタ及び半導体装置 |
JPWO2005036638A1 (ja) * | 2003-10-10 | 2006-12-28 | 国立大学法人東京工業大学 | 半導体基板、半導体装置及び半導体基板の作製方法 |
JP4524089B2 (ja) * | 2003-10-24 | 2010-08-11 | 株式会社デルタツーリング | 座席構造 |
JP2005236180A (ja) * | 2004-02-23 | 2005-09-02 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
JP2005311006A (ja) * | 2004-04-21 | 2005-11-04 | Toyota Motor Corp | 半導体装置およびその製造方法 |
JP2005354024A (ja) * | 2004-05-11 | 2005-12-22 | Seiko Epson Corp | 半導体基板の製造方法および半導体装置の製造方法 |
-
2006
- 2006-01-19 JP JP2006011390A patent/JP5098178B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007194420A (ja) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4029885B2 (ja) | 半導体装置の製造方法 | |
JP4670524B2 (ja) | 半導体装置の製造方法 | |
JP4029884B2 (ja) | 半導体装置の製造方法 | |
JP2007173767A (ja) | 半導体装置および半導体装置の製造方法 | |
US20070102735A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2007184549A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006093268A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP4367357B2 (ja) | 半導体装置の製造方法 | |
JP2007227601A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007134366A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4696640B2 (ja) | 半導体装置の製造方法 | |
JP5098178B2 (ja) | 半導体装置の製造方法 | |
JP2006253182A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006210552A (ja) | 半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP4894245B2 (ja) | 半導体装置の製造方法 | |
US7847352B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2006344769A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007042915A (ja) | 半導体装置の製造方法 | |
JP2007123689A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4806939B2 (ja) | 半導体装置の製造方法 | |
JP2007035675A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007194547A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006253258A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2006278632A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |