CN105988311B - 一种对准图形及其制作方法 - Google Patents
一种对准图形及其制作方法 Download PDFInfo
- Publication number
- CN105988311B CN105988311B CN201510094928.5A CN201510094928A CN105988311B CN 105988311 B CN105988311 B CN 105988311B CN 201510094928 A CN201510094928 A CN 201510094928A CN 105988311 B CN105988311 B CN 105988311B
- Authority
- CN
- China
- Prior art keywords
- exposure
- area
- preparation
- wafer
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种对准图形及其制作方法,所述制作方法包括:提供晶圆,所述晶圆表面上形成负光阻;进行第一曝光,以初步定义正常的凸块图形;选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域,进行至少一次第二曝光,其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离;进行显影,其中在所述第二曝光区域的负光阻不会被显影去掉;形成凸块和位于所述第二曝光区域的无凸块区。根据本发明的制作方法,降低对准图形在晶圆上的重复率,极大降低DPS对准偏差问题,避免大量返工或者将无效芯片出货的问题。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及特别涉及一种对准图形及其制作方法。
背景技术
半导体器件的后段DPS制程中包括:芯片切割(Die saw)/取放料PNP(pick andplace)等工艺,在后段DPS制程中的晶圆需要做精确对准(alignment),其通过晶圆上定义的图形利用图像对比达到精确定位。目前使用晶圆上既有的图形作为对准图形,既有图形包括芯片拐角(die corner)和凸块(bump)。
但是由于定义的对准图形在晶圆上会每个芯片每个芯片的重复,导致对准可能会偏差一个芯片的距离,使DPS制程中的布局图(map)与实际晶圆存在偏差。而这种偏差的存在,很可能会导致大量返工或者将无效芯片(fail die)出货等问题。
因此,如何避免对准偏差的产生是亟待解决的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题,本发明实施例一提供一种对准图形的制作方法,包括:
提供晶圆,所述晶圆表面上形成负光阻;
进行第一曝光,以初步定义正常的凸块图形;
选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域,进行至少一次第二曝光,其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离;
进行显影,其中在所述第二曝光区域的负光阻不会被显影去掉;
形成凸块和位于所述第二曝光区域的无凸块区。
进一步,所述若干区域的数量为3个。
进一步,所述第一曝光和所述第二曝光均使用凸块曝光光罩。
进一步,所述凸块的材料为金或锡银合金。
进一步,采用电镀法形成所述凸块。
进一步,适用于后段DPS制程。
本发明实施例二提供一种采用上述方法制作的对准图形,包括:位于晶圆上的有凸块区和无凸块区,其中所述无凸块区位于所述晶圆的边缘区域。
进一步,所述对准图形的数量为3个。
综上所述,根据本发明的制作方法,在现有凸块曝光光罩前提下,通过步进曝光机曝光布局图的编辑以及对个别区域多次曝光制造出包括凸块区和无凸块区的独特图形来作为对准图形,降低对准图形在晶圆上的重复率,极大降低DPS对准偏差问题,避免大量返工或者将无效芯片出货的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A示出了本发明一具体实施方式中曝光单元的平面布局图;
图1B示出了本发明晶圆边缘二次曝光区域中第一曝光光罩和第二曝光光罩的平面示意图;
图2示出了本发明一具体实施方式依次实施步骤的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面将参照图1A-1B以及图2对本发明的对准图形的制作方法做详细描述。
首先,执行步骤201,提供晶圆,所述晶圆表面上形成负光阻。
所述晶圆包括半导体衬底和位于半导体衬底上的器件。所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以被定义有源区。所述器件可包括多个单独的电路元件,例如:晶体管、二极管、电阻器、电容器、电感器等;也可以是通过多种集成电路制作工艺形成的其他有源和无源半导体器件。
在晶圆表面上形成一层负光阻。可采用本领域技术人员熟知的任何方法进行负光阻层的涂覆,例如旋涂或幕帘涂覆。可选地,所述负光阻层的厚度范围从大约30000到大约60000埃。负光阻是含有具有感光特性的化合物和环化橡胶类树脂的有机溶剂,一般感光性的化合物是二芳基叠氮化物。
之后还可进一步包括软烘(Soft Baking)的步骤,以去除溶剂,增强负光阻层的黏附性,释放负光阻层内的应力,防止光阻污染设备。
接着,执行步骤202,进行第一曝光,以初步定义正常的凸块图形。
利用现有的凸块曝光光罩,对负光阻进行第一曝光,以初步定义正常的凸块图形。
接着,执行步骤203,选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域,进行至少一次第二曝光,其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离。
如图1A所示,通过对步进曝光机曝光布局图的编辑,选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的3个区域为第二曝光区域,进行至少一次第二曝光,其中,所述第二曝光20位置与所述第一曝光10位置至少错开二分之一所述负光阻已打开图形的距离。
图1B示出了本发明晶圆边缘二次曝光区域中第一曝光光罩和第二曝光光罩的平面示意图。进行第一曝光之后,在负光阻上定义有凸块图形,而利用现有的凸块曝光光罩,进行第二曝光,使第二曝光位置20与第一曝光位置10至少错开二分之一所述负光阻已打开图形的距离,由于凸块曝光光罩包括透光区域和不透光区域,第二曝光对负光阻上定义的凸块图形进行曝光,也即在第二曝光区域不会定义有凸块图形。
接着,执行步骤204,进行显影,其中在所述第二曝光区域的负光阻不会被显影去掉。
对曝光后的负光阻进行显影,将显影液喷洒到负光阻的表面。由于光阻为负光阻,可选用甲苯或二甲苯作为显影液。负光阻经光线照射产生架桥反应,经重合,硬化,曝光部分和未曝光部分产生溶解度的差异,利用显影液将未曝光的部位溶解去除,进行图案的显像,形成具有凸块图形的负光阻。而由于第二曝光后,位于第二曝光区域的负光阻均被曝光,因此在所述第二曝光区域的负光阻不会被显影去掉。
接着,执行步骤205,形成凸块和位于所述第二曝光区域的无凸块区。
所述凸块的材料为金、锡银合金或其他类似的金属材料。利用本领域技术人员熟知的任何适用的方法形成凸块,例如电镀法。
由于位于第二曝光区域的负光阻没有被显影去掉,因此在第二曝光区域无凸块形成。
最终凸块区和无凸块区组合成对准图形。
上述对准图形的制作方法,适用于后段DPS制程,包括芯片切割(Die saw)/取放料PNP(pick and place)等工艺。
综上所述,根据本发明的制作方法,在现有凸块曝光光罩前提下,通过步进曝光机曝光布局图的编辑以及对个别区域多次曝光制造出包括凸块区和无凸块区的独特图形来作为对准图形,降低对准图形在晶圆上的重复率,极大降低DPS对准偏差问题,避免大量返工或者将无效芯片出货的问题。
实施例二
本发明实施例提供一种采用实施例一中方法制作的对准图形,包括:位于晶圆上的有凸块区和无凸块区,其中所述无凸块区位于所述晶圆的边缘区域。
进一步地,所述对准图形的个数为3个,但并不仅限于上述数量,还可根据实际需要进行调整,例如还可为4个、5个、6个等
所述对准图形适用于后段DPS制程,包括芯片切割(Die saw)/取放料PNP(pickand place)等工艺的对准。
由于本发明的对准图形在晶圆上的重复率,极大降低DPS制程的对准偏差问题,避免大量返工或者将无效芯片出货的问题。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种对准图形的制作方法,其特征在于,包括:
提供晶圆,所述晶圆表面上形成负光阻;
进行第一曝光,以初步定义正常的凸块图形;
选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域,进行至少一次第二曝光,其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离;
进行显影,其中在所述第二曝光区域的负光阻不会被显影去掉;
形成凸块和位于所述第二曝光区域的无凸块区,凸块区和所述无凸块区组合成对准图形。
2.根据权利要求1所述的制作方法,其特征在于,所述若干区域的数量为3个。
3.根据权利要求1所述的制作方法,其特征在于,所述第一曝光和所述第二曝光均使用凸块曝光光罩。
4.根据权利要求1所述的制作方法,其特征在于,所述凸块的材料为金或锡银合金。
5.根据权利要求1所述的制作方法,其特征在于,采用电镀法形成所述凸块。
6.根据权利要求1所述的制作方法,其特征在于,适用于后段DPS制程。
7.一种采用如权利要求1所述的方法制作的对准图形,其特征在于,包括:位于晶圆上的有凸块区和无凸块区,其中所述无凸块区位于所述晶圆的边缘区域。
8.根据权利要求7所述的对准图形,其特征在于,所述对准图形的数量为3个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510094928.5A CN105988311B (zh) | 2015-03-03 | 2015-03-03 | 一种对准图形及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510094928.5A CN105988311B (zh) | 2015-03-03 | 2015-03-03 | 一种对准图形及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105988311A CN105988311A (zh) | 2016-10-05 |
CN105988311B true CN105988311B (zh) | 2018-03-16 |
Family
ID=57038282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510094928.5A Active CN105988311B (zh) | 2015-03-03 | 2015-03-03 | 一种对准图形及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105988311B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112506001B (zh) * | 2020-12-16 | 2024-01-05 | 上海华力集成电路制造有限公司 | 过滤光刻模型中特定图形无效量测数据的方法 |
CN113506746B (zh) * | 2021-06-28 | 2024-03-19 | 华虹半导体(无锡)有限公司 | 解决超级结工艺打标区域高台阶差的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1379445A (zh) * | 2001-04-03 | 2002-11-13 | 华邦电子股份有限公司 | 缩小接触窗开口尺寸的微影工艺 |
CN101900947A (zh) * | 2010-02-24 | 2010-12-01 | 福州华映视讯有限公司 | 一种曝光图案形成的方法 |
CN103529658A (zh) * | 2013-10-16 | 2014-01-22 | 中国科学院半导体研究所 | 在第一次光刻工艺中对准方形晶圆的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5601957A (en) * | 1994-06-16 | 1997-02-11 | Nikon Corporation | Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening |
JP4029884B2 (ja) * | 2005-03-29 | 2008-01-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2015
- 2015-03-03 CN CN201510094928.5A patent/CN105988311B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1379445A (zh) * | 2001-04-03 | 2002-11-13 | 华邦电子股份有限公司 | 缩小接触窗开口尺寸的微影工艺 |
CN101900947A (zh) * | 2010-02-24 | 2010-12-01 | 福州华映视讯有限公司 | 一种曝光图案形成的方法 |
CN103529658A (zh) * | 2013-10-16 | 2014-01-22 | 中国科学院半导体研究所 | 在第一次光刻工艺中对准方形晶圆的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105988311A (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8786054B2 (en) | Structure for integrated circuit alignment | |
US9318444B2 (en) | Structure designs and methods for integrated circuit alignment | |
US7316935B1 (en) | Reticle for layout modification of wafer test structure areas | |
US20050273749A1 (en) | Structured ASIC device with configurable die size and selectable embedded functions | |
US20130157389A1 (en) | Multiple-Patterning Overlay Decoupling Method | |
JPH03139821A (ja) | 微細パターンの形成方法 | |
CN105988311B (zh) | 一种对准图形及其制作方法 | |
US10833022B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
JPS5968928A (ja) | 半導体装置の製造方法 | |
JP2004317975A (ja) | フォトマスク及びこのフォトマスクを用いた半導体装置の製造方法 | |
CN108461479A (zh) | 一种对准标记的制备方法 | |
US20210349392A1 (en) | Method for creation of different designs by combining a set of pre-defined disjoint masks | |
CN114068312A (zh) | 使用背侧掩模层的管芯可追溯性 | |
CN114600231A (zh) | 利用划割道图案来减少缺陷的集成电路 | |
US20170005015A1 (en) | Monitor process for lithography and etching processes | |
JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
TWI238456B (en) | Composite layer method for minimizing PED effect | |
US10978404B2 (en) | Semiconductor structure and method for fabricating semiconductor structure | |
JP2002158159A (ja) | 半導体装置の製造方法及びレチクル及び半導体ウェハ | |
KR100734084B1 (ko) | 반도체웨이퍼의 후면연마시의 오염방지용 레티클 및 이를이용한 오염 방지방법 | |
US8623229B2 (en) | Manufacturing techniques to limit damage on workpiece with varying topographies | |
JP2015184526A (ja) | フォトマスク及び半導体装置の製造方法 | |
CN108873446A (zh) | 制造半导体显示装置的方法 | |
JP2511954B2 (ja) | モノリシックicの製造方法 | |
JPS58111037A (ja) | ホトマスク基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |