JP2006108206A - 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 - Google Patents

半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006108206A
JP2006108206A JP2004289641A JP2004289641A JP2006108206A JP 2006108206 A JP2006108206 A JP 2006108206A JP 2004289641 A JP2004289641 A JP 2004289641A JP 2004289641 A JP2004289641 A JP 2004289641A JP 2006108206 A JP2006108206 A JP 2006108206A
Authority
JP
Japan
Prior art keywords
semiconductor layer
forming
semiconductor
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004289641A
Other languages
English (en)
Other versions
JP4759967B2 (ja
Inventor
Hiroshi Kanemoto
啓 金本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004289641A priority Critical patent/JP4759967B2/ja
Priority to US11/211,018 priority patent/US7326603B2/en
Publication of JP2006108206A publication Critical patent/JP2006108206A/ja
Application granted granted Critical
Publication of JP4759967B2 publication Critical patent/JP4759967B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ＳＯＩ基板を用いることなく、ＳＯＩ構造とバルク構造とを同一基板上に形成する。
【解決手段】 第１半導体層５および第２半導体層６を半導体基板１上のＳＯＩ形成領域Ｅ１に順次選択的に形成し、第２半導体層６が覆われるようにしてＳＯＩ形成領域Ｒ１およびバルク領域Ｒ２上に酸化防止膜８を形成し、第１半導体層５の端部の一部を露出させる開口部９を酸化防止膜８および犠牲酸化膜７に形成し、開口部９を介してエッチングガスまたはエッチング液を第１半導体層５に接触させることにより、第１半導体層５をエッチング除去し、半導体基板１および第２半導体層６の熱酸化を行うことにより、半導体基板１と第２半導体層６との間の空洞部１０に酸化膜１１を形成する。
【選択図】 図１

Description

本発明は半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、ＳＯＩ構造とバルク構造とを同一基板上に混載する方法に適用して好適なものである。
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、ＳＯＩ基板としては、例えば、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｇｅｎ）基板や貼り合わせ基板などが用いられている。
一方、電流駆動力が大きく高い耐圧が必要な電界効果トランジスタは、シリコン層の厚さが制限されているＳＯＩ基板に形成することは困難であり、バルク基板上に形成することが望まれる。
また、例えば、特許文献１には、ＳＯＩトランジスタと高耐圧トランジスタとを同一基板上に混載できるようにするため、ＳＯＩ基板における一部の領域のシリコン層とＢＯＸ層を選択的に除去し、この領域にエピタキシャルシリコン層を形成してＳＯＩ基板に非ＳＯＩ領域を設ける方法が開示されている。
特開平２００３−２０３９６７号公報
しかしながら、ＳＩＭＯＸ基板を製造するには、シリコンウェハに高濃度の酸素のイオン注入を行うことが必要となる。また、貼り合わせ基板を製造するには、２枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、ＳＯＩ基板に非ＳＯＩ領域を設ける方法では、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。
そこで、本発明の目的は、ＳＯＩ基板を用いることなく、ＳＯＩ構造とバルク構造とを同一基板上に形成することが可能な半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体基板によれば、酸化膜が一部の領域に選択的に形成された半導体基板と、前記酸化膜上にエピタキシャル成長にて形成された半導体層とを備えることを特徴とする。
これにより、ＳＯＩ基板を用いることなく、半導体層上にＳＯＩトランジスタを形成することが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、酸化膜が一部の領域に選択的に形成された半導体基板と、前記酸化膜上にエピタキシャル成長にて形成された半導体層と、前記半導体層上に形成された第１ゲート電極と、前記半導体層に形成され、前記第１ゲート電極の側方にそれぞれ配置された第１ソース／ドレイン層と、前半導体基板上に形成された第２ゲート電極と、前記半導体基板に形成され、前記第２ゲート電極の側方にそれぞれ配置された第２ソース／ドレイン層とを備えることを特徴とする。
これにより、ＳＯＩ基板を用いることなく、半導体基板の一部の領域にＳＯＩ構造を形成することが可能となり、ＳＯＩ構造とバルク構造とを同一半導体基板上に形成することができる。このため、ＳＯＩ基板を用いることなく、ＳＯＩトランジスタと高耐圧トランジスタとを同一半導体基板上に混載することが可能となり、コスト増を抑制しつつ、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）を実現することが可能となる。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の表面の一部に第１半導体層を選択的に形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする。
これにより、第２半導体層を残したまま第１半導体層を除去することが可能となり、第２半導体層下に空洞部を形成することが可能となるとともに、第２半導体層を絶縁膜にて覆うことで、第２半導体層下に空洞部が形成された場合においても、第２半導体層を絶縁膜にて半導体基板上に支持することが可能となる。また、第１半導体層の端部の一部を露出させる開口部を絶縁膜に設けることにより、第１半導体層上に第２半導体層が積層された場合においても、エッチングガスまたはエッチング液を第１半導体層に接触させることが可能となり、第２半導体層を残したまま第１半導体層を除去することが可能となるとともに、第２半導体層の熱酸化により、第２半導体層下の空洞部に酸化膜を形成することが可能となる。このため、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を酸化膜上に配置することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。この結果、ＳＯＩ基板を用いることなく、第２半導体層上にＳＯＩトランジスタを形成することが可能となり、コスト増を抑制しつつ、ＳＯＩトランジスタの品質を向上させることが可能となる。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板に素子分離膜を形成する工程と、前記素子分離膜で分離された半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする。
これにより、第２半導体層の欠陥の発生を低減させつつ、素子分離膜で分離された半導体基板の一部の領域にＳＯＩ構造を形成することが可能となるとともに、素子分離膜で分離された半導体基板の他の領域にバルク構造を形成することが可能となる。このため、ＳＯＩ基板を用いることなく、ＳＯＩ構造とバルク構造とを同一半導体基板上に形成することが可能となり、コスト増を抑制しつつ、ＳＯＩトランジスタと高耐圧トランジスタとを同一半導体基板上に混載することができる。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるように前記半導体基板上に酸化防止膜を形成する工程と、前記第１半導体層の端部の一部および素子分離領域を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記半導体基板に素子分離膜を形成する工程とを備えることを特徴とする。
これにより、半導体基板の素子分離膜を図りつつ、半導体基板の一部の領域にＳＯＩ構造を形成することが可能となるとともに、素子分離された半導体基板の他の領域にバルク構造を形成することが可能となる。このため、ＳＯＩ基板を用いることなく、ＳＯＩ構造とバルク構造とを同一半導体基板上に形成することが可能となるとともに、素子分離工程を別途設ける必要がなくなり、コスト増を抑制しつつ、ＳＯＩトランジスタと高耐圧トランジスタとを同一半導体基板上に混載することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に第１半導体層を選択的に形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする。
これにより、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を酸化膜上に配置することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。この結果、ＳＯＩ基板を用いることなく、第２半導体層上にＳＯＩトランジスタを形成することが可能となり、コスト増を抑制しつつ、ＳＯＩトランジスタの品質を向上させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板に素子分離膜を形成する工程と、前記素子分離膜で分離された半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介して第１ゲート電極を形成する工程と、前記第１ゲート電極の両側にそれぞれ配置された第１ソース／ドレイン層を前記第２半導体層に形成する工程と、前記半導体基板上にゲート絶縁膜を介して第２ゲート電極を形成する工程と、前記第２ゲート電極の両側にそれぞれ配置された第２ソース／ドレイン層を前記半導体基板に形成する工程とを備えることを特徴とする。
これにより、第２半導体層の欠陥の発生を低減させつつ、素子分離膜で分離された半導体基板の一部の領域にＳＯＩ構造を形成することが可能となるとともに、素子分離膜で分離された半導体基板の他の領域にバルク構造を形成することが可能となる。このため、ＳＯＩ基板を用いることなく、ＳＯＩトランジスタと高耐圧トランジスタとを同一半導体基板上に混載することが可能となり、コスト増を抑制しつつ、ＳＯＣを実現することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるように前記半導体基板上に酸化防止膜を形成する工程と、前記第１半導体層の端部の一部および素子分離領域を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記半導体基板に素子分離膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介して第１ゲート電極を形成する工程と、前記第１ゲート電極の両側にそれぞれ配置された第１ソース／ドレイン層を前記第２半導体層に形成する工程と、前記半導体基板上にゲート絶縁膜を介して第２ゲート電極を形成する工程と、前記第２ゲート電極の両側にそれぞれ配置された第２ソース／ドレイン層を前記半導体基板に形成する工程とを備えることを特徴とする。
これにより、半導体基板の素子分離を図りつつ、半導体基板の一部の領域にＳＯＩ構造を形成することが可能となるとともに、素子分離された半導体基板の他の領域にバルク構造を形成することが可能となる。このため、ＳＯＩ基板を用いることなく、ＳＯＩトランジスタと高耐圧トランジスタとを同一半導体基板上に混載することが可能となるとともに、素子分離工程を別途設ける必要がなくなり、コスト増を抑制しつつ、ＳＯＣを実現することが可能となる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１および図３は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図、図２（ａ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す平面図、図２（ｂ）は、図２（ａ）のＡ１−Ａ１線で切断した断面図、図２（ｃ）は、図２（ａ）のＢ１−Ｂ１´線で切断した断面図である。
図１（ａ）において、半導体基板１には、ＳＯＩ形成領域Ｒ１およびバルク領域Ｒ２が設けられている。そして、フォトリソグラフィー技術およびエッチング技術を用いてバルク領域Ｒ２に不純物のイオン注入を行った後、半導体基板１の熱処理を行うことによりバルク領域Ｒ２にウェル２を形成する。なお、半導体基板１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。そして、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法にて半導体基板１に素子分離膜３を形成することにより、ＳＯＩ形成領域Ｒ１とバルク領域Ｒ２とを素子分離する。そして、フォトリソグラフィー技術およびエッチング技術を用いてパッド酸化膜４をパターニングすることにより、バルク領域Ｒ２上にパッド酸化膜４を残したまま、ＳＯＩ形成領域Ｒ１上のパッド酸化膜４を除去し、ＳＯＩ形成領域Ｒ１の半導体基板１を露出させる。
次に、図１（ｂ）に示すように、パッド酸化膜４をマスクとしてエピタキシャル成長を行うことにより、第１半導体層５および第２半導体層６を半導体基板１上のＳＯＩ形成領域Ｒ１に順次選択的に形成する。なお、第１半導体層５は、半導体基板１および第２半導体層６よりもエッチング時の選択比が大きな材質を用いることができ、第１半導体層５および第２半導体層６の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。特に、半導体基板１がＳｉの場合、第１半導体層５としてＳｉＧｅ、第２半導体層６としてＳｉを用いることが好ましい。これにより、第１半導体層５と第２半導体層６との間の格子整合をとることを可能としつつ、第１半導体層５と第２半導体層６との間のエッチング時の選択比を確保することができる。そして、第２半導体層６の熱酸化により、第２半導体層６の表面に犠牲酸化膜７を形成する。なお、第１半導体層５および第２半導体層６の膜厚は、例えば、１０〜２００ｎｍ程度、犠牲酸化膜７の膜厚は、例えば、１０ｎｍ程度とすることができる。
次に、図２に示すように、ＣＶＤなどの方法により、第２半導体層６が覆われるようにしてＳＯＩ形成領域Ｒ１およびバルク領域Ｒ２上に酸化防止膜８を形成する。なお、酸化防止膜８としては、例えば、シリコン窒化膜を用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜８および犠牲酸化膜７をパターニングすることにより、第１半導体層５の端部の一部を露出させる開口部９を酸化防止膜８および犠牲酸化膜７に形成する。ここで、第１半導体層５の端部の一部を露出させる場合、第１半導体層５の端部の残りの一部およびバルク領域Ｒ２は酸化防止膜８で覆われたままにする。
次に、図３（ａ）に示すように、開口部９を介してエッチングガスまたはエッチング液を第１半導体層５に接触させることにより、第１半導体層５をエッチング除去し、半導体基板１と第２半導体層６との間に空洞部１０を形成する。
ここで、第１半導体層５の端部の一部を露出させる開口部９を酸化防止膜８に形成することにより、第２半導体層６下の第１半導体層５にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板１と第２半導体層６との間に空洞部１０を形成することができる。また、第１半導体層５の端部の残りの一部は酸化防止膜８で覆われたままにすることにより、第１半導体層５が除去された場合においても、第２半導体層６を酸化防止膜８にて半導体基板１上で支持することが可能となる。
なお、半導体基板１および第２半導体層６がＳｉ、第１半導体層５がＳｉＧｅの場合、第１半導体層５のエッチング液としてフッ硝酸を用いることが好ましい。これにより、ＳｉとＳｉＧｅの選択比として１：１００〜１０００程度を得ることができ、半導体基板１および第２半導体層６のオーバーエッチングを抑制しつつ、第１半導体層５を除去することが可能となる。
次に、図３（ｂ）に示すように、半導体基板１および第２半導体層６の熱酸化を行うことにより、半導体基板１と第２半導体層６との間の空洞部１０に酸化膜１１を形成する。なお、酸化膜１１を形成した後、高温アニールを行うようにしてもよい。そして、半導体基板１と第２半導体層６との間の空洞部１０に酸化膜１１が形成された後、酸化防止膜８を除去する。
次に、図３（ｃ）に示すように、パッド酸化膜４および犠牲酸化膜７を除去することにより、バルク領域Ｒ２の半導体基板１の表面を露出させるとともに、第２半導体層６の表面を露出させる。そして、第２半導体層６および半導体基板１の表面の熱酸化を行うことにより、第２半導体層６および半導体基板１の表面にゲート絶縁膜２０ａ、２０ｂをそれぞれ形成する。そして、ゲート絶縁膜２０ａ、２０ｂが形成された第２半導体層６および半導体基板１上に、ＣＶＤなどの方法により多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層６および半導体基板１上にゲート電極２１ａ、２１ｂをそれぞれ形成する。
次に、ゲート電極２１ａ、２１ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層６および半導体基板１内にイオン注入することにより、ゲート電極２１ａ、２１ｂの両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層を第２半導体層６に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層が形成された第２半導体層６上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極２１ａ、２１ｂの側壁にサイドウォール２２ａ、２２ｂをそれぞれ形成する。そして、ゲート電極２１ａ、２１ｂおよびサイドウォール２２ａ、２２ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層６および半導体基板１内にイオン注入することにより、サイドウォール２２ａ、２２ｂの側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層２３ａ、２３ｂを第２半導体層６および半導体基板１にそれぞれ形成する。
これにより、第２半導体層の結晶品質を損なうことなく、ＳＯＩ形成領域Ｒ１にＳＯＩ構造を形成することが可能となるとともに、バルク領域Ｒ２にバルク構造を形成することが可能となる。このため、ＳＯＩ基板を用いることなく、ＳＯＩ構造とバルク構造とを同一半導体基板１上に形成することが可能となり、コスト増を抑制しつつ、ＳＯＩトランジスタと高耐圧トランジスタとを同一半導体基板１上に混載することができる。
例えば、ＳＯＩ形成領域Ｒ１には、完全空乏型ＳＯＩトランジスタを用いたロジック回路を形成し、バルク領域Ｒ２には、バルクトランジスタを用いた中耐圧アナログ回路を形成することができる。
図４および図６は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図５（ａ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す平面図、図５（ｂ）は、図５（ａ）のＡ２−Ａ２線で切断した断面図、図５（ｃ）は、図５（ａ）のＢ２−Ｂ２´線で切断した断面図である。
図４（ａ）において、半導体基板３１には、ＳＯＩ形成領域Ｒ１１およびバルク領域Ｒ１２が設けられている。そして、フォトリソグラフィー技術およびエッチング技術を用いてバルク領域Ｒ１２に不純物のイオン注入を行った後、半導体基板３１の熱処理を行うことによりバルク領域Ｒ１２にウェル３２を形成する。そして、選択エピタキシャル成長を行うことにより、第１半導体層３５および第２半導体層３６を半導体基板３１上のＳＯＩ形成領域Ｒ１１に順次選択的に形成する。なお、第１半導体層３５は、半導体基板３１および第２半導体層３６よりもエッチング時の選択比が大きな材質を用いることができる。そして、第２半導体層３６および半導体基板３１の熱酸化により、第２半導体層３６および半導体基板３１の表面に犠牲酸化膜３４を形成する。
次に、図４（ｂ）に示すように、ＣＶＤなどの方法により、第２半導体層３６が覆われるようにしてＳＯＩ形成領域Ｒ１１およびバルク領域Ｒ１２上に酸化防止膜３８を形成する。なお、酸化防止膜３８としては、例えば、シリコン窒化膜を用いることができる。
次に、図５に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜３８をパターニングすることにより、素子分離領域の酸化防止膜３８を除去するとともに、第１半導体層３５の端部の一部を露出させる開口面３９を酸化防止膜３８および犠牲酸化膜３４に形成する。ここで、第１半導体層３５の端部の一部を露出させる場合、第１半導体層３５の端部の残りの一部およびバルク領域Ｒ１２は酸化防止膜３８で覆われたままにする。そして、開口面３９を介してエッチングガスまたはエッチング液を第１半導体層３５に接触させることにより、第１半導体層３５をエッチング除去し、半導体基板３１と第２半導体層３６との間に空洞部４０を形成する。
ここで、第１半導体層３５の端部の一部を露出させる開口面３９を酸化防止膜３８に形成することにより、第２半導体層３６下の第１半導体層３５にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板３１と第２半導体層３６との間に空洞部４０を形成することができる。また、第１半導体層３５の端部の残りの一部は酸化防止膜３８で覆われたままにすることにより、第１半導体層３５が除去された場合においても、第２半導体層３６を酸化防止膜３８にて半導体基板３１上で支持することが可能となる。
次に、図６（ａ）に示すように、半導体基板３１および第２半導体層３６の熱酸化を行うことにより、半導体基板３１と第２半導体層３６との間の空洞部４０に酸化膜４１を形成するとともに、半導体基板３１に素子分離膜３３を形成し、ＳＯＩ形成領域Ｒ１１とバルク領域Ｒ１２とを素子分離する。なお、酸化膜４１を形成した後、高温アニールを行うようにしてもよい。
次に、図６（ｂ）に示すように、酸化防止膜３８のエッチングを行うことにより、ＳＯＩ形成領域Ｒ１１およびバルク領域Ｒ１２の酸化防止膜３８を除去する。
次に、図６（ｃ）に示すように、犠牲酸化膜３４を除去することにより、バルク領域Ｒ１２の半導体基板３１の表面を露出させるとともに、第２半導体層３６の表面を露出させる。そして、第２半導体層３６および半導体基板３１の表面の熱酸化を行うことにより、第２半導体層３６および半導体基板３１の表面にゲート絶縁膜５０ａ、５０ｂをそれぞれ形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜５０ａ、５０ｂが形成された第２半導体層３６および半導体基板３１上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層３６および半導体基板３１上にゲート電極５１ａ、５１ｂをそれぞれ形成する。
次に、ゲート電極５１ａ、５１ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３６および半導体基板３１内にイオン注入することにより、ゲート電極５１ａ、５１ｂの両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層を第２半導体層３６に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層が形成された第２半導体層３６上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極５１ａ、５１ｂの側壁にサイドウォール５２ａ、５２ｂをそれぞれ形成する。そして、ゲート電極５１ａ、５１ｂおよびサイドウォール５２ａ、５２ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３６および半導体基板３１内にイオン注入することにより、サイドウォール５２ａ、５２ｂの側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層５３ａ、５３ｂを第２半導体層３６および半導体基板３１にそれぞれ形成する。
これにより、半導体基板３１の素子分離を図りつつ、ＳＯＩ形成領域Ｒ１１にＳＯＩ構造を形成することが可能となるとともに、バルク領域Ｒ１２にバルク構造を形成することが可能となる。このため、ＳＯＩ基板を用いることなく、ＳＯＩ構造とバルク構造とを同一半導体基板３１上に形成することが可能となるとともに、素子分離工程を別途設ける必要がなくなり、コスト増を抑制しつつ、ＳＯＩトランジスタと高耐圧トランジスタとを同一半導体基板上に混載することができる。
本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第１実施形態に係る半導体装置の製造方法を示す図。 本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第２実施形態に係る半導体装置の製造方法を示す図。 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
符号の説明
１、３１ 半導体基板、２、３２ ウェル、３、３３ 素子分離膜、４ パッド酸化膜、７、３４ 犠牲酸化膜、５、３５ 第１半導体層、６、３６ 第２半導体層、８、３８ 酸化防止膜、９ 開口部、１０、４０ 空洞部、１１、４１ 酸化膜、２０ａ、２０ｂ、５０ａ、５０ｂ ゲート絶縁膜、２１ａ、２１ｂ、５１ａ、５１ｂ ゲート電極、２２ａ、２２ｂ、５２ａ、５２ｂ サイドウォールスペーサ、２３ａ、２３ｂ、５３ａ、５３ｂ ソース／ドレイン層、３９ 開口面、Ｒ１、Ｒ１１ ＳＯＩ形成領域、Ｒ２、Ｒ１２ バルク領域

Claims (8)

  1. 酸化膜が一部の領域に選択的に形成された半導体基板と、
    前記酸化膜上にエピタキシャル成長にて形成された半導体層とを備えることを特徴とする半導体基板。
  2. 酸化膜が一部の領域に選択的に形成された半導体基板と、
    前記酸化膜上にエピタキシャル成長にて形成された半導体層と、
    前記半導体層上に形成された第１ゲート電極と、
    前記半導体層に形成され、前記第１ゲート電極の側方にそれぞれ配置された第１ソース／ドレイン層と、
    前半導体基板上に形成された第２ゲート電極と、
    前記半導体基板に形成され、前記第２ゲート電極の側方にそれぞれ配置された第２ソース／ドレイン層とを備えることを特徴とする半導体装置。
  3. 半導体基板の表面の一部に第１半導体層を選択的に形成する工程と、
    前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
    前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、
    前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
    前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
  4. 半導体基板に素子分離膜を形成する工程と、
    前記素子分離膜で分離された半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、
    前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
    前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、
    前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
    前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
  5. 半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、
    前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
    前記第２半導体層が覆われるように前記半導体基板上に酸化防止膜を形成する工程と、
    前記第１半導体層の端部の一部および素子分離領域を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
    前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記半導体基板に素子分離膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
  6. 半導体基板の表面の一部に第１半導体層を選択的に形成する工程と、
    前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
    前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、
    前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
    前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、
    前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
  7. 半導体基板に素子分離膜を形成する工程と、
    前記素子分離膜で分離された半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、
    前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
    前記第２半導体層が覆われるように前記半導体基板上に絶縁膜を形成する工程と、
    前記第１半導体層の端部の一部を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
    前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、
    前記第２半導体層上にゲート絶縁膜を介して第１ゲート電極を形成する工程と、
    前記第１ゲート電極の両側にそれぞれ配置された第１ソース／ドレイン層を前記第２半導体層に形成する工程と、
    前記半導体基板上にゲート絶縁膜を介して第２ゲート電極を形成する工程と、
    前記第２ゲート電極の両側にそれぞれ配置された第２ソース／ドレイン層を前記半導体基板に形成する工程とを備えることを特徴とする半導体装置の製造方法。
  8. 半導体基板の一部の領域に第１半導体層を選択的に形成する工程と、
    前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
    前記第２半導体層が覆われるように前記半導体基板上に酸化防止膜を形成する工程と、
    前記第１半導体層の端部の一部および素子分離領域を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
    前記開口部を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成するとともに、前記半導体基板に素子分離膜を形成する工程と、
    前記第２半導体層上にゲート絶縁膜を介して第１ゲート電極を形成する工程と、
    前記第１ゲート電極の両側にそれぞれ配置された第１ソース／ドレイン層を前記第２半導体層に形成する工程と、
    前記半導体基板上にゲート絶縁膜を介して第２ゲート電極を形成する工程と、
    前記第２ゲート電極の両側にそれぞれ配置された第２ソース／ドレイン層を前記半導体基板に形成する工程とを備えることを特徴とする半導体装置の製造方法。
JP2004289641A 2004-10-01 2004-10-01 半導体装置の製造方法 Expired - Fee Related JP4759967B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004289641A JP4759967B2 (ja) 2004-10-01 2004-10-01 半導体装置の製造方法
US11/211,018 US7326603B2 (en) 2004-10-01 2005-08-24 Semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004289641A JP4759967B2 (ja) 2004-10-01 2004-10-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006108206A true JP2006108206A (ja) 2006-04-20
JP4759967B2 JP4759967B2 (ja) 2011-08-31

Family

ID=36124692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004289641A Expired - Fee Related JP4759967B2 (ja) 2004-10-01 2004-10-01 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7326603B2 (ja)
JP (1) JP4759967B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234847A (ja) * 2006-03-01 2007-09-13 Seiko Epson Corp 半導体装置及びその製造方法
US7396733B2 (en) 2005-12-14 2008-07-08 Seiko Epson Corporation Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7425495B2 (en) 2005-12-15 2008-09-16 Seiko Epson Corporation Method of manufacturing semiconductor substrate and semiconductor device
US7452781B2 (en) 2005-12-27 2008-11-18 Seiko Epson Corporation Method for manufacturing a semiconductor substrate, method for manufacturing a semiconductor device, and the semiconductor device
US7488666B2 (en) 2005-12-13 2009-02-10 Seiko Epson Corporation Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7507643B2 (en) 2005-12-14 2009-03-24 Seiko Epson Corporation Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, and semiconductor device
US7625784B2 (en) 2006-07-26 2009-12-01 Seiko Epson Corporation Semiconductor device and method for manufacturing thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128428A (ja) * 2004-10-29 2006-05-18 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
FR2881273B1 (fr) * 2005-01-21 2007-05-04 St Microelectronics Sa Procede de formation d'un substrat semi-conducteur de circuit integre
JP2007158295A (ja) * 2005-11-10 2007-06-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007165677A (ja) * 2005-12-15 2007-06-28 Seiko Epson Corp 半導体基板の製造方法及び半導体装置
JP2007305942A (ja) * 2006-05-15 2007-11-22 Seiko Epson Corp 半導体装置及びその製造方法
JP4466668B2 (ja) * 2007-03-20 2010-05-26 セイコーエプソン株式会社 半導体装置の製造方法
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107492521B (zh) * 2016-06-12 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构及形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345064A (ja) * 1991-05-22 1992-12-01 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH08102498A (ja) * 1994-09-30 1996-04-16 Hitachi Ltd 半導体装置
JPH1092947A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 半導体装置及びその製造方法
FR2799307A1 (fr) * 1999-10-01 2001-04-06 France Telecom Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication
JP2001274236A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 半導体装置
US20020076899A1 (en) * 2000-08-02 2002-06-20 Stmicroelectronics S.A. Process for fabricating a substrate of the silicon-on-insulator or silicon-on-nothing type and resulting device
JP2003203967A (ja) * 2001-12-28 2003-07-18 Toshiba Corp 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法
WO2005036638A1 (ja) * 2003-10-10 2005-04-21 Tokyo Institute Of Technology 半導体基板、半導体装置及び半導体基板の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795555B1 (fr) * 1999-06-28 2002-12-13 France Telecom Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
JP2003243528A (ja) * 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
JP3793808B2 (ja) 2002-05-02 2006-07-05 国立大学法人東京工業大学 電界効果トランジスタの製造方法
US7078298B2 (en) 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345064A (ja) * 1991-05-22 1992-12-01 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH08102498A (ja) * 1994-09-30 1996-04-16 Hitachi Ltd 半導体装置
JPH1092947A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 半導体装置及びその製造方法
FR2799307A1 (fr) * 1999-10-01 2001-04-06 France Telecom Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication
JP2001274236A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 半導体装置
US20020076899A1 (en) * 2000-08-02 2002-06-20 Stmicroelectronics S.A. Process for fabricating a substrate of the silicon-on-insulator or silicon-on-nothing type and resulting device
JP2003203967A (ja) * 2001-12-28 2003-07-18 Toshiba Corp 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法
WO2005036638A1 (ja) * 2003-10-10 2005-04-21 Tokyo Institute Of Technology 半導体基板、半導体装置及び半導体基板の作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488666B2 (en) 2005-12-13 2009-02-10 Seiko Epson Corporation Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7396733B2 (en) 2005-12-14 2008-07-08 Seiko Epson Corporation Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7507643B2 (en) 2005-12-14 2009-03-24 Seiko Epson Corporation Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, and semiconductor device
US7425495B2 (en) 2005-12-15 2008-09-16 Seiko Epson Corporation Method of manufacturing semiconductor substrate and semiconductor device
US7452781B2 (en) 2005-12-27 2008-11-18 Seiko Epson Corporation Method for manufacturing a semiconductor substrate, method for manufacturing a semiconductor device, and the semiconductor device
JP2007234847A (ja) * 2006-03-01 2007-09-13 Seiko Epson Corp 半導体装置及びその製造方法
US7625784B2 (en) 2006-07-26 2009-12-01 Seiko Epson Corporation Semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
US7326603B2 (en) 2008-02-05
JP4759967B2 (ja) 2011-08-31
US20060071279A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
US7326603B2 (en) Semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device
JP4029885B2 (ja) 半導体装置の製造方法
JP4737378B2 (ja) 半導体装置の製造方法
JP4670524B2 (ja) 半導体装置の製造方法
JP2006253181A (ja) 半導体装置および半導体装置の製造方法
JP4029884B2 (ja) 半導体装置の製造方法
JP2007158295A (ja) 半導体装置および半導体装置の製造方法
JP2006128428A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2006210552A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2007227601A (ja) 半導体装置および半導体装置の製造方法
JP4678163B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP4595474B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP4862253B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2006156867A (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2007194547A (ja) 半導体装置および半導体装置の製造方法
JP4696518B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP4670490B2 (ja) 半導体装置および半導体装置の製造方法
JP2005286165A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP4806939B2 (ja) 半導体装置の製造方法
JP2007042915A (ja) 半導体装置の製造方法
JP2007123689A (ja) 半導体装置および半導体装置の製造方法
JP2005285973A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2006253258A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2007194315A (ja) 半導体装置および半導体装置の製造方法
JP2005116607A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees