JP2008198826A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008198826A
JP2008198826A JP2007033238A JP2007033238A JP2008198826A JP 2008198826 A JP2008198826 A JP 2008198826A JP 2007033238 A JP2007033238 A JP 2007033238A JP 2007033238 A JP2007033238 A JP 2007033238A JP 2008198826 A JP2008198826 A JP 2008198826A
Authority
JP
Japan
Prior art keywords
layer
sige
region
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007033238A
Other languages
English (en)
Inventor
Juri Kato
樹理 加藤
Hiroshi Kanemoto
啓 金本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007033238A priority Critical patent/JP2008198826A/ja
Priority to US12/025,093 priority patent/US7622359B2/en
Priority to KR1020080013014A priority patent/KR20080076772A/ko
Publication of JP2008198826A publication Critical patent/JP2008198826A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】工程歩留まりの向上と電気特性の安定化を可能とする半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層を形成し、ＳｉＧｅ層上にＳｉ層１３を形成する。次に、Ｓｉ層１３とＳｉＧｅ層とを部分的にエッチングして、ＳＯＩ領域のＳｉＧｅ層の側面を露出させる溝Ｈを形成すると共に、ＳｉＧｅダミー領域のＳｉ基板１上にＳｉＧｅダミーパターン１１ａを形成する。その後、溝Ｈを介してＳｉＧｅ層をウェットエッチングすることによって、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。空洞部２５を形成するためのウェットエッチング工程では、当該エッチング工程を開始してから終了するまでＳｉＧｅダミーパターン１１ａにエッチング液を触れさせておく。
【選択図】図５

Description

本発明は、半導体装置の製造方法に関し、特に、半導体基板にＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を形成する技術に関する。
従来、ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、特許文献１や非特許文献１には、バルク基板上にＳＯＩ層を形成することで、ＳＯＩトランジスタを低コストで形成できる方法（即ち、ＳＢＳＩ法）が開示されている。ＳＢＳＩ方法では、Ｓｉ基板上にＳｉ／ＳｉＧｅ層を成膜し、ＳｉとＳｉＧｅとのエッチングレートの違いを利用してＳｉＧｅ層のみを選択的に除去することにより、Ｓｉ基板とＳｉ層との間に空洞部を形成する。そして、空洞部内に露出されたＳｉの熱酸化を行うことにより、Ｓｉ基板とＳｉ層との間にＳｉＯ2層を埋め込み、Ｓｉ基板とＳｉ層との間にＢＯＸ層を形成する。
特開２００５−３５４０２４号公報 Ｔ．Ｓａｋａｉ ｅｔ ａｌ．"Ｓｅｐａｒａｔｉｏｎ ｂｙ ＢｏｎｄｉｎｇＳｉ Ｉｓｌａｎｄｓ（ＳＢＳＩ） ｆｏｒ ＬＳＩ Ａｐｐｌｉｃａｔｉｏｎ"，Ｓｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳｉＧｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
ところで、上記のＳＢＳＩ法において、ＳｉＧｅ層を選択的に除去するプロセスは、安定した工程歩留まりと、高い電気特性歩留まりを得るために重要なプロセスである。従来の製造方法では、ＳＯＩ層の平面パターンに大小や疎密が少ないロジック回路やメモリー回路では、工程歩留まりや電気特性が安定していた。
しかしながら、バルクシリコンデバイスとＳＯＩデバイスとが混載した回路や、異なる駆動電圧からなるデバイスが混載された回路では、ＳＯＩ層の平面パターン間で面積の差が大きく、また、疎密の差も大きいことが普通である。ここで、従来の製造方法では、パターンの粗密により場所によってはＳｉＧｅ層のエッチングスピードが劣化してしまい（即ち、遅くなってしまい）、特に、エッチング時間が長くなると、Ｓｉの増速エッチングが発生してしまうという問題があった。つまり、従来の製造方法では、バルクシリコンデバイスやＳＯＩデバイスなど、種々のデバイスを混載する半導体装置を製造する場合に、Ｓｉ層に対するＳｉＧｅ層のエッチング選択比が局所的に劣化してしまい、安定した形状と均一な膜厚からなる大面積のＳＯＩ層や、種々の形状からなるＳＯＩ層を歩留まり良く形成することが難しい、という問題があった。
また、ＳｉＧｅ層をエッチングして空洞部を形成する工程では、ＳｉＧｅ層のエッチング残りを防止するために、エッチング時間にマージンを設ける必要がある。ここで、従来の製造方法では、ＳｉＧｅ層を除去した後のマージンとして行うエッチング（即ち、オーバーエッチング）中に、空洞部に面するＳｉ層（即ち、ＳＯＩ層）の裏面やＳｉ基板表面が荒れて凹凸が生じてしまうという問題があった。
ＳＯＩ層の裏面やＳｉ基板表面が荒れてしまうと、ＳＯＩ層の膜厚均一性が劣化する。また、ＳＯＩ層裏面から下に向けて成長する熱酸化膜と、Ｓｉ基板表面から上に向けて成長する熱酸化膜とを空洞部の厚み方向の中心付近で十分に密着させることができず、その結果、上記熱酸化膜（即ち、ＢＯＸ層）を介してのＳＯＩ層のＳｉ基板に対する密着力が劣化してしまうおそれがあった。このように、従来の製造方法では、上記種々のデバイスを混載する半導体装置の、工程歩留まりの向上と電気特性の安定化が課題となっている。
そこで、本発明は、このような事情に鑑みてなされたものであって、工程歩留まりの向上と電気特性の安定化を可能とする半導体装置の製造方法の提供を目的とする。
本発明者は、フッ硝酸によるＳｉＧｅの選択エッチングに関して様々な実験を行った。そして、その実験結果から、上記のＳｉＧｅ選択エッチングではＳｉＧｅがアノード、Ｓｉがカソードの役割をし、図１８に示すような電気化学反応によってＳｉＧｅが除去される、という選択エッチングのメカニズムを見出した。
即ち、上記の「エッチング選択比の劣化」という課題は、ＳｉＧｅ選択エッチング時に、ＳｉＧｅ層に十分なホールが供給できず、ＳｉＧｅの酸化数が減少、あるいは、Ｓｉ層の酸化数が増加したためと本発明者は考えている。
また、「ＳＯＩ層裏面やＳｉ基板表面が荒れる」という課題は、以下のような理由によると本発明者は考えている。ＳｉＧｅ選択エッチング時に、ＳｉＧｅ層が存在しているときには、Ｓｉ基板からＳｉＧｅ層にホールが移動し、ＳｉＧｅ層の酸化数が増大し、ＳｉＧｅエッチングが進む。一方、Ｓｉ層やＳｉ基板では、電子が過剰に存在する（即ち、酸化数が小さい）ため、Ｓｉがエッチングされない。しかしながら、ＳｉＧｅ層が除去された後は、ホールはＳｉからＳｉＧｅへ移動することができなくなり、Ｓｉの酸化数が増加し、エッチング液にＳｉ＋＋として移動することになるため、Ｓｉがエッチングされてしまう。つまり、Ｓｉ層裏面やＳｉ基板表面はランダムにアノード・カソード両方の役割を演じることになるため、Ｓｉのエッチングが進み、これにより、Ｓｉ層裏面やＳｉ基板表面が荒れてしまう。
より詳しく説明すると、上記のＳｉＧｅ選択エッチングでは、ＨＮＯ3とＨＦ分子がＳｉＧｅ表面に到達し、ＳｉＧｅ層／エッチング液界面にて、ＳｉＧｅ層はＨ2Ｓｉ（またはＧｅ）Ｆ6反応物となり除去される。ここで、ＳｉまたはＧｅをＩＶ（族）と表すと、その除去反応は（１）式のように表すことができる。
ＩＶ＋ＨＮＯ3＋６ＨＦ ⇒ Ｈ2ＩＶＦ6＋ＨＮＯ2＋Ｈ2Ｏ＋Ｈ2…（１）
この反応では、ＨＮＯ3が酸化剤（ｏｘｉｄｉｚｅｒ）として働き、ＳｉＧｅ層表面で酸化物ＩＶＯ２が形成され、ＨＦがこの酸化物を溶解する役割を果たす。
なお、Ｓｉ基板にＳｉＧｅ／Ｓｉを積層した場合、図１９に示すように、ＳｉＧｅ／Ｓｉ界面では、ワイドギャップ（Ｓｉ）からナローギャップ（ＳｉＧｅ）へ正孔が移動し、ナローギャップ（ＳｉＧｅ）側に正孔が蓄積し、ＳｉＧｅ／Ｓｉでの化学ポテンシャル（フェルミレベル）が一致する。ここで、ギャップとは、伝導帯のエネルギー準位Ｅｃと、価電子帯のエネルギー準位Ｅｖとの差、即ち、バンドギャップＥｇ（＝Ｅｃ−Ｅｖ）のことである。また、図中のｉ−Ｓｉはイントリンシック（ｉｎｔｒｉｎｓｉｃ）なＳｉ層のことであり、ｉ−ＳｉＧｅはイントリンシックなＳｉＧｅ層のことである。
図１９に示すように、ｉ−ＳｉＧｅとｉ−Ｓｉとの接触界面では、両層における伝導帯のエネルギー準位差ΔＥｃ（〜０Ｖ）よりも、価電子帯のエネルギー準位差ΔＥｖ（〜０．３Ｖ）の方が大きい。このため、Ｓｉ層からＳｉＧｅ層へ正電荷が移動し易く、Ｓｉ層とＳｉＧｅ層のフェルミレベルが一致する。このため、ＳｉＧｅ層では相対的に正電荷が多い。それゆえ、図１８に示すように、ＳｉＧｅ層／エッチング液界面ではＳｉＧｅ層の酸化数が大きく、ＳｉＧｅ層は電気的にアノード電極のように振る舞い、（２）〜（４）式に示すように、ＩＶ++の形でエッチング液（以下、「溶液」ともいう。）に正孔を供給する。なお、Ｓｉ基板をＰ型にすれば、ＳｉからＳｉＧｅへの正孔移動は更に増え、ＳｉＧｅ層の酸化数を高めることができる。
ＩＶ＋２ｈ+ ⇒ ＩＶ++ …（２）
ＩＶ++＋２ＯＨ- ⇒ ＩＶＯ2＋Ｈ2 …（３）
ＩＶＯ2＋６ＨＦ ⇒ Ｈ2ＩＶＦ6＋２Ｈ2Ｏ …（４）
一方、Ｓｉ層では相対的に負電荷が多く、Ｓｉ層／溶液界面では、Ｓｉ層は電気的にカソード電極のように振る舞い、（５）、（６）式に示すように、ＮＯ2-の形で溶液に電子を供給する。
Ｓｉ＋２ｅ ⇒ Ｓｉ-- …（５）
Ｓｉ-- ＋ ２ＮＯ2 ⇒ Ｓｉ（固体）＋２ＮＯ2-（液体） …（６）
従って、ＳｉＧｅ層の選択エッチングが生じる時は、図１８に示すように、ＳｉＧｅ層がアノード、Ｓｉ層がカソードの役割をして、電流（ホールｈ+）は、エッチング液⇒Ｓｉ層⇒ＳｉＧｅ層⇒エッチング液…の順で循環する。このため、ＳｉＧｅ層選択エッチングの選択比を向上するためには、下記ａ）、ｂ）が重要である。
ａ）ＳｉＧｅ層の酸化数（過剰ホール数）を高める。
ｂ）ＳｉＧｅ層がエッチング反応で、溶液中に取り出されたＳｉ++の正孔を、Ｓｉ層やＳｉ基板から補う。
また、Ｓｉ層／ＳｉＧｅ層（Ｇｅ濃度３７％、厚さ３０ｎｍ）／Ｓｉ基板からなる積層構造では、ＳｉＧｅ層のエッチングレートが０．０１μｍ／秒を超える。これは、ＳｉＧｅ層／溶液界面の単位面積当たりに流れる電流が、数十ｍＡ／ｃｍ2に達することを意味する。従って、ＳｉＧｅ層の高いエッチングスピードと高い選択性を確保するには、上記経路（即ち、エッチング液⇒Ｓｉ層⇒ＳｉＧｅ層⇒エッチング液 …）で大きな電流が循環するための通路が必要であり、そのためには下記ｃ）、ｄ）が重要となる。
ｃ）Ｓｉ層／溶液界面及びＳｉ基板／溶液界面での電流通路の確保
ｄ）Ｓｉ層／ＳｉＧｅ層界面での電流通路の確保
さらに、ＳｉＧｅ層が無くなった後は、ＳｉからＳｉＧｅに電流（正孔）を供給することができなくなるため、Ｓｉ層やＳｉ基板のホールが増加する。従って、Ｓｉ層／溶液界面やＳｉ基板／溶液界面では、カソードのみならず、アノード・カソード両方の役割がランダムに可能となり、Ｓｉ層やＳｉ基板においても酸化・エッチングが進んでしまう。このようなＳｉ層やＳｉ基板のエッチングを抑制するためには、Ｓｉ層の過剰電子数を高め、その酸化数を低くすることが重要である。本発明はこのような知見に基づいてなされたものである。
〔発明１、２〕 即ち、発明１の半導体装置の製造方法は、Ｓｉ基板上にＳｉＧｅ層を形成する工程と、前記ＳｉＧｅ層上にＳｉ層を形成する工程と、ダミー領域の前記Ｓｉ基板上にＳｉＧｅからなるダミーパターンを形成する工程と、前記Ｓｉ層下の前記ＳｉＧｅ層をウェットエッチングして除去する工程と、を含み、前記ＳｉＧｅ層をウェットエッチングする工程では、前記ＳｉＧｅ層が完全に除去される前から当該工程を終了するまで前記ダミーパターンにエッチング液を触れさせておくことを特徴とするものである。ここで、ダミー領域とは、ＳｉＧｅ（又は、ＳｉＧｅ層）からなるダミーパターンを形成する領域のことである。
発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記ＳｉＧｅ層をウェットエッチングする工程では、当該エッチング工程を開始してから終了するまで前記ダミーパターンにエッチング液を触れさせておくことを特徴とするものである。
発明１、２の半導体装置の製造方法によれば、ウェットエッチングによるＳｉＧｅ層の除去後も、ダミーパターンはエッチング液によってエッチングされ続ける。このため、素子領域のＳｉＧｅ層に対してオーバーエッチングを行った場合でも、ＳｉＧｅ層のエッチングに必要な電流（ホールｈ+）を、エッチング液⇒Ｓｉ基板（又は、Ｓｉ層）⇒ＳｉＧｅ層（ダミーパターン）⇒エッチング液…の順で循環させることができ、ウェットエッチングの最初から最後まで（即ち、終始）、Ｓｉの酸化数を低く維持することが可能になる。
〔発明３〜８〕 発明３の半導体装置の製造方法は、Ｓｉ基板上にＳｉＧｅ層を形成する工程と、前記ＳｉＧｅ層上にＳｉ層を形成する工程と、前記Ｓｉ層と前記ＳｉＧｅ層とを部分的にエッチングすることによって、ダミー領域の前記Ｓｉ基板上に前記ＳｉＧｅ層からなるダミーパターンを形成すると共に、当該ダミーパターンの側面及び素子領域の前記ＳｉＧｅ層の側面をそれぞれ露出させる溝を形成する工程と、前記溝を介して前記ＳｉＧｅ層をウェットエッチングすることによって、素子領域の前記Ｓｉ基板と前記Ｓｉ層との間に空洞部を形成する工程と、を含み、前記空洞部を形成する工程では、当該エッチング工程を開始してから終了するまで前記溝を介して前記ダミーパターンにエッチング液を触れさせておくことを特徴とするものである。
発明４の半導体装置の製造方法は、発明３の半導体装置の製造方法において、前記素子領域はＳＯＩデバイスが形成される領域であり、前記Ｓｉ基板には、前記ＳＯＩデバイスが形成される領域の他に、バルクシリコンデバイスが形成される領域と、素子分離領域と、スクライブラインが形成される領域とが用意されており、前記ダミー領域は、前記ＳＯＩデバイスが形成される領域、前記バルクシリコンデバイスが形成される領域、前記素子分離領域、又は、前記スクライブラインが形成される領域のうちの少なくとも一領域内に用意されていることを特徴とするものである。
ここで、「ＳＯＩデバイス」とは、絶縁膜上に形成されたＳｉ層（即ち、ＳＯＩ層）に形成される電子デバイスのことである。また、「バルクシリコンデバイス」とは、バルクＳｉ基板に形成される電子デバイスのことである。本発明の実施形態では、ＳＯＩデバイスを形成する領域をＳＯＩ領域と呼び、バルクシリコンデバイスを形成する領域をバルク領域と呼んでいる。
発明５の半導体装置の製造方法は、発明３又は発明４の半導体装置の製造方法において、前記ダミーパターンを形成する工程では、前記ダミーパターンを、素子領域の前記Ｓｉ基板上から前記ＳｉＧｅ層が完全に除去された後もダミー領域の前記Ｓｉ基板上にその一部が残るような形状及び大きさに形成することを特徴とするものである。
発明６の半導体装置の製造方法は、発明３から発明５の何れか一の半導体装置の製造方法において、前記空洞部内に絶縁膜を形成して当該空洞部を埋め込む工程と、前記空洞部を形成した後で前記ダミーパターンをエッチングして除去する工程と、をさらに含むことを特徴とするものである。ここで、「絶縁膜」はＳＯＩ構造を構成するＢＯＸ層であり、例えば熱酸化、或いは、ＣＶＤ法で形成する。
発明７の半導体装置の製造方法は、発明１から発明６の半導体装置の製造方法において、前記エッチング液はＨＦ（あるいはＮＨ4Ｆ）、ＨＮＯ3及びＨ2Ｏを含む混合液からなることを特徴とするものである。
発明８の半導体装置の製造方法は、発明１から発明６の半導体装置の製造方法において、前記エッチング液は、ＣＨ3ＣＯＯＨ、ＨＦ（あるいはＮＨ4Ｆ）、ＨＮＯ3及びＨ2Ｏを含む混合液からなることを特徴とするものである。
発明３〜８の半導体装置の製造方法によれば、ウェットエッチングによりＳｉＧｅ層を除去する工程では、素子領域のＳｉ基板上からＳｉＧｅ層が完全に除去された後も、エッチング液⇒Ｓｉ基板（又は、Ｓｉ層）⇒ダミーパターン⇒エッチング液…の順で電流（ホールｈ+）を循環させることができ、ウェットエッチングの最初から最後まで、Ｓｉの酸化数を低くするのに必要な、Ｓｉ⇒ＳｉＧｅの電流（ホールｈ＋）循環を行うことが可能である。即ち、ウェットエッチングによるＳｉＧｅ層の工程において、エッチング液⇒Ｓｉ⇒ＳｉＧｅ⇒エッチング液で循環する大きな電流通路を、終始、確保することができる。
従って、素子領域のＳｉ層（即ち、ＳＯＩ層）のパターンの疎密やその大小によらず、Ｓｉ基板やＳｉ層の酸化数を低く維持することができ、Ｓｉに対するＳｉＧｅのエッチング選択比の劣化を防止することができる。また、ＳＯＩ層のパターンの疎密やその大小によらず、空洞部内に面するＳｉ基板表面及びＳｉ層裏面のエッチングによる荒れ（即ち、凹凸の発生）を抑制することができ、ＢＯＸ層を介したＳＯＩ層のＳｉ基板に対する密着力を高めることができる。
これにより、バルクシリコンデバイスとＳＯＩデバイスとが混載した回路や、異なる駆動電圧からなるデバイスが混載された回路など、種々のデバイスを混載する半導体装置の工程歩留まりの向上と電気特性の安定化が可能となる。
以下、本発明の実施形態を図面を参照して説明する。
（１）第１実施形態
図１〜図８は、本発明の第１実施形態に係る半導体装置の製造方法を示す図であり、図１（ａ）〜図８（ａ）は平面図、図１（ｂ）〜図８（ｂ）は図１（ａ）〜図８（ａ）をＡ１−Ａ´１〜Ａ８−Ａ´８線でそれぞれ切断したときの断面図である。また、図４（ｃ）〜図６（ｃ）は図４（ａ）〜図６（ａ）をＢ４−Ｂ´４〜Ｂ６−Ｂ´６線でそれぞれ切断したときの断面図である。図５（ｄ）及び図６（ｄ）は、図５（ａ）及び図６（ａ）をＣ５−Ｃ´５、Ｃ６−Ｃ´６線でそれぞれ切断したときの断面図である。
まず始めに、図１（ａ）及び（ｂ）において、ＳＯＩ領域及びＳｉＧｅダミー領域を含むＳｉ基板１上の全面に、図示しない単結晶のシリコンバッファ（Ｓｉ−ｂｕｆｆｅｒ）層を形成し、その上に単結晶のシリコンゲルマニウム（ＳｉＧｅ）層１１を形成し、その上に単結晶のシリコン（Ｓｉ）層１３を形成する。これらＳｉ−ｂｕｆｆｅｒ層、ＳｉＧｅ層１１、Ｓｉ層１３は、例えばエピタキシャル成長法で連続して形成する。ここで、ＳＯＩ領域とはＳＯＩデバイスを形成する領域のことであり、ＳｉＧｅダミー領域とはＳｉＧｅからなるダミーパターンを形成する領域のことである。
次に、Ｓｉ基板の上方全面にＳｉＯ2膜１７を形成し、その上にシリコン窒化（Ｓｉ3Ｎ4）膜１９を形成する。ＳｉＯ2膜１７及びＳｉ3Ｎ4膜１９の形成は例えばＣＶＤで形成する。そして、図２（ａ）及び（ｂ）に示すように、フォトリソグラフィー及びエッチング技術を用いて、Ｓｉ3Ｎ4膜１９、ＳｉＯ2膜１７、Ｓｉ層１３、ＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を部分的にエッチングする。これにより、素子分離領域（即ち、ＳＯＩ構造を形成しない領域）と平面視で重なる領域に、素子分離用の溝ｈを形成する。この溝ｈの一部（即ち、支持体の脚部が配置される部分）が、ＳＢＳＩ法における支持体穴となる。このエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。
また、このエッチングにより、ＳｉＧｅダミー領域のＳｉ基板１上にはＳｉＧｅ層からなるダミーパターン（即ち、ＳｉＧｅダミーパターン）１１ａが形成される。図２（ａ）及び（ｂ）に示すように、この第１実施形態では、ＳＯＩ領域に残されたＳｉＧｅ層１１のＸ軸方向に沿った長さ（即ち、幅）Ｌよりも、ＳｉＧｅダミーパターン１１ａの幅Ｌ´の方を長くしておく。これは、後で説明するＳｉＧｅ選択エッチング工程で、ＳｉＧｅダミーパターンの一部をエッチングの最後まで残すためである。
ＳｉＧｅダミーパターン１１ａの幅Ｌ´の具体的数値は、例えばその設計段階において、以下の方法により設定する。即ち、本実施の形態では、ＳＯＩ領域のＳｉＧｅ層１１及びＳｉＧｅダミーパターン１１ａの両方とも、その上面がＳｉ層１３で覆われ、その側面は溝Ｈから露出した状態で、ＳｉＧｅ選択エッチングを行う（例えば、図５参照。）。それゆえ、まず始めに、ＳｉＧｅの上面をＳｉで全面的に覆い、且つその側面を溝に露出した状態でＳｉＧｅをウェットエッチングする実験（又は、シミュレーション）を行う。次に、ＳｉＧｅの側面方向からの（即ち、Ｘ軸方向に沿った）エッチング量を測定する。そして、そのＸ軸方向に沿ったエッチング量よりも、ＳｉＧｅダミーパターンの幅の方が長くなるように、ＳｉＧｅダミーパターンの形状及び大きさを調整する。つまり、ウェットエッチングによるＳｉＧｅ層１１の完全除去後もＳｉＧｅダミーパターン１１ａの一部が残るように、その形状と幅Ｌ´を設定する。このような手順で、ＳｉＧｅダミーパターン１１ａの形状及び大きさを設定しておけば、後で説明するＳｉＧｅ選択エッチング工程で、ＳｉＧｅダミーパターン１１ａをエッチングの最後まで残すことができ、その側面をエッチング液に終始触れさせ続けることが可能となる。
次に、図３（ａ）及び（ｂ）に示すように、溝ｈを埋め込むようにしてＳｉ基板１上の全面にＳｉＯ2膜２１を形成する。このＳｉＯ2膜２１は例えばＣＶＤで形成する。次に、図４（ａ）〜（ｃ）に示すように、フォトリソグラフィー及びエッチング技術を用いて、ＳｉＯ2膜２１を部分的にエッチングし、ＳｉＯ2膜２１、Ｓｉ3Ｎ4膜１９及びＳｉＯ2膜１７からなる支持体２２を形成すると共に、Ｓｉ基板１の表面を露出させる溝Ｈを形成する。ここで、ＳＯＩ領域及びＳｉＧｅダミー領域の溝Ｈは、後の工程でＳｉＧｅ層１１をエッチングする際に、エッチング液の導入口となる部分である。
なお、このエッチング工程では、ＳｉＯ2膜２１をエッチングする際にＳｉ3Ｎ4膜１９はマスクとして機能する。また、本実施の形態では、既に形成されている溝ｈの一部においてＳｉＯ2膜２１がエッチングにより除去され、この溝ｈの一部が新たに溝Ｈとして現れることになる。それゆえ、溝ｈと溝Ｈとが平面視で重なる領域では、溝ＨはＳｉ3Ｎ4膜１９の存在によって自己整合的に形成され、溝Ｈの大きさは溝ｈの加工寸法のみによって決定されることとなる。
このため、図４（ａ）〜（ｃ）では、例えばステッパなどにセットされるフォトマスク（図示せず）とＳｉ基板１との位置合わせに多少のマージンがあり、Ｓｉ基板１に対してレジストパターン（図示せず）が多少位置ずれして形成された場合でも、溝Ｈを位置精度良く形成することができる。また、Ｓｉ3Ｎ4膜１９がマスクとして機能するため、例えば、図９（ａ）〜（ｃ）に示すように、ＳｉＧｅ層１１や、ＳｉＧｅダミーパターン１１ａよりもマスク領域の狭いレジストパターンＲを用いて、ＳｉＯ2膜２１をエッチングしたような場合でも、溝Ｈを精度良く形成することが可能である。
なお、この溝Ｈを形成する工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。
次に、図４（ａ）〜（ｃ）において、溝Ｈを介して例えばフッ硝酸溶液をＳｉ層１３及びＳｉＧｅ層１１のそれぞれの側面に接触させて、ＳｉＧｅ層１１を選択的にエッチングして除去する。ここで、フッ硝酸溶液とは、ＨＦ（あるいはＮＨ4Ｆ）、ＨＮＯ3及びＨ2Ｏを含む混合液のことである。
これにより、図５（ａ）〜（ｄ）に示すように、Ｓｉ層１３とＳｉ基板１との間に空洞部２５を形成する。フッ硝酸溶液を用いたウェットエッチングでは、Ｓｉと比べてＳｉＧｅのエッチングレートが大きい（即ち、Ｓｉに対するエッチングの選択比が大きい）ので、Ｓｉ層１３を残しつつＳｉＧｅ層１１だけをエッチングして除去することが可能である。空洞部２５の形成後、Ｓｉ層１３はその上面と側面とが支持体２２によって支えられることとなる。
なお、本実施の形態では、ＳｉＧｅ層１１のエッチング工程（即ち、ＳｉＧｅ選択エッチング工程）において、ＳｉＧｅダミーパターン１１ａはその上面がＳｉ層１３で全面的に覆われ、且つその側面は溝Ｈに露出した状態となっている。従って、このＳｉＧｅ選択エッチング工程では、ＳｉＧｅダミーパターン１１ａもその側面の側からエッチングされる。また、ＳｉＧｅダミーパターン１１ａは、ウェットエッチングによるＳｉＧｅ層１１の完全除去後もその一部が残るように大きめに作られているので、ＳｉＧｅダミーパターン１１ａの側面を終始、エッチング液に触れさせ続けることができる。
このため、図５（ａ）〜（ｄ）に示すＳｉＧｅ選択エッチング工程では、図１８に示したように、ＳｉＧｅのエッチングに必要な電流（ホールｈ+）を、エッチング液⇒Ｓｉ基板１（又は、Ｓｉ−ｂｕｆｆｅｒ層）⇒ＳｉＧｅ層１１（又は、ＳｉＧｅダミーパターン１１ａ）⇒エッチング液…の順で循環させることができる。従って、ＳｉＧｅ層１１の完全除去前はもちろんのこと、ＳｉＧｅ層１１の完全除去後においても、Ｓｉ基板１及びＳｉ層１３の酸化数をそれぞれ低く維持することができる。
次に、図６（ａ）〜（ｄ）に示すように、空洞部内に面したＳｉ基板１表面及びＳｉ層１３裏面を熱酸化して、空洞部内にＳｉＯ2膜（即ち、ＢＯＸ層）３１を形成する。そして、空洞部内をＳｉＯ2膜３１で埋め込んだ後は、図７（ａ）及び（ｂ）に示すように、フォトリソグラフィー及びエッチング技術を用いて、ＳｉＧｅダミー領域に残されているＳｉＧｅダミーパターンを除去する。本実施の形態では、ＳｉＧｅダミーパターンを除去する際に、ＳｉＧｅダミー領域に残されていたＳｉＯ2膜２１、Ｓｉ3Ｎ4膜１９、ＳｉＯ2膜１７、Ｓｉ層１３及びＳｉＯ2膜３１も一緒に除去する。
次に、図８（ａ）及び（ｂ）に示すように、ＣＶＤなどの方法により、Ｓｉ基板１全面に絶縁膜３３を成膜して溝Ｈや、ＳｉＧｅダミー領域のＳｉ基板１上を埋め込む。絶縁膜３３は、例えばＳｉＯ2膜やシリコン窒化（Ｓｉ3Ｎ4）膜である。そして、この絶縁膜３３及びその下のＳｉＯ2膜２１を例えばＣＭＰにより平坦化する。さらに、例えば熱リン酸を用いてＳｉ3Ｎ4膜１９（図７参照。）をウェットエッチングする。続いて、例えば希フッ酸溶液を用いてＳｉＯ2膜１７（図７参照。）をウェットエッチングする。
これにより、Ｓｉ層１３上から絶縁膜３３等が完全に取り除かれて、ＳＯＩ領域のＳｉ基板１に、ＳｉＯ2膜３１及びＳｉ層１３からなるＳＯＩ構造が完成する。ダミー領域のＳｉ基板１上はＳｉＯ2膜３３で埋め込まれており、この部分は、ＳＯＩ領域の溝Ｈに埋め込まれたＳｉＯ2膜３３や、溝ｈに埋め込まれたＳｉＯ2膜２１と同様、素子分離層として機能する。Ｓｉ基板１上にＳＯＩ構造を形成した後は、例えば、ＳＯＩ領域のＳｉ層１３上にＳＯＩデバイスを形成する。
なお、図８（ａ）及び（ｂ）では、ＳｉＧｅダミー領域の全域を絶縁膜３３で埋め込んだ状態を示しているが、これはあくまで一例である。例えば、図１０（ａ）及び（ｂ）に示すように、本発明では、ＳｉＧｅダミー領域のＳｉ基板１上にＳｉ層４１を選択エピタキシャル成長法で形成し、このＳｉ層４１にデバイスを形成しても良い。即ち、ＳｉＧｅ選択エッチング後に、ＳｉＧｅダミー領域のＳｉ基板１上にＳｉ層４１を直接形成することによって、ＳｉＧｅダミー領域をバルク領域に変えても良い。このような方法によれば、ＳｉＧｅダミー領域にバルクシリコンデバイスを形成することができ、同一基板上にバルクシリコンデバイスとＳＯＩデバイスとが混載した回路を提供することができる。
このように、本発明の第１実施形態に係る半導体装置の製造方法によれば、ＳｉＧｅ選択エッチング工程では、ＳｉＧｅ層１１を完全に除去した後も、エッチング液⇒Ｓｉ基板１（又は、Ｓｉ層１３）⇒ダミーパターン１１ａ⇒エッチング液…の順で電流（ホールｈ+）を循環させることができる。従って、ウェットエッチングの最初から最後まで、Ｓｉの酸化数を低くするのに必要な、Ｓｉ⇒ＳｉＧｅの電流（ホールｈ＋）循環を行うことが可能である。即ち、エッチング液⇒Ｓｉ⇒ＳｉＧｅ⇒エッチング液で循環する大きな電流通路を、ＳｉＧｅ選択エッチング工程において、終始、確保することができる。
従って、ＳＯＩ領域のＳｉ層（即ち、ＳＯＩ層）１３のパターンの疎密や大小によらず、Ｓｉ基板１及びＳｉ層１３の酸化数をそれぞれ低く維持することができ、Ｓｉに対するＳｉＧｅのエッチング選択比の劣化を防止できると共に、空洞部２５内に面するＳｉ基板１表面及びＳＯＩ層１３裏面のエッチングによる荒れ（即ち、凹凸の発生）を抑制することができる。これにより、ＢＯＸ層３１を介したＳＯＩ層１３のＳｉ基板１に対する密着力を高めることができ、バルクシリコンデバイスとＳＯＩデバイスとが混載した回路や、異なる駆動電圧からなるデバイスが混載された回路など、種々のデバイスを混載する半導体装置の工程歩留まりの向上と電気特性の安定化が可能となる。
（２）第２実施形態
上記の第１実施形態では、１つのＳＯＩ領域と１つのＳｉＧｅダミー領域とを隣接して配置する場合について示したが、ＳＯＩ領域とＳｉＧｅダミー領域との位置関係はこのような例に限られるものではない。例えば、ＳｉＧｅ選択エッチング時にＳｉＧｅダミーパターンができるだけ長時間残存するように、ＳｉＧｅダミーパターンの形状や大きさだけでなく、ＳＯＩ領域とＳｉＧｅダミー領域との位置関係を工夫しても良い。
図１１〜図１６は、本発明の第２実施形態に係る半導体装置の製造方法を示す平面図である。この第２実施形態において、第１実施形態と同一の構成及び機能を有する部分には同一の符号を付し、その詳細な説明を省略する。
図１１では、まず始めに、ＳＯＩ領域及びＳｉＧｅダミー領域を含むＳｉ基板上の全面に、図示しない単結晶のＳｉ−ｂｕｆｆｅｒ層、単結晶のＳｉＧｅ層を形成し、単結晶のＳｉ層を形成する。これらＳｉ−ｂｕｆｆｅｒ層、ＳｉＧｅ層及びＳｉ層は、例えばエピタキシャル成長法で連続して形成する。次に、Ｓｉ基板の上方全面に図示しないＳｉＯ2膜を形成し、その上にＳｉ3Ｎ4膜１９を形成する。そして、フォトリソグラフィー及びエッチング技術を用いて、Ｓｉ3Ｎ4膜１９、ＳｉＯ2膜、Ｓｉ層、ＳｉＧｅ層及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を部分的にエッチングして、素子分離用の溝ｈを形成する。この溝ｈの一部がＳＢＳＩ法における支持体穴となる。この溝ｈの形成により、Ｓｉ3Ｎ4膜／ＳｉＯ2膜／Ｓｉ層／ＳｉＧｅ層／Ｓｉ−ｂｕｆｆｅｒ層はＳＯＩ領域及びＳｉＧｅダミー領域のみに残され、それ以外の領域からは除去された形となる。
次に、溝ｈを埋め込むようにしてＳｉ基板１上の全面にＳｉＯ2膜２１を形成する。このＳｉＯ2膜２１は例えばＣＶＤで形成する。そして、図１２に示すように、フォトリソグラフィー及びエッチング技術を用いて、ＳｉＯ2膜２１を部分的にエッチングし、ＳｉＯ2膜２１、Ｓｉ3Ｎ4膜１９及びＳｉＯ2膜からなる支持体２２を形成すると共に、Ｓｉ基板の表面を露出させる溝Ｈを形成する。
次に、図１３の破線矢印で示すように、溝Ｈを介して例えばフッ硝酸溶液をＳｉ層１３及びＳｉＧｅ層１１のそれぞれの側面に接触させて、ＳｉＧｅ層１１を選択的にエッチングして除去し、ＳＯＩ領域のＳｉ層とＳｉ基板との間に空洞部を形成する。
ここで、図１４に示すように、ＳｉＧｅダミー領域のうちの支持体２２で覆われた部分は、溝Ｈが一方の側にしか形成されておらず、その中心付近は溝Ｈから遠く離れているため、フッ硝酸溶液が入りにくくなっている。従って、ＳｉＧｅ選択エッチング工程において、ＳＯＩ領域のＳｉＧｅ層が完全に除去された後も、上記の中心付近には、アノードの役割を果たすＳｉＧｅダミーパターン１１ａが残る。また、Ｓｉ3Ｎ4膜１９下のＳｉ層及びＳｉ基板は、ＳｉＧｅ選択エッチングが終了するまで（電子が過剰な）カソードの役割を果たす。それゆえ、空洞部内に面するＳｉ基板表面及びＳｉ層裏面のエッチングによる荒れを抑制することができる。
次に、Ｓｉ基板及びＳｉ層を熱酸化して、空洞部内にＳｉＯ2膜（即ち、ＢＯＸ層）を形成する。そして、ＢＯＸ層を形成した後は、図１５に示すように、フォトリソグラフィー及びエッチング技術を用いて、ＳｉＧｅダミー領域に残されているＳｉＧｅダミーパターン１１ａを除去する。ここでは、ＳｉＧｅダミーパターン１１ａと共に、ＳｉＧｅダミー領域に残されているＳｉＯ2膜２１、Ｓｉ3Ｎ4膜１９、ＳｉＯ2膜及びＳｉ層等も一緒に除去しても良い。
次に、ＣＶＤなどの方法により、Ｓｉ基板全面に絶縁膜を成膜して溝Ｈや、ＳｉＧｅダミー領域のＳｉ基板上を埋め込む。絶縁膜は、例えばＳｉＯ2膜やシリコン窒化（Ｓｉ3Ｎ4）膜である。そして、この全面に形成した絶縁膜及びＳｉＯ2膜２１を例えばＣＭＰにより平坦化する。さらに、Ｓｉ3Ｎ4膜１９を例えば熱リン酸を用いてウェットエッチングし、その下のＳｉＯ2膜を例えば希フッ酸溶液を用いてウェットエッチングする。これにより、図１６に示すように、島状のＳｉ層（ＳＯＩ層）１３を形成することができる。図１６において、Ｓｉ層１３が形成されていない部分には絶縁膜が埋め込まれており、素子分離層として機能する。
図１７は、ＳｉＧｅダミー領域Ｄの配置の一例を示す図である。図１７に示すように、ＳｉＧｅダミー領域Ｄは、バルク領域とＳＯＩ領域との間に介在する素子分離領域に配置しても良く、ＳＯＩ領域内及びバルク領域内に部分的に配置しても良く、さらに、スクライブ（ライン）領域内に配置しても良い。また、図示しないが、Ｓｉ基板の裏面側にＳｉＧｅダミー領域を用意し、ここにＳｉＧｅダミーパターンを形成しても良い。
このように、本発明の第２実施形態においても、第１実施形態と同様、ＳｉＧｅ選択エッチング工程において、ＳｉＧｅダミーパターン１１ａの側面を終始エッチング液に触れさせているので、Ｓｉの酸化数を低く維持することができる。これにより、Ｓｉに対するＳｉＧｅのエッチング選択比の劣化を防止できると共に、空洞部内に面するＳｉ基板表面及びＳｉ層裏面のエッチングによる荒れを抑制することができる。
上記の第１、第２実施形態では、ＳＯＩ領域が本発明の「素子領域」に対応し、ＳｉＧｅダミー領域が本発明の「ダミー領域」に対応している。また、ＳｉＧｅダミーパターン１１ａが本発明の「ダミーパターン」に対応し、ＳｉＯ2膜３１が本発明の「絶縁膜」に対応している。
なお、本発明では、ＳｉＧｅ層１１をエッチングするために使用する薬液（即ち、エッチング液）はフッ硝酸溶液に限られることはない。上記エッチング液として、例えば、ＣＨ3ＣＯＯＨ、ＨＦ、ＨＮＯ3及びＨ2Ｏを含む混合液を使用しても良い。このようなエッチング液でも、ＳｉＧｅの方がＳｉよりもエッチングレートが大きいので、Ｓｉ層１３を残しつつＳｉＧｅ層１１だけをエッチングして除去することが可能である。
また、本発明では、上記エッチング液を５０℃以上で使用すると良い。例えば、エッチング装置の内部又は外部でフッ硝酸溶液を５０℃以上に加熱し、その温度が５０℃を下回らないうちに当該フッ硝酸溶液をＳｉ基板１表面に供給してＳｉＧｅ層をエッチング、除去すると良い。さらに、エッチング液だけでなく、Ｓｉ基板１の温度も５０℃以上に加熱しておき、その温度が５０℃を下回らないうちにＳｉＧｅ層１１のエッチングを行うと良い。このようにエッチング液やＳｉ基板１の温度を制御することにより、ＳｉＧｅ／Ｓｉ基板１界面で、順方向、逆方向いずれの場合でも、より大きな電流供給が可能となり、エッチング液⇒Ｓｉ⇒ＳｉＧｅ⇒エッチング液…の順で大きな電流を循環させることができる。
また、本発明では、上記エッチング液に含まれる複数の組成液を各々単体で保管しておき、ＳｉＧｅ層１１をエッチングする工程では、単体保管されている組成液をエッチング開始直前（５分以内）に混合してエッチング液を作成すると共に、当該エッチング液を所定の温度に調整し、この温度調整されたエッチング液でＳｉＧｅ層をエッチングすると良い。このような方法により、エッチング液の劣化を防止することができる。また、単体保管されている組成液（例えば、ＣＨ3ＣＯＯＨ、ＨＦ、ＨＮＯ3及びＨ2Ｏ）を混合すると、混合液の温度は４０〜５０℃に上昇するので、混合液を例えば５０℃以上の温度に制御する場合には、加熱に要する熱量を少なくすることができ、省エネルギー効果を期待することができる。
さらに、本発明では、ＳｉＧｅ層１１をエッチングする際に、ディップ式のウエットステーションではなく、Ｓｉ基板１を回転させながらその表面にエッチング液を噴霧するスピン回転式のウェットエッチング装置を用いても良い。スピン回転式の装置を用いる場合には、ノズルから回転しているＳｉ基板１の表面に向けて、例えば、フッ硝酸溶液→純水→希ＨＦ水溶液（又は、過酸化水素水）→純水→フッ硝酸溶液→純水…の順に液体を交互に供給してＳｉＧｅ層１１をエッチングすると良い。このような方法により、例えば、フッ硝酸溶液中の亜硝酸濃度が高まる前に、古いフッ硝酸溶液をＳｉ基板１表面から一旦除去することができ、その後、新液からなるフッ硝酸溶液を再びＳｉ基板１表面に供給してＳｉＧｅ層をエッチングすることができる。従って、フッ硝酸溶液中の亜硝酸濃度やエッチング生成物を常に一定濃度以下に抑えることが容易であり、エッチング選択比の劣化やＳｉ層の増速エッチング等をよりいっそう防止することができる。
また、上記の第１、第２実施形態では、Ｓｉ基板１上にＳｉＧｅ層１１とＳｉ層１３とを各１層ずつ積層する場合について説明したが、本発明はこれに限られることはなく、例えば、Ｓｉ基板１上にＳｉＧｅ層とＳｉ層とを交互に複数層ずつ積み重ねるような半導体装置の製造方法にも適用可能である。
第１実施形態に係る半導体装置の製造方法を示す図（その１）。 第１実施形態に係る半導体装置の製造方法を示す図（その２）。 第１実施形態に係る半導体装置の製造方法を示す図（その３）。 第１実施形態に係る半導体装置の製造方法を示す図（その４）。 第１実施形態に係る半導体装置の製造方法を示す図（その５）。 第１実施形態に係る半導体装置の製造方法を示す図（その６）。 第１実施形態に係る半導体装置の製造方法を示す図（その７）。 第１実施形態に係る半導体装置の製造方法を示す図（その８）。 第１実施形態における他の製造方法を示す図（その１）。 第１実施形態における他の製造方法を示す図（その２）。 第２実施形態に係る半導体装置の製造方法を示す図（その１）。 第２実施形態に係る半導体装置の製造方法を示す図（その２）。 第２実施形態に係る半導体装置の製造方法を示す図（その３）。 第２実施形態に係る半導体装置の製造方法を示す図（その４）。 第２実施形態に係る半導体装置の製造方法を示す図（その５）。 第２実施形態に係る半導体装置の製造方法を示す図（その６）。 ＳｉＧｅダミー領域Ｄの配置の一例を示す図。 本発明者が見出したＳｉＧｅ層のエッチングメカニズムを示す図。 ｉ−ＳｉＧｅ及びｉ−Ｓｉのエネルギー準位の違いを示す図。
符号の説明
１ Ｓｉ基板、１１ ＳｉＧｅ層、１１ａ ＳｉＧｅダミーパターン、１３ Ｓｉ層（ＳＯＩ層）、１７、２１ ＳｉＯ2膜、１９ Ｓｉ3Ｎ4膜、２２ 支持体、２５ 空洞部、３１ ＳｉＯ2膜（ＢＯＸ層）、Ｄ ＳｉＧｅダミー領域、ｈ 溝（支持体穴）、Ｈ 溝

Claims (8)

  1. Ｓｉ基板上にＳｉＧｅ層を形成する工程と、
    前記ＳｉＧｅ層上にＳｉ層を形成する工程と、
    ダミー領域の前記Ｓｉ基板上にＳｉＧｅからなるダミーパターンを形成する工程と、
    前記Ｓｉ層下の前記ＳｉＧｅ層をウェットエッチングして除去する工程と、を含み、
    前記ＳｉＧｅ層をウェットエッチングする工程では、前記ＳｉＧｅ層が完全に除去される前から当該工程を終了するまで前記ダミーパターンにエッチング液を触れさせておくことを特徴とする半導体装置の製造方法。
  2. 前記ＳｉＧｅ層をウェットエッチングする工程では、当該エッチング工程を開始してから終了するまで前記ダミーパターンにエッチング液を触れさせておくことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. Ｓｉ基板上にＳｉＧｅ層を形成する工程と、
    前記ＳｉＧｅ層上にＳｉ層を形成する工程と、
    前記Ｓｉ層と前記ＳｉＧｅ層とを部分的にエッチングすることによって、ダミー領域の前記Ｓｉ基板上に前記ＳｉＧｅ層からなるダミーパターンを形成すると共に、当該ダミーパターンの側面及び素子領域の前記ＳｉＧｅ層の側面をそれぞれ露出させる溝を形成する工程と、
    前記溝を介して前記ＳｉＧｅ層をウェットエッチングすることによって、素子領域の前記Ｓｉ基板と前記Ｓｉ層との間に空洞部を形成する工程と、を含み、
    前記空洞部を形成する工程では、当該エッチング工程を開始してから終了するまで前記溝を介して前記ダミーパターンにエッチング液を触れさせておくことを特徴とする半導体装置の製造方法。
  4. 前記素子領域はＳＯＩデバイスが形成される領域であり、
    前記Ｓｉ基板には、前記ＳＯＩデバイスが形成される領域の他に、バルクシリコンデバイスが形成される領域と、素子分離領域と、スクライブラインが形成される領域とが用意されており、
    前記ダミー領域は、前記ＳＯＩデバイスが形成される領域、前記バルクシリコンデバイスが形成される領域、前記素子分離領域、又は、前記スクライブラインが形成される領域のうちの少なくとも一領域内に用意されていることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記ダミーパターンを形成する工程では、
    前記ダミーパターンを、素子領域の前記Ｓｉ基板上から前記ＳｉＧｅ層が完全に除去された後もダミー領域の前記Ｓｉ基板上にその一部が残るような形状及び大きさに形成することを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
  6. 前記空洞部内に絶縁膜を形成して当該空洞部を埋め込む工程と、
    前記空洞部を形成した後で前記ダミーパターンをエッチングして除去する工程と、をさらに含むことを特徴とする請求項３から請求項５の何れか一項に記載の半導体装置の製造方法。
  7. 前記エッチング液はＨＦ（あるいはＮＨ4Ｆ）、ＨＮＯ3及びＨ2Ｏを含む混合液からなることを特徴とする請求項１から請求項６の何れか一項に記載の半導体装置の製造方法。
  8. 前記エッチング液は、ＣＨ3ＣＯＯＨ、ＨＦ（あるいはＮＨ4Ｆ）、ＨＮＯ3及びＨ2Ｏを含む混合液からなることを特徴とする請求項１から請求項６の何れか一項に記載の半導体装置の製造方法。
JP2007033238A 2007-02-14 2007-02-14 半導体装置の製造方法 Withdrawn JP2008198826A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007033238A JP2008198826A (ja) 2007-02-14 2007-02-14 半導体装置の製造方法
US12/025,093 US7622359B2 (en) 2007-02-14 2008-02-04 Method for manufacturing semiconductor device
KR1020080013014A KR20080076772A (ko) 2007-02-14 2008-02-13 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007033238A JP2008198826A (ja) 2007-02-14 2007-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008198826A true JP2008198826A (ja) 2008-08-28

Family

ID=39686195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007033238A Withdrawn JP2008198826A (ja) 2007-02-14 2007-02-14 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7622359B2 (ja)
JP (1) JP2008198826A (ja)
KR (1) KR20080076772A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103822735A (zh) * 2012-11-16 2014-05-28 无锡华润上华半导体有限公司 一种压力传感器用晶片结构及该晶片结构的加工方法
FR2999800B1 (fr) * 2012-12-13 2017-10-13 St Microelectronics Sa Procede de fabrication d'une plaquette semiconductrice hybride soi/massif
US9373503B2 (en) * 2013-10-30 2016-06-21 The Board Of Trustees Of The Leland Stanford Junior University Method of fabricating thin, freestanding, single crystal silicon sheet
TWI782893B (zh) * 2015-07-09 2022-11-11 美商恩特葛瑞斯股份有限公司 選擇性地移除鍺化矽材料之方法、套組及組成物
JP6886042B2 (ja) * 2017-04-11 2021-06-16 インテグリス・インコーポレーテッド シリコンに対してシリコンゲルマニウムを選択的にエッチングするための配合物
US10879076B2 (en) 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN111077607B (zh) * 2019-12-30 2022-01-11 中国科学院微电子研究所 硅基光波导器件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354024A (ja) 2004-05-11 2005-12-22 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
JP4029884B2 (ja) * 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法
JP4940797B2 (ja) * 2005-10-03 2012-05-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2007207815A (ja) * 2006-01-31 2007-08-16 Seiko Epson Corp 半導体装置、及び半導体装置の製造方法
JP2008028359A (ja) * 2006-06-21 2008-02-07 Seiko Epson Corp 半導体装置の製造方法
JP2009164216A (ja) * 2007-12-28 2009-07-23 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20080076772A (ko) 2008-08-20
US20080194082A1 (en) 2008-08-14
US7622359B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
JP2008198826A (ja) 半導体装置の製造方法
TWI469273B (zh) 包括ｓｏｉ電晶體及塊體電晶體之半導體裝置以及形成該半導體裝置之方法
US7927962B2 (en) Semiconductor device having buried insulation films and method of manufacturing the same
JP2006237455A (ja) 半導体装置とその製造方法
JP4306724B2 (ja) 半導体装置の製造方法
JP4029884B2 (ja) 半導体装置の製造方法
WO2007142107A1 (ja) パワーｉｃデバイス及びその製造方法
JP6629159B2 (ja) 半導体装置の製造方法
JP2005526399A (ja) 厚みの異なる複数のゲート絶縁層を備えたトランジスタを形成するための方法
JP4293193B2 (ja) 半導体装置および半導体装置の製造方法
CN103367394A (zh) 半导体器件及其制造方法
KR100466539B1 (ko) 쇼트키 배리어 트랜지스터 제조 방법
US8962399B2 (en) Method of making a semiconductor layer having at least two different thicknesses
JP2008160073A (ja) 半導体装置の製造方法
JP2009170880A (ja) 半導体装置の製造方法
JP2006210552A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2009164217A (ja) 半導体装置の製造方法及び半導体装置
JP2007221106A (ja) Ｎａｎｄ型半導体記憶装置及びその製造方法
JP4457798B2 (ja) 半導体装置の製造方法
JP2009164216A (ja) 半導体装置の製造方法
JP4726120B2 (ja) 半導体装置の製造方法
JP2007042877A (ja) 半導体装置および半導体装置の製造方法
JP2008117823A (ja) 半導体装置の製造方法及び電子機器の製造方法
JP4670490B2 (ja) 半導体装置および半導体装置の製造方法
JP2007035675A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090427