JP3989816B2 - パターン同期引き込み装置 - Google Patents
パターン同期引き込み装置 Download PDFInfo
- Publication number
- JP3989816B2 JP3989816B2 JP2002317003A JP2002317003A JP3989816B2 JP 3989816 B2 JP3989816 B2 JP 3989816B2 JP 2002317003 A JP2002317003 A JP 2002317003A JP 2002317003 A JP2002317003 A JP 2002317003A JP 3989816 B2 JP3989816 B2 JP 3989816B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- circuit
- pattern generation
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビット誤り検出装置に係り、詳細には、送信装置から受信装置に送られてきた疑似ランダムパターンと、受信装置における疑似ランダムパターン発生回路の発生する基準の疑似ランダムパターンとを比較する疑似ランダムパターン同期引き込み装置およびその方法に関する。
【０００２】
【従来の技術】
通信用のデバイス、伝送装置、伝送線路等の試験には、疑似ランダムパターン（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｔ Ｓｅｑｕｅｎｃｅパターン、以降、「ＰＲＢＳパターン」と記す）が良く使用される。ＰＲＢＳパターンを送受信して試験を行う試験装置において、以下の手順をとる。受信装置では、（１）受信した信号と内部で発生する基準信号との同期を取り、（２）受信したデータと基準信号との比較を行い、（３）誤っているビット数をカウントし、（４）受信データの評価を行う。
【０００３】
すなわち、この種の試験では、送信装置で発生したＰＲＢＳパターンは、デバイス、あるいは伝送装置等を経由して受信装置で受信され、受信装置内に持つＰＲＢＳパターン発生回路の発生する基準のＰＲＢＳパターンと比較される。そして、送信装置で発生したＰＲＢＳパターンは、受信装置内のＰＲＢＳパターン発生回路が出力する（発生させる）基準のＰＲＢＳパターンと比較され、受信データのビット誤りの発生数が計数出力される。
【０００４】
図６を用いて、従来の誤り測定回路の一例を説明する。
図６は、従来技術における誤り測定回路のブロック図である。
同期検出回路３は、比較回路２の検出パルスを元に受信データとＰＲＢＳパターン発生回路１が出力した基準データとの同期判定を行う。
受信データに誤りのない正しいデータが入力された場合、ＰＲＢＳパターン発生回路１は受信データを初期値として、基準のＰＲＢＳパターンを出力する。比較回路２は、次に入力された受信データとＰＲＢＳパターン発生回路１が出力した基準データとを比較する。同期検出回路３は、比較結果を元に同期の検出を行う。
【０００５】
同期が検出されると、ＰＲＢＳパターン発生時に、受信データのビット誤りの発生数をカウントする誤り測定回路の従来技術を図６を参照して説明する。
図６の１は、受信装置内の基準データを出力するＰＲＢＳパターン発生回路、２は比較回路、３は基準データと受信データとの同期を判定する同期検出回路、４はカウント回路、５はＰＲＢＳパターン発生回路において初期値をロードするためのセレクタ回路、６はＦＦ（Ｆｌｉｐ Ｆｌｏｐ）、７はＰＲＢＳパターン生成のためのＰｓｅｕｄｏ−ｒａｎｄｏｍ Ｎｏｉｓｅ（以降、「ＰＮ」と記す）演算回路である。
【０００６】
図６で、受信装置で入力された受信データは、ＰＲＢＳパターン発生回路１と比較回路２に入力される。ＰＲＢＳパターン発生回路１は、同期検出回路３にて同期が検出されるまで、受信データの最後ａビットを基にして基準データとなるＰＲＢＳパターンを出力する。同期検出回路３にて同期が検出された後は、生成した基準データを元に次の基準データとなるＰＲＢＳパターンを出力する。ここで、ｎは並列処理のビット数であり、ａはＰＲＢＳパターンを生成するためのビット数であり、ａ≦ｎである。
【０００７】
比較回路２は、入力された受信データとＰＲＢＳパターン発生回路１が出力した基準データとを比較し、これらが相違するたびに検出パルスを出力する。カウント回路４は、そのパルスの個数をカウントし、カウント値を出力する。
ＰＲＢＳパターン発生回路１は、以降同期が外れるまで生成した基準データを元に次の基準データとなるＰＲＢＳパターンを出力する。受信データに誤りがあった場合、受信データが基準のＰＲＢＳパターンと異なっているので、その時点で比較回路２はパルスを出力する。カウント回路４は、このパルスをカウントし、出力する。
【０００８】
【特許文献１】
特開平９−４６３２３号公報
【０００９】
【発明が解決しようとする課題】
従来の誤り測定回路では、同期が検出されていない状態で、受信データに誤りが多いとＰＲＢＳパターン発生回路１は、誤った受信データを基準に発生したＰＲＢＳパターンを出力するため、同期の検出ができないという問題があった。
このように、従来の誤り測定回路では、同期が検出されるまで受信データは誤ったパターンであってはならなかった。少なくとも、ＰＲＢＳパターン生成に使用するデータ位置に誤ったデータが存在しつづけてはならなかった。誤った受信データが受信された場合には、ＰＲＢＳパターン発生回路１は誤ったデータをもとにするため、受信データに同期したＰＲＢＳパターンを出力できず、同期の検出が行えないという問題があった。
【００１０】
そこで、この発明は受信データに誤りが多い場合でも、同期検出を行い、正確なビット誤りの計数を行うことが出来るＰＲＢＳパターン同期引き込み装置及び方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係るパターン同期引き込み装置は、受信データから取り出した部分データを入力し、上記部分データに基づいて、パターンデータを発生させる複数のパターン発生回路と、
上記複数のパターン発生回路により発生された複数のパターンデータを取得し、上記受信データを入力し、上記複数のパターンデータそれぞれと上記受信データとを比較する比較部と、
上記比較部が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出部と
を備えることを特徴とする。
【００１２】
【発明の実施の形態】
本発明によるＰＲＢＳパターン同期引き込み方法及びＰＲＢＳパターン同期引き込み装置は、同期を検出する際に、ｎ並列の受信データを取り込む位置が違うＰＲＢＳパターン発生回路を複数（ｍ個）設けることを特徴とする。これによって、受信データの誤りを避け、同期検出を行うことを可能にする手段を備えるものである。「ｎ並列の受信データ」とは、「ｎビットパラレルの受信データ」のことであり、一度に処理するビット数がｎビットを意味する。
【００１３】
図１は、本発明の１例としてＰＲＢＳパターン発生回路を４個（ｍ＝４）用いた概念説明図である。
図１において、８，９，１０，１１はＰＲＢＳパターン発生回路である。８，９，１０，１１は、通常動作状態においては自己が生成したＰＲＢＳパターンを入力として次のＰＲＢＳパターンを生成し、同期はずれ状態では受信データを入力として次のＰＲＢＳパターン生成を行う。この４つのＰＲＢＳパターン発生回路は、ｎ並列の受信データの内のａビットを入力とする場合の、ビット位置が異なる。
【００１４】
ｍ個のＰＲＢＳパターン発生回路を用いて、受信した受信データをｎビット単位で処理する場合には、次のように受信データからｍ個の部分データ（ａビット）を取り出す。
受信データの内ｎビットを定め（以下、「ｎビットの受信データ」とする）、ｎビットの受信データのそれぞれ異なる位置からｍ個の部分データ（ａビット）を取り出す。
ｍ個のＰＲＢＳパターン発生回路それぞれは、異なる部分データ（ａビット）を入力し、上記部分データを用いてＰＲＢＳパターン（パターンデータ）を発生させる。図１の例では、ＰＲＢＳパターンは、ｂビットであると示している。ｂビットは、ｎビットと同じ場合でもよいし、ｎビットより小さいビット数でもよい。ｂは、ｂ≦ｎの範囲の数値を取り得る。
【００１５】
図２は、受信データと、ｎ並列の受信データ（ｎｂｉｔ）と、上記ｎ並列の受信データのａビット（ａｂｉｔ）との関係を示している。
受信データの内、ｎｂｉｔと示した部分それぞれは、一度に生成するＰＲＢＳデータ数であり、同時に、受信データと比較するビット数である。
ａｂｉｔと示した部分は、上記ｎビットの内、ＰＲＢＳパターン発生回路８，９，１０，１１それぞれに入力される複数のａビットの一例を示している。ｍは、ＰＲＢＳパターン発生回路の数に対応し、図１及び図２の例では、ｍが４の場合を示している。図２で示した４つのａビットは、それぞれ異なる位置から取り出したａビットの部分データを示しているが、同じであることを排除するものではない。
また、図２では、受信データのｎビットから互いに異なるａビットの部分データを取り出す場合の二つの例を示している。一度、ＰＲＢＳパターン発生回路へ入力するａビットの位置が決まった場合は、その後変更することはない。
さらに、図２には示していないが、ＰＲＢＳパターン発生回路８，９，１０，１１それぞれに入力するａビットは、ｎビットをｍ等分（ｍは、ＰＲＢＳパターン発生回路の数）した内の一つを入力する場合であってもよい。
また、４つ（ｍ個）のａビット部分データの一部分が重なっていても構わない。
【００１６】
１２は比較回路であり、４つのＰＲＢＳパターン発生回路が生成したＰＲＢＳパターンと受信データとの比較を行う。
１３は同期検出回路であり、先の比較結果をもとに同期の検出を行う。
【００１７】
誤りのない受信データが入力された場合、ＰＲＢＳパターン発生回路８，９，１０，１１は正しいＰＲＢＳパターンを生成する。誤りを含む受信データが入力された場合、ＰＲＢＳパターン発生回路８，９，１０，１１は、それぞれ違うビット位置を入力しているため、正しい受信データ部分をもとにＰＲＢＳパターンを生成しているＰＲＢＳパターン発生回路が存在する可能性がある。仮に、ＰＲＢＳパターン発生回路８，１０，１１に誤りを含む受信データ部分が、ＰＲＢＳパターン発生回路９に誤りのない受信データ部分が入力されると、同期検出回路では、ＰＲＢＳパターン発生回路９の生成したＰＲＢＳパターンと受信データとの比較結果をもとに同期検出が可能である。
【００１８】
また、ＰＲＢＳパターン発生回路の内部の構成は、図６のパターン発生回路１と同様である。従って、セレクタ回路、ＦＦ、ＰＮ演算回路の構成要素を含む。ＰＲＢＳパターン発生回路８，９，１０，１１は、セレクタ回路によって、自己が生成したＰＲＢＳパターン（通常動作状態）と受信データ（同期はずれ状態）とのいずれかを選択し、選択した結果に基づいて、次のＰＲＢＳパターンを生成する。
「正しいデータ」とは、送信装置から受信装置へデータを伝送した際に、誤りが混入せずに（誤りなく）受信装置へ送られたデータをいう。
「通常動作状態」は、同期がとれている状態である。具体的には、受信したデータと生成しているＰＲＢＳパターンデータが同期している状態、あるいは、ＰＲＢＳパターン発生回路が自己の発生した（発生させた、生成した）データをもとに次のＰＲＢＳパターンデータの生成を行なっている状態をいう。
また、同期はずれ状態は、受信したデータと生成しているＰＲＢＳパターンデータの同期が取れていない状態をいう。具体的には、ＰＲＢＳパターン発生回路が、受信したデータを基に次のＰＲＢＳパターンデータの生成を行なっている状態をいう。
【００１９】
ここでは、ｍ＝４を例として説明を行ったが、ｍが４以外の場合についても同様に本発明の目的を果たすことは言うまでもない。
【００２０】
上記説明したように、パターン同期引き込み装置（ＰＲＢＳパターン同期引き込み装置）は、受信データ（受信データの内のｎ並列の受信データ、すなわちｎビットの受信データ）から取り出した部分データ（ａビット）を入力し、上記部分データに基づいて、パターンデータ（ＰＲＢＳパターンデータ、ｂビット（ｂ≦ｎ））を発生させる複数のパターン発生回路８〜１１と、複数のパターン発生回路８〜１１により発生された複数のパターンデータを取得し、受信データ（ｎビット）を入力し、複数のパターンデータそれぞれと受信データ（ｎビット）とを比較する比較回路（比較部）１２と、比較回路１２が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出回路（同期検出部）１３とを備えることを特徴とすることを説明した。なお、比較回路１２は、比較部の一例であり、同期検出回路１３は、同期検出部の一例である。
【００２１】
また、このパターン同期引き込み装置及び方法は、受信データを入力し、入力した受信データから互いに異なる複数の部分データを取り出し、取り出した複数の部分データそれぞれに基づいて、上記複数のパターンデータを生成し、生成した複数のパターンデータそれぞれと、上記受信データとを比較し、比較した比較結果を用いて、上記受信データと同期している少なくとも一つのパターンデータを検出することを特徴とすることを説明した。
【００２２】
実施の形態１．
以下、図を参照して本発明に係る具体的な実施の形態を詳細に説明する。
図３は、本発明を適用したビット誤り測定回路の実施例である。図３では一例として、ＰＲＢＳパターン発生回路を４個（ｍ＝４）用い、４個それぞれのＰＲＢＳパターン発生回路のＰＲＢＳパターン生成ビット数（ｂ）がｎ（ｂ＝ｎ）の場合を示している。
図３において、ビット誤り測定回路は、ＰＲＢＳパターン発生回路８、ＰＲＢＳパターン発生回路９、ＰＲＢＳパターン発生回路１０、ＰＲＢＳパターン発生回路１１、比較回路１２、同期検出回路１３、カウント回路１４、セレクタ回路１５により構成される。
【００２３】
ＰＲＢＳパターン発生回路８、ＰＲＢＳパターン発生回路９、ＰＲＢＳパターン発生回路１０、ＰＲＢＳパターン発生回路１１は、同期はずれ状態では、受信データのｎビット（ｎ並列の受信データ）の内のａビットを部分データとして取り込み、その値（上記ａビットの部分データ）を元にして次のｎ並列ＰＲＢＳパターンを発生する（出力する）。ここで、各ＰＲＢＳパターン発生回路が取り込む受信データのビット位置を変えてあるが、受信データが誤りのない各ＰＲＢＳパターン場合には、各ＰＲＢＳパターン発生回路が発生するＰＲＢＳパターンは同一のものである。すなわち、図２に示したように、受信データのｎビット（ｎ並列）のいずれかのａビット（連続したａビット）の部分データをＰＲＢＳパターン発生回路（８〜１１のいずれか）へ入力すると、同じＰＲＢＳパターンが生成されることになる。
【００２４】
また、同期状態では、ＰＲＢＳパターン発生回路８、ＰＲＢＳパターン発生回路９、ＰＲＢＳパターン発生回路１０、ＰＲＢＳパターン発生回路１１は、自己の生成したＰＲＢＳパターンを元に、継続してＰＲＢＳパターンを発生する。
【００２５】
比較回路１２は、各ＰＲＢＳパターン発生回路８，９，１０，１１より入力されるＰＲＢＳパターンと、受信データとを、対応するビット毎に比較し、その結果を出力する。具体的には、ＰＲＢＳパターン発生回路８より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２１が、ＰＲＢＳパターン発生回路９より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２２が、ＰＲＢＳパターン発生回路１０より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２３が、ＰＲＢＳパターン発生回路１１より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２４が、それぞれ独立に対応するビット毎に比較し、その結果を出力する。
【００２６】
同期検出回路１３は、比較回路１２の出力を元に４つのＰＲＢＳパターン発生回路８，９，１０，１１の出力が受信データと同期しているかを検出する。具体的には、ＰＲＢＳパターン発生回路８と受信データとの同期を同期検出回路１３内部の同期検出回路１３１が、ＰＲＢＳパターン発生回路９と受信データとの同期を同期検出回路１３内部の同期検出回路１３２が、ＰＲＢＳパターン発生回路１０と受信データとの同期を同期検出回路１３内部の同期検出回路１３３が、ＰＲＢＳパターン発生回路１１と受信データとの同期を同期検出回路１３内部の同期検出回路１３４が、それぞれ独立に同期検出を行う。
同期検出回路１３が検出した結果は、ＰＲＢＳパターン発生回路８，９，１０，１１へ通知される。
【００２７】
ＰＲＢＳパターン発生回路８，９，１０，１１は、同期検出回路１３から同期状態であることが通知された場合は、自己が生成したＰＲＢＳパターンを用いて次のＰＲＢＳパターンを生成する。自己のＰＲＢＳパターンを用いるか否かは、図６に示したセレクタ回路５によって、選択される。セレクタ回路５は、同期検出回路１３からの通知に基づいて、自己のＰＲＢＳパターンとａビットの部分データとのいずれかを選択する。
【００２８】
セレクタ回路１５は、ＰＲＢＳパターン発生回路８，９，１０，１１の内、同期状態となったＰＲＢＳパターン発生回路があれば、そのＰＲＢＳパターン発生回路の出力に対応する比較回路１２の出力を選択し出力する。セレクタ回路１５は、選択したＰＲＢＳパターン発生回路の同期がはずれるまで、選択状態を維持する。仮に、２つ以上のＰＲＢＳパターン発生回路にて同期状態となった場合は、優先処理を行い１つを選択する。
カウント回路１４は、セレクタ回路１５により、選択された同期状態での誤りをカウントする。
【００２９】
上記説明したように、この実施の形態では、パターン同期引き込み装置は、複数のパターン発生回路（ＰＲＢＳパターン発生回路）を備えるとともに、比較回路（比較部）１２の一例として、上記複数のパターン発生回路それぞれに対応する比較回路１２１〜１２４を複数有し、同期検出回路（同期検出部）１３の一例として、上記複数の比較回路１２１〜１２４それぞれに対応する同期検出回路１３１〜１３４を複数有する例を示した。
上記複数のパターン発生回路８〜１１それぞれは、発生させたパターンデータを対応する比較回路１２１〜１２４それぞれへ出力し、複数の比較回路１２１〜１２４それぞれは、複数のパターン発生回路８〜１１のいずれか一つから上記パターンデータを入力し、上記比較結果を対応する同期検出回路１３１〜１３４それぞれへ出力する。
複数の同期検出回路１３１〜１３４それぞれは、複数の比較回路１２１〜１２４のいずれか一つからから上記比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出することを特徴とすることを説明した。
【００３０】
このように、同期はずれ状態時に、誤りのある受信データより複数の位置で初期パターンとして取り込んでＰＲＢＳパターンを生成することにより、誤りビットを避けて同期検出が可能になる。
【００３１】
以上のように、この実施の形態では、同期はずれ時、並列受信データの異なるビット位置を取り込んで疑似ランダムパターンデータを発生する疑似ランダムパターン発生回路（ＰＲＢＳパターン発生回路８，９，１０，１１）と、前記疑似ランダムパターン発生回路より発生された疑似ランダムパターンデータと、受信データとを比較する比較回路１２と、前記疑似ランダムパターン発生回路と受信データとの同期を検出する同期検出回路１３を備える疑似ランダムパターン同期引き込み装置において、受信データと同期化するために、受信データから取り込むデータのビット位置を変えた、前記疑似ランダムパターン発生回路を複数備えることを特徴とする疑似ランダムパターン同期引き込み装置について説明した。
【００３２】
実施の形態２．
図４は、本発明を適用したビット誤り測定回路の実施例である。図４では一例として、ＰＲＢＳパターン発生回路を４個（ｍ＝４）用い、４個それぞれのＰＲＢＳパターン発生回路のＰＲＢＳパターン生成ビット数がｎ／４（ｂ＝ｎ／４）の場合を示している。
図４において、ビット誤り測定回路は、ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂ、比較回路１２ｂ、同期検出回路１３ｂ、カウント回路１４、により構成される。
【００３３】
ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂは、同期はずれ状態では、次のような動作を行う。
ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂそれぞれは、４等分された受信データ（ｎ／４ビット）の内のａビットを取り込み、その値を元にして次のｎ並列中の対応するｎ／４ビットのＰＲＢＳパターンを発生する（出力する）。
【００３４】
図５は、ＰＲＢＳパターン発生回路へ入力するａｂｉｔの部分データの一例を示した図である。ＰＲＢＳパターン発生回路８ｂは、ＭＳＢ側からｎ／４の内のａｂｉｔを取り込む。同様に、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂについても、それぞれｎ／４ｂｉｔの内のａｂｉｔを取り込む。ａｂｉｔの位置は、ｎ／４ｂｉｔの範囲内であれば、どの位置のビット配列であってもよい。だたし、図５の例では、４つのａｂｉｔが重なることはない。ｎ／４に区切ったそれぞれの範囲内からａｂｉｔを抽出するからである。また、ａｂｉｔの位置は、一度決定した後は、変更することはない。また、ａｂｉｔの部分データは、ｎ／４ｂｉｔの受信データそのもの（全部）であってもよい。ａは、ａ≦（ｎ／ｍ）の範囲の値を取り得る。
【００３５】
この際、ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂは、図４に示すように、他のＰＲＢＳパターン発生回路からデータを取り込む。具体的には、ＰＲＢＳパターン発生回路８ｂは、ＰＲＢＳパターン発生回路９ｂが生成した回路１用データ１と、ＰＲＢＳパターン発生回路１０ｂが生成した回路１用データ２と、ＰＲＢＳパターン発生回路１１ｂが生成した回路１用データ３とを取り込む。しかし、同期はずれ状態のときは、ＰＲＢＳパターン発生回路８ｂは、入力したａｂｉｔを用いるが、回路１用データ１、回路１用データ２、回路１用データ３とを使用しない。
【００３６】
ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂは、取り込んだａｂｉｔを用いて、ｎ／４のＰＲＢＳパターン及び他のＰＲＢＳパターン発生回路用データ（ＰＲＢＳパターン発生回路８ｂの場合、回路２用データ１、回路３用データ１、回路４用データ１）を生成し、ｎ／４のＰＲＢＳパターンとを併せてｎｂｉｔのデータを出力する。出力したデータの内、上記生成したｎ／４のＰＲＢＳパターンが、比較回路１２ｂへ入力される。
【００３７】
また、同期はずれ状態より同期状態に遷移する際に自己の生成したＰＲＢＳパターンを初期値とするか、他のＰＲＢＳパターン発生回路が生成した初期値用パターンを初期値として使用するかを決定する。以降は、決定したパターン（自己の生成したＰＲＢＳパターンか、他のＰＲＢＳパターン発生回路が生成した初期値用パターンかのいずれか）を用いて、ＰＲＢＳパターンを生成し、その後、自己の生成したＰＲＢＳパターンを元に、継続してＰＲＢＳパターンを発生する。自己の生成したＰＲＢＳパターンか、他のＰＲＢＳパターン発生回路が生成した初期値用パターンかのいずれかを選択するかは、同期検出回路１３ｂの結果に基づいて、同期が検出できる回路から出力されるデータを選択する。
【００３８】
比較回路１２ｂは、各ＰＲＢＳパターン発生回路より入力されるＰＲＢＳパターン（ｎ／４ｂｉｔのデータ）と、受信データ（ｎ並列の受信データの内のｎ／４ｂｉｔ）とを、対応するビット毎に比較し、その結果を出力する。
具体的には、ＰＲＢＳパターン発生回路８ｂより入力されるＰＲＢＳパターンと４等分された受信データのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）側データとの比較を比較回路１２ｂ内部の比較回路１２１が、ＰＲＢＳパターン発生回路９ｂより入力されるＰＲＢＳパターンと４等分された受信データのＭＳＢ側より２つめのデータとの比較を比較回路１２ｂ内部の比較回路１２２が、ＰＲＢＳパターン発生回路１０ｂより入力されるＰＲＢＳパターンと４等分された受信データのＭＳＢ側より３つめのデータとの比較を比較回路１２ｂ内部の比較回路１２３が、ＰＲＢＳパターン発生回路１１ｂより入力されるＰＲＢＳパターンと４等分された受信データのＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）側データとの比較を比較回路１２ｂ内部の比較回路１２４が、それぞれ独立に対応するビット毎に比較し、その結果を出力する。
【００３９】
同期検出回路１３ｂは、比較回路１２ｂの出力を元に４つのＰＲＢＳパターン発生回路の出力が受信データと同期しているかを検出する。具体的には、ＰＲＢＳパターン発生回路８ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３１が、ＰＲＢＳパターン発生回路９ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３２が、ＰＲＢＳパターン発生回路１０ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３３が、ＰＲＢＳパターン発生回路１１ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３４が、それぞれ独立に同期検出を行う。
【００４０】
同期検出回路１３ｂ内部の同期制御回路１３５は、同期状態となったＰＲＢＳパターン発生回路があれば、そのＰＲＢＳパターン発生回路には同期状態を、それ以外のＰＲＢＳパターン発生回路に対しては、同期状態と共に同期状態となったＰＲＢＳパターン発生回路出力より、対応するパターンを初期値として選択する指示を出力する。また、同期制御回路１３５は、同期状態を検出しなかった場合、受信データから取り出した部分データ（ａビット）を初期値として選択する指示を出力する。初期値は、ＰＲＢＳパターンデータを発生させる場合に、基準とするデータである。
同期制御回路１３５は、選択した初期値を、ＰＲＢＳパターン発生回路へ通知する（指示を出力する）。
同期制御回路１３５は、仮に２つ以上のＰＲＢＳパターン発生回路にて同期状態となった場合は、同期はずれ状態のＰＲＢＳパターン発生回路に対して同期状態となったＰＲＢＳパターン発生回路出力より、対応するパターンを初期値として選択する指示を出力する。どのＰＲＢＳパターン発生回路の出力を使用するかは、優先処理を行い１つを選択する。
【００４１】
カウント回路１４は、比較回路１２ｂ出力をカウントすることにより誤りを出力する。
【００４２】
ＰＲＢＳパターン発生回路は、上記同期制御回路１３５の通知（指示）に基づいて、初期値を選択し、選択した初期値を用いて次のＰＲＢＳパターンデータを生成する。ＰＲＢＳパターン発生回路は、図６で説明したように、内部にセレクタ回路５を有しており、セレクタ回路５によって、初期値を選択する。
すなわち、ＰＲＢＳパターン発生回路は、同期制御回路１３５からの通知（指示）に基づいて、初期値として、自己が発生させたＰＲＢＳパターン（パターンデータ）と、他のパターン発生回路が発生させたＰＲＢＳパターンと、上記部分データとのいずれかを用いて、次のＰＲＢＳパターン（パターンデータ）を生成する。
【００４３】
また、図４では、比較回路１２ｂは、比較回路１２１〜１２４の４つ（ｍ個）の比較回路を備えている例を示しているが、これは、一つの比較回路であっても構わない。比較回路１２ｂは、ｎビット（ｎ／ｍのｍ倍のビット）の比較ができる回路であればよい。
同様に、同期検出回路１３ｂは、同期検出回路１３１〜１３４の４つ（ｍ個）の同期検出回路を備えている例を示しているが、一つの比較回路であってもよい。
また、図４の例では、図３の例と異なり、同期制御回路１３５は、必須の構成要素である。同期制御回路１３５によって、ＰＲＢＳパターン発生回路がどのデータを初期値とするかを指示する。
【００４４】
上記のように、この実施の形態では、パターン同期引き込み装置は、複数のＰＲＢＳパターン発生回路（パターン発生回路）８ｂ〜１１ｂと、比較回路（比較部）１２ｂと、同期検出回路（同期検出部）１３５を備え、さらに、上記受信データと、上記同期検出部が検出したパターン発生回路が発生させたパターンデータとのいずれかを初期値として選択し、選択した初期値を上記複数のパターン発生回路それぞれへ通知する同期制御回路（同期制御部）１３５を備えることを特徴とすることを説明した。
また、上記複数のＰＲＢＳパターン発生回路８ｂ〜１１ｂそれぞれは、自己が発生させたパターンデータと、他のＰＲＢＳパターン発生回路８ｂ〜１１ｂが発生させたパターンデータと、上記部分データとを入力し、上記同期制御回路１３５が通知した初期値に基づいて、自己が発生させたパターンデータと、他のパターン発生回路が発生させたパターンデータと、上記部分データとのいずれか一つを用いて、次のパターンデータを発生させることを特徴とする。
【００４５】
また、上記受信データの並列数をｎ、上記複数のパターン発生回路の数をｍとすると、ｎをｍで等分し、等分したｎ／ｍの長さの受信データそれぞれを上記複数のパターン発生回路それぞれへ割り当て、複数のパターン発生回路８ｂ〜１１ｂは、上記ｎ／ｍの長さの受信データを用いてｎ／ｍの長さのパターンデータを発生させることを特徴とする。
【００４６】
このように、同期はずれ状態時に、誤りのある受信データより複数の位置で初期パターンとして取り込んでＰＲＢＳパターンを生成し、同期の取れないＰＲＢＳパターン発生回路には同期の取れたＰＲＢＳパターン発生回路が出力するＰＲＢＳパターンを初期パターンとして取り込むとにより、誤りビットを避けて同期検出が可能になる。
【００４７】
以上のように、この実施の形態では、疑似ランダムパターン同期引き込み装置において、受信データと同期化するために、受信データから取り込むデータのビット位置をかえるとともに、複数準備した疑似ランダムパターン発生回路の初期データ生成と、他の疑似ランダムパターン発生回路からの初期データを取り込むことが可能な疑似ランダムパターン発生回路を複数備えることを特徴とする疑似ランダムパターン同期引き込み装置について説明した。
【００４８】
実施の形態３．
図１，図３，図４では、ＰＲＢＳパターン発生回路、比較回路、同期検出回路、カウント回路、セレクタ回路、同期制御回路等、回路を用いて示したが、回路に限られることはない。回路以外、例えば、ソフトウェア、ファームウェア等を用いて実現してもよい。したがって、上記構成要素は、ＰＲＢＳパターン発生回路はＰＲＢＳパターン発生部、比較回路は比較部、同期検出回路は同期検出部、カウント回路はカウンタ部、セレクタ回路はセレクタ部、同期制御回路は同期制御部として示すことができる。
【００４９】
実施の形態４．
上記実施の形態１〜３では、ＰＲＢＳパターン発生回路を用いたＰＲＢＳ同期引き込み装置及び方法について説明したが、ＰＲＢＳパターン以外のパターンデータを用いる場合であっても構わない。
また、ＰＲＢＳパターン同期引き込み装置の「引き込み」は、パターンの同期をとりにいく動作をいう。
【００５０】
【発明の効果】
この発明のパターン同期引き込み装置及び方法によれば、受信データに誤りが多い場合でも、誤りビットを避けて同期検出を行い、正確なビット誤りの計数を行うことが可能となる。
【図面の簡単な説明】
【図１】 本発明の１実施例による原理説明図である。
【図２】 受信データｎｂｉｔのデータ、ａｂｉｔのデータとの関係を説明する図である。
【図３】 本発明による誤り測定回路の実施の形態１を示す構成図である。
【図４】 本発明による誤り測定回路の実施の形態２を示す構成図である。
【図５】 ＰＲＢＳパターン発生回路へ入力するａｂｉｔの一例を示した図である。
【図６】 従来技術による誤り測定回路の一例を示す構成図である。
【符号の説明】
１ ＰＲＢＳパターン発生回路、２ 比較回路、３ 同期検出回路、４ カウント回路、５ セレクタ回路、６ ＦＦ（Ｆｌｉｐ Ｆｌｏｐ）、７ ＰＮ演算回路、８，８ｂ ＰＲＢＳパターン発生回路、９，９ｂ ＰＲＢＳパターン発生回路、１０，１０ｂ ＰＲＢＳパターン発生回路、１１，１１ｂ ＰＲＢＳパターン発生回路、１２，１２ｂ 比較回路、１３，１３ｂ 同期検出回路、１４ カウント回路、１５ セレクタ回路、１２１ 比較回路、１２２ 比較回路、１２３ 比較回路、１２４ 比較回路、１３１ 同期検出回路、１３２ 同期検出回路、１３３ 同期検出回路、１３４ 同期検出回路、１３５ 同期制御回路。
【発明の属する技術分野】
本発明は、ビット誤り検出装置に係り、詳細には、送信装置から受信装置に送られてきた疑似ランダムパターンと、受信装置における疑似ランダムパターン発生回路の発生する基準の疑似ランダムパターンとを比較する疑似ランダムパターン同期引き込み装置およびその方法に関する。
【０００２】
【従来の技術】
通信用のデバイス、伝送装置、伝送線路等の試験には、疑似ランダムパターン（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｔ Ｓｅｑｕｅｎｃｅパターン、以降、「ＰＲＢＳパターン」と記す）が良く使用される。ＰＲＢＳパターンを送受信して試験を行う試験装置において、以下の手順をとる。受信装置では、（１）受信した信号と内部で発生する基準信号との同期を取り、（２）受信したデータと基準信号との比較を行い、（３）誤っているビット数をカウントし、（４）受信データの評価を行う。
【０００３】
すなわち、この種の試験では、送信装置で発生したＰＲＢＳパターンは、デバイス、あるいは伝送装置等を経由して受信装置で受信され、受信装置内に持つＰＲＢＳパターン発生回路の発生する基準のＰＲＢＳパターンと比較される。そして、送信装置で発生したＰＲＢＳパターンは、受信装置内のＰＲＢＳパターン発生回路が出力する（発生させる）基準のＰＲＢＳパターンと比較され、受信データのビット誤りの発生数が計数出力される。
【０００４】
図６を用いて、従来の誤り測定回路の一例を説明する。
図６は、従来技術における誤り測定回路のブロック図である。
同期検出回路３は、比較回路２の検出パルスを元に受信データとＰＲＢＳパターン発生回路１が出力した基準データとの同期判定を行う。
受信データに誤りのない正しいデータが入力された場合、ＰＲＢＳパターン発生回路１は受信データを初期値として、基準のＰＲＢＳパターンを出力する。比較回路２は、次に入力された受信データとＰＲＢＳパターン発生回路１が出力した基準データとを比較する。同期検出回路３は、比較結果を元に同期の検出を行う。
【０００５】
同期が検出されると、ＰＲＢＳパターン発生時に、受信データのビット誤りの発生数をカウントする誤り測定回路の従来技術を図６を参照して説明する。
図６の１は、受信装置内の基準データを出力するＰＲＢＳパターン発生回路、２は比較回路、３は基準データと受信データとの同期を判定する同期検出回路、４はカウント回路、５はＰＲＢＳパターン発生回路において初期値をロードするためのセレクタ回路、６はＦＦ（Ｆｌｉｐ Ｆｌｏｐ）、７はＰＲＢＳパターン生成のためのＰｓｅｕｄｏ−ｒａｎｄｏｍ Ｎｏｉｓｅ（以降、「ＰＮ」と記す）演算回路である。
【０００６】
図６で、受信装置で入力された受信データは、ＰＲＢＳパターン発生回路１と比較回路２に入力される。ＰＲＢＳパターン発生回路１は、同期検出回路３にて同期が検出されるまで、受信データの最後ａビットを基にして基準データとなるＰＲＢＳパターンを出力する。同期検出回路３にて同期が検出された後は、生成した基準データを元に次の基準データとなるＰＲＢＳパターンを出力する。ここで、ｎは並列処理のビット数であり、ａはＰＲＢＳパターンを生成するためのビット数であり、ａ≦ｎである。
【０００７】
比較回路２は、入力された受信データとＰＲＢＳパターン発生回路１が出力した基準データとを比較し、これらが相違するたびに検出パルスを出力する。カウント回路４は、そのパルスの個数をカウントし、カウント値を出力する。
ＰＲＢＳパターン発生回路１は、以降同期が外れるまで生成した基準データを元に次の基準データとなるＰＲＢＳパターンを出力する。受信データに誤りがあった場合、受信データが基準のＰＲＢＳパターンと異なっているので、その時点で比較回路２はパルスを出力する。カウント回路４は、このパルスをカウントし、出力する。
【０００８】
【特許文献１】
特開平９−４６３２３号公報
【０００９】
【発明が解決しようとする課題】
従来の誤り測定回路では、同期が検出されていない状態で、受信データに誤りが多いとＰＲＢＳパターン発生回路１は、誤った受信データを基準に発生したＰＲＢＳパターンを出力するため、同期の検出ができないという問題があった。
このように、従来の誤り測定回路では、同期が検出されるまで受信データは誤ったパターンであってはならなかった。少なくとも、ＰＲＢＳパターン生成に使用するデータ位置に誤ったデータが存在しつづけてはならなかった。誤った受信データが受信された場合には、ＰＲＢＳパターン発生回路１は誤ったデータをもとにするため、受信データに同期したＰＲＢＳパターンを出力できず、同期の検出が行えないという問題があった。
【００１０】
そこで、この発明は受信データに誤りが多い場合でも、同期検出を行い、正確なビット誤りの計数を行うことが出来るＰＲＢＳパターン同期引き込み装置及び方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係るパターン同期引き込み装置は、受信データから取り出した部分データを入力し、上記部分データに基づいて、パターンデータを発生させる複数のパターン発生回路と、
上記複数のパターン発生回路により発生された複数のパターンデータを取得し、上記受信データを入力し、上記複数のパターンデータそれぞれと上記受信データとを比較する比較部と、
上記比較部が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出部と
を備えることを特徴とする。
【００１２】
【発明の実施の形態】
本発明によるＰＲＢＳパターン同期引き込み方法及びＰＲＢＳパターン同期引き込み装置は、同期を検出する際に、ｎ並列の受信データを取り込む位置が違うＰＲＢＳパターン発生回路を複数（ｍ個）設けることを特徴とする。これによって、受信データの誤りを避け、同期検出を行うことを可能にする手段を備えるものである。「ｎ並列の受信データ」とは、「ｎビットパラレルの受信データ」のことであり、一度に処理するビット数がｎビットを意味する。
【００１３】
図１は、本発明の１例としてＰＲＢＳパターン発生回路を４個（ｍ＝４）用いた概念説明図である。
図１において、８，９，１０，１１はＰＲＢＳパターン発生回路である。８，９，１０，１１は、通常動作状態においては自己が生成したＰＲＢＳパターンを入力として次のＰＲＢＳパターンを生成し、同期はずれ状態では受信データを入力として次のＰＲＢＳパターン生成を行う。この４つのＰＲＢＳパターン発生回路は、ｎ並列の受信データの内のａビットを入力とする場合の、ビット位置が異なる。
【００１４】
ｍ個のＰＲＢＳパターン発生回路を用いて、受信した受信データをｎビット単位で処理する場合には、次のように受信データからｍ個の部分データ（ａビット）を取り出す。
受信データの内ｎビットを定め（以下、「ｎビットの受信データ」とする）、ｎビットの受信データのそれぞれ異なる位置からｍ個の部分データ（ａビット）を取り出す。
ｍ個のＰＲＢＳパターン発生回路それぞれは、異なる部分データ（ａビット）を入力し、上記部分データを用いてＰＲＢＳパターン（パターンデータ）を発生させる。図１の例では、ＰＲＢＳパターンは、ｂビットであると示している。ｂビットは、ｎビットと同じ場合でもよいし、ｎビットより小さいビット数でもよい。ｂは、ｂ≦ｎの範囲の数値を取り得る。
【００１５】
図２は、受信データと、ｎ並列の受信データ（ｎｂｉｔ）と、上記ｎ並列の受信データのａビット（ａｂｉｔ）との関係を示している。
受信データの内、ｎｂｉｔと示した部分それぞれは、一度に生成するＰＲＢＳデータ数であり、同時に、受信データと比較するビット数である。
ａｂｉｔと示した部分は、上記ｎビットの内、ＰＲＢＳパターン発生回路８，９，１０，１１それぞれに入力される複数のａビットの一例を示している。ｍは、ＰＲＢＳパターン発生回路の数に対応し、図１及び図２の例では、ｍが４の場合を示している。図２で示した４つのａビットは、それぞれ異なる位置から取り出したａビットの部分データを示しているが、同じであることを排除するものではない。
また、図２では、受信データのｎビットから互いに異なるａビットの部分データを取り出す場合の二つの例を示している。一度、ＰＲＢＳパターン発生回路へ入力するａビットの位置が決まった場合は、その後変更することはない。
さらに、図２には示していないが、ＰＲＢＳパターン発生回路８，９，１０，１１それぞれに入力するａビットは、ｎビットをｍ等分（ｍは、ＰＲＢＳパターン発生回路の数）した内の一つを入力する場合であってもよい。
また、４つ（ｍ個）のａビット部分データの一部分が重なっていても構わない。
【００１６】
１２は比較回路であり、４つのＰＲＢＳパターン発生回路が生成したＰＲＢＳパターンと受信データとの比較を行う。
１３は同期検出回路であり、先の比較結果をもとに同期の検出を行う。
【００１７】
誤りのない受信データが入力された場合、ＰＲＢＳパターン発生回路８，９，１０，１１は正しいＰＲＢＳパターンを生成する。誤りを含む受信データが入力された場合、ＰＲＢＳパターン発生回路８，９，１０，１１は、それぞれ違うビット位置を入力しているため、正しい受信データ部分をもとにＰＲＢＳパターンを生成しているＰＲＢＳパターン発生回路が存在する可能性がある。仮に、ＰＲＢＳパターン発生回路８，１０，１１に誤りを含む受信データ部分が、ＰＲＢＳパターン発生回路９に誤りのない受信データ部分が入力されると、同期検出回路では、ＰＲＢＳパターン発生回路９の生成したＰＲＢＳパターンと受信データとの比較結果をもとに同期検出が可能である。
【００１８】
また、ＰＲＢＳパターン発生回路の内部の構成は、図６のパターン発生回路１と同様である。従って、セレクタ回路、ＦＦ、ＰＮ演算回路の構成要素を含む。ＰＲＢＳパターン発生回路８，９，１０，１１は、セレクタ回路によって、自己が生成したＰＲＢＳパターン（通常動作状態）と受信データ（同期はずれ状態）とのいずれかを選択し、選択した結果に基づいて、次のＰＲＢＳパターンを生成する。
「正しいデータ」とは、送信装置から受信装置へデータを伝送した際に、誤りが混入せずに（誤りなく）受信装置へ送られたデータをいう。
「通常動作状態」は、同期がとれている状態である。具体的には、受信したデータと生成しているＰＲＢＳパターンデータが同期している状態、あるいは、ＰＲＢＳパターン発生回路が自己の発生した（発生させた、生成した）データをもとに次のＰＲＢＳパターンデータの生成を行なっている状態をいう。
また、同期はずれ状態は、受信したデータと生成しているＰＲＢＳパターンデータの同期が取れていない状態をいう。具体的には、ＰＲＢＳパターン発生回路が、受信したデータを基に次のＰＲＢＳパターンデータの生成を行なっている状態をいう。
【００１９】
ここでは、ｍ＝４を例として説明を行ったが、ｍが４以外の場合についても同様に本発明の目的を果たすことは言うまでもない。
【００２０】
上記説明したように、パターン同期引き込み装置（ＰＲＢＳパターン同期引き込み装置）は、受信データ（受信データの内のｎ並列の受信データ、すなわちｎビットの受信データ）から取り出した部分データ（ａビット）を入力し、上記部分データに基づいて、パターンデータ（ＰＲＢＳパターンデータ、ｂビット（ｂ≦ｎ））を発生させる複数のパターン発生回路８〜１１と、複数のパターン発生回路８〜１１により発生された複数のパターンデータを取得し、受信データ（ｎビット）を入力し、複数のパターンデータそれぞれと受信データ（ｎビット）とを比較する比較回路（比較部）１２と、比較回路１２が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出回路（同期検出部）１３とを備えることを特徴とすることを説明した。なお、比較回路１２は、比較部の一例であり、同期検出回路１３は、同期検出部の一例である。
【００２１】
また、このパターン同期引き込み装置及び方法は、受信データを入力し、入力した受信データから互いに異なる複数の部分データを取り出し、取り出した複数の部分データそれぞれに基づいて、上記複数のパターンデータを生成し、生成した複数のパターンデータそれぞれと、上記受信データとを比較し、比較した比較結果を用いて、上記受信データと同期している少なくとも一つのパターンデータを検出することを特徴とすることを説明した。
【００２２】
実施の形態１．
以下、図を参照して本発明に係る具体的な実施の形態を詳細に説明する。
図３は、本発明を適用したビット誤り測定回路の実施例である。図３では一例として、ＰＲＢＳパターン発生回路を４個（ｍ＝４）用い、４個それぞれのＰＲＢＳパターン発生回路のＰＲＢＳパターン生成ビット数（ｂ）がｎ（ｂ＝ｎ）の場合を示している。
図３において、ビット誤り測定回路は、ＰＲＢＳパターン発生回路８、ＰＲＢＳパターン発生回路９、ＰＲＢＳパターン発生回路１０、ＰＲＢＳパターン発生回路１１、比較回路１２、同期検出回路１３、カウント回路１４、セレクタ回路１５により構成される。
【００２３】
ＰＲＢＳパターン発生回路８、ＰＲＢＳパターン発生回路９、ＰＲＢＳパターン発生回路１０、ＰＲＢＳパターン発生回路１１は、同期はずれ状態では、受信データのｎビット（ｎ並列の受信データ）の内のａビットを部分データとして取り込み、その値（上記ａビットの部分データ）を元にして次のｎ並列ＰＲＢＳパターンを発生する（出力する）。ここで、各ＰＲＢＳパターン発生回路が取り込む受信データのビット位置を変えてあるが、受信データが誤りのない各ＰＲＢＳパターン場合には、各ＰＲＢＳパターン発生回路が発生するＰＲＢＳパターンは同一のものである。すなわち、図２に示したように、受信データのｎビット（ｎ並列）のいずれかのａビット（連続したａビット）の部分データをＰＲＢＳパターン発生回路（８〜１１のいずれか）へ入力すると、同じＰＲＢＳパターンが生成されることになる。
【００２４】
また、同期状態では、ＰＲＢＳパターン発生回路８、ＰＲＢＳパターン発生回路９、ＰＲＢＳパターン発生回路１０、ＰＲＢＳパターン発生回路１１は、自己の生成したＰＲＢＳパターンを元に、継続してＰＲＢＳパターンを発生する。
【００２５】
比較回路１２は、各ＰＲＢＳパターン発生回路８，９，１０，１１より入力されるＰＲＢＳパターンと、受信データとを、対応するビット毎に比較し、その結果を出力する。具体的には、ＰＲＢＳパターン発生回路８より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２１が、ＰＲＢＳパターン発生回路９より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２２が、ＰＲＢＳパターン発生回路１０より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２３が、ＰＲＢＳパターン発生回路１１より入力されるＰＲＢＳパターンと受信データとの比較を比較回路１２内部の比較回路１２４が、それぞれ独立に対応するビット毎に比較し、その結果を出力する。
【００２６】
同期検出回路１３は、比較回路１２の出力を元に４つのＰＲＢＳパターン発生回路８，９，１０，１１の出力が受信データと同期しているかを検出する。具体的には、ＰＲＢＳパターン発生回路８と受信データとの同期を同期検出回路１３内部の同期検出回路１３１が、ＰＲＢＳパターン発生回路９と受信データとの同期を同期検出回路１３内部の同期検出回路１３２が、ＰＲＢＳパターン発生回路１０と受信データとの同期を同期検出回路１３内部の同期検出回路１３３が、ＰＲＢＳパターン発生回路１１と受信データとの同期を同期検出回路１３内部の同期検出回路１３４が、それぞれ独立に同期検出を行う。
同期検出回路１３が検出した結果は、ＰＲＢＳパターン発生回路８，９，１０，１１へ通知される。
【００２７】
ＰＲＢＳパターン発生回路８，９，１０，１１は、同期検出回路１３から同期状態であることが通知された場合は、自己が生成したＰＲＢＳパターンを用いて次のＰＲＢＳパターンを生成する。自己のＰＲＢＳパターンを用いるか否かは、図６に示したセレクタ回路５によって、選択される。セレクタ回路５は、同期検出回路１３からの通知に基づいて、自己のＰＲＢＳパターンとａビットの部分データとのいずれかを選択する。
【００２８】
セレクタ回路１５は、ＰＲＢＳパターン発生回路８，９，１０，１１の内、同期状態となったＰＲＢＳパターン発生回路があれば、そのＰＲＢＳパターン発生回路の出力に対応する比較回路１２の出力を選択し出力する。セレクタ回路１５は、選択したＰＲＢＳパターン発生回路の同期がはずれるまで、選択状態を維持する。仮に、２つ以上のＰＲＢＳパターン発生回路にて同期状態となった場合は、優先処理を行い１つを選択する。
カウント回路１４は、セレクタ回路１５により、選択された同期状態での誤りをカウントする。
【００２９】
上記説明したように、この実施の形態では、パターン同期引き込み装置は、複数のパターン発生回路（ＰＲＢＳパターン発生回路）を備えるとともに、比較回路（比較部）１２の一例として、上記複数のパターン発生回路それぞれに対応する比較回路１２１〜１２４を複数有し、同期検出回路（同期検出部）１３の一例として、上記複数の比較回路１２１〜１２４それぞれに対応する同期検出回路１３１〜１３４を複数有する例を示した。
上記複数のパターン発生回路８〜１１それぞれは、発生させたパターンデータを対応する比較回路１２１〜１２４それぞれへ出力し、複数の比較回路１２１〜１２４それぞれは、複数のパターン発生回路８〜１１のいずれか一つから上記パターンデータを入力し、上記比較結果を対応する同期検出回路１３１〜１３４それぞれへ出力する。
複数の同期検出回路１３１〜１３４それぞれは、複数の比較回路１２１〜１２４のいずれか一つからから上記比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出することを特徴とすることを説明した。
【００３０】
このように、同期はずれ状態時に、誤りのある受信データより複数の位置で初期パターンとして取り込んでＰＲＢＳパターンを生成することにより、誤りビットを避けて同期検出が可能になる。
【００３１】
以上のように、この実施の形態では、同期はずれ時、並列受信データの異なるビット位置を取り込んで疑似ランダムパターンデータを発生する疑似ランダムパターン発生回路（ＰＲＢＳパターン発生回路８，９，１０，１１）と、前記疑似ランダムパターン発生回路より発生された疑似ランダムパターンデータと、受信データとを比較する比較回路１２と、前記疑似ランダムパターン発生回路と受信データとの同期を検出する同期検出回路１３を備える疑似ランダムパターン同期引き込み装置において、受信データと同期化するために、受信データから取り込むデータのビット位置を変えた、前記疑似ランダムパターン発生回路を複数備えることを特徴とする疑似ランダムパターン同期引き込み装置について説明した。
【００３２】
実施の形態２．
図４は、本発明を適用したビット誤り測定回路の実施例である。図４では一例として、ＰＲＢＳパターン発生回路を４個（ｍ＝４）用い、４個それぞれのＰＲＢＳパターン発生回路のＰＲＢＳパターン生成ビット数がｎ／４（ｂ＝ｎ／４）の場合を示している。
図４において、ビット誤り測定回路は、ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂ、比較回路１２ｂ、同期検出回路１３ｂ、カウント回路１４、により構成される。
【００３３】
ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂは、同期はずれ状態では、次のような動作を行う。
ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂそれぞれは、４等分された受信データ（ｎ／４ビット）の内のａビットを取り込み、その値を元にして次のｎ並列中の対応するｎ／４ビットのＰＲＢＳパターンを発生する（出力する）。
【００３４】
図５は、ＰＲＢＳパターン発生回路へ入力するａｂｉｔの部分データの一例を示した図である。ＰＲＢＳパターン発生回路８ｂは、ＭＳＢ側からｎ／４の内のａｂｉｔを取り込む。同様に、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂについても、それぞれｎ／４ｂｉｔの内のａｂｉｔを取り込む。ａｂｉｔの位置は、ｎ／４ｂｉｔの範囲内であれば、どの位置のビット配列であってもよい。だたし、図５の例では、４つのａｂｉｔが重なることはない。ｎ／４に区切ったそれぞれの範囲内からａｂｉｔを抽出するからである。また、ａｂｉｔの位置は、一度決定した後は、変更することはない。また、ａｂｉｔの部分データは、ｎ／４ｂｉｔの受信データそのもの（全部）であってもよい。ａは、ａ≦（ｎ／ｍ）の範囲の値を取り得る。
【００３５】
この際、ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂは、図４に示すように、他のＰＲＢＳパターン発生回路からデータを取り込む。具体的には、ＰＲＢＳパターン発生回路８ｂは、ＰＲＢＳパターン発生回路９ｂが生成した回路１用データ１と、ＰＲＢＳパターン発生回路１０ｂが生成した回路１用データ２と、ＰＲＢＳパターン発生回路１１ｂが生成した回路１用データ３とを取り込む。しかし、同期はずれ状態のときは、ＰＲＢＳパターン発生回路８ｂは、入力したａｂｉｔを用いるが、回路１用データ１、回路１用データ２、回路１用データ３とを使用しない。
【００３６】
ＰＲＢＳパターン発生回路８ｂ、ＰＲＢＳパターン発生回路９ｂ、ＰＲＢＳパターン発生回路１０ｂ、ＰＲＢＳパターン発生回路１１ｂは、取り込んだａｂｉｔを用いて、ｎ／４のＰＲＢＳパターン及び他のＰＲＢＳパターン発生回路用データ（ＰＲＢＳパターン発生回路８ｂの場合、回路２用データ１、回路３用データ１、回路４用データ１）を生成し、ｎ／４のＰＲＢＳパターンとを併せてｎｂｉｔのデータを出力する。出力したデータの内、上記生成したｎ／４のＰＲＢＳパターンが、比較回路１２ｂへ入力される。
【００３７】
また、同期はずれ状態より同期状態に遷移する際に自己の生成したＰＲＢＳパターンを初期値とするか、他のＰＲＢＳパターン発生回路が生成した初期値用パターンを初期値として使用するかを決定する。以降は、決定したパターン（自己の生成したＰＲＢＳパターンか、他のＰＲＢＳパターン発生回路が生成した初期値用パターンかのいずれか）を用いて、ＰＲＢＳパターンを生成し、その後、自己の生成したＰＲＢＳパターンを元に、継続してＰＲＢＳパターンを発生する。自己の生成したＰＲＢＳパターンか、他のＰＲＢＳパターン発生回路が生成した初期値用パターンかのいずれかを選択するかは、同期検出回路１３ｂの結果に基づいて、同期が検出できる回路から出力されるデータを選択する。
【００３８】
比較回路１２ｂは、各ＰＲＢＳパターン発生回路より入力されるＰＲＢＳパターン（ｎ／４ｂｉｔのデータ）と、受信データ（ｎ並列の受信データの内のｎ／４ｂｉｔ）とを、対応するビット毎に比較し、その結果を出力する。
具体的には、ＰＲＢＳパターン発生回路８ｂより入力されるＰＲＢＳパターンと４等分された受信データのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）側データとの比較を比較回路１２ｂ内部の比較回路１２１が、ＰＲＢＳパターン発生回路９ｂより入力されるＰＲＢＳパターンと４等分された受信データのＭＳＢ側より２つめのデータとの比較を比較回路１２ｂ内部の比較回路１２２が、ＰＲＢＳパターン発生回路１０ｂより入力されるＰＲＢＳパターンと４等分された受信データのＭＳＢ側より３つめのデータとの比較を比較回路１２ｂ内部の比較回路１２３が、ＰＲＢＳパターン発生回路１１ｂより入力されるＰＲＢＳパターンと４等分された受信データのＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）側データとの比較を比較回路１２ｂ内部の比較回路１２４が、それぞれ独立に対応するビット毎に比較し、その結果を出力する。
【００３９】
同期検出回路１３ｂは、比較回路１２ｂの出力を元に４つのＰＲＢＳパターン発生回路の出力が受信データと同期しているかを検出する。具体的には、ＰＲＢＳパターン発生回路８ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３１が、ＰＲＢＳパターン発生回路９ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３２が、ＰＲＢＳパターン発生回路１０ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３３が、ＰＲＢＳパターン発生回路１１ｂと受信データとの同期を同期検出回路１３ｂ内部の同期検出回路１３４が、それぞれ独立に同期検出を行う。
【００４０】
同期検出回路１３ｂ内部の同期制御回路１３５は、同期状態となったＰＲＢＳパターン発生回路があれば、そのＰＲＢＳパターン発生回路には同期状態を、それ以外のＰＲＢＳパターン発生回路に対しては、同期状態と共に同期状態となったＰＲＢＳパターン発生回路出力より、対応するパターンを初期値として選択する指示を出力する。また、同期制御回路１３５は、同期状態を検出しなかった場合、受信データから取り出した部分データ（ａビット）を初期値として選択する指示を出力する。初期値は、ＰＲＢＳパターンデータを発生させる場合に、基準とするデータである。
同期制御回路１３５は、選択した初期値を、ＰＲＢＳパターン発生回路へ通知する（指示を出力する）。
同期制御回路１３５は、仮に２つ以上のＰＲＢＳパターン発生回路にて同期状態となった場合は、同期はずれ状態のＰＲＢＳパターン発生回路に対して同期状態となったＰＲＢＳパターン発生回路出力より、対応するパターンを初期値として選択する指示を出力する。どのＰＲＢＳパターン発生回路の出力を使用するかは、優先処理を行い１つを選択する。
【００４１】
カウント回路１４は、比較回路１２ｂ出力をカウントすることにより誤りを出力する。
【００４２】
ＰＲＢＳパターン発生回路は、上記同期制御回路１３５の通知（指示）に基づいて、初期値を選択し、選択した初期値を用いて次のＰＲＢＳパターンデータを生成する。ＰＲＢＳパターン発生回路は、図６で説明したように、内部にセレクタ回路５を有しており、セレクタ回路５によって、初期値を選択する。
すなわち、ＰＲＢＳパターン発生回路は、同期制御回路１３５からの通知（指示）に基づいて、初期値として、自己が発生させたＰＲＢＳパターン（パターンデータ）と、他のパターン発生回路が発生させたＰＲＢＳパターンと、上記部分データとのいずれかを用いて、次のＰＲＢＳパターン（パターンデータ）を生成する。
【００４３】
また、図４では、比較回路１２ｂは、比較回路１２１〜１２４の４つ（ｍ個）の比較回路を備えている例を示しているが、これは、一つの比較回路であっても構わない。比較回路１２ｂは、ｎビット（ｎ／ｍのｍ倍のビット）の比較ができる回路であればよい。
同様に、同期検出回路１３ｂは、同期検出回路１３１〜１３４の４つ（ｍ個）の同期検出回路を備えている例を示しているが、一つの比較回路であってもよい。
また、図４の例では、図３の例と異なり、同期制御回路１３５は、必須の構成要素である。同期制御回路１３５によって、ＰＲＢＳパターン発生回路がどのデータを初期値とするかを指示する。
【００４４】
上記のように、この実施の形態では、パターン同期引き込み装置は、複数のＰＲＢＳパターン発生回路（パターン発生回路）８ｂ〜１１ｂと、比較回路（比較部）１２ｂと、同期検出回路（同期検出部）１３５を備え、さらに、上記受信データと、上記同期検出部が検出したパターン発生回路が発生させたパターンデータとのいずれかを初期値として選択し、選択した初期値を上記複数のパターン発生回路それぞれへ通知する同期制御回路（同期制御部）１３５を備えることを特徴とすることを説明した。
また、上記複数のＰＲＢＳパターン発生回路８ｂ〜１１ｂそれぞれは、自己が発生させたパターンデータと、他のＰＲＢＳパターン発生回路８ｂ〜１１ｂが発生させたパターンデータと、上記部分データとを入力し、上記同期制御回路１３５が通知した初期値に基づいて、自己が発生させたパターンデータと、他のパターン発生回路が発生させたパターンデータと、上記部分データとのいずれか一つを用いて、次のパターンデータを発生させることを特徴とする。
【００４５】
また、上記受信データの並列数をｎ、上記複数のパターン発生回路の数をｍとすると、ｎをｍで等分し、等分したｎ／ｍの長さの受信データそれぞれを上記複数のパターン発生回路それぞれへ割り当て、複数のパターン発生回路８ｂ〜１１ｂは、上記ｎ／ｍの長さの受信データを用いてｎ／ｍの長さのパターンデータを発生させることを特徴とする。
【００４６】
このように、同期はずれ状態時に、誤りのある受信データより複数の位置で初期パターンとして取り込んでＰＲＢＳパターンを生成し、同期の取れないＰＲＢＳパターン発生回路には同期の取れたＰＲＢＳパターン発生回路が出力するＰＲＢＳパターンを初期パターンとして取り込むとにより、誤りビットを避けて同期検出が可能になる。
【００４７】
以上のように、この実施の形態では、疑似ランダムパターン同期引き込み装置において、受信データと同期化するために、受信データから取り込むデータのビット位置をかえるとともに、複数準備した疑似ランダムパターン発生回路の初期データ生成と、他の疑似ランダムパターン発生回路からの初期データを取り込むことが可能な疑似ランダムパターン発生回路を複数備えることを特徴とする疑似ランダムパターン同期引き込み装置について説明した。
【００４８】
実施の形態３．
図１，図３，図４では、ＰＲＢＳパターン発生回路、比較回路、同期検出回路、カウント回路、セレクタ回路、同期制御回路等、回路を用いて示したが、回路に限られることはない。回路以外、例えば、ソフトウェア、ファームウェア等を用いて実現してもよい。したがって、上記構成要素は、ＰＲＢＳパターン発生回路はＰＲＢＳパターン発生部、比較回路は比較部、同期検出回路は同期検出部、カウント回路はカウンタ部、セレクタ回路はセレクタ部、同期制御回路は同期制御部として示すことができる。
【００４９】
実施の形態４．
上記実施の形態１〜３では、ＰＲＢＳパターン発生回路を用いたＰＲＢＳ同期引き込み装置及び方法について説明したが、ＰＲＢＳパターン以外のパターンデータを用いる場合であっても構わない。
また、ＰＲＢＳパターン同期引き込み装置の「引き込み」は、パターンの同期をとりにいく動作をいう。
【００５０】
【発明の効果】
この発明のパターン同期引き込み装置及び方法によれば、受信データに誤りが多い場合でも、誤りビットを避けて同期検出を行い、正確なビット誤りの計数を行うことが可能となる。
【図面の簡単な説明】
【図１】 本発明の１実施例による原理説明図である。
【図２】 受信データｎｂｉｔのデータ、ａｂｉｔのデータとの関係を説明する図である。
【図３】 本発明による誤り測定回路の実施の形態１を示す構成図である。
【図４】 本発明による誤り測定回路の実施の形態２を示す構成図である。
【図５】 ＰＲＢＳパターン発生回路へ入力するａｂｉｔの一例を示した図である。
【図６】 従来技術による誤り測定回路の一例を示す構成図である。
【符号の説明】
１ ＰＲＢＳパターン発生回路、２ 比較回路、３ 同期検出回路、４ カウント回路、５ セレクタ回路、６ ＦＦ（Ｆｌｉｐ Ｆｌｏｐ）、７ ＰＮ演算回路、８，８ｂ ＰＲＢＳパターン発生回路、９，９ｂ ＰＲＢＳパターン発生回路、１０，１０ｂ ＰＲＢＳパターン発生回路、１１，１１ｂ ＰＲＢＳパターン発生回路、１２，１２ｂ 比較回路、１３，１３ｂ 同期検出回路、１４ カウント回路、１５ セレクタ回路、１２１ 比較回路、１２２ 比較回路、１２３ 比較回路、１２４ 比較回路、１３１ 同期検出回路、１３２ 同期検出回路、１３３ 同期検出回路、１３４ 同期検出回路、１３５ 同期制御回路。
Claims (5)
- 受信データから取り出した複数の部分データを入力し、上記複数の部分データに基づいて、複数の部分データ毎に対応するパターンデータを発生させる複数のパターン発生回路と、
上記複数のパターン発生回路により発生された複数のパターンデータを取得し、上記受信データ及び新たな受信データを順次入力し、上記複数のパターンデータそれぞれと上記複数のパターンデータそれぞれに対応する上記受信データの部分データとを比較する比較部と、
上記比較部が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出部と
を備え、
上記比較部は、上記複数のパターン発生回路それぞれに対応する比較回路を複数有し、
上記同期検出部は、上記複数の比較回路それぞれに対応する同期検出回路を複数有し、
上記複数のパターン発生回路それぞれは、発生させたパターンデータを対応する比較回路へ出力し、
上記複数の比較回路それぞれは、上記複数のパターン発生回路のいずれか一つから上記パターンデータを入力し、上記比較結果を対応する同期検出回路へ出力し、
上記複数の同期検出回路それぞれは、上記複数の比較回路のいずれか一つから上記比較結果を入力し、上記比較結果を用いて、上記受信データと上記パターンデータとが同期しているか同期していないかを検出し、検出した検出結果を出力し、
上記複数のパターン発生回路はそれぞれ、上記複数の同期検出回路のうち対応する同期検出回路から検出結果を入力し、
入力した検出結果が同期していることを示している場合は、自己が発生したパターンデータを用いて新たなパターンデータを発生させ、
入力した検出結果が同期していないことを示している場合は、新たな受信データから対応する部分データを入力し、上記部分データに基づいて新たなパターンデータを発生させる
ことを特徴とするパターン同期引き込み装置。 - 上記受信データは、複数のビット情報を有し、
上記複数のパターン発生回路それぞれが入力する複数の部分データはそれぞれ、上記受信データの複数のビット情報のうち互いに異なるビット位置から取り出すことを特徴とする請求項１記載のパターン同期引き込み装置。 - 上記パターン同期引き込み装置は、さらに、上記部分データと、上記同期検出部が検出したパターン発生回路が発生させたパターンデータとのいずれかを初期値として選択し、選択した初期値を上記複数のパターン発生回路それぞれへ通知する同期制御部を備え、
上記複数のパターン発生回路それぞれは、自己が発生させたパターンデータと、他のパターン発生回路が発生させたパターンデータと、上記部分データとを入力し、上記同期制御部が通知した初期値に基づいて、自己が発生させたパターンデータと、他のパターン発生回路が発生させたパターンデータと、上記部分データとのいずれか一つを用いて、次のパターンデータを発生させることを特徴とする請求項１または２いずれかに記載のパターン同期引き込み装置。 - 上記パターン同期引き込み装置は、上記受信データの長さをｎ、上記複数のパターン発生回路の数をｍとすると、ｎをｍで等分し、等分したｎ／ｍの長さの受信データそれぞれを上記複数のパターン発生回路それぞれへ割り当て、
上記複数のパターン発生回路は、上記ｎ／ｍの長さの受信データを用いてｎ／ｍの長さのパターンデータを発生させることを特徴とする請求項１から３いずれかに記載のパターン同期引き込み装置。 - 上記複数のパターン発生部は、擬似ランダムパターンを発生させることを特徴とする請求項１から４いずれかに記載のパターン同期引き込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002317003A JP3989816B2 (ja) | 2002-10-31 | 2002-10-31 | パターン同期引き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002317003A JP3989816B2 (ja) | 2002-10-31 | 2002-10-31 | パターン同期引き込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153592A JP2004153592A (ja) | 2004-05-27 |
| JP3989816B2 true JP3989816B2 (ja) | 2007-10-10 |
Family
ID=32460503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002317003A Expired - Fee Related JP3989816B2 (ja) | 2002-10-31 | 2002-10-31 | パターン同期引き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3989816B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010793A (ja) * | 2008-06-24 | 2010-01-14 | Yokogawa Electric Corp | ネットワーク試験システム |
| JP5318724B2 (ja) * | 2009-10-09 | 2013-10-16 | アンリツ株式会社 | 誤り率測定装置及び誤り率測定方法 |
| US8478258B2 (en) * | 2010-03-05 | 2013-07-02 | Intel Corporation | Techniques to reduce false detection of control channel messages in a wireless network |
| JP5627533B2 (ja) * | 2011-04-18 | 2014-11-19 | 富士通テレコムネットワークス株式会社 | 試験装置及び試験方法 |
| JP6212929B2 (ja) * | 2013-04-30 | 2017-10-18 | アイコム株式会社 | ビットエラー測定装置および無線機 |
-
2002
- 2002-10-31 JP JP2002317003A patent/JP3989816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004153592A (ja) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3989816B2 (ja) | パターン同期引き込み装置 | |
| JP6687392B2 (ja) | シリアライザ装置 | |
| JPH0832564A (ja) | 同期検出回路 | |
| US7246018B1 (en) | Interpolator testing circuit | |
| JP2007115036A (ja) | 非同期伝送装置、非同期伝送方法 | |
| JP5383856B2 (ja) | 送信回路 | |
| JP4719867B2 (ja) | Ｐｎパターンジェネレータのビットエラー挿入回路 | |
| JPH0993228A (ja) | ビット誤り測定回路 | |
| JP2899869B2 (ja) | 誤り検出装置 | |
| JP3627545B2 (ja) | Ｃｐｕの異常検出方法 | |
| JP2010213204A (ja) | データ送受信方法 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JP3329158B2 (ja) | ビット誤り測定回路 | |
| JPH06224890A (ja) | Ｐｎ同期引き込み回路 | |
| JPS597974B2 (ja) | ル−プ伝送システムの同期装置 | |
| JPH10242951A (ja) | 疑似ランダムパターン同期引き込み回路 | |
| JP2001177583A (ja) | 非同期シリアルデータ通信方法 | |
| JP2009278405A (ja) | 受信装置、送信装置および通信方法 | |
| JP3285524B2 (ja) | ビット誤り測定装置 | |
| JPH04196837A (ja) | Ｐｎパターンエラー検出回路 | |
| JP2001274779A (ja) | 疑似ランダムパターン同期引き込み装置およびその方法 | |
| JPH10242945A (ja) | 疑似ランダムパターン誤り測定回路 | |
| JPH09186676A (ja) | Ｐｎコードのビット誤り測定装置 | |
| JP2809202B2 (ja) | クロック切り替え回路及びこれを用いたクロック乗せ換え装置 | |
| JP2004096426A (ja) | 符号誤り率測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040519 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041025 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |