JP2004153592A - パターン同期引き込み装置及びパターン同期引き込み方法 - Google Patents
パターン同期引き込み装置及びパターン同期引き込み方法 Download PDFInfo
- Publication number
- JP2004153592A JP2004153592A JP2002317003A JP2002317003A JP2004153592A JP 2004153592 A JP2004153592 A JP 2004153592A JP 2002317003 A JP2002317003 A JP 2002317003A JP 2002317003 A JP2002317003 A JP 2002317003A JP 2004153592 A JP2004153592 A JP 2004153592A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- circuit
- synchronization
- pattern generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】PRBSパターン引き込み回路は、受信データから互いに異なる位置から取り出した部分データを入力し、上記部分データに基づいて、パターンデータを発生させる複数のPRBSパターン発生回路8〜11と、複数のPRBSパターン発生回路8〜11により発生された複数のパターンデータを取得し、上記受信データを入力し、上記複数のパターンデータそれぞれと上記受信データとを比較する比較回路12と、比較回路12が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出回路13とを備える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、ビット誤り検出装置に係り、詳細には、送信装置から受信装置に送られてきた疑似ランダムパターンと、受信装置における疑似ランダムパターン発生回路の発生する基準の疑似ランダムパターンとを比較する疑似ランダムパターン同期引き込み装置およびその方法に関する。
【0002】
【従来の技術】
通信用のデバイス、伝送装置、伝送線路等の試験には、疑似ランダムパターン(Pseudo Random Bit Sequenceパターン、以降、「PRBSパターン」と記す)が良く使用される。PRBSパターンを送受信して試験を行う試験装置において、以下の手順をとる。受信装置では、(1)受信した信号と内部で発生する基準信号との同期を取り、(2)受信したデータと基準信号との比較を行い、(3)誤っているビット数をカウントし、(4)受信データの評価を行う。
【0003】
すなわち、この種の試験では、送信装置で発生したPRBSパターンは、デバイス、あるいは伝送装置等を経由して受信装置で受信され、受信装置内に持つPRBSパターン発生回路の発生する基準のPRBSパターンと比較される。そして、送信装置で発生したPRBSパターンは、受信装置内のPRBSパターン発生回路が出力する(発生させる)基準のPRBSパターンと比較され、受信データのビット誤りの発生数が計数出力される。
【0004】
図6を用いて、従来の誤り測定回路の一例を説明する。
図6は、従来技術における誤り測定回路のブロック図である。
同期検出回路3は、比較回路2の検出パルスを元に受信データとPRBSパターン発生回路1が出力した基準データとの同期判定を行う。
受信データに誤りのない正しいデータが入力された場合、PRBSパターン発生回路1は受信データを初期値として、基準のPRBSパターンを出力する。比較回路2は、次に入力された受信データとPRBSパターン発生回路1が出力した基準データとを比較する。同期検出回路3は、比較結果を元に同期の検出を行う。
【0005】
同期が検出されると、PRBSパターン発生時に、受信データのビット誤りの発生数をカウントする誤り測定回路の従来技術を図6を参照して説明する。
図6の1は、受信装置内の基準データを出力するPRBSパターン発生回路、2は比較回路、3は基準データと受信データとの同期を判定する同期検出回路、4はカウント回路、5はPRBSパターン発生回路において初期値をロードするためのセレクタ回路、6はFF(Flip Flop)、7はPRBSパターン生成のためのPseudo−random Noise(以降、「PN」と記す)演算回路である。
【0006】
図6で、受信装置で入力された受信データは、PRBSパターン発生回路1と比較回路2に入力される。PRBSパターン発生回路1は、同期検出回路3にて同期が検出されるまで、受信データの最後aビットを基にして基準データとなるPRBSパターンを出力する。同期検出回路3にて同期が検出された後は、生成した基準データを元に次の基準データとなるPRBSパターンを出力する。ここで、nは並列処理のビット数であり、aはPRBSパターンを生成するためのビット数であり、a≦nである。
【0007】
比較回路2は、入力された受信データとPRBSパターン発生回路1が出力した基準データとを比較し、これらが相違するたびに検出パルスを出力する。カウント回路4は、そのパルスの個数をカウントし、カウント値を出力する。
PRBSパターン発生回路1は、以降同期が外れるまで生成した基準データを元に次の基準データとなるPRBSパターンを出力する。受信データに誤りがあった場合、受信データが基準のPRBSパターンと異なっているので、その時点で比較回路2はパルスを出力する。カウント回路4は、このパルスをカウントし、出力する。
【0008】
【特許文献1】
特開平9−46323号公報
【0009】
【発明が解決しようとする課題】
従来の誤り測定回路では、同期が検出されていない状態で、受信データに誤りが多いとPRBSパターン発生回路1は、誤った受信データを基準に発生したPRBSパターンを出力するため、同期の検出ができないという問題があった。
このように、従来の誤り測定回路では、同期が検出されるまで受信データは誤ったパターンであってはならなかった。少なくとも、PRBSパターン生成に使用するデータ位置に誤ったデータが存在しつづけてはならなかった。誤った受信データが受信された場合には、PRBSパターン発生回路1は誤ったデータをもとにするため、受信データに同期したPRBSパターンを出力できず、同期の検出が行えないという問題があった。
【0010】
そこで、この発明は受信データに誤りが多い場合でも、同期検出を行い、正確なビット誤りの計数を行うことが出来るPRBSパターン同期引き込み装置及び方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
この発明に係るパターン同期引き込み装置は、受信データから取り出した部分データを入力し、上記部分データに基づいて、パターンデータを発生させる複数のパターン発生回路と、
上記複数のパターン発生回路により発生された複数のパターンデータを取得し、上記受信データを入力し、上記複数のパターンデータそれぞれと上記受信データとを比較する比較部と、
上記比較部が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出部と
を備えることを特徴とする。
【0012】
【発明の実施の形態】
本発明によるPRBSパターン同期引き込み方法及びPRBSパターン同期引き込み装置は、同期を検出する際に、n並列の受信データを取り込む位置が違うPRBSパターン発生回路を複数(m個)設けることを特徴とする。これによって、受信データの誤りを避け、同期検出を行うことを可能にする手段を備えるものである。「n並列の受信データ」とは、「nビットパラレルの受信データ」のことであり、一度に処理するビット数がnビットを意味する。
【0013】
図1は、本発明の1例としてPRBSパターン発生回路を4個(m=4)用いた概念説明図である。
図1において、8,9,10,11はPRBSパターン発生回路である。8,9,10,11は、通常動作状態においては自己が生成したPRBSパターンを入力として次のPRBSパターンを生成し、同期はずれ状態では受信データを入力として次のPRBSパターン生成を行う。この4つのPRBSパターン発生回路は、n並列の受信データの内のaビットを入力とする場合の、ビット位置が異なる。
【0014】
m個のPRBSパターン発生回路を用いて、受信した受信データをnビット単位で処理する場合には、次のように受信データからm個の部分データ(aビット)を取り出す。
受信データの内nビットを定め(以下、「nビットの受信データ」とする)、nビットの受信データのそれぞれ異なる位置からm個の部分データ(aビット)を取り出す。
m個のPRBSパターン発生回路それぞれは、異なる部分データ(aビット)を入力し、上記部分データを用いてPRBSパターン(パターンデータ)を発生させる。図1の例では、PRBSパターンは、bビットであると示している。bビットは、nビットと同じ場合でもよいし、nビットより小さいビット数でもよい。bは、b≦nの範囲の数値を取り得る。
【0015】
図2は、受信データと、n並列の受信データ(nbit)と、上記n並列の受信データのaビット(abit)との関係を示している。
受信データの内、nbitと示した部分それぞれは、一度に生成するPRBSデータ数であり、同時に、受信データと比較するビット数である。
abitと示した部分は、上記nビットの内、PRBSパターン発生回路8,9,10,11それぞれに入力される複数のaビットの一例を示している。mは、PRBSパターン発生回路の数に対応し、図1及び図2の例では、mが4の場合を示している。図2で示した4つのaビットは、それぞれ異なる位置から取り出したaビットの部分データを示しているが、同じであることを排除するものではない。
また、図2では、受信データのnビットから互いに異なるaビットの部分データを取り出す場合の二つの例を示している。一度、PRBSパターン発生回路へ入力するaビットの位置が決まった場合は、その後変更することはない。
さらに、図2には示していないが、PRBSパターン発生回路8,9,10,11それぞれに入力するaビットは、nビットをm等分(mは、PRBSパターン発生回路の数)した内の一つを入力する場合であってもよい。
また、4つ(m個)のaビット部分データの一部分が重なっていても構わない。
【0016】
12は比較回路であり、4つのPRBSパターン発生回路が生成したPRBSパターンと受信データとの比較を行う。
13は同期検出回路であり、先の比較結果をもとに同期の検出を行う。
【0017】
誤りのない受信データが入力された場合、PRBSパターン発生回路8,9,10,11は正しいPRBSパターンを生成する。誤りを含む受信データが入力された場合、PRBSパターン発生回路8,9,10,11は、それぞれ違うビット位置を入力しているため、正しい受信データ部分をもとにPRBSパターンを生成しているPRBSパターン発生回路が存在する可能性がある。仮に、PRBSパターン発生回路8,9,10,11に誤りを含む受信データ部分が、PRBSパターン発生回路9に誤りのない受信データ部分が入力されると、同期検出回路では、PRBSパターン発生回路9の生成したPRBSパターンと受信データとの比較結果をもとに同期検出が可能である。
【0018】
また、PRBSパターン発生回路の内部の構成は、図6のパターン発生回路1と同様である。従って、セレクタ回路、FF、PN演算回路の構成要素を含む。PRBSパターン発生回路8,9,10,11は、セレクタ回路によって、自己が生成したPRBSパターン(通常動作状態)と受信データ(同期はずれ状態)とのいずれかを選択し、選択した結果に基づいて、次のPRBSパターンを生成する。
「正しいデータ」とは、送信装置から受信装置へデータを伝送した際に、誤りが混入せずに(誤りなく)受信装置へ送られたデータをいう。
「通常動作状態」は、同期がとれている状態である。具体的には、受信したデータと生成しているPRBSパターンデータが同期している状態、あるいは、PRBSパターン発生回路が自己の発生した(発生させた、生成した)データをもとに次のPRBSパターンデータの生成を行なっている状態をいう。
また、同期はずれ状態は、受信したデータと生成しているPRBSパターンデータの同期が取れていない状態をいう。具体的には、PRBSパターン発生回路が、受信したデータを基に次のPRBSパターンデータの生成を行なっている状態をいう。
【0019】
ここでは、m=4を例として説明を行ったが、mが4以外の場合についても同様に本発明の目的を果たすことは言うまでもない。
【0020】
上記説明したように、パターン同期引き込み装置(PRBSパターン同期引き込み装置)は、受信データ(受信データの内のn並列の受信データ、すなわちnビットの受信データ)から取り出した部分データ(aビット)を入力し、上記部分データに基づいて、パターンデータ(PRBSパターンデータ、bビット(b≦n))を発生させる複数のパターン発生回路8〜11と、複数のパターン発生回路8〜11により発生された複数のパターンデータを取得し、受信データ(nビット)を入力し、複数のパターンデータそれぞれと受信データ(nビット)とを比較する比較回路(比較部)12と、比較回路12が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出回路(同期検出部)13とを備えることを特徴とすることを説明した。なお、比較回路12は、比較部の一例であり、同期検出回路13は、同期検出部の一例である。
【0021】
また、このパターン同期引き込み装置及び方法は、受信データを入力し、入力した受信データから互いに異なる複数の部分データを取り出し、取り出した複数の部分データそれぞれに基づいて、上記複数のパターンデータを生成し、生成した複数のパターンデータそれぞれと、上記受信データとを比較し、比較した比較結果を用いて、上記受信データと同期している少なくとも一つのパターンデータを検出することを特徴とすることを説明した。
【0022】
実施の形態1.
以下、図を参照して本発明に係る具体的な実施の形態を詳細に説明する。
図3は、本発明を適用したビット誤り測定回路の実施例である。図3では一例として、PRBSパターン発生回路を4個(m=4)用い、4個それぞれのPRBSパターン発生回路のPRBSパターン生成ビット数(b)がn(b=n)の場合を示している。
図3において、ビット誤り測定回路は、PRBSパターン発生回路8、PRBSパターン発生回路9、PRBSパターン発生回路10、PRBSパターン発生回路11、比較回路12、同期検出回路13、カウント回路14、セレクタ回路15により構成される。
【0023】
PRBSパターン発生回路8、PRBSパターン発生回路9、PRBSパターン発生回路10、PRBSパターン発生回路11は、同期はずれ状態では、受信データのnビット(n並列の受信データ)の内のaビットを部分データとして取り込み、その値(上記aビットの部分データ)を元にして次のn並列PRBSパターンを発生する(出力する)。ここで、各PRBSパターン発生回路が取り込む受信データのビット位置を変えてあるが、受信データが誤りのない各PRBSパターン場合には、各PRBSパターン発生回路が発生するPRBSパターンは同一のものである。すなわち、図2に示したように、受信データのnビット(n並列)のいずれかのaビット(連続したaビット)の部分データをPRBSパターン発生回路(8〜11のいずれか)へ入力すると、同じPRBSパターンが生成されることになる。
【0024】
また、同期状態では、PRBSパターン発生回路8、PRBSパターン発生回路9、PRBSパターン発生回路10、PRBSパターン発生回路11は、自己の生成したPRBSパターンを元に、継続してPRBSパターンを発生する。
【0025】
比較回路12は、各PRBSパターン発生回路8,9,10,11より入力されるPRBSパターンと、受信データとを、対応するビット毎に比較し、その結果を出力する。具体的には、PRBSパターン発生回路8より入力されるPRBSパターンと受信データとの比較を比較回路12内部の比較回路121が、PRBSパターン発生回路9より入力されるPRBSパターンと受信データとの比較を比較回路12内部の比較回路122が、PRBSパターン発生回路10より入力されるPRBSパターンと受信データとの比較を比較回路12内部の比較回路123が、PRBSパターン発生回路11より入力されるPRBSパターンと受信データとの比較を比較回路12内部の比較回路124が、それぞれ独立に対応するビット毎に比較し、その結果を出力する。
【0026】
同期検出回路13は、比較回路12の出力を元に4つのPRBSパターン発生回路8,9,10,11の出力が受信データと同期しているかを検出する。具体的には、PRBSパターン発生回路8と受信データとの同期を同期検出回路13内部の同期検出回路131が、PRBSパターン発生回路9と受信データとの同期を同期検出回路13内部の同期検出回路132が、PRBSパターン発生回路10と受信データとの同期を同期検出回路13内部の同期検出回路133が、PRBSパターン発生回路11と受信データとの同期を同期検出回路13内部の同期検出回路134が、それぞれ独立に同期検出を行う。
同期検出回路13が検出した結果は、PRBSパターン発生回路8,9,10,11へ通知される。
【0027】
PRBSパターン発生回路8,9,10,11は、同期検出回路13から同期状態であることが通知された場合は、自己が生成したPRBSパターンを用いて次のPRBSパターンを生成する。自己のPRBSパターンを用いるか否かは、図6に示したセレクタ回路5によって、選択される。セレクタ回路5は、同期検出回路13からの通知に基づいて、自己のPRBSパターンとaビットの部分データとのいずれかを選択する。
【0028】
セレクタ回路15は、PRBSパターン発生回路8,9,10,11の内、同期状態となったPRBSパターン発生回路があれば、そのPRBSパターン発生回路の出力に対応する比較回路12の出力を選択し出力する。セレクタ回路15は、選択したPRBSパターン発生回路の同期がはずれるまで、選択状態を維持する。仮に、2つ以上のPRBSパターン発生回路にて同期状態となった場合は、優先処理を行い1つを選択する。
カウント回路14は、セレクタ回路15により、選択された同期状態での誤りをカウントする。
【0029】
上記説明したように、この実施の形態では、パターン同期引き込み装置は、複数のパターン発生回路(PRBSパターン発生回路)を備えるとともに、比較回路(比較部)12の一例として、上記複数のパターン発生回路それぞれに対応する比較回路121〜124を複数有し、同期検出回路(同期検出部)13の一例として、上記複数の比較回路121〜124それぞれに対応する同期検出回路131〜134を複数有する例を示した。
上記複数のパターン発生回路8〜11それぞれは、発生させたパターンデータを対応する比較回路121〜124それぞれへ出力し、複数の比較回路121〜124それぞれは、複数のパターン発生回路8〜11のいずれか一つから上記パターンデータを入力し、上記比較結果を対応する同期検出回路131〜134それぞれへ出力する。
複数の同期検出回路131〜134それぞれは、複数の比較回路121〜124のいずれか一つからから上記比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出することを特徴とすることを説明した。
【0030】
このように、同期はずれ状態時に、誤りのある受信データより複数の位置で初期パターンとして取り込んでPRBSパターンを生成することにより、誤りビットを避けて同期検出が可能になる。
【0031】
以上のように、この実施の形態では、同期はずれ時、並列受信データの異なるビット位置を取り込んで疑似ランダムパターンデータを発生する疑似ランダムパターン発生回路(PRBSパターン発生回路8,9,10,11)と、前記疑似ランダムパターン発生回路より発生された疑似ランダムパターンデータと、受信データとを比較する比較回路12と、前記疑似ランダムパターン発生回路と受信データとの同期を検出する同期検出回路13を備える疑似ランダムパターン同期引き込み装置において、受信データと同期化するために、受信データから取り込むデータのビット位置を変えた、前記疑似ランダムパターン発生回路を複数備えることを特徴とする疑似ランダムパターン同期引き込み装置について説明した。
【0032】
実施の形態2.
図4は、本発明を適用したビット誤り測定回路の実施例である。図4では一例として、PRBSパターン発生回路を4個(m=4)用い、4個それぞれのPRBSパターン発生回路のPRBSパターン生成ビット数がn/4(b=n/4)の場合を示している。
図4において、ビット誤り測定回路は、PRBSパターン発生回路8b、PRBSパターン発生回路9b、PRBSパターン発生回路10b、PRBSパターン発生回路11b、比較回路12b、同期検出回路13b、カウント回路14、により構成される。
【0033】
PRBSパターン発生回路8b、PRBSパターン発生回路9b、PRBSパターン発生回路10b、PRBSパターン発生回路11bは、同期はずれ状態では、次のような動作を行う。
PRBSパターン発生回路8b、PRBSパターン発生回路9b、PRBSパターン発生回路10b、PRBSパターン発生回路11bそれぞれは、4等分された受信データ(n/4ビット)の内のaビットを取り込み、その値を元にして次のn並列中の対応するn/4ビットのPRBSパターンを発生する(出力する)。
【0034】
図5は、PRBSパターン発生回路へ入力するabitの部分データの一例を示した図である。PRBSパターン発生回路8bは、MSB側からn/4の内のabitを取り込む。同様に、PRBSパターン発生回路9b、PRBSパターン発生回路10b、PRBSパターン発生回路11bについても、それぞれn/4bitの内のabitを取り込む。abitの位置は、n/4bitの範囲内であれば、どの位置のビット配列であってもよい。だたし、図5の例では、4つのabitが重なることはない。n/4に区切ったそれぞれの範囲内からabitを抽出するからである。また、abitの位置は、一度決定した後は、変更することはない。また、abitの部分データは、n/4bitの受信データそのもの(全部)であってもよい。aは、a≦(n/m)の範囲の値を取り得る。
【0035】
この際、PRBSパターン発生回路8b、PRBSパターン発生回路9b、PRBSパターン発生回路10b、PRBSパターン発生回路11bは、図4に示すように、他のPRBSパターン発生回路からデータを取り込む。具体的には、PRBSパターン発生回路8bは、PRBSパターン発生回路9bが生成した回路1用データ1と、PRBSパターン発生回路10bが生成した回路1用データ2と、PRBSパターン発生回路11bが生成した回路1用データ3とを取り込む。しかし、同期はずれ状態のときは、PRBSパターン発生回路8bは、入力したabitを用いるが、回路1用データ1、回路1用データ2、回路1用データ3とを使用しない。
【0036】
PRBSパターン発生回路8b、PRBSパターン発生回路9b、PRBSパターン発生回路10b、PRBSパターン発生回路11bは、取り込んだabitを用いて、n/4のPRBSパターン及び他のPRBSパターン発生回路用データ(PRBSパターン発生回路8bの場合、回路2用データ1、回路3用データ1、回路4用データ1)を生成し、n/4のPRBSパターンとを併せてnbitのデータを出力する。出力したデータの内、上記生成したn/4のPRBSパターンが、比較回路12bへ入力される。
【0037】
また、同期はずれ状態より同期状態に遷移する際に自己の生成したPRBSパターンを初期値とするか、他のPRBSパターン発生回路が生成した初期値用パターンを初期値として使用するかを決定する。以降は、決定したパターン(自己の生成したPRBSパターンか、他のPRBSパターン発生回路が生成した初期値用パターンかのいずれか)を用いて、PRBSパターンを生成し、その後、自己の生成したPRBSパターンを元に、継続してPRBSパターンを発生する。自己の生成したPRBSパターンか、他のPRBSパターン発生回路が生成した初期値用パターンかのいずれかを選択するかは、同期検出回路13bの結果に基づいて、同期が検出できる回路から出力されるデータを選択する。
【0038】
比較回路12bは、各PRBSパターン発生回路より入力されるPRBSパターン(n/4bitのデータ)と、受信データ(n並列の受信データの内のn/4bit)とを、対応するビット毎に比較し、その結果を出力する。
具体的には、PRBSパターン発生回路8bより入力されるPRBSパターンと4等分された受信データのMSB(Most Significant Bit)側データとの比較を比較回路12b内部の比較回路121が、PRBSパターン発生回路9bより入力されるPRBSパターンと4等分された受信データのMSB側より2つめのデータとの比較を比較回路12b内部の比較回路122が、PRBSパターン発生回路10bより入力されるPRBSパターンと4等分された受信データのMSB側より3つめのデータとの比較を比較回路12b内部の比較回路123が、PRBSパターン発生回路11bより入力されるPRBSパターンと4等分された受信データのLSB(Least Significant Bit)側データとの比較を比較回路12b内部の比較回路124が、それぞれ独立に対応するビット毎に比較し、その結果を出力する。
【0039】
同期検出回路13bは、比較回路12bの出力を元に4つのPRBSパターン発生回路の出力が受信データと同期しているかを検出する。具体的には、PRBSパターン発生回路8bと受信データとの同期を同期検出回路13b内部の同期検出回路131が、PRBSパターン発生回路9bと受信データとの同期を同期検出回路13b内部の同期検出回路132が、PRBSパターン発生回路10bと受信データとの同期を同期検出回路13b内部の同期検出回路133が、PRBSパターン発生回路11bと受信データとの同期を同期検出回路13b内部の同期検出回路134が、それぞれ独立に同期検出を行う。
【0040】
同期検出回路13b内部の同期制御回路135は、同期状態となったPRBSパターン発生回路があれば、そのPRBSパターン発生回路には同期状態を、それ以外のPRBSパターン発生回路に対しては、同期状態と共に同期状態となったPRBSパターン発生回路出力より、対応するパターンを初期値として選択する指示を出力する。また、同期制御回路135は、同期状態を検出しなかった場合、受信データから取り出した部分データ(aビット)を初期値として選択する指示を出力する。初期値は、PRBSパターンデータを発生させる場合に、基準とするデータである。
同期制御回路135は、選択した初期値を、PRBSパターン発生回路へ通知する(指示を出力する)。
同期制御回路135は、仮に2つ以上のPRBSパターン発生回路にて同期状態となった場合は、同期はずれ状態のPRBSパターン発生回路に対して同期状態となったPRBSパターン発生回路出力より、対応するパターンを初期値として選択する指示を出力する。どのPRBSパターン発生回路の出力を使用するかは、優先処理を行い1つを選択する。
【0041】
カウント回路14は、比較回路12b出力をカウントすることにより誤りを出力する。
【0042】
PRBSパターン発生回路は、上記同期制御回路135の通知(指示)に基づいて、初期値を選択し、選択した初期値を用いて次のPRBSパターンデータを生成する。PRBSパターン発生回路は、図6で説明したように、内部にセレクタ回路5を有しており、セレクタ回路5によって、初期値を選択する。
すなわち、PRBSパターン発生回路は、同期制御回路135からの通知(指示)に基づいて、初期値として、自己が発生させたPRBSパターン(パターンデータ)と、他のパターン発生回路が発生させたPRBSパターンと、上記部分データとのいずれかを用いて、次のPRBSパターン(パターンデータ)を生成する。
【0043】
また、図4では、比較回路12bは、比較回路121〜124の4つ(m個)の比較回路を備えている例を示しているが、これは、一つの比較回路であっても構わない。比較回路12bは、nビット(n/mのm倍のビット)の比較ができる回路であればよい。
同様に、同期検出回路13bは、同期検出回路131〜134の4つ(m個)の同期検出回路を備えている例を示しているが、一つの比較回路であってもよい。
また、図4の例では、図3の例と異なり、同期制御回路135は、必須の構成要素である。同期制御回路135によって、PRBSパターン発生回路がどのデータを初期値とするかを指示する。
【0044】
上記のように、この実施の形態では、パターン同期引き込み装置は、複数のPRBSパターン発生回路(パターン発生回路)8b〜11bと、比較回路(比較部)12bと、同期検出回路(同期検出部)135を備え、さらに、上記受信データと、上記同期検出部が検出したパターン発生回路が発生させたパターンデータとのいずれかを初期値として選択し、選択した初期値を上記複数のパターン発生回路それぞれへ通知する同期制御回路(同期制御部)135を備えることを特徴とすることを説明した。
また、上記複数のPRBSパターン発生回路8b〜11bそれぞれは、自己が発生させたパターンデータと、他のPRBSパターン発生回路8b〜11bが発生させたパターンデータと、上記部分データとを入力し、上記同期制御回路135が通知した初期値に基づいて、自己が発生させたパターンデータと、他のパターン発生回路が発生させたパターンデータと、上記部分データとのいずれか一つを用いて、次のパターンデータを発生させることを特徴とする。
【0045】
また、上記受信データの並列数をn、上記複数のパターン発生回路の数をmとすると、nをmで等分し、等分したn/mの長さの受信データそれぞれを上記複数のパターン発生回路それぞれへ割り当て、複数のパターン発生回路8b〜11bは、上記n/mの長さの受信データを用いてn/mの長さのパターンデータを発生させることを特徴とする。
【0046】
このように、同期はずれ状態時に、誤りのある受信データより複数の位置で初期パターンとして取り込んでPRBSパターンを生成し、同期の取れないPRBSパターン発生回路には同期の取れたPRBSパターン発生回路が出力するPRBSパターンを初期パターンとして取り込むとにより、誤りビットを避けて同期検出が可能になる。
【0047】
以上のように、この実施の形態では、疑似ランダムパターン同期引き込み装置において、受信データと同期化するために、受信データから取り込むデータのビット位置をかえるとともに、複数準備した疑似ランダムパターン発生回路の初期データ生成と、他の疑似ランダムパターン発生回路からの初期データを取り込むことが可能な疑似ランダムパターン発生回路を複数備えることを特徴とする疑似ランダムパターン同期引き込み装置について説明した。
【0048】
実施の形態3.
図1,図3,図4では、PRBSパターン発生回路、比較回路、同期検出回路、カウント回路、セレクタ回路、同期制御回路等、回路を用いて示したが、回路に限られることはない。回路以外、例えば、ソフトウェア、ファームウェア等を用いて実現してもよい。したがって、上記構成要素は、PRBSパターン発生回路はPRBSパターン発生部、比較回路は比較部、同期検出回路は同期検出部、カウント回路はカウンタ部、セレクタ回路はセレクタ部、同期制御回路は同期制御部として示すことができる。
【0049】
実施の形態4.
上記実施の形態1〜3では、PRBSパターン発生回路を用いたPRBS同期引き込み装置及び方法について説明したが、PRBSパターン以外のパターンデータを用いる場合であっても構わない。
また、PRBSパターン同期引き込み装置の「引き込み」は、パターンの同期をとりにくい動作をいう。
【0050】
【発明の効果】
この発明のパターン同期引き込み装置及び方法によれば、受信データに誤りが多い場合でも、誤りビットを避けて同期検出を行い、正確なビット誤りの計数を行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の1実施例による原理説明図である。
【図2】受信データnbitのデータ、abitのデータとの関係を説明する図である。
【図3】本発明による誤り測定回路の実施の形態1を示す構成図である。
【図4】本発明による誤り測定回路の実施の形態2を示す構成図である。
【図5】PRBSパターン発生回路へ入力するabitの一例を示した図である。
【図6】従来技術による誤り測定回路の一例を示す構成図である。
【符号の説明】
1 PRBSパターン発生回路、2 比較回路、3 同期検出回路、4 カウント回路、5 セレクタ回路、6 FF(Flip Flop)、7 PN演算回路、8,8b PRBSパターン発生回路、9,9b PRBSパターン発生回路、10,10b PRBSパターン発生回路、11,11b PRBSパターン発生回路、12,12b 比較回路、13,13b 同期検出回路、14 カウント回路、15 セレクタ回路、121 比較回路、122 比較回路、123 比較回路、124 比較回路、131 同期検出回路、132 同期検出回路、133 同期検出回路、134 同期検出回路、135 同期制御回路。
Claims (7)
- 受信データから取り出した部分データを入力し、上記部分データに基づいて、パターンデータを発生させる複数のパターン発生回路と、
上記複数のパターン発生回路により発生された複数のパターンデータを取得し、上記受信データを入力し、上記複数のパターンデータそれぞれと上記受信データとを比較する比較部と、
上記比較部が比較した比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出する同期検出部と
を備えることを特徴とするパターン同期引き込み装置。 - 上記複数のパターン発生回路それぞれが入力する部分データは、互いに異なる位置から取り出すことを特徴とする請求項1記載のパターン同期引き込み装置。
- 上記比較部は、上記複数のパターン発生回路それぞれに対応する比較回路を複数有し、
上記同期検出部は、上記複数の比較回路それぞれに対応する同期検出回路を複数有し、
上記複数のパターン発生回路それぞれは、発生させたパターンデータを対応する比較回路へ出力し、
上記複数の比較回路それぞれは、上記複数のパターン発生回路のいずれか一つから上記パターンデータを入力し、上記比較結果を対応する同期検出回路へ出力し、
上記複数の同期検出回路それぞれは、上記複数の比較回路のいずれか一つからから上記比較結果を入力し、上記比較結果を用いて、上記受信データと同期している上記パターンデータを検出することを特徴とする請求項1または2記載のパターン同期引き込み装置。 - 上記パターン同期引き込み装置は、さらに、上記部分データと、上記同期検出部が検出したパターン発生回路が発生させたパターンデータとのいずれかを初期値として選択し、選択した初期値を上記複数のパターン発生回路それぞれへ通知する同期制御部を備え、
上記複数のパターン発生回路それぞれは、自己が発生させたパターンデータと、他のパターン発生回路が発生させたパターンデータと、上記部分データとを入力し、上記同期制御部が通知した初期値に基づいて、自己が発生させたパターンデータと、他のパターン発生回路が発生させたパターンデータと、上記部分データとのいずれか一つを用いて、次のパターンデータを発生させることを特徴とする請求項1から3いずれかに記載のパターン同期引き込み装置。 - 上記パターン同期引き込み装置は、上記受信データの長さをn、上記複数のパターン発生回路の数をmとすると、nをmで等分し、等分したn/mの長さの受信データそれぞれを上記複数のパターン発生回路それぞれへ割り当て、
上記複数のパターン発生回路は、上記n/mの長さの受信データを用いてn/mの長さのパターンデータを発生させることを特徴とする請求項1、2、4いずれかに記載のパターン同期引き込み装置。 - 上記複数のパターン発生部は、擬似ランダムパターンを発生させることを特徴とする請求項1から5いずれかに記載のパターン同期引き込み装置。
- 受信データを入力し、
入力した受信データから互いに異なる複数の部分データを取り出し、
取り出した複数の部分データそれぞれに基づいて、上記複数のパターンデータを生成し、
生成した複数のパターンデータそれぞれと、上記受信データとを比較し、
比較した比較結果を用いて、上記受信データと同期している少なくとも一つのパターンデータを検出することを特徴とするパターン同期引き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317003A JP3989816B2 (ja) | 2002-10-31 | 2002-10-31 | パターン同期引き込み装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317003A JP3989816B2 (ja) | 2002-10-31 | 2002-10-31 | パターン同期引き込み装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153592A true JP2004153592A (ja) | 2004-05-27 |
JP3989816B2 JP3989816B2 (ja) | 2007-10-10 |
Family
ID=32460503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002317003A Expired - Fee Related JP3989816B2 (ja) | 2002-10-31 | 2002-10-31 | パターン同期引き込み装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3989816B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010793A (ja) * | 2008-06-24 | 2010-01-14 | Yokogawa Electric Corp | ネットワーク試験システム |
JP2011082890A (ja) * | 2009-10-09 | 2011-04-21 | Anritsu Corp | 同期確立回路及び誤り率測定装置 |
JP2012225695A (ja) * | 2011-04-18 | 2012-11-15 | Fujitsu Telecom Networks Ltd | 試験装置及び試験方法 |
JP2013526100A (ja) * | 2010-03-05 | 2013-06-20 | インテル コーポレイション | 無線網における制御チャネル・メッセージの誤検出を低減するための技術 |
JP2014216999A (ja) * | 2013-04-30 | 2014-11-17 | アイコム株式会社 | ビットエラー測定装置および無線機 |
-
2002
- 2002-10-31 JP JP2002317003A patent/JP3989816B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010793A (ja) * | 2008-06-24 | 2010-01-14 | Yokogawa Electric Corp | ネットワーク試験システム |
JP2011082890A (ja) * | 2009-10-09 | 2011-04-21 | Anritsu Corp | 同期確立回路及び誤り率測定装置 |
JP2013526100A (ja) * | 2010-03-05 | 2013-06-20 | インテル コーポレイション | 無線網における制御チャネル・メッセージの誤検出を低減するための技術 |
JP2012225695A (ja) * | 2011-04-18 | 2012-11-15 | Fujitsu Telecom Networks Ltd | 試験装置及び試験方法 |
JP2014216999A (ja) * | 2013-04-30 | 2014-11-17 | アイコム株式会社 | ビットエラー測定装置および無線機 |
Also Published As
Publication number | Publication date |
---|---|
JP3989816B2 (ja) | 2007-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2252888A (en) | Testing transmission paths using pseudo-random test patterns | |
US8627156B1 (en) | Method and system of testing bit error rate using signal with mixture of scrambled and unscrambled bits | |
JP2010252317A (ja) | 通信システム、データ送信装置、およびデータ受信装置 | |
JPH0832564A (ja) | 同期検出回路 | |
JP2004153592A (ja) | パターン同期引き込み装置及びパターン同期引き込み方法 | |
US7532995B1 (en) | Interpolator testing circuit | |
JP5383856B2 (ja) | 送信回路 | |
JP2007115036A (ja) | 非同期伝送装置、非同期伝送方法 | |
US5072448A (en) | Quasi-random digital sequence detector | |
JP2899869B2 (ja) | 誤り検出装置 | |
JP4719867B2 (ja) | Pnパターンジェネレータのビットエラー挿入回路 | |
JP2000258563A (ja) | 伝送遅延時間測定装置 | |
JP2920778B2 (ja) | 誤り測定装置 | |
JP2010213204A (ja) | データ送受信方法 | |
JPH0993228A (ja) | ビット誤り測定回路 | |
JPH10242945A (ja) | 疑似ランダムパターン誤り測定回路 | |
JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
JPH04196837A (ja) | Pnパターンエラー検出回路 | |
JP2021145215A (ja) | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 | |
JP2926670B2 (ja) | セル到着順序検出装置 | |
JP2004096426A (ja) | 符号誤り率測定装置 | |
JP2001274779A (ja) | 疑似ランダムパターン同期引き込み装置およびその方法 | |
JPH06224890A (ja) | Pn同期引き込み回路 | |
JP2002111641A (ja) | 疑似ランダムパターン発生回路間の同期検出方法及び同期検出装置 | |
JP2009094665A (ja) | 送信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040519 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041025 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |