JP6687392B2 - シリアライザ装置 - Google Patents

シリアライザ装置 Download PDF

Info

Publication number
JP6687392B2
JP6687392B2 JP2016002722A JP2016002722A JP6687392B2 JP 6687392 B2 JP6687392 B2 JP 6687392B2 JP 2016002722 A JP2016002722 A JP 2016002722A JP 2016002722 A JP2016002722 A JP 2016002722A JP 6687392 B2 JP6687392 B2 JP 6687392B2
Authority
JP
Japan
Prior art keywords
clock
data
phase difference
unit
load signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016002722A
Other languages
English (en)
Other versions
JP2017123607A (ja
Inventor
悠介 藤田
悠介 藤田
久保　俊一
俊一 久保
大島　喜信
喜信 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2016002722A priority Critical patent/JP6687392B2/ja
Priority to CN201780000685.1A priority patent/CN107251473B/zh
Priority to US15/546,509 priority patent/US10333507B2/en
Priority to PCT/JP2017/000287 priority patent/WO2017119488A1/ja
Publication of JP2017123607A publication Critical patent/JP2017123607A/ja
Application granted granted Critical
Publication of JP6687392B2 publication Critical patent/JP6687392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、シリアライザ装置に関するものである。
シリアライザ装置は、第１クロックに同期して入力されるパラレルデータをシリアライズして、当該シリアルデータを第２クロックに同期して出力する。シリアライザ装置は、ラッチ部および変換部を備える。ラッチ部は、入力されるパラレルデータを第１クロックが指示するタイミングでラッチする。変換部は、ラッチ部によりラッチされて出力されるパラレルデータをロード信号が指示するタイミングでラッチして、そのラッチしたデータを第２クロックに同期してシリアルデータとして出力する。第２クロックの周期は第１クロックの周期より短い。変換部に与えられるロード信号は、第１クロックと同周期であり、第２クロックに基づいて生成される（特許文献１参照）。
米国特許第７７４６２５１号明細書
シリアライザ装置において、ラッチ部から出力されるパラレルデータを変換部が確実にラッチすることができるように、変換部によるラッチ動作の際のセットアップ・タイムおよびホールド・タイムそれぞれのマージンに応じて、第１クロックとロード信号との間の位相差は適正範囲内に設定されることが重要である。
ノイズに因る誤動作や温度変化によって第１クロックとロード信号との間の位相差が適正範囲から外れると、シリアライザ装置から出力されるシリアルデータにエラーが生じる。シリアライザ装置から出力されるシリアルデータを受信する受信装置により、その受信したデータのビットエラーレートが大きいことが検出されると、その旨が受信装置から送信側のシリアライザ装置へ通知される。そして、その通知を受けたシリアライザ装置において、第１クロックとロード信号との間の位相差が適正範囲内に回復するようにロード信号生成動作がリセットされる。
しかし、ビットエラーレートが大きい旨を受信装置から送信側のシリアライザ装置へ通知するシステム構成は、双方向通信を前提とするものであり、また、受信側から送信側のシリアライザ装置への通信が高速であることを前提とするものである。
受信側から送信側への通信線が存在しない場合には、ビットエラーレートが大きい旨を受信装置から送信側のシリアライザ装置へ通知することができず、シリアライザ装置において第１クロックとロード信号との間の位相差を適正範囲内に回復させることができない。
受信側から送信側への通信線が存在していても該通信線が簡易なものであって低速である場合には、ビットエラーレートが大きい旨を受信装置から送信側のシリアライザ装置へ通知するのに長時間を要し、シリアライザ装置において第１クロックとロード信号との間の位相差を適正範囲内に回復させる迄に長時間を要するので、長時間に亘ってビットエラーレートが大きい状態が続くことになる。
本発明は、上記問題点を解消する為になされたものであり、簡易な構成で早期にビットエラーレートを低減することができるシリアライザ装置を提供することを目的とする。
本発明のシリアライザ装置は、第１クロックに同期して入力されるパラレルデータをシリアライズして当該シリアルデータを第２クロックに同期して出力するシリアライザ装置であって、(1) 入力されるパラレルデータを、第１クロックが指示するタイミングでラッチする第１ラッチ部と、(2) 第１ラッチ部によりラッチされて出力されるパラレルデータを、第１クロックと同周期の第３クロックが指示するタイミングでラッチする第２ラッチ部と、(3) 第２ラッチ部によりラッチされて出力されるパラレルデータを、第１クロックと同周期のロード信号が指示するタイミングでラッチして、そのラッチしたデータを第２クロックに同期してシリアルデータとして出力する変換部と、(4) 第２クロックを分周して第３クロックを生成する分周部と、(5) 第３クロックに基づいてロード信号を生成するロード信号生成部と、(6) 第３クロックおよびロード信号の何れかと第１クロックとの間の位相差を検出する位相差検出部と、(7) 位相差検出部により検出された位相差が目標範囲内にない場合に分周部における分周動作をリセットするリセット指示部と、を備える。
本発明のシリアライザ装置において、位相差検出部は、(1) 第１クロックおよび第３クロックのうちの一方を入力データとし、第１クロックより短い周期のクロックで入力データをシフトさせるシフトレジスタと、(2) 第１クロックおよび第３クロックのうちの他方またはロード信号が指示するタイミングでシフトレジスタから出力されるデータをラッチするシフトレジスタ出力ラッチ部と、(3) シフトレジスタ出力ラッチ部によりラッチされたデータに基づいて位相差を検出する検出部と、を含むのが好適である。
また、本発明のシリアライザ装置において、位相差検出部は、(1) 第１クロックおよび第３クロックのうちの一方を入力データとし、第１クロックおよび第３クロックのうちの他方またはロード信号を入力クロックとするフリップフロップと、(2) フリップフロップから出力されたデータに基づいて位相差を検出する検出部と、を含むのも好適である。
本発明の他の形態のシリアライザ装置は、第１クロックに同期して入力されるパラレルデータをシリアライズして当該シリアルデータを第２クロックに同期して出力するシリアライザ装置であって、(1) 入力されるパラレルデータを、第１クロックが指示するタイミングでラッチするラッチ部と、(2) ラッチ部によりラッチされて出力されるパラレルデータを、第１クロックと同周期のロード信号が指示するタイミングでラッチして、そのラッチしたデータを第２クロックに同期してシリアルデータとして出力する変換部と、(3) 第２クロックに基づいてロード信号を生成するロード信号生成部と、(4) ロード信号と第１クロックとの間の位相差を検出する位相差検出部と、(5) 位相差検出部により検出された位相差が目標範囲内にない場合にロード信号生成部におけるロード信号生成動作をリセットするリセット指示部と、を備える。
本発明のシリアライザ装置は、簡易な構成で早期にビットエラーレートを低減することができる。
図１は、第１実施形態のシリアライザ装置１の構成を示す図である。 図２は、第１実施形態のシリアライザ装置１の動作を説明するタイミングチャートである。 図３は、位相差検出部１６の第１構成例を示す図である。 図４は、位相差検出部１６の第２構成例を示す図である。 図５は、第２実施形態のシリアライザ装置２の構成を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（第１実施形態）
図１は、第１実施形態のシリアライザ装置１の構成を示す図である。シリアライザ装置１は、第１クロックCLK1に同期して入力されるパラレルデータPar_Dataをシリアライズして、当該シリアルデータSer_Dataを第２クロックCLK2に同期して出力する。第２クロックCLK2の周期は第１クロックCLK1の周期より短い。シリアライザ装置１は、第１ラッチ部１１、第２ラッチ部１２、変換部１３、分周部１４、ロード信号生成部１５、位相差検出部１６およびリセット指示部１７を備える。
第１ラッチ部１１は、入力されるパラレルデータPar_Dataを、第１クロックCLK1が指示するタイミングでラッチして出力する。第２ラッチ部１２は、第１ラッチ部１１によりラッチされて出力されるパラレルデータを、第３クロックCLK3が指示するタイミングでラッチして出力する。第３クロックCLK3は第１クロックCLK1と同周期である。第１ラッチ部１１および第２ラッチ部１２それぞれは、例えば、パラレルデータPar_Dataのビット数またはそれ以上の個数のフリップフロップが並列的に配置された構成とすることができる。
変換部１３は、パラレルデータをシリアルデータに変換する。変換部１３は、第２ラッチ部１２によりラッチされて出力されるパラレルデータを、ロード信号Loadが指示するタイミングでラッチして、そのラッチしたデータを第２クロックCLK2に同期してシリアルデータSer_Dataとして出力する。ロード信号Loadは第１クロックCLK1と同周期である。変換部１３は、例えば、複数のフリップフロップが直列的に接続されたシフトレジスタを含む構成とし、ロード信号Loadの指示によりパラレルデータをシフトレジスタの各フリップフロップでラッチし、第２クロックCLK2の指示によりシフトレジスタをシフト動作させてシリアルデータSer_Dataを出力することができる。
分周部１４は、第２クロックCLK2を分周して第３クロックCLK3を生成する。また、分周部１４は、リセット指示信号RSTnの指示により分周動作をリセットすることができる。分周部１４は、例えば、カウンタを含む構成とし、第２クロックCLK2の指示によりカウンタ動作を行ない、リセット指示信号RSTnの指示によりカウンタ動作をリセットすることができる。分周部１４により生成された第３クロックCLK3は、第２ラッチ部１２、ロード信号生成部１５および位相差検出部１６に与えられる。
ロード信号生成部１５は、第３クロックCLK3に基づいてロード信号Loadを生成する。ロード信号生成部１５は、例えば、複数のフリップフロップが直列的に接続されたシフトレジスタを含む構成とし、第３クロックCLK3をシフトレジスタの初段のフリップフロップの入力データとし、第２クロックCLK2（または、第１クロックCLK1より短周期の他のクロック）の指示によりシフトレジスタをシフト動作させて、シフトレジスタの最終段のフリップフロップから出力される信号をロード信号Loadとすることができる。ロード信号生成部１５から出力されるロード信号Loadは、変換部１３に与えられる。
位相差検出部１６は、第３クロックCLK3と第１クロックCLK1との間の位相差を検出する。或いは、位相差検出部１６は、ロード信号Loadと第１クロックCLK1との間の位相差を検出してもよい。リセット指示部１７は、位相差検出部１６により検出された位相差が目標範囲内にない場合に分周部１４における分周動作をリセットするためのリセット指示信号RSTnを分周部１４へ出力する。
図２は、第１実施形態のシリアライザ装置１の動作を説明するタイミングチャートである。この図には、上から順に、第１ラッチ部１１に入力されるパラレルデータPar＿Data、第１クロックCLK1、第１ラッチ部１１から出力されるパラレルデータ、第２クロックCLK2[0]，CLK2[1]、リセット指示部１７から出力されるリセット指示信号RSTn、第３クロックCLK3、第２ラッチ部１２から出力されるパラレルデータ、ロード信号Load[0]，Load[1]、および、シリアルデータSer_Data[0]，Ser_Data[1]，Ser_Data が示されている。
図２では、パラレルデータPar＿Dataを１０ビットデータとしている。また、第２クロックCLK2を二相クロックCLK2[0]，CLK2[1]としている。一方の相の第２クロックCLK2[0]に基づいてロード信号Load[0]およびシリアルデータSer_Data[0]が生成されるものとし、他方の相の第２クロックCLK2[1]に基づいてロード信号Load[1]およびシリアルデータSer_Data[1]が生成されるものとする。
シリアライザ装置１には、パラレルデータPar_Data、第１クロックCLK1および第２クロックCLK2が入力される。この図に示されるように、第１クロックCLK1はパラレルデータPar_Dataに同期している。第２クロックCLK2はシリアルデータSer_Dataに同期している。第２クロックCLK2の周期は第１クロックCLK1の周期より短い。第３クロックCLK3およびロード信号Loadは第１クロックCLK1と同周期である。
第１クロックCLK1と第３クロックCLK3との間の位相差は、第２ラッチ部１２によるラッチ動作の際のセットアップ・タイムおよびホールド・タイムそれぞれのマージンに応じて適正範囲内に設定される。第３クロックCLK3とロード信号Loadとの間の位相差は、変換部１３によるラッチ動作の際のセットアップ・タイムおよびホールド・タイムそれぞれのマージンに応じて適正範囲内に設定される。
第１ラッチ部１１では、入力されたパラレルデータPar_Dataが第１クロックCLK1の立上りエッジのタイミングでラッチされ、そのラッチされたパラレルデータが第２ラッチ部１２へ出力される。第２ラッチ部１２では、第１ラッチ部１１から出力されたパラレルデータが第３クロックCLK3の立上りエッジのタイミングでラッチされ、そのラッチされたパラレルデータが変換部１３へ出力される。
変換部１３では、第２ラッチ部１２から出力されたパラレルデータがロード信号Loadの立上りエッジのタイミングでラッチされ、そのラッチされたデータが第２クロックCLK2に同期してシリアルデータSer_Dataとして出力される。
分周部１４では、第２クロックCLK2が分周されて第３クロックCLK3が生成される。また、分周部１４では、リセット指示信号RSTnの指示により分周動作がリセットされる。すなわち、リセット指示信号RSTnの立上りエッジがあると、そのタイミングで第３クロックCLK3の立上りエッジが生じるように第３クロックCLK3の位相が調整される。
ロード信号生成部１５では、第３クロックCLK3に基づいてロード信号Loadが生成される。第２クロックCLK2の周期をＴとすると、ロード信号Load[0]は、第３クロックCLK3の立上りエッジのタイミングから時間３Ｔ後のタイミングで立下りエッジが生じ、時間４Ｔ後のタイミングで立上りエッジが生じる。ロード信号Load[1]は、第３クロックCLK3の立上りエッジのタイミングから時間３.５Ｔ後のタイミングで立下りエッジが生じ、時間４.５Ｔ後のタイミングで立上りエッジが生じる。
位相差検出部１６では、第３クロックCLK3と第１クロックCLK1との間の位相差が検出される。或いは、ロード信号Loadと第１クロックCLK1との間の位相差が検出される。そして、リセット指示部１７では、位相差検出部１６により検出された位相差が目標範囲内にない場合に、第１クロックCLK1の立上りエッジのタイミングから時間３Ｔ後のタイミングで立上りエッジが生じるリセット指示信号RSTnが生成され、このリセット指示信号RSTnが分周部１４へ出力される。
図３は、位相差検出部１６の第１構成例を示す図である。第１構成例の位相差検出部１６Ａは、シフトレジスタ３０、シフトレジスタ出力ラッチ部４０および検出部５０を含む。シフトレジスタ３０は、フリップフロップ３１〜３９が直列的に接続されて構成される。シフトレジスタ出力ラッチ部４０、フリップフロップ４１〜４８が並列的に配置されて構成される。検出部５０は、論理反転回路５１および論理積回路５２を含む。
フリップフロップ３１の出力データは、次段のフリップフロップ３２の入力データとなるとともに、フリップフロップ４１の入力データとなる。フリップフロップ３２の出力データは、次段のフリップフロップ３３の入力データとなるとともに、フリップフロップ４２の入力データとなる。フリップフロップ３３の出力データは、次段のフリップフロップ３４の入力データとなるとともに、フリップフロップ４３の入力データとなる。フリップフロップ３４の出力データは、次段のフリップフロップ３５の入力データとなるとともに、フリップフロップ４４の入力データとなる。
フリップフロップ３５の出力データは、次段のフリップフロップ３６の入力データとなるとともに、フリップフロップ４５の入力データとなる。フリップフロップ３６の出力データは、次段のフリップフロップ３７の入力データとなるとともに、フリップフロップ４６の入力データとなる。フリップフロップ３７の出力データは、次段のフリップフロップ３８の入力データとなるとともに、フリップフロップ４７の入力データとなる。フリップフロップ３８の出力データは、最終段のフリップフロップ３９の入力データとなるとともに、フリップフロップ４８の入力データとなる。最終段のフリップフロップ３９はダミーとして設けられている。
論理積回路５２は、フリップフロップ４８の出力データが論理反転回路５１により論理反転されたデータを入力するとともに、フリップフロップ４４の出力データを入力して、これら入力した２つのデータの論理積を表すデータを出力する。
シフトレジスタ３０のフリップフロップ３１〜３９それぞれに共通に与えられる入力クロックCLK30として、第１クロックCLK1より短い周期のクロックが用いられ、第２クロックCLK2が用いられるのが好適である。
シフトレジスタ３０の初段のフリップフロップ３１の入力データData30として第１クロックCLK1が用いられ、シフトレジスタ出力ラッチ部４０のフリップフロップ４１〜４８それぞれに共通に与えられる入力クロックCLK40として第３クロックCLK3またはロード信号Loadが用いられる。或いは、入力データData30として第３クロックCLK3が用いられ、入力クロックCLK40として第１クロックCLK1またはロード信号Loadが用いられる。
このように構成される位相差検出部１６Ａでは、検出部５０の論理積回路５２から出力されるデータは、入力クロックCLK30の周期の分解能で入力データData30の立上りエッジと入力クロックCLK40の立上りエッジとの間の位相差が適正範囲内にあるか否かを表す。
なお、シフトレジスタ出力ラッチ部４０と検出部５０との間に選択部を設けて、この選択部により、シフトレジスタ出力ラッチ部４０のフリップフロップ４１〜４８それぞれの出力データのうちから検出部５０に入力させる２つの出力データを選択できるようにすることで、位相差の適正範囲を変更することができる。
図４は、位相差検出部１６の第２構成例を示す図である。第２構成例の位相差検出部１６Ｂは、フリップフロップ６０および検出部７０を含む。フリップフロップ６０の入力データData60として第１クロックCLK1が用いられ、フリップフロップ６０の入力クロックCLK60として第３クロックCLK3またはロード信号Loadが用いられる。或いは、入力データData60として第３クロックCLK3が用いられ、入力クロックCLK60として第１クロックCLK1またはロード信号Loadが用いられる。
検出部７０は、フリップフロップ６０から出力されたデータに基づいて、入力データData60と入力クロックCLK60との間の位相差が適正範囲内にあるか否かを検出する。すなわち、フリップフロップによるラッチ動作の際のセットアップ・タイムおよびホールド・タイムそれぞれのマージンが十分であれば、フリップフロップから出力されるデータは安定しているので、検出部７０は、フリップフロップ６０から出力されたデータが安定しているか否かを判定することで、位相差が適正範囲内にあるか否かを検出することができる。
なお、シリアライザ装置１は、第１構成例の位相差検出部１６Ａおよび第２構成例の位相差検出部１６Ｂの双方を備えて、両者を使い分けてもよい。例えば、パラレルデータPar_Dataのビット数に応じて分周部１４における分周比率が可変である場合（すなわち、第３クロックCLK3の周期が可変である場合）、第３クロックCLK3の周期が短いと、第１構成例の位相差検出部１６Ａではシフトレジスタ３０が複数サイクル分のシフト動作をすることができない場合があるので、第２構成例の位相差検出部１６Ｂを用いるのが好ましい。
本実施形態のシリアライザ装置１は、変換部１３から出力されるシリアルデータにおいてビットエラーレートが大きくなると、その旨を直ちに位相差検出部１６による位相差検出結果に基づいて検出することができる。受信側から送信側のシリアライザ装置１への信号線がない場合や、受信側から送信側への通信線が存在していても該通信線が簡易なものであって低速である場合であっても、送信側のシリアライザ装置１が自ら位相差を検出することにより早期にビットエラーレートを低減することができる。
また、本実施形態のシリアライザ装置１は、第１ラッチ部１１に加えて第２ラッチ部１２を備えることにより、以下のような効果をも奏する。一般に、シリアライザ装置１を含む送信装置を半導体基板上に形成する場合、シリアライザ装置１のレイアウトはカスタム設計されるが、第１ラッチ部１１より前段の回路のレイアウトはＣＡＤシステムにより自動的に配置配線される。したがって、第１ラッチ部１１に入力されるパラレルデータPar_Dataの遅延が大きくなりがちであり、セットアップが厳しくなる。また、パラレルデータPar_Dataのビット間の遅延のばらつきも大きくなりがちであり、セットアップが厳しい状態でセットアップ・タイムがばらつくと、第１ラッチ部１１からの出力データの遅延も大きくばらつく。その結果、第１ラッチ部１１の出力データとロード信号Loadとの間のタイミングが厳しくなる。第１ラッチ部１１の後段に第２ラッチ部１２を設けることで、第１ラッチ部１１の出力データのタイミングの制約は第３クロックCLK3の立上りエッジのみとなり、タイミングの制約が緩和され得る。
（第２実施形態）
図５は、第２実施形態のシリアライザ装置２の構成を示す図である。シリアライザ装置２は、第１クロックCLK1に同期して入力されるパラレルデータPar_Dataをシリアライズして、当該シリアルデータSer_Dataを第２クロックCLK2に同期して出力する。第２クロックCLK2の周期は第１クロックCLK1の周期より短い。シリアライザ装置２は、ラッチ部２１、変換部２３、ロード信号生成部２５、位相差検出部２６およびリセット指示部２７を備える。
ラッチ部２１は、入力されるパラレルデータPar_Dataを、第１クロックCLK1が指示するタイミングでラッチする。ラッチ部２１は、例えば、パラレルデータPar_Dataのビット数またはそれ以上の個数のフリップフロップが並列的に配置された構成とすることができる。
変換部２３は、パラレルデータをシリアルデータに変換する。変換部２３は、ラッチ部２１によりラッチされて出力されるパラレルデータを、ロード信号Loadが指示するタイミングでラッチして、そのラッチしたデータを第２クロックCLK2に同期してシリアルデータSer_Dataとして出力する。ロード信号Loadは第１クロックCLK1と同周期である。変換部２３は、例えば、複数のフリップフロップが直列的に接続されたシフトレジスタを含む構成とし、ロード信号Loadの指示によりパラレルデータをシフトレジスタの各フリップフロップでラッチし、第２クロックCLK2の指示によりシフトレジスタをシフト動作させてシリアルデータSer_Dataを出力することができる。
ロード信号生成部２５は、第２クロックCLK2に基づいてロード信号Loadを生成する。また、ロード信号生成部２５は、リセット指示信号RSTnの指示によりロード信号生成動作をリセットすることができる。ロード信号生成部２５は、例えば、カウンタおよびシフトレジスタを含む構成とし、第２クロックCLK2の指示によりカウンタ動作を行なって分周クロックを生成し、リセット指示信号RSTnの指示によりカウンタ動作をリセットすることができる。また、ロード信号生成部２５は、分周クロックをシフトレジスタの初段のフリップフロップの入力データとし、第２クロックCLK2（または、第１クロックCLK1より短周期の他のクロック）の指示によりシフトレジスタをシフト動作させて、シフトレジスタの最終段のフリップフロップから出力される信号をロード信号Loadとすることができる。ロード信号生成部２５から出力されるロード信号Loadは、変換部２３に与えられる。
位相差検出部２６は、ロード信号Loadと第１クロックCLK1との間の位相差を検出する。位相差検出部２６は、第１実施形態における位相差検出部１６と同様の構成とすることができる。リセット指示部２７は、位相差検出部２６により検出された位相差が目標範囲内にない場合にロード信号生成部２５におけるロード信号生成動作をリセットするためのリセット指示信号RSTnをロード信号生成部２５へ出力する。
本実施形態のシリアライザ装置２は、変換部２３から出力されるシリアルデータにおいてビットエラーレートが大きくなると、その旨を直ちに位相差検出部２６による位相差検出結果に基づいて検出することができる。受信側から送信側のシリアライザ装置２への信号線がない場合や、受信側から送信側への通信線が存在していても該通信線が簡易なものであって低速である場合であっても、送信側のシリアライザ装置２が自ら位相差を検出することにより早期にビットエラーレートを低減することができる。
１，２…シリアライザ装置、１１…第１ラッチ部、１２…第２ラッチ部、１３…変換部、１４…分周部、１５…ロード信号生成部、１６，１６Ａ，１６Ｂ…位相差検出部、１７…リセット指示部、２１…ラッチ部、２３…変換部、２５…ロード信号生成部、２６…位相差検出部、２７…リセット指示部、３０…シフトレジスタ、３１〜３９…フリップフロップ、４０…シフトレジスタ出力ラッチ部、４１〜４８…フリップフロップ、５０…検出部、５１…論理反転回路、５２…論理積回路、６０…フリップフロップ、７０…検出部。

Claims (4)

  1. 第１クロックに同期して入力されるパラレルデータをシリアライズして当該シリアルデータを第２クロックに同期して出力するシリアライザ装置であって、
    入力される前記パラレルデータを、前記第１クロックが指示するタイミングでラッチする第１ラッチ部と、
    前記第１ラッチ部によりラッチされて出力されるパラレルデータを、前記第１クロックと同周期の第３クロックが指示するタイミングでラッチする第２ラッチ部と、
    前記第２ラッチ部によりラッチされて出力されるパラレルデータを、前記第１クロックと同周期のロード信号が指示するタイミングでラッチして、そのラッチしたデータを前記第２クロックに同期して前記シリアルデータとして出力する変換部と、
    前記第２クロックを分周して前記第３クロックを生成する分周部と、
    前記第３クロックに基づいて前記ロード信号を生成するロード信号生成部と、
    前記第３クロックおよび前記ロード信号の何れかと前記第１クロックとの間の位相差を検出する位相差検出部と、
    前記位相差検出部により検出された前記位相差が目標範囲内にない場合に前記分周部における分周動作をリセットするリセット指示部と、
    を備えるシリアライザ装置。
  2. 前記位相差検出部は、
    前記第１クロックおよび前記第３クロックのうちの一方を入力データとし、前記第１クロックより短い周期のクロックで前記入力データをシフトさせるシフトレジスタと、
    前記第１クロックおよび前記第３クロックのうちの他方または前記ロード信号が指示するタイミングで前記シフトレジスタから出力されるデータをラッチするシフトレジスタ出力ラッチ部と、
    前記シフトレジスタ出力ラッチ部によりラッチされたデータに基づいて前記位相差を検出する検出部と、
    を含む、
    請求項１に記載のシリアライザ装置。
  3. 前記位相差検出部は、
    前記第１クロックおよび前記第３クロックのうちの一方を入力データとし、前記第１クロックおよび前記第３クロックのうちの他方または前記ロード信号を入力クロックとするフリップフロップと、
    前記フリップフロップから出力されたデータに基づいて前記位相差を検出する検出部と、
    を含む、
    請求項１に記載のシリアライザ装置。
  4. 第１クロックに同期して入力されるパラレルデータをシリアライズして当該シリアルデータを第２クロックに同期して出力するシリアライザ装置であって、
    入力される前記パラレルデータを、前記第１クロックが指示するタイミングでラッチするラッチ部と、
    前記ラッチ部によりラッチされて出力されるパラレルデータを、前記第１クロックと同周期のロード信号が指示するタイミングでラッチして、そのラッチしたデータを前記第２クロックに同期して前記シリアルデータとして出力する変換部と、
    前記第２クロックに基づいて前記ロード信号を生成するロード信号生成部と、
    前記ロード信号と前記第１クロックとの間の位相差を検出する位相差検出部と、
    前記位相差検出部により検出された前記位相差が目標範囲内にない場合に前記ロード信号生成部におけるロード信号生成動作をリセットするリセット指示部と、
    を備えるシリアライザ装置。
JP2016002722A 2016-01-08 2016-01-08 シリアライザ装置 Active JP6687392B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016002722A JP6687392B2 (ja) 2016-01-08 2016-01-08 シリアライザ装置
CN201780000685.1A CN107251473B (zh) 2016-01-08 2017-01-06 串行化装置
US15/546,509 US10333507B2 (en) 2016-01-08 2017-01-06 Serializer device
PCT/JP2017/000287 WO2017119488A1 (ja) 2016-01-08 2017-01-06 シリアライザ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016002722A JP6687392B2 (ja) 2016-01-08 2016-01-08 シリアライザ装置

Publications (2)

Publication Number Publication Date
JP2017123607A JP2017123607A (ja) 2017-07-13
JP6687392B2 true JP6687392B2 (ja) 2020-04-22

Family

ID=59273652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016002722A Active JP6687392B2 (ja) 2016-01-08 2016-01-08 シリアライザ装置

Country Status (4)

Country Link
US (1) US10333507B2 (ja)
JP (1) JP6687392B2 (ja)
CN (1) CN107251473B (ja)
WO (1) WO2017119488A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10946379B2 (en) * 2016-01-29 2021-03-16 Hewlett-Packard Development Company, L.P. Microfluidics system
KR20180040959A (ko) * 2016-10-13 2018-04-23 에스케이하이닉스 주식회사 복수개의 전송레인들을 갖는 데이터 전송 시스템 및 데이터 전송 시스템의 전송 데이터 테스트 방법
JP7193110B2 (ja) 2018-07-27 2022-12-20 ザインエレクトロニクス株式会社 複数レーン・シリアライザ装置
US10892775B1 (en) * 2019-12-03 2021-01-12 Samsung Electronics Co., Ltd Transmitting system, apparatus and method for unifying parallel interfaces

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257065B2 (ja) 1992-09-22 2002-02-18 ソニー株式会社 ディジタルｐｌｌ装置
JP3148445B2 (ja) 1993-02-18 2001-03-19 日本電信電話株式会社 マルチプレクサ回路
JPH10107786A (ja) 1996-09-30 1998-04-24 Matsushita Electric Works Ltd データ伝送回路
JP3580242B2 (ja) * 2000-10-25 2004-10-20 セイコーエプソン株式会社 シリアル／パラレル変換回路、データ転送制御装置及び電子機器
WO2004040835A1 (ja) 2002-11-01 2004-05-13 Fujitsu Limited データ処理回路
US20040113823A1 (en) * 2002-12-13 2004-06-17 Ren-Yuan Huang Synchronization of parallel data streams from a serial source
US7746251B2 (en) 2006-11-13 2010-06-29 Qualcomm Incorporated High speed serializer/deserializer transmit architecture
US7656323B2 (en) * 2007-05-31 2010-02-02 Altera Corporation Apparatus for all-digital serializer-de-serializer and associated methods
KR100894486B1 (ko) 2007-11-02 2009-04-22 주식회사 하이닉스반도체 디지털 필터, 클록 데이터 복구 회로 및 그 동작방법, 반도체 메모리 장치 및 그의 동작방법
JP5223627B2 (ja) * 2008-11-27 2013-06-26 富士通株式会社 データ復元回路、データ復元方法、及びデータ受信装置
JP6060637B2 (ja) * 2012-11-14 2017-01-18 株式会社ソシオネクスト 並直列変換回路、インタフェース回路、及び制御装置

Also Published As

Publication number Publication date
US10333507B2 (en) 2019-06-25
JP2017123607A (ja) 2017-07-13
WO2017119488A1 (ja) 2017-07-13
CN107251473B (zh) 2020-07-10
CN107251473A (zh) 2017-10-13
US20180302076A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
JP6687392B2 (ja) シリアライザ装置
JP2007184847A (ja) クロックアンドデータリカバリ回路及びｓｅｒｄｅｓ回路
JP2007195254A5 (ja)
JP5362351B2 (ja) 高速回路のデータエッジ−クロックエッジ位相検出器
US9160520B1 (en) Serializer and serializing apparatus using the same
KR20160042496A (ko) 듀티 사이클 에러 검출 장치 및 이를 포함하는 듀티 사이클 보정 장치
US7882474B2 (en) Testing phase error of multiple on-die clocks
JPH11122117A (ja) シリアル・パラレル変換装置
JP6575390B2 (ja) パラレル・シリアル変換回路、情報処理装置、およびタイミング調整方法
US20160087764A1 (en) Transmitter and receiver circuit, integrated circuit, and testing method
JP2011061350A (ja) 受信装置及びその受信方法
JP7193110B2 (ja) 複数レーン・シリアライザ装置
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
US10868552B2 (en) Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit
JP6631117B2 (ja) 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法
US8774292B2 (en) Data transfer system, data transfer method, receiving circuit, and receiving method
JP7185652B2 (ja) クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法
US9071258B1 (en) Parallel-serial converter circuit
JP6737642B2 (ja) シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器
JP3013767B2 (ja) フレームタイミング位相調整回路
JP6082419B2 (ja) データ信号発生装置及びデータ信号発生方法
KR100882725B1 (ko) 동기 데이터 변환장치
JPH0568025A (ja) クロツク乗換回路
KR20080038502A (ko) 반도체 장치
KR20070019808A (ko) 직병렬 변환회로의 비동기 상태 검출 장치 및 검출 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200402

R150 Certificate of patent or registration of utility model

Ref document number: 6687392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250