DE102014115321B4 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht Download PDF

Info

Publication number
DE102014115321B4
DE102014115321B4 DE102014115321.9A DE102014115321A DE102014115321B4 DE 102014115321 B4 DE102014115321 B4 DE 102014115321B4 DE 102014115321 A DE102014115321 A DE 102014115321A DE 102014115321 B4 DE102014115321 B4 DE 102014115321B4
Authority
DE
Germany
Prior art keywords
mask
trenches
forming
alignment layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014115321.9A
Other languages
English (en)
Other versions
DE102014115321A1 (de
Inventor
Li Juin Yip
Martin Pölzl
Franz Hirler
Maximilian Rösch
Oliver Blank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102014115321.9A priority Critical patent/DE102014115321B4/de
Priority to US14/881,477 priority patent/US10903321B2/en
Priority to CN201510682462.0A priority patent/CN105529256B/zh
Publication of DE102014115321A1 publication Critical patent/DE102014115321A1/de
Application granted granted Critical
Publication of DE102014115321B4 publication Critical patent/DE102014115321B4/de
Priority to US17/119,389 priority patent/US11699725B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden von ersten Trenches (162), die sich von einer Prozessoberfläche (101a) in eine Halbleiterschicht (100a) erstrecken, Bilden einer Ausrichtungsschicht (210) mit Maskenvertiefungen (211) auf der Prozessoberfläche (101a) in einer in Bezug auf die Prozessoberfläche (101a) vertikalen Projektion der ersten Trenches (162), wobei Seitenwände (212) der Maskenvertiefungen (211) einen kleineren Neigungswinkel (α) bezüglich der Prozessoberfläche (101a) haben als Seitenwände der ersten Trenches (162), Füllen der Maskenvertiefungen (211) mit einem Hilfsmaterial, und Bilden, unter Verwendung des Hilfsmaterials als Ätzmaske (431), eines Gatetrenches (152) für eine Gatestruktur (150) in einem Mesaabschnitt (170) der Halbleiterschicht (101a) zwischen den ersten Trenches.

Description

  • HINTERGRUND
  • Leistungshalbleitervorrichtungen, wie Leistungshalbleiterdioden, IGFETs (Feldeffekttransistoren mit isoliertem Gate) und IGBTs (Bipolartransistoren mit isoliertem Gate) sind typischerweise vertikale Vorrichtungen mit einem Laststromfluss zwischen einer ersten Oberfläche an einer Front- bzw. Vorderseite einer Halbleiterdie bzw. eines Halbleiterchips und einer zweiten Oberfläche an der entgegengesetzten Rückseite. Kompensationsstrukturen, die sich von der Vorderseite in die Halbleiterdie erstrecken, verarmen eine in der Halbleiterdie in einem Sperrmodus gebildete Driftzone. Die Kompensationsstrukturen erlauben höhere Dotierstoffkonzentrationen in der Driftzone ohne nachteilhaften Einfluss auf die Sperrfähigkeiten.
  • Die DE 11 2010 003 051 T5 beschreibt ein Verfahren zum Ausbilden von MOSFETs mit abgeschirmtem Gate. In einem aktiven Bereich werden Grabengatestrukturen mit Gateelektroden und Abschirmelektroden unterhalb der Gateelektroden ausgebildet. In einem Abschirmungskontaktbereich werden Feldelektrodenstrukturen mit Abschirmelektroden ausgebildet. Im aktiven Bereich werden in Mesaregionen zwischen den Gatestrukturen Vertiefungen für Kontakte geätzt, deren Seitenwände flacher sind als die Seitenwände der Grabengatestrukturen. Die US 8 772 111 B2 beschreibt einen MOSFET mit Grabengate, bei dem Kontakte, die zwischen benachbarten Grabengates Source- und Bodybereiche kontaktieren, schräge Flanken aufweisen.
  • Es ist wünschenswert, die Vorrichtungseigenschaften von Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche beziehen sich auf weitere Ausführungsbeispiele.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden von ersten Trenches bzw. Gräben, die sich von einer Prozessoberfläche in eine Halbleiterschicht erstrecken. Eine Ausrichtungs- bzw. Justierschicht mit Maskenvertiefungen bzw. -pits in einer bezüglich der Prozessoberfläche vertikalen Projektion der ersten Trenches wird auf der Prozessoberfläche gebildet. Seitenwände der Maskenvertiefungen haben einen kleineren Neigungswinkel bezüglich der Prozessoberfläche als Seitenwände der ersten Trenches. Die Maskenvertiefungen werden mit einem Hilfsmaterial gefüllt. Ein Gatetrench für eine Gatestruktur wird in einem Mesaabschnitt zwischen den ersten Trenches gebildet, wobei das Hilfsmaterial als eine Ätzmaske verwendet wird.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Gatestruktur, die sich von einer ersten Oberfläche eines Halbleiterteiles in einen Mesaabschnitt zwischen benachbarten Feldelektrodenstrukturen erstreckt. Eine Ausrichtungsschicht wird auf der ersten Oberfläche gebildet, wobei die Ausrichtungsschicht Maskenvertiefungen in einer bezüglich der ersten Oberfläche vertikalen Projektion von Teilen der Feldelektrodenstrukturen aufweist. Seitenwände der Maskenvertiefungen haben einen kleineren Neigungswinkel bezüglich der Prozessoberfläche als Seitenwände der Feldelektrodenstrukturen. Die Gatestruktur ist in der vertikalen Projektion eines Spalts zwischen benachbarten Maskenvertiefungen.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel nach Bilden von ersten Trenches.
  • 1B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1A nach Bilden einer Ausrichtungsschicht mit Maskenvertiefungen in der vertikalen Projektion der ersten Trenches.
  • 1C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1B nach Bilden eines Gatetrenches, der zu den ersten Trenches selbstausgerichtet bzw. -justiert ist.
  • 2 ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die durch das in 1A bis 1C gemäß einem Ausführungsbeispiel dargestellte Herstellungsverfahren erhalten ist.
  • 3A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Kompensationsstrukturen betrifft, nach Bilden von Feldelektrodenstrukturen.
  • 3B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3A nach Bilden von Source- und Bodywannen.
  • 3C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3B nach Bilden von Aussparungen bzw. Rückbildungen in Felddielektrika in einem Transistorzellbereich.
  • 3D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3C nach Bilden von Bodykontaktzonen.
  • 3E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3D nach Auftragen bzw. Abscheiden von leitendem Material in den Aussparungen bzw. Rückbildungen zum Bilden von vergrabenen Kontakten.
  • 3F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3E nach Bilden einer Ausrichtungsschicht mit Maskenvertiefungen in der vertikalen Projektion der vergrabenen Kontakte.
  • 3G ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3F nach Füllen der Maskenvertiefungen mit einem Hilfsmaterial.
  • 3H ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3G nach Bilden von Maskenöffnungen in der Ausrichtungsschicht zwischen den Maskenvertiefungen.
  • 3I ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3H nach Bilden von Gatetrenches in der vertikalen Projektion der Maskenöffnungen.
  • 3J ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3I nach Bilden von Gatestrukturen in den Gatetrenches.
  • 3K ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3J nach Bilden einer Ätzmaske für Feldelektrodenkontakte.
  • 4A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die Feldelektrodenstrukturen umfasst, die durch das in 3A bis 3K dargestellte Verfahren erhalten sind.
  • 4B ist eine schematische horizontale Schnittdarstellung der Halbleitervorrichtung von 4A längs einer Linie I-I gemäß einem Ausführungsbeispiel, das auf streifenförmige Gate- und Feldelektroden bezogen ist.
  • 4C ist eine schematische horizontale Schnittdarstellung der Halbleitervorrichtung von 4A längs einer Linie I-I gemäß einem Ausführungsbeispiel, das auf streifenförmige Gateelektroden und nadel- bzw. ährenförmige Feldelektroden, angeordnet in Linien bzw. Zeilen, bezogen ist.
  • 4D ist eine schematische horizontale Schnittdarstellung der Halbleitervorrichtung von 4A längs einer Linie I-I gemäß einem Ausführungsbeispiel, das auf eine gitterförmige Gatestruktur bezogen ist, wobei nadel- bzw. ährenförmige Feldelektrodenstrukturen in den Maschen des Gitters gebildet sind.
  • 4E ist eine schematische vertikale Schnittdarstellung eines Teiles eines Übergangsbereiches der Halbleitervorrichtung von 4A in einer Ebene parallel zu der Schnittebene von 4A gemäß einem Ausführungsbeispiel, das auf selbstausgerichtete bzw. -justierte Gatekontakte bezogen ist.
  • 5 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen angegeben, falls nicht etwas anderes festgestellt wird.
  • Die Ausdrücke ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Ausdruck ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschauliche relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp ”n” oder ”p”. Beispielsweise zeigt ”n–” eine Dotierungskonzentration an, die niedriger ist als die Dotierungskonzentration eines ”n”-Dotierungsbereiches, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die 1A bis 1C veranschaulichen eine Sequenz von Prozessen, die Gatestrukturen vorsehen, die zu zuvor gebildeten Unteroberflächenstrukturen selbstausgerichtet sind, wobei die Unteroberflächenstrukturen Kompensationsstrukturen oder Teile von Kompensationsstrukturen als Beispiel sein können. Der Ausdruck ”selbstausgerichtet” bzw. ”selbstjustiert”, wie dieser im Folgenden verwendet ist, zeigt an, dass die Position der Gatestrukturen in Bezug auf die Unteroberflächenstrukturen nicht einer möglichen Fehlausrichtung zwischen zwei oder mehr fotolithographischen Masken unterworfen ist. Stattdessen ist die Position der Gatestrukturen relativ zu den Unteroberflächenstrukturen durch nicht fotolithographische Strukturierungs- bzw. Musterungsprozesse, die Auftragungs- bzw. Abscheidungs- und Ätzprozesse umfassen, definiert ist.
  • Das in 1A veranschaulichte Halbleitersubstrat 500a besteht aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials oder umfasst eine solche. Das einkristalline Halbleitermaterial kann Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), ein Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN) oder Galliumarsenid (GaAs) oder ein anderer AIIIBV-Halbleiter als Beispiel sein. Das Halbleitersubstrat 500a kann weitere Halbleiter- und dielektrische Schichten zusätzlich zu der Halbleiterschicht 100a aufweisen. Gemäß einem Ausführungsbeispiel ist das Halbleitersubstrat 500a ein Siliziumwafer, wobei die Halbleiterschicht 100a eine Siliziumscheibe sein kann, die erhalten ist durch Schneiden eines Siliziumkristalls oder insgesamt oder in Teilen durch Aufwachsen durch Epitaxie auf einem einkristallinen Substrat. Die Halbleiterschicht 100a kann zwei oder mehr Unterschichten von verschiedenen Leitfähigkeits- bzw. Leitungstypen oder von dem gleichen Leitfähigkeitstyp, jedoch verschieden in einer mittleren Dotierstoffkonzentration, umfassen.
  • Die Halbleiterschicht 100a bildet eine planare Prozessoberfläche 101a an einer Vorderseite des Halbleitersubstrats 500a. Eine Normale zu der Prozessoberfläche 101a definiert eine vertikale Richtung. Richtungen orthogonal zu der vertikalen Richtung sind horizontale Richtungen.
  • Erste Trenches bzw. Gräben 162 erstrecken sich von einer durch die Prozessoberfläche 101a aufgespannten Ebene in die Halbleiterschicht 100a. Teile der Halbleiterschicht 100a zwischen benachbarten ersten Trenches 162 bilden Mesaabschnitte 170. Eine Breite wR der ersten Trenches 162 und ein Abstand wM zwischen benachbarten ersten Trenches 162 sind durch den angewandten Fotolithographieprozess definiert.
  • Die ersten Trenches 162 können Trenches sein, die in die Halbleiterschicht 100a geätzt sind. Gemäß anderen Ausführungsbeispielen können die ersten Trenches 162 durch Rückbilden von Unteroberflächenstrukturen 160a oder Teilen von Unteroberflächenstrukturen 160a, die zuvor in der Halbleiterschicht 100a gebildet sind, gebildet werden. Die Unteroberflächenstrukturen 160a können leitende Strukturen sein, beispielsweise Kontaktstrukturen, oder Isolatorstrukturen, beispielsweise Vorrichtungsisolationen. Gemäß anderen Ausführungsbeispielen sind die Unteroberflächenstrukturen 160a Steuerstrukturen, die aus Unteroberflächenstrukturen von verschiedenen Materialien, wie einem ersten Satz von Gatestrukturen aufgebaut sind, Hilfssteuerstrukturen oder Feldelektrodenstrukturen. Die ersten Trenches 162 können durch Rückbilden der gesamten Unteroberflächenstrukturen 160a oder durch Rückbilden von Teilen der Unteroberflächenstrukturen 160a gebildet werden. Gemäß einem Ausführungsbeispiel sind die Unteroberflächenstrukturen 160a Feldelektrodenstrukturen, die eine leitende Feldelektrode sowie ein die Feldelektrode von dem Halbleitermaterial der Halbleiterschicht 100a trennendes Felddielektrikum umfassen, wobei die ersten Trenches 162 wenigstens in Teilen der Felddielektrika gebildet sein können.
  • Gemäß dem dargestellten Ausführungsbeispiel sind die ersten Trenches 162 durch Ätzen von Rückbildungen bzw. Aussparungen 162a mit einer vertikalen Ausdehnung vPR in die Unteroberflächenstrukturen 160a, Füllen von unteren Teilen der Rückbildungen 162a mit einem leitenden Material und Rückbilden bzw. Aussparen des aufgetragenen leitenden Materials zum Bilden von vergrabenen Kontakten 163 in einem Abstand zu der Prozessoberfläche 101a sowie die ersten Trenches 162 mit einer vertikalen Ausdehnung vR zwischen den vergrabenen Kontakten 163 und der Prozessoberfläche 101a gebildet.
  • 1A zeigt die Unteroberflächenstrukturen 160a auf entgegengesetzten Seiten eines Zwischenmesaabschnitts 170. Erste Trenches 162 erstrecken sich von der Prozessoberfläche 101a herab zu den vergrabenen Kontakten 163 unter einem Abstand zu der Prozessoberfläche 101a, der durch die vertikale Ausdehnung vR der ersten Trenches 162 gegeben ist. Die vergrabenen Kontakte 163 erstrecken sich zwischen einem ersten Abstand, der durch die vertikale Ausdehnung vR der ersten Trenches 162 gegeben ist, und einen zweiten Abstand zu der Prozessoberfläche 101a, der durch die vertikale Ausdehnung vPR der Rückbildungen bzw. Aussparungen 162a gegeben ist. Die vertikale Ausdehnung vR der ersten Trenches 162 ist in einem Bereich von 50 nm bis 200 nm, beispielsweise in einem Bereich von 100 nm bis 200 nm. Gemäß einem Ausführungsbeispiel kann die vertikale Ausdehnung vR zwischen 150 nm und 170 nm sein. Die horizontale Breite wR der ersten Trenches 162 kann in einem Bereich von 50 nm bis 200 nm, beispielsweise in einem Bereich von 100 nm bis 150 nm, sein.
  • Eine Ausrichtungsschicht 210, die die Prozessoberfläche 101a bedeckt und die die ersten Trenches 162 füllt, ist in einer Weise gebildet, dass Maskenvertiefungen bzw. -gruben 211 in situ in der Ausrichtungsschicht 210 in der vertikalen Projektion der ersten Trenches 162 gebildet werden. Gemäß einem Ausführungsbeispiel wird die Ausrichtungsschicht 210 durch einen Auftragungs- bzw. Abscheidungsprozess mit einer konformen Auftragungskomponente und einer Zerstäubungs- bzw. Sputterkomponente gebildet, die steile Ränder bzw. Kanten in der aufgetragenen Schicht glättet. Gemäß einem Ausführungsbeispiel kombiniert ein Prozess zum Bilden der Ausrichtungsschicht 210 eine hochkonforme Auftragung bzw. Abscheidung aus der Gasphase mit einem Sputtern, das beispielsweise auf niederenergetischen Ionen beruht, die das aufgetragene Material längs freiliegender steiler Ränder bzw. Kanten rascher entfernen als von anderen Bereichen. Gemäß einem Ausführungsbeispiel trägt ein HDP-(hochdichter Plasma-)Prozess Siliziumoxid auf, um die Ausrichtungsschicht 210 zu bilden. Während der Auftragung kann der Sputterprozess auf Arsenionen, Sauerstoffionen oder SiH4-Ionen beruhen.
  • Wie in 1B gezeigt ist, bedeckt die Ausrichtungsschicht 210 die Prozessoberfläche 101a und füllt vollständig die ersten Trenches bzw. Gräben 162. Die Maskenvertiefungen 211 sind in der vertikalen Projektion der vergrabenen Kontakte 163 gebildet. Eine vertikale Ausdehnung vM der Maskenvertiefungen 211 ist ungefähr gleich zu der vertikalen Ausdehnung vR der ersten Trenches 162. Ein Neigungswinkel α zwischen Seitenwänden 212 der Maskenvertiefungen 211 und der Prozessoberfläche 101a ist kleiner als ein Neigungswinkel β zwischen den Seitenwänden der ersten Trenches 162 und der Prozessoberfläche 101a. Der Neigungswinkel α kann in einem Bereich von 30 Grad bis 60 Grad, beispielsweise in einem Bereich von 40 Grad bis 45 Grad, sein. Gemäß einem Ausführungsbeispiel ist der Neigungswinkel α ungefähr 43 Grad.
  • Eine Dicke vAL der Ausrichtungsschicht 210 ist eingestellt unter Berücksichtigung der Mesabreite wM zwischen benachbarten Unteroberflächenstrukturen 160a, des Neigungswinkels α und eines Zielabstandes zwischen den Unteroberflächenstrukturen 160a und den Gatestrukturen 150 und kann größer sein als die vertikale Ausdehnung vM der Maskenvertiefungen 211. Beispielsweise wird die Dicke vAL der Ausrichtungsschicht 210 so gewählt, dass eine freiliegende Oberfläche der Ausrichtungsschicht 210 einen horizontalen Teil 218 in der vertikalen Projektion des Mesaabschnitts 170 hat, wobei der horizontale Teil 218 parallel zu der Prozessoberfläche 101a ist und eine horizontale Breite wH von wenigstens 20 nm, beispielsweise wenigstens 40 nm, hat.
  • Ein Hilfsmaterial, das von dem Material der Ausrichtungsschicht 210 verschieden ist, wird aufgetragen, um vollständig die Maskenvertiefungen 211 zu füllen. Teile des Hilfsmaterials außerhalb der Maskenvertiefungen 211 werden entfernt, beispielsweise unter Verwendung eines CMP-(chemisch-mechanischer Polier-)Prozesses, der an den horizontalen Teilen 218 der freiliegenden Oberfläche der Ausrichtungsschicht 210 stoppt. Gemäß einem Ausführungsbeispiel kann nach dem CMP das aufgetragene und polierte Hilfsmaterial geringfügig rückgebildet bzw. ausgespart werden, um den Abstand zwischen benachbarten Teilen des aufgetragenen Hilfsmaterials einzustellen und Prozessfluktuationen bezüglich der Ausrichtungsschicht 210 zu kompensieren. Das Hilfsmaterial kann irgendein Material sein, gegenüber dem das Material der Ausrichtungsschicht 210 und optional der Halbleiterschicht 100a mit hoher Selektivität geätzt werden kann. Beispielsweise kann das Hilfsmaterial amorphes Silizium, Kohlenstoff oder ein Fotoresist sein. Gemäß einem Ausführungsbeispiel ist das Hilfsmaterial polykristallines Silizium.
  • Das polierte und optional rückgebildete Hilfsmaterial bildet eine Ätzmaske 430 oder einen Teil einer Ätzmaske zum Bilden eines Gatetrenches 152 in der Halbleitermesa 170. Beispielsweise kann in einem ersten Schritt eine Maskenöffnung 214 durch einen Ätzprozess gebildet werden, der das Material der Ausrichtungsschicht 210 selektiv bezüglich des Hilfsmaterials der Ätzmaske 430 entfernt. In einem zweiten Schritt wird der Gatetrench 152 in der Halbleiterschicht 100a in einem durch die Maskenöffnung 214 freiliegenden Teil gebildet.
  • 1C zeigt den Gatetrench 152, der in einer selbst ausgerichteten Weise in der Mitte der Halbleitermesa 170 zwischen benachbarten Unteroberflächenstrukturen 160a gebildet ist. Wenn gemäß einem Vergleichsbeispiel die Gatetrenches 152 durch eine zweite Fotolithographiemaske gebildet werden, müssen Ausrichtungs- bzw. Justiertoleranzen von einigen 10 Nanometern berücksichtigt werden, wenn die Mesabreite wM gewählt wird, um einen Mindestabstand zwischen den Gatetrenches 152 und den Unteroberflächenstrukturen 160a zu gewährleisten. Mittels der selbstausgerichteten Annäherung, wie dargestellt, muss keine Ausrichtungstoleranz berücksichtigt werden, so dass eine kleinere Mesabreite wM bei einer hohen Ausbeute erhalten werden kann. Zusätzlich kann die selbstausgerichtete Annäherung einen aufwendigen Fotolithographieprozess einsparen.
  • Gemäß Ausführungsbeispielen einschließlich der Bildung der vergrabenen Kontakte 163 können leitende Strukturen in dem Mesaabschnitt 170 elektrisch mit leitenden Strukturen in der Unteroberflächenstruktur 160a ohne irgendwelches Material des Mesaabschnitts 170 verbrauchende Kontaktstrukturen verbunden werden.
  • Die folgenden Figuren beziehen sich auf Halbleitervorrichtungen mit n-Kanal-IGFET-Zellen. Äquivalente Überlegungen gelten für p-Kanal-IGFET-Zellen mit einer komplementären Dotierung.
  • 2 veranschaulicht eine Halbleitervorrichtung 500, die eine Vielzahl von identischen Transistorzellen TC umfasst. Die Halbleitervorrichtung 500 kann ein IGFET, beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung einschließlich FETs mit Metallgates sowie FETs mit Nicht-Metallgates sein oder einen solchen umfassen. Gemäß einem anderen Ausführungsbeispiel kann die Halbleitervorrichtung 500 ein IGBT oder eine MGD (MOS-gated-Diode) sein.
  • Die Halbleitervorrichtung 500 beruht auf einem Halbleiterteil 100 aus einem einkristallinen Halbleitermaterial, wie Si, SiC, Ge, SiGe, GaN, GaAs oder irgendeinem anderen AIIIBV-Halbleiter mit einer ersten Oberfläche 101 an einer Vorderseite und einer zweiten Oberfläche 102 an einer entgegengesetzten Rückseite.
  • Der Halbleiterteil 100 umfasst eine Drift- und Rückseitenstruktur 120 mit einem stark dotierten Kontaktteil 129, der längs der zweiten Oberfläche 102 gebildet ist. Die Drift- und Rückseitenstruktur 120 umfasst eine Driftzone 121, in welcher eine Dotierstoffkonzentration graduell oder in Stufen mit zunehmendem Abstand zu der ersten Oberfläche 101 wenigstens in Teilen ihrer vertikalen Ausdehnung zunehmen oder abnehmen kann. Gemäß anderen Ausführungsbeispielen kann die Dotierstoffkonzentration in der Driftzone 121 angenähert gleichmäßig sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 121 kann zwischen 1E13 cm–3 und 1E17 cm–3, beispielsweise in einem Bereich von 5E15 cm–3 bis 5E16 cm–3, sein. Die Drift- und Rückseitenstruktur 120 kann weitere dotierte Zonen, beispielsweise eine Feldstoppschicht 128, die die Driftzone 121 von dem Kontaktteil 129 trennt, umfassen. Eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 128 kann wenigstens fünf Mal so hoch wie eine mittlere Dotierstoffkonzentration in der Driftzone 121 und höchstens ein Fünftel einer maximalen Dotierstoffkonzentration in dem Kontaktteil 129 sein.
  • Der Kontaktteil 129 kann ein stark dotiertes Basissubstrat oder eine stark dotierte Schicht sein. Längs der zweiten Oberfläche 102 ist eine Dotierstoffkonzentration in dem Kontaktteil 129 ausreichend hoch, um einen ohmschen Kontakt mit einem Metall zu bilden, das direkt an die zweite Oberfläche 102 angrenzt. Falls der Halbleiterteil 100 auf Silizium beruht, kann in einem n-leitenden Kontaktteil 129 die Dotierstoffkonzentration längs der zweiten Oberfläche 102 wenigstens 1E18 cm–3, beispielsweise wenigstens 5E19 cm–3, sein. In einem p-leitenden Kontaktteil 129 kann die Dotierstoffkonzentration wenigstens 1E16 cm–3, beispielsweise wenigstens 5E17 cm–3, sein.
  • Jede Transistorzelle TC umfasst eine Feldelektrodenstruktur 160 oder einen Teil einer Feldelektrodenstruktur 160, die sich von der ersten Oberfläche 101 in den Halbleiterteil 100 erstreckt. Teile der Feldelektrodenstruktur 160 zwischen der ersten Oberfläche 101 und einem vergrabenen Endteil können angenähert vertikale Seitenwände haben oder können leicht spitz bezüglich der ersten Oberfläche 101 zulaufen. Die Seitenwände können gerade oder leicht gewölbt sein.
  • Die Feldelektrodenstrukturen 160 können eine streifenförmige Feldelektrode 165 oder eine ährenförmige oder nadelförmige Feldelektrode 165 sowie jeweils ein die Feldelektrode 165 umgebendes Felddielektrikum 161 umfassen. Die Feldelektrode 165 umfasst eine stark dotierte polykristalline Siliziumschicht und/oder eine Metall enthaltende Schicht oder besteht aus einer solchen. Das Felddielektrikum 161 trennt die Feldelektrode 165 von dem umgebenden Halbleitermaterial des Halbleiterteiles 100 und kann eine thermisch gewachsene Siliziumoxidschicht, eine aufgetragene Siliziumoxidschicht, beispielsweise ein Siliziumoxid, das auf TEOS (Tetraethylorthosilikat) beruht, oder beides umfassen oder aus diesem bestehen.
  • Eine vertikale Ausdehnung bzw. Erstreckung der Feldelektrodenstrukturen 160 kann in einem Bereich von 1 μm bis 50 μm, beispielsweise in einem Bereich von 2 μm bis 20 μm, sein. Eine erste horizontale Ausdehnung der Feldelektrode 165 kann höchstens drei Mal oder höchstens zwei Mal so groß wie eine zweite horizontale Ausdehnung orthogonal zu der ersten horizontalen Ausdehnung sein. Die zweite horizontale Ausdehnung kann in einem Bereich von 0,1 μm bis 20 μm, beispielsweise in einem Bereich von 0,2 μm bis 5 μm, sein.
  • Die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 können Rechtecke oder regelmäßige oder verzerrte Polygone jeweils mit oder ohne gerundete und/oder abgeschrägte Ecken sein. Gemäß einem Ausführungsbeispiel sind die ersten und zweiten horizontalen Ausdehnungen angenähert gleich, und die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 sind regelmäßige Polygone, wie Oktagone, Hexagone oder Quadrate, jeweils mit oder ohne gerundete oder abgeschrägte Ecken.
  • Gemäß anderen Ausführungsbeispielen können die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 Ellipsen oder Ovale sein. Die ersten und zweiten horizontalen Ausdehnungen können angenähert gleich sein, so dass die horizontalen Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 Kreise sind. Im Falle von spiegelnden Feldelektroden 165 können die Transistorzellen TC matrixähnlich in Zeilen und Spalten angeordnet sein. Gemäß anderen Ausführungsbeispielen können die Transistorzellen TC in verschobenen Zeilen bzw. Linien angeordnet sein, wobei die ungeraden Zeilen bezüglich der geraden Zeilen um den halben Abstand zwischen zwei Transistorzellen TC längs der Zeile verschoben sind.
  • Halbleitende Teile der Transistorzellen TC sind in den Mesaabschnitten 170 des Halbleiterteiles 100 gebildet, wobei die Mesaabschnitte 170 die jeweilige Feldelektrodenstruktur 160 umgeben können. Die Mesaabschnitte 170 stehen von einem zusammenhängenden Abschnitt des Halbleiterteiles 100 vor. Eine horizontale Mindestbreite wM des Mesaabschnitts 170 kann in einem Bereich von 0,3 μm bis 2 μm, beispielsweise in einem Bereich von 0,4 μm bis 1 μm, sein. Jeder Mesaabschnitt 170 kann eine Bodyzone 115, die einen ersten pn-Übergang pn1 mit einem Abschnitt der Driftzone 121 in den betreffenden Mesaabschnitt 170 bildet, sowie eine oder mehrere Sourcezonen 110, die zweite pn-Übergänge pn2 mit den Bodyzonen 115 bilden, umfassen. Die Bodyzonen 115 trennen die Sourcezonen 110 von der Driftzone 121.
  • Eine Gatestruktur 150 umfasst eine leitende Gateelektrode 155, die eine stark dotierte polykristalline Siliziumschicht und/oder eine Metall enthaltende Schicht umfassen oder aus einer solchen bestehen kann. Die Gateelektrode 155 ist vollständig gegenüber dem Halbleiterteil 100 isoliert, wobei ein Gatedielektrikum 151 die Gateelektrode 155 wenigstens von der Bodyzone 115 trennt. Das Gatedielektrikum 151 koppelt kapazitiv die Gateelektrode 155 mit Kanalteilen der Bodyzonen 115. Das Gatedielektrikum 151 kann ein Halbleiteroxid, beispielsweise ein thermisch gewachsenes oder aufgetragenes Siliziumoxid, ein Halbleiternitrid, beispielsweise ein aufgetragenes oder thermisch gewachsenes Siliziumnitrid, ein Halbleiteroxynitrid, beispielsweise ein Siliziumoxynitrid, oder eine Kombination hiervon umfassen oder aus diesen bestehen. Die Gatestruktur 150 kann ein Trenchgate sein, das sich von der ersten Oberfläche 101 in den Halbleiterteil 100 erstreckt.
  • In den dargestellten Ausführungsbeispielen und für die folgende Beschreibung sind die Transistorzellen TC n-Kanal-IGFET-Zellen mit p-dotierten Bodyzonen 115 und n-dotierten Source- und Driftzonen 110, 121. Ähnliche Überlegungen, wie unten angegeben, gelten auch für Ausführungsbeispiele, die p-Kanal-IGFET-Zellen mit einer komplementären Dotierung umfassen.
  • Wenn eine an die Gateelektrode 150 angelegte Spannung eine voreingestellte Schwellenspannung überschreitet, sammeln sich Elektronen in den Kanalteilen der Bodyzonen 115, die direkt an das Gatedielektrikum 115 angrenzen, und bilden Inversionskanäle, die die zweiten pn-Übergänge pn2 für Elektronen durchlässig machen.
  • Eine vertikale Ausdehnung der Gatestrukturen 150 ist kleiner als die vertikale Ausdehnung der Feldelektrodenstrukturen 160. Die vertikale Ausdehnung der Gatestrukturen 150 kann in einem Bereich von 100 nm bis 5000 nm, beispielsweise in einem Bereich von 300 nm bis 1000 nm, sein.
  • Ein Zwischenschichtdielektrikum 200 umfasst eine Ausrichtungsschicht 210, die auf der ersten Oberfläche 101 und den Feldelektrodenstrukturen 160 gebildet ist. Das Material der Ausrichtungsschicht 210 kann ein Halbleiteroxid, beispielsweise ein Siliziumoxid, das in einem HDP-Prozess aufgetragen bzw. abgeschieden ist, sein. Die Ausrichtungsschicht 210 umfasst Maskenvertiefungen 211 in der vertikalen Projektion von wenigstens Teilen der Feldelektrodenstrukturen 160. Gemäß einem Ausführungsbeispiel sind die Maskenvertiefungen 211 in der vertikalen Projektion der Felddielektrika 161 gebildet. Seitenwände 212 der Maskenvertiefungen 211 haben einen kleineren Neigungswinkel α bezüglich der ersten Oberfläche 101 als Seitenwände der Feldelektrodenstrukturen 160. Zwischen benachbarten Maskenvertiefungen 211 erstreckt sich eine Maskenöffnung 214 in der Ausrichtungsschicht 210 in einer vertikalen Richtung durch die Ausrichtungsschicht 210. Die Maskenöffnung 214 ist in der vertikalen Projektion der Gatestruktur 150.
  • Das Zwischenschichtdielektrikum 200 umfasst weiterhin eine dielektrische Schicht 220, die auf der Ausrichtungsschicht 210 gebildet ist und die Maskenvertiefungen 211 sowie die Maskenöffnungen 214 füllt. Die dielektrische Schicht 220 kann eine oder mehrere Isolatorschichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, dotiertem oder undotiertem Silikatglas, beispielsweise BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) als Beispiel umfassen.
  • Eine erste Lastelektrode 310, die auf dem Zwischenschichtdielektrikum 200 gebildet ist, kann einen ersten Lastanschluss, beispielsweise einen Sourceanschluss, falls die Halbleitervorrichtung 500 ein IGFET ist, einen Emitteranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder einen Anodenanschluss, falls die Halbleitervorrichtung 500 eine MGD ist, bilden oder elektrisch mit einem solchen gekoppelt oder verbunden sein. Eine zweite Lastelektrode 320, die direkt an die zweite Oberfläche 102 und den Kontaktteil 129 angrenzt, kann einen zweiten Lastanschluss bilden oder elektrisch mit einem solchen verbunden sein, welcher der Drainanschluss, falls die Halbleitervorrichtung ein IIGFET ist, der Kollektoranschluss, falls die Halbleitervorrichtung 500 ein IGBT ist, oder ein Kathodenanschluss, falls die Halbleitervorrichtung 500 eine MGD ist, sein kann.
  • Jede der ersten und zweiten Lastelektroden 310, 320 kann als Hauptbestandteil bzw. als Hauptbestandteile aus Aluminium (Al), Kupfer (Cu) oder Legierungen von Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu, bestehen oder diese enthalten. Gemäß anderen Ausführungsbeispielen kann wenigstens eine der ersten und zweiten Lastelektroden 310, 320 als Hauptbestandteil bzw. Hauptbestandteile Nickel (Ni), Zinn (Sn), Titan (Ti), Wolfram (W), Tantal (Ta), Vanadium (V), Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd) enthalten. Beispielsweise kann wenigstens eine der ersten und zweiten Lastelektroden 310, 320 zwei oder mehr Unterschichten umfassen, wobei jede Unterschicht einen Stoff oder mehrere Stoffe aus Ni, Sn, Ti, V, Ag, Au, Pt, W und Pd als Hauptbestandteil bzw. Hauptbestandteile, beispielsweise ein Silizid, ein Nitrid und/oder eine Legierung, enthält.
  • Unter einem Abstand zu der ersten Oberfläche 101 grenzt ein vergrabener Kontakt 163 in der vertikalen Projektion von wenigstens einem Teil eines Felddielektrikums 161 direkt an die Feldelektrode 165 an einer Seite und an die Bodyzone 115 oder die Bodyzone 115 sowie die Sourcezone 110 an der entgegengesetzten Seite an.
  • Kontaktstrukturen 315 erstrecken sich durch Öffnungen in dem Zwischenschichtdielektrikum 200 und verbinden elektrisch die erste Lastelektrode 310 mit den Feldelektroden 165 und durch die vergrabenen Kontakte 163 mit den Source- und Bodyzonen 110, 115 der Transistorzellen TC. Die vergrabenen Kontakte 163 sowie die Kontaktstrukturen 315 können eine oder mehrere leitende, Metall enthaltende Schichten, die beispielsweise auf Titan (Ti) oder Tantal (Ta) beruhen, und einen Metallfüllteil, der beispielsweise auf Wolfram (W) beruht, umfassen. Gemäß anderen Ausführungsbeispielen können die Kontaktstrukturen 315 stark dotierte polykristalline Strukturen umfassen. Die Gatestruktur 150 wird in der Mitte der Mesazelle 170 gebildet. Mit den Maskenvertiefungen 211, die zu den Feldelektrodenstrukturen 160 selbst ausgerichtet sind, und der Gatestruktur 150, die zu den Maskenvertiefungen 211 selbst ausgerichtet ist, müssen keine Maskenausrichtungstoleranzen berücksichtigt werden, wenn die Gatestrukturen 115 zu den Feldelektrodenstrukturen 160 ausgerichtet werden. Als eine Folge kann die Mesabreite wM signifikant verglichen mit Annäherungen reduziert werden, welche verschiedene fotolithographische Masken verwenden, um die Feldelektrodenstrukturen 160 einerseits und die Gatestrukturen 150 andererseits zu definieren.
  • Zusätzlich können die vergrabenen Kontaktstrukturen 163 einen Oberflächenkontakt der Sourcezonen 110 und der Bodyzonen 115, die Mesagebiet verbrauchen kann, überflüssig machen. Als ein Ergebnis kann die Mesabreite wM zwischen benachbarten Feldelektrodenstrukturen auf unter 800 nm, beispielsweise auf unter 500 nm, bei hoher Ausbeute reduziert werden. Eine schmale Mesabreite wM kann einem Abgleich bzw. Ausgleich zwischen Durchbruchverhalten bzw. -performance und Einschaltwiderstand, z. B. für Halbleitervorrichtungen, die für eine vergleichsweise niedrige Durchspannung ausgelegt sind, verbessern.
  • Die 3A bis 3K beziehen sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen mit Gatestrukturen 150, die selbstausgerichtet zu Feldelektrodenstrukturen 160 gebildet sind, welche als die Unteroberflächenstrukturen 160a der 1A bis 1C verwendet sind.
  • Ein Halbleitersubstrat 500a besteht aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials oder umfasst eine solche. Das Halbleitersubstrat 500a kann ein Halbleiterwafer sein, von welchem eine Vielzahl von identischen Halbleiterdies bzw. Halbleiterchips erhalten wird. Das einkristalline Halbleitermaterial der Halbleiterschicht 100a kann Si, SiC, Ge, SiGe, GaN, GaAs oder irgendein anderer AIIIBV-Halbleiter sein. Die Halbleiterschicht 100a kann intrinsisch oder schwach dotiert sein. Gemäß einem Ausführungsbeispiel ist die Halbleiterschicht 100a leicht bzw. schwach n-dotiert. Beispielsweise enthält die Halbleiterschicht 100a Phosphor-(P-) und/oder Arsen-(As-)Atome. Eine planare Prozessoberfläche 101a der Halbleiterschicht 100a ist an einer Front- bzw. Vorderseite freigelegt. An einer entgegengesetzten Rückseite kann das Halbleitersubstrat 500a eine planare Rückseitenoberfläche 102a haben.
  • Feldelektrodenstrukturen 160 erstrecken sich von der ersten Oberfläche 101a in die Halbleiterschicht 100a herab zu einer Bodenebene BPL. Jede Feldelektrodenstruktur 160 umfasst eine leitende streifenförmige oder nadel- bzw. ährenförmige Feldelektrode 165 sowie ein die Feldelektrode 165 umgebendes Felddielektrikum 161. Die Feldelektroden 165 umfassen eine stark dotierte polykristalline Siliziumschicht und/oder eine Metall enthaltende Schicht oder bestehen aus einer solchen. Die Felddielektrika 161 trennen die Feldelektroden 165 von dem umgebenden Halbleitermaterial der Halbleiterschicht 100a und können eine thermisch gewachsene Siliziumoxidschicht, eine aufgetragene Siliziumoxidschicht, beispielsweise ein auf TEOS beruhendes Siliziumoxid, oder beides umfassen oder aus diesen bestehen. Die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 können Streifen mit einer ersten horizontalen Ausdehnung sein, die wenigstens zehn Mal eine zweite horizontale Ausdehnung senkrecht zu der ersten horizontalen Ausdehnung überschreitet. Gemäß anderen Ausführungsbeispielen sind die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 punktförmig mit einer ersten horizontalen Ausdehnung, die die zweite horizontale Ausdehnung höchstens drei Mal überschreitet. Beispielsweise können die Querschnittsgebiete Rechtecke, regelmäßige oder verzerrte Polygone, wie Hexagone oder Oktagone, jeweils mit oder ohne gerundete und/oder abgeschrägte Ecken sein. Gemäß einem Ausführungsbeispiel sind die ersten und zweiten horizontalen Ausdehnungen angenähert gleich, und die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 sind regelmäßige Polygone, wie Oktagone, Hexagone oder Quadrate, jeweils mit oder ohne gerundete und/oder abgeschrägte Ecken.
  • Gemäß anderen Ausführungsbeispielen können die Querschnittsgebiete der Feldelektroden 165 und der Feldelektrodenstrukturen 160 Ellipsen oder Ovale oder, falls die ersten und zweiten horizontalen Ausdehnungen gleich sind, Kreise sein.
  • Eine minimale horizontale Ausdehnung wFE der Feldelektroden 165 kann in einem Bereich von 0,1 μm bis 20 μm, beispielsweise in einem Bereich von 0,2 μm bis 5 μm, sein. Ein Abstand zwischen der Prozessoberfläche 101a und der Bodenebene BPL ergibt eine vertikale Ausdehnung vFES der Feldelektrodenstruktur 160 und kann in einem Bereich von 1 μm bis 50 μm, beispielsweise in einem Bereich von 2 μm bis 20 μm, sein.
  • Vergrabene Bodenabschnitte der Feldelektrodenstrukturen 160 können angenähert horizontal sein oder können gerundet sein. Vertikale Seitenwandabschnitte der Feldelektrodenstrukturen 160 zwischen der Prozessoberfläche 101a und dem Bodenabschnitt können strikt bzw. streng vertikal sein, können leicht spitz zulaufen und/oder können gewölbt bzw. buckelförmig sein.
  • Teile der Halbleiterschicht 100a zwischen benachbarten Feldelektrodenstrukturen 160 bilden Mesaabschnitte 170. Die Mesaabschnitte 170 können streifenförmig sein oder können ein Gitter bilden, das nadel- bzw. ährenförmige Feldelektrodenstrukturen 160 einbettet. Eine minimale Mesabreite wM kann in einem Bereich von 300 nm bis 1 μm, beispielsweise in einem Bereich von 400 nm bis 800 nm, sein.
  • Eine erste Maskenschicht wird aufgetragen und durch Fotolithographie strukturiert, um eine erste Maske 410 zu bilden, die wenigstens jeweils durch Randbereiche 690 umgebene Transistorzellbereiche 610 freilegt. Mittels der ersten Maske 410 als eine Implantationsmaske können Dotierstoffe eingeführt werden, um Bodywannen 115a in den Mesaabschnitten 170 der Transistorzellbereiche 610 zu bilden. Gemäß einem Ausführungsbeispiel können Akzeptoratome unter einem Abstand zu der Prozessoberfläche 101a implantiert werden. Dann kann das Halbleitersubstrat 500a getempert werden, um die Implantationsschäden auszuheilen und die implantierten Dotierstoffe zu diffundieren. Mittels der ersten Maske 410 oder einer anderen, die erste Maske 410 ersetzenden Maske können Donatoratome eng bzw. dicht zu der Prozessoberfläche 101a implantiert werden. Das Halbleitersubstrat 500a kann getempert werden, um die Implantationsschädigung auszuheilen und die implantierten Dotierstoffe auszudiffundieren, um Sourcewannen 110a in den Mesaabschnitten 170 der Transistorzellbereiche 610 zu bilden.
  • 3B zeigt die erste Maske 410, die den Randteil 690 bedeckt. In den Mesaabschnitten 170 der Transistorzellbereiche 610 sind Sourcewannen 110a längs der Prozessoberfläche 101a gebildet. Bodywannen 115a trennen die Sourcewannen 110a von dem verbleibenden Teil der einen Driftbereich 120a bildenden Halbleiterschicht 100a. Erste pn-Übergänge pn1, die zwischen den Bodywannen 115a und dem Driftbereich 120a gebildet sind, haben einen Abstand dPN1 zu der Prozessoberfläche 101a. Der Abstand dPN1 kann in einem Bereich von 800 nm bis 2000 nm sein. Zweite pn-Übergänge pn2 zwischen den Sourcewannen 110a und den Bodywannen 115a können einen Abstand dPN2 zu der Prozessoberfläche 101a haben. Der Abstand dPN2 kann in einem Bereich von 100 nm bis 800 nm, beispielsweise von 200 nm bis 600 nm, sein.
  • Die Implantationen für die Bildung der Body- und Sourcewannen 115a, 110a können die gleiche Ätzmaske 410 verwenden, wie dies dargestellt ist. Gemäß einem anderen Ausführungsbeispiel kann die Implantationsmaske für die Bodywannen 115a zusätzlich zu dem Transistorzellbereich 610 Übergangsbereiche 691 der Randbereiche 690 freilegen, wobei die Übergangsbereiche 690 direkt an die Transistorzellbereiche 610 angrenzen und wobei p-Wannen 115b in dem Übergangsgebiet 691 längs der Prozessoberfläche 101a gebildet sind.
  • Mittels der ersten Maske 410 von 3B oder einer zweiten, die erste Maske 410 ersetzenden Maske 420 als eine Ätzmaske werden die Felddielektrika 691 in dem Transistorzellbereich 610 rückgebildet bzw. ausgespart. Beispielsweise ist die Rückbildung eine Oxidätzung, z. B. ein Nassätzprozess, der selektiv die freiliegenden Teile der Felddielektrika 161 rückbildet, wobei die Rückbildung von der Ebene der Prozessoberfläche 101a beginnt.
  • 3C zeigt Rückbildungen bzw. Aussparungen 162a, die aus der Rückbildung der Felddielektrika 161 resultieren. Eine vertikale Ausdehnung vPR der Rückbildungen 162 ist größer als der Abstand dPN2 der zweiten pn-Übergänge pn2 zu der Prozessoberfläche 101a und kleiner als der Abstand dPN1 der ersten pn-Übergänge pn1 zu der Prozessoberfläche 101a. Die Rückbildungen 162a legen Seitenwände der Mesaabschnitte 170 sowie Teile der in den Mesaabschnitten 170 gebildeten Bodywannen 115a frei.
  • Mittels der zweiten Maske 420 von 3C, der ersten Maske 410 von 3B oder einer weiteren, die erste oder zweite Maske 410, 420 ersetzenden Maske als eine Implantationsmaske können Akzeptoratome durch eine gewinkelte Implantation in freigelegte Seitenwandteile der Mesaabschnitte 170 implantiert werden.
  • 3D zeigt stark dotierte Bodykontaktzonen 115c, die längs freiliegenden Seitenwandteilen der Bodywannen 115a gebildet sind, sowie eine Gegenimplantationszone 110x längs freiliegenden Oberflächen der Sourcewannen 110a.
  • Die Maske, die als die Implantationsmaske zum Bilden der Bodykontaktzonen 115c verwendet wird, beispielsweise die zweite Maske 420, wird entfernt. Leitendes Material kann aufgetragen werden, um vergrabene Kontakte 163 in ersten Teilen der Rückbildungen bzw. Aussparungen 162a zu bilden. Gemäß einem Ausführungsbeispiel kann eine Zwischenflächenschicht 163a, die Ti und/oder Ta, beispielsweise TaN enthält, aufgetragen werden, welche die Rückbildungen 162a auskleidet. Ein leitendes Füllmaterial 163b, beispielsweise ein Metall, wie Wolfram, wird aufgetragen, um die verbleibenden Hohlräume zu füllen. Die aufgetragenen Materialien können gemeinsam rückgebildet werden.
  • 3E zeigt die vergrabenen Kontakte 163, die von der aufgetragenen und rückgebildeten leitenden Zwischenflächenschicht 163a und dem leitenden Füllmaterial 163b gebildet sind. Die vergrabenen Kontakte 163 grenzen direkt an die stark dotierten Bodykontaktzonen 115c sowie an die Feldelektroden 165 an. In der vertikalen Projektion der vergrabenen Kontakte 163 erstrecken sich erste Trenches 162 von einer durch die Prozessoberfläche 101a aufgespannten Ebene herab zu einer freiliegenden Oberfläche der vergrabenen Kontaktstrukturen 163. Eine vertikale Ausdehnung vR der ersten Trenches 162 ist kleiner als der Abstand dPN2 zwischen den zweiten pn-Übergängen pn2 und der Prozessoberfläche 101a. Gemäß einem Ausführungsbeispiel kann die vertikale Ausdehnung der ersten Trenches 162 in einen Bereich von 100 nm bis 160 nm sein.
  • Donatoratome können durch freiliegende Oberflächen der Mesaabschnitte 170 implantiert werden, um eine ausreichend hohe Donatorkonzentration längs der Prozessoberfläche 101a zu erzielen, damit ohmsche Kontakte mit einem Metall gebildet werden. Beispielsweise können Arsenatome mittels einer Implantationsmaske implantiert werden, die die Transistorzellbereiche 610 freilegt. Gemäß einem anderen Ausführungsbeispiel können stark dotiertes polykristallines Silizium enthaltende Donatoren wenigstens in den Transistorzellbereichen 610 aufgetragen werden, und die Donatoren können aus der polykristallinen Schicht in die Mesaabschnitte 170 ausdiffundiert werden. Gemäß einem weiteren Ausführungsbeispiel sieht die Implantation zum Bilden der Sourcewannen 110a eine Implantationsdosis vor, die ausreichend hoch ist, um die gewünschte Qualität des ohmschen Kontakts zu dem Metall selbst nach der Gegenimplantation zum Bilden der Bodykontaktzonen 115c zu erzielen.
  • Eine Ausrichtungsschicht 210 wird auf der Prozessoberfläche 101a und in den ersten Trenches 162 in einer Weise aufgetragen, dass in der vertikalen Projektion der ersten Trenches 162 Maskenvertiefungen 211 in-situ in der Ausrichtungsschicht 210 gebildet werden. Gemäß einem Ausführungsbeispiel trägt ein HDP-Prozess Siliziumoxid auf, um die Ausrichtungsschicht 210 zu bilden. Während der Auftragung kann die Zerstäubungs- bzw. Sputterleistung in einem Bereich von 800 bis 1200 Watt sein, und die Sputteratome können Argon-(Ar-)Atome, Sauerstoff-Atome oder SiH4-Moleküle sein.
  • 3F zeigt Einzelheiten der Ausrichtungsschicht 210 und der Maskenvertiefungen 211. Die Dicke vAL der Ausrichtungsschicht 210 ist so gewählt, dass nach einer Auftragung die Ausrichtungsschicht 210 vollständig die ersten Trenches 162 füllt, und derart, dass ein horizontaler Teil 218 der Ausrichtungsschicht 210 zwischen benachbarten Feldelektrodenstrukturen 160 eine minimale Breite von wenigstens 20 nm, beispielsweise wenigstens 40 nm, hat. In dem Rest bestimmt die Dicke vAL der Ausrichtungsschicht 210 den Abstand zwischen den Feldelektrodenstrukturen 160 und Gatestrukturen, die in den Mesaabschnitten 170 in der vertikalen Projektion des horizontalen Teiles 218 im Folgenden gebildet sind. Die Dicke vAL der Ausrichtungsschicht 210 kann in einem Bereich von beispielsweise 200 nm bis 250 nm sein.
  • Ein Neigungswinkel α zwischen Seitenwänden 212 der Maskenvertiefungen 211 und der Prozessoberfläche 101a ist in einem Bereich von 30 Grad bis 60 Grad, beispielsweise in einem Bereich von 40 Grad bis 45 Grad. Gemäß einem Ausführungsbeispiel ist der Neigungswinkel α angenähert 43 Grad.
  • Ein Hilfsmaterial, das von dem Material der Ausrichtungsschicht 210 verschieden ist, wird aufgetragen bzw. abgeschieden, um vollständig die Maskenvertiefungen 211 zu füllen. Das Hilfsmaterial, das außerhalb der Maskenvertiefungen 211 aufgetragen ist, kann durch einen Polierschritt, beispielsweise CMP, entfernt werden. Eine weitere leichte bzw. geringfügige Rückbildung des Hilfsmaterials kann Abweichungen kompensieren, die durch Prozessfluktuationen des Auftragungsprozesses für die Ausrichtungsschicht 210 verursacht sind.
  • 3G zeigt das einen ersten Maskenteil 431 einer dritten Maske bildende Hilfsmaterial. In der vertikalen Projektion der Maskenabschnitte 170 definiert eine Breite wH zwischen benachbarten Abschnitten des ersten Maskenteiles 431 eine Position und Breite von Gatestrukturen, die im Folgenden zu bilden sind. Das Hilfsmaterial kann irgendein Material sein, gegenüber dem das Material der Ausrichtungsschicht 210 selektiv ätzbar ist. Gemäß einem Ausführungsbeispiel ist die Ausrichtungsschicht 210 eine Siliziumoxidschicht, und das Hilfsmaterial ist aus polykristallinem Silizium, Kohlenstoff, Fotoresistmaterialien und Siliziumnitrid gewählt. Eine dritte Maskenschicht wird aufgetragen und durch Fotolithographie strukturiert, um einen zweiten Maskenteil 432 der dritten Maske 430 zu bilden.
  • Wie in 3H veranschaulicht ist, kann der zweite Maskenteil 432 die Randteile 690 bedecken und kann die Transistorzellbereiche 610 freilegen. Gemäß dem dargestellten Ausführungsbeispiel legen Öffnungen in dem zweiten Maskenteil 432 Teile der Ausrichtungsschicht 210 um die Spalten in dem ersten Maskenteil 431 frei. Das Material des zweiten Maskenteiles 432 ist irgendein Material, gegenüber dem das Material der Ausrichtungsschicht 210 mit hoher Selektivität geätzt werden kann, und es ist ein anderes Material als das Hilfsmaterial, das die ersten Maskenteile 431 bildet. Gemäß einem Ausführungsbeispiel umfasst der zweite Maskenteil 432 Siliziumnitrid, ein Fotoresist oder Kohlenstoff oder besteht aus diesen.
  • Ausrichtungstoleranzen für die Öffnungen in dem zweiten Maskenteil 432 sind gelockert, da die ersten Maskenteile 431 gewährleisten, dass die sich ergebenden Maskenöffnungen 214 in der Ausrichtungsschicht 210 in der Mitte der Mesaabschnitte 170 feineingestellt bzw. -justiert sind. Mittels der dritten Maske 430 als eine kombinierte Ätzmaske werden Maskenöffnungen 214 in die Ausrichtungsschicht 210 in der vertikalen Projektion der Mesaabschnitte 170 geätzt.
  • Der zweite Maskenteil 432 kann entfernt werden, und Gatetrenches 152 können in die durch die Maskenöffnungen 214 in der Ausrichtungsschicht 210 freiliegenden Mesaabschnitte 170 geätzt werden. Das den ersten Maskenteil 431 bildende Hilfsmaterial kann zuvor entfernt oder kann während der Bildung der Gatetrenches 152 verbraucht werden. Ein Gatedielektrikum 151 kann wenigstens längs freiliegenden Seitenwänden der Mesaabschnitte 170 gebildet werden.
  • 3I zeigt die Gatetrenches 152, die bezüglich der benachbarten Feldelektrodenstrukturen 160 zentriert sind. Eine vertikale Ausdehnung der Gatetrenches 152 ist größer als der Abstand dPN1 zwischen dem ersten pn-Übergang pn1 und der Prozessoberfläche 101a. Die Gatetrenches 152 erstrecken sich durch die Sourcewannen 110a und die Bodywannen 115a von 3H. Auf entgegengesetzten Seiten der Gatetrenches 152 sind Sourcezonen 110 von den Sourcewannen 110a der 3H gebildet, und Bodyzonen 115 sind von den Bodywannen 115a von 3H gebildet. Gatedielektrika 151 beispielsweise aus thermisch aufgewachsenem Siliziumoxid kleiden die Gatetrenches 152 aus.
  • Leitendes Material kann aufgetragen und rückgebildet werden, um Gateelektroden 155 in den Gatetrenches 152 zu bilden. Das leitende Material kann ein Metall, eine leitende Metallverbindung, stark dotiertes polykristallines Silizium oder eine Kombination hiervon sein. Die Rückbildung bzw. Aussparung kann ein CMP und ein Nassätzen umfassen. Längs Seitenwänden der Maskenöffnungen 214 in der Ausrichtungsschicht 210 können dielektrische Spacer bzw. Abstandshalter aus einem Material gebildet werden, das von dem Material der Ausrichtungsschicht 210 verschieden ist. Dann kann eine weitere dielektrische Schicht 220 aufgetragen werden, um ein Zwischenschichtdielektrikum 200 zu vervollständigen.
  • 3J zeigt Hilfsspacer bzw. -abstandshalter 230, die die Maskenöffnungen 214 in der Ausrichtungsschicht 210 auskleiden. Die Hilfsspacer 230 können aus Siliziumnitrid gebildet sein und können die Bildung von selbst ausgerichteten Gatekontakten unterstützen, wie dies unten anhand von 4E beschrieben wird.
  • Die dielektrische Schicht 220 bedeckt die Ausrichtungsschicht 210 und füllt die Maskenvertiefungen 211 sowie die Maskenöffnung 214 in der Ausrichtungsschicht 210. Die dielektrische Schicht 220 kann ein aufgetragenes Siliziumoxid, beispielsweise ein Siliziumoxid, das auf TEOS, BSG, PSG, BPSG oder einer Kombination hiervon beruht, sein oder ein solches umfassen. In Kombination mit der Ausrichtungsschicht 210 bildet die dielektrische Schicht 220 ein Zwischenschichtdielektrikum 200. Eine vierte Maskenschicht kann durch Fotolithographie aufgetragen und strukturiert werden, um eine vierte Maske 440 zu bilden.
  • 3K zeigt die vierte Maske 440 mit Öffnungen 442 in der vertikalen Projektion der Feldelektroden 165. Unter Verwendung der vierten Maske 440 als eine Ätzmaske können Kontakttrenches durch das Zwischenschichtdielektrikum 200 zu den Feldelektroden 165 geätzt werden. Die Kontakttrenches können mit einem leitenden Material gefüllt werden, um Kontaktstrukturen zu bilden. Leitendes Material, beispielsweise Aluminium, Kupfer oder eine Kombination von Aluminium und Kupfer mit oder ohne Silizium kann aufgetragen werden, um eine erste Lastelektrode an der durch die Prozessoberfläche 101a definierten Front- bzw. Vorderseite zu bilden. Eine Drainstruktur und eine zweite Lastelektrode können an der Rückseite vervollständigt werden, um Vorrichtungen zu bilden, wie diese in den folgenden Figuren veranschaulicht sind.
  • Die 4A bis 4D beziehen sich auf IGFETs 501 mit stark n-dotierten Kontaktteilen 129 längs der zweiten Oberfläche 102a. Die Transistorzellen TC sind in einem Transistorzellbereich 610 gebildet. Ein Randgebiet 690 ohne Transistorzellen TC umgibt das Transistorzellgebiet 610. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung von 2.
  • 4B bezieht sich auf ein Ausführungsbeispiel mit streifenförmigen Gatestrukturen 150 und streifenförmigen Feldelektrodenstrukturen 160.
  • Gemäß dem Ausführungsbeispiel von 4C sind nadelförmige Feldelektrodenstrukturen 160 längs Linien bzw. Zeilen angeordnet. Streifenförmige Gatestrukturen 150 sind zwischen benachbarten Linien bzw. Zeilen der nadelförmigen Feldelektrodenstrukturen 160 angeordnet.
  • Der IGFET 501 von 4D umfasst nadelförmige Feldelektrodenstrukturen 160 und eine gitterförmige Gatestruktur 150, wobei die Feldelektrodenstrukturen 160 in den Maschen des durch die Gatestrukturen 150 gebildeten Gitters angeordnet sind.
  • 4E ist eine schematische vertikale Schnittdarstellung der Halbleitervorrichtung von 4A durch einen Übergangsbereich 691 in einer Ebene parallel zu der Schnittebene von 4A. Der Übergangsbereich 691 grenzt direkt an den Transistorzellbereich 610 an und umfasst Feldelektrodenstrukturen 160 sowie p-Wannen 115b in Mesaabschnitten 170 zwischen den Feldelektrodenstrukturen. Gatestrukturen 150 erstrecken sich von dem Transistorzellbereich in den Übergangsbereich 691.
  • Der Übergangsbereich 691 ist frei von irgendwelchen Sourcezonen oder von solchen Sourcezonen, die elektrisch mit der ersten Lastelektrode verbunden sind. Eine Metallsteuerelektrode 330 ist auf dem Zwischenschichtdielektrikum 200 gebildet. Gatekontakte 315g erstrecken sich von der Steuerelektrode 330 durch die dielektrische Schicht 220 und durch die Maskenöffnung 214 in der Ausrichtungsschicht 210 zu oder in die Gateelektroden 155. Die Maskenöffnungen 214 in Kombination mit einer selektiven Ätzung der dielektrischen Schicht 220 lockern bzw. entspannen die Ausrichtungsbedingungen für eine Maske, die Kontakttrenches für die Gatekontakte 315b in dem Zwischenschichtdielektrikum 200 definiert. Hilfsspacer bzw. -abstandshalter 230 längs Seitenwänden der Maskenöffnungen 214 können eine geführte Ätzung durch einen Teil des Zwischenschichtdielektrikums 200 unterstützen.
  • 5 bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Erste Trenches werden gebildet, die sich von einer Prozessoberfläche in eine Halbleiterschicht erstrecken (702). Eine Ausrichtungsschicht mit Maskenvertiefungen in einer bezüglich der Prozessoberfläche vertikalen Projektion der ersten Trenches wird auf der Prozessoberfläche gebildet, wobei Seitenwände der Maskenvertiefungen einen kleineren Neigungswinkel bezüglich der Prozessoberfläche haben als Seitenwände der ersten Trenches (704). Die Maskenvertiefungen werden mit einem Hilfsmaterial gefüllt (706). In einem Mesaabschnitt der Halbleiterschicht zwischen den ersten Trenches wird ein Gatetrench für eine Gatestruktur gebildet, indem das Hilfsmaterial als eine Ätzmaske verwendet wird (708).

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden von ersten Trenches (162), die sich von einer Prozessoberfläche (101a) in eine Halbleiterschicht (100a) erstrecken, Bilden einer Ausrichtungsschicht (210) mit Maskenvertiefungen (211) auf der Prozessoberfläche (101a) in einer in Bezug auf die Prozessoberfläche (101a) vertikalen Projektion der ersten Trenches (162), wobei Seitenwände (212) der Maskenvertiefungen (211) einen kleineren Neigungswinkel (α) bezüglich der Prozessoberfläche (101a) haben als Seitenwände der ersten Trenches (162), Füllen der Maskenvertiefungen (211) mit einem Hilfsmaterial, und Bilden, unter Verwendung des Hilfsmaterials als Ätzmaske (431), eines Gatetrenches (152) für eine Gatestruktur (150) in einem Mesaabschnitt (170) der Halbleiterschicht (101a) zwischen den ersten Trenches.
  2. Verfahren nach Anspruch 1, bei dem ein Bilden der ersten Trenches (162) ein Bilden von Feldelektrodenstrukturen (160), die sich von der Prozessoberfläche (101a) in die Halbleiterschicht (100a) erstrecken, und ein Bilden der ersten Trenches (162) in Teilen der Feldelektrodenstrukturen (160) umfasst.
  3. Verfahren nach Anspruch 2, bei dem ein Bilden der Feldelektrodenstrukturen (160) ein Bilden von Feldelektroden (165) und von die Feldelektroden (165) von dem Mesaabschnitt (170) trennenden Felddielektrika (161) und ein Bilden der ersten Trenches (162) in den Felddielektrika (161) umfasst.
  4. Verfahren nach den Ansprüchen 1 bis 3, bei dem ein Bilden der ersten Trenches ein Bilden von Aussparungen (162a) und ein Füllen von ersten Teilen der Aussparungen (162a) mit einem leitenden Material umfasst, wobei verbleibende zweite Teile der Aussparungen (162a) die ersten Trenches (162) bilden.
  5. Verfahren nach Anspruch 4, bei dem das leitende Material wenigstens einen Stoff aus einem Metall, einer leitenden Metallverbindung und einer Metalllegierung umfasst.
  6. Verfahren nach den Ansprüchen 1 bis 5, bei dem der Neigungswinkel (α) der Seitenwände (212) der Maskenvertiefungen (211) bezüglich der Prozessoberfläche (101a) zwischen 30 Grad und 60 Grad ist.
  7. Verfahren nach den Ansprüchen 1 bis 6, bei dem die Ausrichtungsschicht (210) durch eine hochdichte Plasmaabscheidung von Siliziumoxid gebildet wird.
  8. Verfahren nach den Ansprüchen 1 bis 7, bei dem bei einer freiliegenden Oberfläche der Ausrichtungsschicht (210) ein Abstand zwischen benachbarten Maskenvertiefungen (211) in der vertikalen Projektion des Mesaabschnitts (170) wenigstens 20 nm ist.
  9. Verfahren nach den Ansprüchen 1 bis 8, bei dem vor Bilden der Ausrichtungsschicht (210) eine Tiefe der ersten Trenches (162) wenigstens 80 nm ist.
  10. Verfahren nach den Ansprüchen 1 bis 9, weiterhin umfassend: Entfernen des Hilfsmaterials und Auftragen einer dielektrischen Schicht (220) auf der Ausrichtungsschicht (210), wobei die dielektrische Schicht (220) die Maskenvertiefungen (211) füllt.
  11. Verfahren nach den Ansprüchen 1 bis 10, weiterhin umfassend: Bilden von Gatestrukturen (150) in den Gatetrenches (152).
  12. Verfahren nach den Ansprüchen 1 bis 11, bei dem ein Bilden des Gatetrenches (152) ein Bilden einer Maskenöffnung (214) in der Ausrichtungsschicht (210) durch Verwenden des Hilfsmaterials als Ätzmaske (431) umfasst.
  13. Verfahren nach Anspruch 12, weiterhin umfassend: Bilden von Hilfsspacern (230) längs Seitenwänden der Maskenöffnung (214).
  14. Verfahren nach Anspruch 12 oder 13, weiterhin umfassend: Bilden eines Gatekontakts (315g) in einem Teil der Maskenöffnung (214).
  15. Halbleitervorrichtung, umfassend: eine Gatestruktur (150), die sich von einer ersten Oberfläche (101) eines Halbleiterteiles (100) in einen Mesaabschnitt (170) zwischen benachbarten Feldelektrodenstrukturen (160) erstreckt, und eine Ausrichtungsschicht (210), die auf der ersten Oberfläche (101) gebildet ist, wobei die Ausrichtungsschicht (210) Maskenvertiefungen (211) in einer bezüglich der ersten Oberfläche (101) vertikalen Projektion von Teilen der Feldelektrodenstrukturen (160) umfasst, Seitenwände (212) der Maskenvertiefungen (211) einen kleineren Neigungswinkel (α) bezüglich der ersten Oberfläche (101) als Seitenwände der Feldelektrodenstrukturen (160) haben und die Gatestruktur (150) in der vertikalen Projektion eines Spalts zwischen benachbarten Maskenvertiefungen (211) ist.
  16. Halbleitervorrichtung nach Anspruch 15, bei der die Feldelektrodenstrukturen (160) jeweils eine Feldelektrode (165) und ein Felddielektrikum (161) umfassen, und die Felddielektrika (161) die Feldelektroden (165) von einem Material des Halbleiterteiles (100) trennen.
  17. Halbleitervorrichtung nach Anspruch 16, weiterhin umfassend: einen vergrabenen Kontakt (163), der unter einem Abstand zu der ersten Oberfläche (101) und direkt angrenzend an den Mesaabschnitt (170) und eine der Feldelektroden (165) gebildet ist.
  18. Halbleitervorrichtung nach den Ansprüchen 15 bis 17, bei der der Neigungswinkel (α) der Seitenwände (212) der Maskenvertiefungen (211) bezüglich der ersten Oberfläche (101) zwischen 30 Grad und 60 Grad ist.
  19. Halbleitervorrichtung nach den Ansprüchen 15 bis 18, bei der die Ausrichtungsschicht (210) durch eine hochdichte Plasmaabscheidung von Siliziumoxid gebildet ist.
  20. Halbleitervorrichtung nach den Ansprüchen 15 bis 19, weiterhin umfassend: einen Hilfsspacer (230), der längs Seitenwänden von Maskenöffnungen (214) in der Ausrichtungsschicht (210) zwischen benachbarten Maskenvertiefungen (211) gebildet ist.
DE102014115321.9A 2014-10-21 2014-10-21 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht Active DE102014115321B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102014115321.9A DE102014115321B4 (de) 2014-10-21 2014-10-21 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
US14/881,477 US10903321B2 (en) 2014-10-21 2015-10-13 Semiconductor device and method of manufacturing a semiconductor device using an alignment layer
CN201510682462.0A CN105529256B (zh) 2014-10-21 2015-10-21 半导体器件和使用对准层制造半导体器件的方法
US17/119,389 US11699725B2 (en) 2014-10-21 2020-12-11 Semiconductor device having an alignment layer with mask pits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115321.9A DE102014115321B4 (de) 2014-10-21 2014-10-21 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht

Publications (2)

Publication Number Publication Date
DE102014115321A1 DE102014115321A1 (de) 2016-04-21
DE102014115321B4 true DE102014115321B4 (de) 2018-03-29

Family

ID=55637762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115321.9A Active DE102014115321B4 (de) 2014-10-21 2014-10-21 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht

Country Status (3)

Country Link
US (2) US10903321B2 (de)
CN (1) CN105529256B (de)
DE (1) DE102014115321B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106790B4 (de) * 2015-04-30 2020-08-06 Infineon Technologies Austria Ag Halbleitervorrichtung und Trench-Feldplatten-Feldeffekttransistor mit einem thermisch gewachsene und abgelagerte Teile aufweisenden Felddielektrikum
DE102016102422B3 (de) * 2016-02-11 2017-04-27 Infineon Technologies Austria Ag Verfahren zum Verarbeiten eines Halbleiterbauelements
CN109037071A (zh) * 2018-07-19 2018-12-18 厦门芯代集成电路有限公司 一种屏蔽栅功率器件的制备方法
JP2020043163A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 半導体装置
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes
TWI724685B (zh) * 2019-03-01 2021-04-11 美商Ｉｐｏｗｅｒ半導體公司 遮蔽閘極溝槽式金氧半導體場效電晶體元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010003051T5 (de) 2009-07-24 2012-06-21 Fairchild Semiconductor Corporation Abgeschirmte Kontakte in einem MOSFET mit abgeschirmtem Gate
US8772111B2 (en) 2009-12-25 2014-07-08 Fuji Electric Co., Ltd. Trench gate semiconductor device and the method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921939B2 (en) 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
US6798013B2 (en) * 2002-08-28 2004-09-28 Fernando Gonzalez Vertically integrated flash memory cell and method of fabricating a vertically integrated flash memory cell
US7326619B2 (en) 2003-08-20 2008-02-05 Samsung Electronics Co., Ltd. Method of manufacturing integrated circuit device including recessed channel transistor
US8748976B1 (en) * 2013-03-06 2014-06-10 Texas Instruments Incorporated Dual RESURF trench field plate in vertical MOSFET

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010003051T5 (de) 2009-07-24 2012-06-21 Fairchild Semiconductor Corporation Abgeschirmte Kontakte in einem MOSFET mit abgeschirmtem Gate
US8772111B2 (en) 2009-12-25 2014-07-08 Fuji Electric Co., Ltd. Trench gate semiconductor device and the method of manufacturing the same

Also Published As

Publication number Publication date
CN105529256A (zh) 2016-04-27
DE102014115321A1 (de) 2016-04-21
US10903321B2 (en) 2021-01-26
US11699725B2 (en) 2023-07-11
US20160111504A1 (en) 2016-04-21
US20210098580A1 (en) 2021-04-01
CN105529256B (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102013108473B4 (de) Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102017127856B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102015113605B4 (de) Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
DE102020108652A1 (de) Feldplatte und isolationsstruktur für hochspannungsbauelement
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102015116040A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden von Halbleiterbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final