JP5562917B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5562917B2 JP5562917B2 JP2011203847A JP2011203847A JP5562917B2 JP 5562917 B2 JP5562917 B2 JP 5562917B2 JP 2011203847 A JP2011203847 A JP 2011203847A JP 2011203847 A JP2011203847 A JP 2011203847A JP 5562917 B2 JP5562917 B2 JP 5562917B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- forming
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 239
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims description 144
- 239000012535 impurity Substances 0.000 claims description 141
- 238000000034 method Methods 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910021332 silicide Inorganic materials 0.000 claims description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 description 43
- 239000011574 phosphorus Substances 0.000 description 43
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 42
- 230000004048 modification Effects 0.000 description 30
- 238000012986 modification Methods 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 230000008569 process Effects 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 17
- 229910052796 boron Inorganic materials 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000000370 acceptor Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- -1 for example Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- BZCGWAXQDLXLQM-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O.ClP(Cl)(Cl)=O BZCGWAXQDLXLQM-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
先ず、第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を例示する断面図であり、
図2は、横軸に図1に示すA−A’線における位置をとり、縦軸に不純物濃度をとって、ソース層における不純物濃度のプロファイルを例示するグラフ図である。
本実施形態に係る半導体装置は、低耐圧電力用MOSFETである。
絶縁部材12は、対をなす2本の突条部11bの間に設けられ、絶縁性材料、例えばシリコン酸化物を含む。絶縁部材12は、突条部11bの対毎に設けられており、突条部11bと同じ方向に延びている。絶縁部材12の上面12aは、突条部11bの上端11cよりも下方に位置している。
また、ゲート電極13は、絶縁部材12の直下域に設けられている。ゲート電極13は、導電性材料、例えば、不純物が添加されたポリシリコンを含む。
ゲート電極13は、突条部11bと同じ方向、すなわち突条部11bに対して平行になるように延びている。
ゲート絶縁膜14は、絶縁部材12及びゲート電極13と半導体基板部材11との間に設けられ、絶縁性材料、例えばシリコン酸化物を含む。
ゲート絶縁膜14は、ゲートトレンチ15の内面上に形成されている。ゲートトレンチ15内の下部には、ゲート絶縁膜14を介してゲート電極13が埋め込まれており、ゲートトレンチ15内の上部にはゲート絶縁膜14を介して絶縁部材12が埋め込まれている。
半導体基板部材11の本体部11aは、その最下層部に、単結晶のシリコンによって形成されたシリコン基板21を有する。シリコン基板21の導電形はn形であり、シリコン基板21の下面はドレイン電極19に接している。
ドリフト層22は、シリコン基板21上に設けられている。ドリフト層22は、シリコン基板21上に成長させたシリコンのエピタキシャル層からなり、その導電形はn形である。但し、ドリフト層22の実効的な不純物濃度は、シリコン基板21の実効的な不純物濃度よりも低い。シリコン基板21及びドリフト層22により、ドレイン層23(第2半導体層)が構成されている。
図3(a)〜(c)、図4(a)〜(c)、図5(a)〜(c)及び図6(a)〜(c)は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。
次に、図3(c)に示すように、全面に、不純物、例えばリンを含有した多結晶シリコンを堆積させる。この多結晶シリコンはゲートトレンチ15内に埋め込まれると共に、半導体基板32の上面上にも堆積する。次に、エッチバックを行い、多結晶シリコンのうち、半導体基板32の上面上に堆積された部分及びゲートトレンチ15内の上部に埋め込まれた部分を除去する。この結果、多結晶シリコンがゲートトレンチ15内の下部のみに残留し、ゲート電極13が形成される。
次に、図4(b)に示すように、全面にエッチバックを施し、シリコン酸化膜34及びゲート絶縁膜14のうち、半導体基板32の上面上に形成された部分を除去する。これにより、シリコン酸化膜34がゲートトレンチ15内のみに残留し、絶縁部材12となる。このとき、絶縁部材12の上面12aと半導体基板32の上面32aは、ほぼ同じ高さとなる。
図7は、本変形例に係る半導体装置を例示する断面図である。
図7に示すように、本変形例に係る半導体装置1aは、前述の第1の実施形態に係る半導体装置1(図1参照)と比較して、不純物含有膜35が側壁37(図1参照)に加工されておらず、半導体基板32の上面上に絶縁部材12の突出部分を覆うように、連続膜として残留している点が異なっている。このため、絶縁部材12は半導体基板部材11内に埋め込まれており、絶縁部材12の上部は半導体基板部材11の突条部内に配置されている。ソース電極18は不純物含有膜35を介してキャリア排出層25に接続される。なお、半導体装置1aにおいては、ドレイン電極19が正極、ソース電極18が負極となるため、p形のキャリア排出層25とn形の不純物含有膜35とのpn界面は順接合となり、通電が阻止されることはない。また、半導体装置1aにおいては、ソーストレンチ38(図1参照)は形成されていない。本変形例における上記以外の構成は、前述の第1の実施形態と同様である。
図8は、本変形例に係る半導体装置の製造方法を例示する工程断面図である。
先ず、前述の第1の実施形態と同様に、図3(a)〜図5(c)に示す工程を実施する。
また、不純物含有膜35における絶縁部材12の側面上に形成された部分をマスクとしてボロンをイオン注入することにより、キャリア排出層25を自己整合的に形成することができる。
図9は、本変形例に係る半導体装置を例示する断面図である。
図9に示すように、本変形例に係る半導体装置1bは、前述の第1の変形例に係る半導体装置1a(図7参照)と比較して、不純物含有膜35(図7参照)が設けられていない点が異なっている。また、ソース層26に含有されているリンは、不純物含有膜35(図7参照)からの拡散ではなく、イオン注入によって導入されたものである点も異なっている。このため、ソース層26中におけるリン濃度のプロファイルは、前述の第1の実施形態におけるプロファイル(図2参照)とは異なり、例えば、図2に破線L2として示すように、上下方向におけるソース層26の中央部分に1つ以上のピークを持つ。本変形例における上記以外の構成は、前述の第1の変形例と同様である。
図10(a)〜(c)は、本変形例に係る半導体装置の製造方法を例示する工程断面図である。
先ず、前述の第1の実施形態と同様に、図3(a)〜図5(a)に示す工程を実施する。
次に、図10(b)に示すように、全面にバリアメタル膜16を成膜する。バリアメタル膜16は、絶縁部材12における半導体基板32の上面から突出した部分も覆うように形成される。
図11は、本実施形態に係る半導体装置を例示する断面図である。
図11に示すように、本実施形態に係る半導体装置2は、前述の第1の実施形態に係る半導体装置1(図1参照)と比較して、絶縁部材12の上面12aが突条部11bの上端11cよりも上方に位置している点が異なっている。このような半導体装置2は、前述の第1の実施形態と同様に、図3(a)〜図6(b)に示す工程を実施した後、図6(c)に示す絶縁部材12の上部を除去する工程を実施せずに、ソース電極18及びドレイン電極19を形成することにより、製造される。本実施形態における上記以外の構成及び製造方法は、前述の第1の実施形態と同様である。
図12は、本実施形態に係る半導体装置を例示する断面図である。
図12に示すように、本実施形態に係る半導体装置3は、前述の第1の実施形態に係る半導体装置1(図1参照)と比較して、ソース層26の上部分26b(図1参照)、すなわち側壁37(図1参照)が設けられておらず、その替わりに、シリサイドからなる側壁41が設けられている点が異なっている。半導体装置3においては、ソース層26は下部分26aのみから構成されている。
図13(a)〜(c)は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。
次に、図13(a)に示すように、不純物含有膜35上に、例えばチタン又はタングステン等からなる金属膜42を成膜する。
次に、図13(b)に示すように、熱処理を施し、不純物含有膜35に含まれるシリコンと、金属膜42に含まれる金属とを反応させ、シリサイド化させる。これにより、不純物含有膜35がシリサイド膜43に変化する。次に、シリサイド膜43上から、未反応な金属膜42を除去する。
次に、図12に示すように、ソース電極18及びドレイン電極19を形成する。このとき、ソース電極18はシリサイドからなる側壁41に接触する。このようにして、本実施形態に係る半導体装置3が製造される。本実施形態における上記以外の製造方法は、前述の第1の実施形態と同様である。
図14は、本変形例に係る半導体装置を例示する断面図である。
図14に示すように、本変形例に係る半導体装置3aは、前述の第3の実施形態に係る半導体装置3(図12参照)と比較して、シリサイド膜43が側壁41(図12参照)に加工されておらず、半導体基板32の上面上に、絶縁部材12の上面を覆うように、連続膜として残留している点が異なっている。このため、ソース電極18はシリサイド膜43を介して、ソース層26及びキャリア排出層25に接続される。また、半導体装置3aにおいては、ソーストレンチ38(図12参照)が形成されていない。本変形例における上記以外の構成は、前述の第3の実施形態と同様である。
図15は、本変形例に係る半導体装置の製造方法を例示する工程断面図である。
先ず、前述の第3の実施形態と同様に、図3(a)〜図5(c)、図9(a)及び(b)に示す工程を実施する。
図16は、本実施形態に係る半導体装置を例示する断面図である。
図16に示すように、本実施形態に係る半導体装置4は、前述の第1の実施形態に係る半導体装置1(図1参照)と比較して、ゲートトレンチ15内におけるゲート電極13の直下域に、埋込電極46が設けられている点が異なっている。埋込電極46は、導電性材料、例えば、不純物が添加された多結晶シリコンからなり、ソース電極18に接続されている。一方、埋込電極46は、ドレイン電極19及びゲート電極13からは絶縁されている。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
Claims (13)
- 第1導電形の半導体基板の上面に複数本のトレンチを形成する工程と、
前記トレンチの内面上にゲート絶縁膜を形成する工程と、
前記トレンチ内の下部にゲート電極を埋め込む工程と、
前記トレンチ内の上部に絶縁部材を埋め込む工程と、
前記半導体基板の上層部を除去することにより、前記半導体基板の上面から前記絶縁部材を突出させる工程と、
前記半導体基板に不純物を導入することにより、前記半導体基板における前記ゲート電極の下端よりも上方の部分に、第2導電形のベース層を形成する工程と、
前記突出した絶縁部材を覆うように、マスク膜を形成する工程と、
前記ベース層に不純物を導入することにより、前記ベース層の上層部であって下面が前記ゲート電極の上端よりも下方となる部分に、第1導電形の第1半導体層を形成する工程と、
前記マスク膜における前記絶縁部材の側面上に形成された部分をマスクとして、前記半導体基板に不純物を注入することにより、前記ベース層の一部及び前記第1半導体層の一部に実効的な不純物濃度が前記ベース層の実効的な不純物濃度よりも高い第2導電形のキャリア排出層を形成する工程と、
前記半導体基板の上面に接続されるように第1電極を形成する工程と、
前記半導体基板の下面に接続されるように第2電極を形成する工程と、
を備え、
前記マスク膜を形成する工程は、前記半導体基板の上面に接するように、金属膜を形成する工程を有する半導体装置の製造方法。 - 第1導電形の半導体基板の上面に複数本のトレンチを形成する工程と、
前記トレンチの内面上にゲート絶縁膜を形成する工程と、
前記トレンチ内の下部にゲート電極を埋め込む工程と、
前記トレンチ内の上部に絶縁部材を埋め込む工程と、
前記半導体基板の上層部を除去することにより、前記半導体基板の上面から前記絶縁部材を突出させる工程と、
前記半導体基板に不純物を導入することにより、前記半導体基板における前記ゲート電極の下端よりも上方の部分に、第2導電形のベース層を形成する工程と、
前記突出した絶縁部材を覆うように、マスク膜を形成する工程と、
前記ベース層に不純物を導入することにより、前記ベース層の上層部であって下面が前記ゲート電極の上端よりも下方となる部分に、第1導電形の第1半導体層を形成する工程と、
前記マスク膜に対して異方性エッチングを施すことにより、前記マスク膜における前記半導体基板の上面上に形成された部分を除去する工程と、
前記マスク膜における前記絶縁部材の側面上に形成された部分をマスクとして、前記半導体基板に不純物を注入することにより、前記ベース層の一部及び前記第1半導体層の一部に実効的な不純物濃度が前記ベース層の実効的な不純物濃度よりも高い第2導電形のキャリア排出層を形成する工程と、
前記絶縁部材の上部を除去することにより、前記絶縁部材の上面を、前記マスク膜における前記絶縁部材の側面上に残留した部分の上端よりも下方の位置まで後退させる工程と、 前記半導体基板の上面に接続されるように第1電極を形成する工程と、
前記半導体基板の下面に接続されるように第2電極を形成する工程と、
を備えた半導体装置の製造方法。 - 第1導電形の半導体基板の上面に複数本のトレンチを形成する工程と、
前記トレンチの内面上にゲート絶縁膜を形成する工程と、
前記トレンチ内の下部にゲート電極を埋め込む工程と、
前記トレンチ内の上部に絶縁部材を埋め込む工程と、
前記半導体基板の上層部を除去することにより、前記半導体基板の上面から前記絶縁部材を突出させる工程と、
前記半導体基板に不純物を導入することにより、前記半導体基板における前記ゲート電極の下端よりも上方の部分に、第2導電形のベース層を形成する工程と、
前記突出した絶縁部材を覆うように、導電性のマスク膜を形成する工程と、
前記ベース層に不純物を導入することにより、前記ベース層の上層部であって下面が前記ゲート電極の上端よりも下方となる部分に、第1導電形の第1半導体層を形成する工程と、
前記マスク膜における前記絶縁部材の側面上に形成された部分をマスクとして、前記半導体基板に前記マスク膜越しに不純物を注入することにより、前記ベース層の一部及び前記第1半導体層の一部に実効的な不純物濃度が前記ベース層の実効的な不純物濃度よりも高い第2導電形のキャリア排出層を形成する工程と、
前記半導体基板の上面に接続されるように第1電極を形成する工程と、
前記半導体基板の下面に接続されるように第2電極を形成する工程と、
を備えた半導体装置の製造方法。 - 第1導電形の半導体基板の上面に複数本のトレンチを形成する工程と、
前記トレンチの内面上にゲート絶縁膜を形成する工程と、
前記トレンチ内の下部にゲート電極を埋め込む工程と、
前記トレンチ内の上部に絶縁部材を埋め込む工程と、
前記半導体基板の上層部を除去することにより、前記半導体基板の上面を前記ゲート電極の上端よりも上方に位置させつつ、前記半導体基板の上面から前記絶縁部材を突出させる工程と、
前記半導体基板に不純物を導入することにより、前記半導体基板における前記ゲート電極の下端よりも上方の部分に、第2導電形のベース層を形成する工程と、
前記突出した絶縁部材を覆うように、マスク膜を形成する工程と、
前記ベース層に不純物を導入することにより、前記ベース層の上層部であって下面が前記ゲート電極の上端よりも下方となる部分に、第1導電形の第1半導体層を形成する工程と、
前記マスク膜における前記絶縁部材の側面上に形成された部分をマスクとして、前記半導体基板に不純物を注入することにより、前記ベース層の一部及び前記第1半導体層の一部に実効的な不純物濃度が前記ベース層の実効的な不純物濃度よりも高い第2導電形のキャリア排出層を形成する工程と、
前記半導体基板の上面に接続されるように第1電極を形成する工程と、
前記半導体基板の下面に接続されるように第2電極を形成する工程と、
を備えた半導体装置の製造方法。 - 前記マスク膜を形成する工程は、前記半導体基板上に、不純物を含有した不純物含有膜を形成する工程を有し、
前記第1導電層を形成する工程は、前記不純物含有膜に含まれる不純物を前記ベース層内に拡散させる工程を有する請求項2〜4のいずれか1つに記載の半導体装置の製造方法。 - 前記半導体基板を単結晶の半導体材料によって形成し、前記不純物含有膜を多結晶の半導体材料によって形成する請求項5記載の半導体装置の製造方法。
- 前記半導体基板を単結晶シリコンにより形成し、前記不純物含有膜を多結晶シリコンにより形成する請求項6記載の半導体装置の製造方法。
- 前記マスク膜を形成する工程は、
前記不純物含有膜上に金属膜を形成する工程と、
前記不純物含有膜と前記金属膜とを反応させてシリサイド化させる工程と、
をさらに有する請求項7記載の半導体装置の製造方法。 - 上面に複数対の突条部が形成された半導体基板部材と、
各対に属する前記突条部間に設けられ、上面が前記突条部の上端よりも下方に位置した絶縁部材と、
前記絶縁部材の直下域に設けられたゲート電極と、
前記半導体基板部材と前記ゲート電極との間に設けられたゲート絶縁膜と、
前記半導体基板部材の上面に接続された第1電極と、
前記半導体基板部材の下面に接続された第2電極と、
を備え、
前記半導体基板部材は、
第1導電形であり、前記第2電極に接続され、前記ゲート電極の下端部が進入した第2半導体層と、
第2導電形であり、前記第2半導体層上に設けられ、前記ゲート電極が貫通したベース層と、
第1導電形であり、前記突条部を構成し、前記第1電極に接続された第1半導体層と、
第2導電形であり、前記半導体基板部材の上層部分における前記突条部の対間の領域の直下域に設けられ、前記第1電極に接続され、実効的な不純物濃度が前記ベース層の実効的な不純物濃度よりも高いキャリア排出層と、
を有した半導体装置。 - シリコンからなり、上面に複数本のトレンチが形成された半導体基板部材と、
前記トレンチ内に設けられたゲート電極と、
前記半導体基板部材と前記ゲート電極との間に設けられたゲート絶縁膜と、
前記半導体基板部材の上面に接したシリサイド膜と、
前記シリサイド膜の上面に接した第1電極と、
前記半導体基板部材の下面に接続された第2電極と、
を備え、
前記半導体基板部材は、
第1導電形であり、前記第2電極に接続され、前記ゲート電極の下端部が進入した第2半導体層と、
第2導電形であり、前記第2半導体層上に設けられ、前記ゲート電極が貫通したベース層と、
第1導電形であり、実効的な不純物濃度が前記シリサイド膜の実効的な不純物濃度よりも低く、前記ベース層上に設けられ、前記シリサイド膜に接した第1半導体層と、
第2導電形であり、前記トレンチ間であって前記ゲート絶縁膜から離隔した領域に設けられ、前記第1電極に接続され、実効的な不純物濃度が前記ベース層の実効的な不純物濃度よりも高いキャリア排出層と、
を有し、
前記シリサイド膜及び前記第1半導体層における上下方向に沿った不純物濃度プロファイルは、前記シリサイド膜と前記第1半導体層との界面において不純物濃度が不連続的に変化する半導体装置。 - 前記半導体基板部材の上面には複数対の突条部が形成されており、
前記トレンチの上部は各対に属する前記突条部間に形成されており、
前記トレンチの上部内に設けられた絶縁部材をさらに備えた請求項9または10に記載の半導体装置。 - 上面に複数本の突条部が形成された半導体基板部材と、
前記半導体板基部材内に埋め込まれ、上部が各前記突条部内に配置された絶縁部材と、
前記絶縁部材の直下域に設けられたゲート電極と、
前記半導体基板部材と前記ゲート電極との間に設けられたゲート絶縁膜と、
前記半導体基板部材の上面に接続された第1電極と、
前記半導体基板部材の下面に接続された第2電極と、
を備え、
前記半導体基板部材は、
第1導電形であり、前記第2電極に接続され、前記ゲート電極の下端部が進入した第2半導体層と、
第2導電形であり、前記第2半導体層上に設けられ、前記ゲート電極が貫通したベース層と、
第1導電形であり、前記ベース層上に設けられ、前記絶縁部材の上面を覆い、前記第1電極に接した第1半導体層と、
第2導電形であり、前記突条部間の領域の直下域に設けられ、前記第1半導体層及び前記ベース層に接し、実効的な不純物濃度が前記ベース層の実効的な不純物濃度よりも高いキャリア排出層と、
を有した半導体装置。 - 前記半導体基板部材内における前記ゲート電極の直下域に設けられ、前記ゲート電極及び前記第2電極から絶縁され、前記第1電極に接続された埋込電極をさらに備えた請求項9〜12のいずれか1つに記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011203847A JP5562917B2 (ja) | 2011-09-16 | 2011-09-16 | 半導体装置及びその製造方法 |
TW101108120A TWI463572B (zh) | 2011-09-16 | 2012-03-09 | Semiconductor device and manufacturing method thereof |
US13/420,545 US8710582B2 (en) | 2011-09-16 | 2012-03-14 | Semiconductor device and method for manufacturing same |
CN201210071069.4A CN103000529B (zh) | 2011-09-16 | 2012-03-16 | 半导体装置以及其制造方法 |
US14/195,504 US8859365B2 (en) | 2011-09-16 | 2014-03-03 | Semiconductor device and method for manufacturing same |
US14/485,008 US9142667B2 (en) | 2011-09-16 | 2014-09-12 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011203847A JP5562917B2 (ja) | 2011-09-16 | 2011-09-16 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013065724A JP2013065724A (ja) | 2013-04-11 |
JP5562917B2 true JP5562917B2 (ja) | 2014-07-30 |
Family
ID=47879849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011203847A Active JP5562917B2 (ja) | 2011-09-16 | 2011-09-16 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US8710582B2 (ja) |
JP (1) | JP5562917B2 (ja) |
CN (1) | CN103000529B (ja) |
TW (1) | TWI463572B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5562917B2 (ja) | 2011-09-16 | 2014-07-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8809948B1 (en) | 2012-12-21 | 2014-08-19 | Alpha And Omega Semiconductor Incorporated | Device structure and methods of making high density MOSFETs for load switch and DC-DC applications |
US8753935B1 (en) | 2012-12-21 | 2014-06-17 | Alpha And Omega Semiconductor Incorporated | High frequency switching MOSFETs with low output capacitance using a depletable P-shield |
US8951867B2 (en) | 2012-12-21 | 2015-02-10 | Alpha And Omega Semiconductor Incorporated | High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices |
US9105494B2 (en) | 2013-02-25 | 2015-08-11 | Alpha and Omega Semiconductors, Incorporated | Termination trench for power MOSFET applications |
TW201443999A (zh) * | 2013-05-14 | 2014-11-16 | Anpec Electronics Corp | 溝渠式功率半導體元件的製作方法 |
US9343579B2 (en) * | 2013-05-20 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8980713B2 (en) * | 2013-05-31 | 2015-03-17 | Sony Corporation | Method for fabricating a metal high-k gate stack for a buried recessed access device |
US9029974B2 (en) * | 2013-09-11 | 2015-05-12 | Infineon Technologies Ag | Semiconductor device, junction field effect transistor and vertical field effect transistor |
KR20150051067A (ko) * | 2013-11-01 | 2015-05-11 | 삼성전기주식회사 | 전력 반도체 소자 및 그의 제조 방법 |
JP2015185646A (ja) * | 2014-03-24 | 2015-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN105070753B (zh) * | 2015-07-20 | 2017-11-28 | 东南大学 | 一种纵向双向耐压功率半导体晶体管及其制备方法 |
CN106898549A (zh) * | 2015-12-21 | 2017-06-27 | 株洲南车时代电气股份有限公司 | 沟槽栅igbt及沟槽栅igbt制作方法 |
US9960269B2 (en) * | 2016-02-02 | 2018-05-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP6900535B2 (ja) * | 2016-03-28 | 2021-07-07 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018052098A1 (ja) | 2016-09-14 | 2018-03-22 | 富士電機株式会社 | 半導体装置およびその製造方法 |
CN108780809B (zh) | 2016-09-14 | 2021-08-31 | 富士电机株式会社 | Rc-igbt及其制造方法 |
CN108122990B (zh) * | 2017-12-26 | 2020-07-17 | 中国科学院微电子研究所 | 一种增强抗单粒子能力加固的槽型栅功率器件 |
US10714580B2 (en) * | 2018-02-07 | 2020-07-14 | Alpha And Omega Semiconductor (Cayman) Ltd. | Source ballasting for p-channel trench MOSFET |
JP6958575B2 (ja) * | 2019-01-16 | 2021-11-02 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6969586B2 (ja) * | 2019-04-23 | 2021-11-24 | 株式会社デンソー | 半導体装置およびその製造方法 |
CN110416211A (zh) * | 2019-07-24 | 2019-11-05 | 上海朕芯微电子科技有限公司 | 一种超自对准功率Trench MOSFET制作方法及结构 |
GB2592014B (en) * | 2020-02-11 | 2023-11-15 | Clarksteel Holdings Ltd | Duct termination |
CN114503280A (zh) | 2020-04-16 | 2022-05-13 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP2022016842A (ja) | 2020-07-13 | 2022-01-25 | 富士電機株式会社 | 半導体装置 |
CN113410307B (zh) * | 2021-04-16 | 2022-10-04 | 深圳真茂佳半导体有限公司 | 场效晶体管结构及其制造方法、芯片装置 |
CN113113473B (zh) * | 2021-04-16 | 2022-08-12 | 深圳真茂佳半导体有限公司 | 场效晶体管结构及其制造方法、芯片装置 |
JPWO2023127253A1 (ja) * | 2021-12-27 | 2023-07-06 | ||
JP2023132724A (ja) | 2022-03-11 | 2023-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
GB9815021D0 (en) | 1998-07-11 | 1998-09-09 | Koninkl Philips Electronics Nv | Semiconductor power device manufacture |
US6921939B2 (en) | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
KR20040079518A (ko) * | 2003-03-07 | 2004-09-16 | 삼성전자주식회사 | 리세스 채널 mosfet 및 그 제조방법 |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP2006059940A (ja) * | 2004-08-19 | 2006-03-02 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
US9947770B2 (en) * | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
JP2012178389A (ja) | 2011-02-25 | 2012-09-13 | Renesas Electronics Corp | 半導体装置 |
JP5562917B2 (ja) * | 2011-09-16 | 2014-07-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2011
- 2011-09-16 JP JP2011203847A patent/JP5562917B2/ja active Active
-
2012
- 2012-03-09 TW TW101108120A patent/TWI463572B/zh not_active IP Right Cessation
- 2012-03-14 US US13/420,545 patent/US8710582B2/en active Active
- 2012-03-16 CN CN201210071069.4A patent/CN103000529B/zh not_active Expired - Fee Related
-
2014
- 2014-03-03 US US14/195,504 patent/US8859365B2/en not_active Expired - Fee Related
- 2014-09-12 US US14/485,008 patent/US9142667B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8710582B2 (en) | 2014-04-29 |
US9142667B2 (en) | 2015-09-22 |
TWI463572B (zh) | 2014-12-01 |
US20130069146A1 (en) | 2013-03-21 |
US20150028413A1 (en) | 2015-01-29 |
US8859365B2 (en) | 2014-10-14 |
US20140179075A1 (en) | 2014-06-26 |
TW201314791A (zh) | 2013-04-01 |
CN103000529B (zh) | 2016-01-06 |
JP2013065724A (ja) | 2013-04-11 |
CN103000529A (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5562917B2 (ja) | 半導体装置及びその製造方法 | |
US9673289B2 (en) | Dual oxide trench gate power MOSFET using oxide filled trench | |
US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US10002952B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US9627526B2 (en) | Assymetric poly gate for optimum termination design in trench power MOSFETs | |
US20130056790A1 (en) | Semiconductor device and method for manufacturing same | |
US9379216B2 (en) | Semiconductor device and method for manufacturing same | |
US8030702B2 (en) | Trenched MOSFET with guard ring and channel stop | |
JP2007311557A (ja) | 半導体装置及びその製造方法 | |
US8643095B2 (en) | Semiconductor transistor device and method for manufacturing same | |
US20130248995A1 (en) | Semiconductor device and manufacturing method of the same | |
JP2012174989A (ja) | 半導体装置の製造方法 | |
US20090267140A1 (en) | Mosfet structure with guard ring | |
JP2013201267A (ja) | 半導体装置及びその製造方法 | |
US20090267143A1 (en) | Trenched mosfet with guard ring and channel stop | |
US8022475B2 (en) | Semiconductor device optimized to increase withstand voltage and reduce on resistance | |
US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
US10910493B2 (en) | Semiconductor device and method of manufacturing the same | |
US20160093731A1 (en) | Method of Manufacturing a Semiconductor Device and Semiconductor Device | |
US9647109B2 (en) | Semiconductor device | |
KR100929635B1 (ko) | 수직형 트랜지스터 및 그의 형성방법 | |
US7723784B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
JP2016076729A (ja) | 半導体装置 | |
US20140124853A1 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
CN116825839A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140611 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5562917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |