JP3931969B2 - 同期検出方法とその回路、無線基地局 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は同期回路に係り、特にディジタル変調波を受信し、復調したディジタル信号からフレーム同期信号及びクロックを生成するための同期方法とその回路、及びそれを用いて構成した無線基地局に関するものである。
【０００２】
【従来の技術】
例えばＴＤＭＡ（時分割多重）方式によりディジタル信号を多重化した変調波を受信処理する場合には、復調出力であるＩ、Ｑ信号からフレーム同期パルス及びシンボルクロックを生成し、これを用いて受信信号のディジタル化や多重化された各チャネルデータの分離、デコード等の処理が行われる。このためのフレーム同期パルス及びシンボルクロック生成のための回路が、本発明の対象としている同期回路である。
【０００３】
従来の同期回路としては、例えばベースバンド受信波の零クロス点を検出し、検出した零クロス位置のパルス列にＰＬＬ回路を同期させてシンボルクロックを生成する。そしてこのシンボルクロックを用いて再生したディジタル信号の時系列又はディジタル化する前の復調信号とフレーム同期信号のパターンとを１シンボルずつずらしながら相関値を求め、相関値が最大となった位置からディジタル信号のフレーム同期パルスを生成している。
【０００４】
また、ディジタル化する前の復調信号とフレーム同期信号パターンとの相関値を求めてその最大位置からフレーム同期パルスを求めるのと同時に、そのフレーム同期パルスの位置情報を参照入力としてＰＬＬを用いてシンボルクロックを生成するものもある。
【０００５】
また、特開平８−５６２１８号には、ディジタル化する前の復調信号とフレーム同期信号パターンとの相関値を求め、この相関値を１シンボル間隔毎にサンプルした値をメモリへ１フレーム分格納し、そのメモリの相関値最大位置を求めてフレーム同期パルスの位置を定めると共に、移動無線システムにおいてレーリーフェージングやマルチパスフェージングが発生してもフレーム同期パルス位置を正確に検出できるようにした同期回路が示されている。
【０００６】
【発明が解決しようとする課題】
上記した従来技術において、シンボル同期とフレーム同期をそれぞれ別の回路を用いて実現する場合には回路規模、あるいはＡ／Ｄ変換してソフトウェア処理される場合にはソフトウェア規模が大きくなり、経済性、実装面から簡易化が望まれる。ディジタル化する前の復調信号とフレーム同期信号パターンとの相関値を求め、その最大となる位置からフレーム同期パルスとシンボルクロックの双方を生成する構成とすれば、回路規模もしくはソフトウェア規模は簡易化されるが、フレーム同期パルスの位置情報のみを使ってシンボルクロックを生成するから、クロック成分情報が少なく、同期引き込みに時間がかかるという問題があり、またフレーム同期パルスの位置（位相）ずれは１シンボルクロック周期を単位として行っており、より微細な位置ずれ修正が求められる。
【０００７】
本発明の目的は、構成が簡単で、かつ同期引き込みが早く、フレーム同期パルスの位置修正もより詳細に行うようにした同期方法とその回路、及びそれを用いた無線基地局を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、変調波を受信し、オーバサンプルして復調した復調Ｉ、Ｑ信号から、フレーム同期信号及びオーバサンプルのクロックを生成するための同期回路において、
クロックパルスを出力するところのその出力周波数が可変制御可能な電圧制御発振器と、
フレーム同期パターンの長さがＬクロック分であるとき、連続したＬ個のクロック位置における復調Ｉ、Ｑ信号の値とフレーム同期パターンとの相関値を１クロックずつクロック位置をシフトしながら算出する相関部と、
この相関部で算出された相関値の内の最大値を検出し、この最大値となった相関値を算出したときのクロックパルス位置をフレーム同期用のタイミング信号として出力する最大値検出部と、
この最大値検出部により検出された相関値の最大値対応のクロックパルス位置より所定のクロック数だけ前及び後の位置における相関値の差分を算出し、この差分を前記電圧制御発振器の出力周波数制御信号として出力する差分算出部と、
を備えたことを特徴とする同期回路を開示する。
【０００９】
更に本発明は、上記の同期回路を用いて構成した無線基地局を開示する。
【００１０】
更に本発明は、変調波を受信し、オーバサンプルして復調した復調Ｉ、Ｑ信号から、フレーム同期信号及びオーバサンプルのクロックを生成するための同期方法であって、その出力周波数が可変制御可能な電圧制御発振器からの連続したクロックパルス位置に於る復調Ｉ、Ｑ信号の値と長さがＬクロック分であるフレーム同期パターンとの相関値を、クロックパルス位置を１クロックずつシフトしながら連続したＬ個のクロック位置において算出して前記相関値の時系列を生成し、この時系列中の最大相関値からフレーム同期タイミングを定めるようにした同期方法において、
前記相関値から所定のクロック数だけ前後した位置の２つの相関値の差分を求め、この差分によって前記電圧制御発振器の出力周波数を制御することによってフレームタイミング及びクロックの位相ずれを常時補正することによりフレーム及びクロックの同期をとるようにしたことを特徴とする同期方法を開示する。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。図１は、本発明になる同期回路の構成例を示す機能ブロック図で、ＶＣＸＯ（電圧制御発振器）７は、シンボルクロックの２倍以上の周波数のオーバサンプルクロックＣＬ（単にクロックともいう）を出力する発振器で、制御電圧ｅによって出力周波数を可変制御できるものである。以下では、制御電圧ｅが０のときは出力周波数は変わらず、ｅ＞０になるとそのｅが大きい程出力周波数が高くなり、ｅ＜０になるとそのｅの絶対値が大きい程出力周波数が低くなるものとする。またフレーム同期パターン２はＬクロック分の長さを持つパターンであるとする。１フレームメモリ３は伝送信号の１フレーム長をＭクロックすると少なくともＭ個のデータを格納できるメモリであり、アドレスカウンタ８はＭカウンタで、クロックＣＬをＭ個カウントするとリセットされ同時にキャリイ信号ｃａを出力する。
【００１２】
図１の構成において、相関部１は、入力された復調Ｉ、Ｑ信号からクロックＣＬの連続したＬ個の位置に於る値を取り出し、このＬ個の値とフレーム同期パターン２との相関値（Ｃ1とする）を求め、１クロック後には復調Ｉ、Ｑ信号から１クロック分ずれた位置のＬ個の値を取り出してこれとフレーム同期パターン２との相関値（Ｃ2とする）を算出する、…という動作を繰り返す。従って相関部１からは１クロックごとに相関値Ｃ1、Ｃ2…が順次出力されるが、これは１フレームメモリ３の、アドレスカウンタ８のカウント値ａで指定されたアドレス順に格納されていく。こうしてフレーム長Ｍに等しいＭ個の相関値Ｃ1〜ＣMが１フレームメモリ３に格納されると、アドレスカウンタ８がカウントアップしてキャリイ信号ｃａを出力する。最大値検出部４は、キャリイ信号ｃａを受け取ると、１フレームメモリ３のＭ個の相関値を受け取り、以下に述べる処理を行う。そしてアドレスカウンタ８はリセットされて再び以後に相関部１から出力される相関値を順次１フレームメモリ３へ格納するように動作する。
【００１３】
最大値検出部４がキャリイ信号ｃａを受け、１フレームメモリ３から受け取ったＭ個の相関値をＣ1〜ＣMとすると、このＭ個の相関値のうち、少なくとも１つは復調Ｉ、Ｑ信号中に含まれるフレーム同期パターンとフレーム同期パターン２との相関値であって、その相関値は大きな値をとる。そこで最大値検出部４では、予め定めておいた閾値Ｃthと取り込んだＭ個の相関値Ｃ1、Ｃ2…とを順次比較し、閾値Ｃthより大きな値をとった相関値Ｃjが見つかると、その次の相関値Ｃj+1とＣjを比べ、Ｃj＞Ｃj+1ならＣjを相関値の最大値Ｃmxと判定し、その出現時刻をｔmxとする。この最大値の出現時刻ｔmxがフレーム同期パルスＦＰのタイミングとして出力される。但しＣj＞Ｃj+1となった時点では既にフレーム同期のタイミング（Ｃjの時刻）を１クロック過ぎているから、実際にはＣjの次のフレームのタイミングとしてこの出力は用いられる。
【００１４】
さらに最大値検出部４では、検出した相関値の最大値Ｃmxより１クロック前後の相関値Ｃmx-及びＣmx+を取り出してこれを差分演算部５へ出力する。差分演算部５は差分
【数１】

を算出し、Ｄ／Ａ変換器６はこの差分ΔＣをアナログ電圧に変換し、前述したＶＣＸＯ７への制御電圧ｅとして出力する。
【００１５】
図２は、差分ΔＣによりＶＣＸＯ７を制御する動作の説明図である。図２の曲線Ｃは、１フレーム内の時間位置ｔに於るフレーム同期パターンとの相関値を表している。実際に相関部１で算出されるのはクロックＣＬごとの離散的な位置に於る相関値であるが、クロックＣＬの位相が動くと相関値は曲線Ｃ上を移動する。今、曲線Ｃの最大点をＰ，その発生時刻をｔpとすると、曲線Ｃはｔpの左右（前後）で通常対称となる。今、時刻ｔpに１つのクロックパルスが一致しているとすると、これはフレーム、クロック共に完全に送信側のそれと同期した状態である。このとき点Ｐの相関値は閾値Ｃthをこえ、この値よりも次のクロック位置ｔp+に於る点Ｐ＋の相関値は小さいから、最大値検出部４は点Ｐの時刻ｔp+にフレーム同期パルスＦＰを出力する。そして、１クロック前後の位置に於る相関値として点Ｐ−及び点Ｐ＋に於る相関値をＣmx-及びＣmx+として差分演算部５へ送出するが、前述のように曲線Ｃは点Ｐの左右で対称であるから、（数１）で算出される差分ΔＣは０である。従ってこのときはＶＣＸＯ７の制御電圧ｅも０で、クロックＣＬの位相は変化しない。
【００１６】
送信側のクロックと受信側ＶＣＸＯからのクロックＣＬとの位相ずれが生じ、クロックＣＬの位相が進んで１つのクロックパルスが図２の時刻ｔQにずれたとする。このとき、Ｑ点の相関値はやはり閾値をこえ、次のクロック位置ｔQ+ではＱ点より相関値が小さくなるので、点Ｑの時刻ｔQにフレーム同期パルスＦＰが出力され、この１クロック前後の時刻ｔQ-、ｔQ+に於る相関値の差分が差分演算部５で算出されるが、図２から明らかなようにこのときは点Ｑ−に於る相関値Ｃmx-より点Ｑ＋に於る相関値Ｃmx+の方が大きく、（数１）から差分ΔＣ＜０となる。従ってＶＣＸＯ７の出力周波数は低くなるように制御され、点Ｑは点Ｐの方へ移動してクロック位相進みが解消するように制御される。逆にクロックＣＬの位相が遅れて点Ｒの方へずれたとすると、今度は点Ｒ−の相関値Ｃmx-の方が点Ｒ＋の相関値Ｃmx+より大きいので差分ΔＣ＞０となり、ＶＣＸＯ７の出力周波数は高くなるように制御され、クロック位相遅れを解消するように制御される。
【００１７】
以上のように、図１の構成によれば、構成が簡単であると共に、フレーム同期のずれを連続的に検出してクロック位相を制御できるので、フレーム及びクロック同期の誤差が少なく、かつ同期引き込みも早くなる。従って、例えば小型化、高性能が必要な移動無線用基地局に用いれば大きな効果が得られる。
【００１８】
以上、図１の構成について動作を説明したが、図１の入力である復調Ｉ、Ｑ信号は、通常は既にディジタル化されている。従って図１の各部をそれぞれＤＳＰ等で処理するように構成してもよいし、あるいはＤ／Ａ変換器６及びＶＣＸＯ７を除いた部分をすべてディジタル演算により１つのＣＰＵでソフトウェア処理することもできる。図３はこのソフトウェア処理を行う場合のフローチャート例を示すもので、まず変数ＳＷを０とし（ステップ３０１）、ＶＣＸＯ７からクロックが出力されると（ステップ３０２でＹＥＳ）、そのクロック位置を最後尾とするＬ個のクロック位置に於る復調Ｉ、Ｑ信号とフレーム同期パターン２との相関値Ｃを算出し、そのときのクロック位置（時刻）ｔを記憶する（ステップ３０３）。次に変数ＳＷの値を調べ（ステップ３０４）、０であればステップ３０３で算出した相関値Ｃがあらかじめ定めた閾値Ｃthより大きいかを調べる（ステップ３０５）。もしＣ＜Ｃthであればステップ３０２へ戻り、Ｃ＞Ｃthであれば相関値Ｃを変数Ｃ1へ代入し（ステップ３０６）、変数ＳＷを１として（ステップ３０７）、ステップ３０２へ戻る。
【００１９】
こうして、閾値Ｃthよりも大きい相関値が現れると変数ＳＷ＝１として次のクロックに於る相関値Ｃが算出され（ステップ３０２、３０３）、ステップ３０４からステップ３０８へ進む。ここではまず、今求めた相関値Ｃが先に求めた相関値Ｃ1より小さいかを調べ（ステップ３０８）、小さくなければ今求めたＣを変数Ｃ1に代入し（ステップ３０９）、ステップ３０２へ戻る。このステップ３０２、３０３、３０４、３０８を繰り返し、Ｃ＜Ｃ1となると（ステップ３０８でＹＥＳ）、そのときステップ３０２で用いたクロックより１つ前のクロックの時刻をステップ３０３で記憶したｔから求め、フレーム同期のタイミングとして出力する（ステップ３１０）。図２のように閾値Ｃthより上には１つの相関値しか現れないときは上記のステップ３０８では最初からＹＥＳとなるが、一般にはＣth以上にいくつかの相関値が現れることがあるので、ステップ３０８、３０９が設けられている。
【００２０】
フレーム同期タイミング出力が終わると、ステップ３０８で用いた相関値Ｃをフレーム同期位置の次のクロック時点の相関値Ｃmx+とし、それより２クロック前に算出した相関値をＣmx-として（数１）により差分ΔＣを算出し、Ｄ／Ａ変換器６へ出力する。これによりクロックＣＬの位相ずれが補正される（ステップ３１１）。次にカウンタｋを０にセットし（ステップ３１２）、以降でクロックＣＬの入力数を変数ｋにカウントし、これが予め定めた値ｋ０をこえたらステップ３０１へ戻る（ステップ３１３、３１４、３１５）。このステップ３１２〜３１５の処理は、図２のように閾値Ｃthをこえる相関値が１つしかないときは不要であるが、閾値Ｃthをこえる相関値が複数個ある時は、最大値検出後もステップ３０８でＣ＜Ｃ1となることが続いて起こり、誤ってフレーム同期タイミングが出力されるのを防止するためで、一旦最大値検出があると、その後はｋ０クロック分検出動作をしないようにするためである。
【００２１】
以上に示した図３のソフトウェア処理によっても、図１と同じ効果が得られることはいうまでもない。なお、フレーム同期を安定化するための既知の同期保護機構を付加すれば、瞬断やフェージング等の発生する回線を用いたときでも、より安定な同期回路とすることができる。また、差分演算は最大値となった相関値より１クロック前後の相関値の差を差分として求めるとしたが、これは一般に、ｎ（ｎ＝２、３…）クロック前後の相関値の差分を求めるようにしてもよい。
【００２２】
【発明の効果】
本発明によれば、フレーム同期とクロック同期を別の回路で構成する必要がなく、回路構成が簡単であると共に、クロック位相ずれを常に検出してそれを補正できるので、精度のよい同期が可能でかつ同期引き込み時間を短くできる効果がある。
【図面の簡単な説明】
【図１】本発明になる同期回路の構成例を示す機能ブロック図である。
【図２】クロック位相制御の説明図である。
【図３】図１の機能ブロックをソフトウェア処理で実行するためのフローチャートである。
【符号の説明】
１ 相関部
２ フレーム同期パターン
３ １フレームメモリ
４ 最大値検出部
５ 差分演算部
６ Ｄ／Ａ変換器
７ ＶＣＸＯ
８ アドレスカウンタ

Claims (3)

1. 変調波を受信し、オーバサンプルして復調した復調Ｉ、Ｑ信号から、フレーム同期信号及びオーバサンプルのクロックを生成するための同期回路において、
   クロックパルスを出力するところのその出力周波数が可変制御可能な電圧制御発振器と、
   フレーム同期パターンの長さがＬクロック分であるとき、連続したＬ個のクロック位置における復調Ｉ、Ｑ信号の値とフレーム同期パターンとの相関値を１クロックずつクロック位置をシフトしながら算出する相関部と、
   この相関部で算出された相関値の内の最大値を検出し、この最大値となった相関値を算出したときのクロックパルス位置をフレーム同期用のタイミング信号として出力する最大値検出部と、
   この最大値検出部により検出された相関値の最大値対応のクロックパルス位置より所定のクロック数だけ前及び後の位置における相関値の差分を算出し、この差分を前記電圧制御発振器の出力周波数制御信号として出力する差分算出部と、
   を備えたことを特徴とする同期回路。
2. 請求項１に記載の同期回路を用いて構成した無線基地局。
3. 変調波を受信し、オーバサンプルして復調した復調Ｉ、Ｑ信号から、フレーム同期信号及びオーバサンプルのクロックを生成するための同期方法であって、その出力周波数が可変制御可能な電圧制御発振器からの連続したクロックパルス位置に於る復調Ｉ、Ｑ信号の値と長さがＬクロック分であるフレーム同期パターンとの相関値を、クロックパルス位置を１クロックずつシフトしながら連続したＬ個のクロック位置において算出して前記相関値の時系列を生成し、この時系列中の最大相関値からフレーム同期タイミングを定めるようにした同期方法において、
   前記相関値から所定のクロック数だけ前後した位置の２つの相関値の差分を求め、この差分によって前記電圧制御発振器の出力周波数を制御することによってフレームタイミング及びクロックの位相ずれを常時補正することによりフレーム及びクロックの同期をとるようにしたことを特徴とする同期方法。

Images