JP3434901B2 - フレーム同期方法 - Google Patents
フレーム同期方法Info
- Publication number
- JP3434901B2 JP3434901B2 JP20827094A JP20827094A JP3434901B2 JP 3434901 B2 JP3434901 B2 JP 3434901B2 JP 20827094 A JP20827094 A JP 20827094A JP 20827094 A JP20827094 A JP 20827094A JP 3434901 B2 JP3434901 B2 JP 3434901B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- peak
- window
- address
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル無線通信に関
するもので、特に時分割多重の同期ワード位置を抽出す
るフレーム同期方法に関するものである。
するもので、特に時分割多重の同期ワード位置を抽出す
るフレーム同期方法に関するものである。
【０００２】
【従来の技術】従来方式の同期ワード検出型フレーム同
期回路の構成を図６に示す。受信ＩＦ（中間周波数）信
号は、直交検波器１により直交Ｉ，Ｑ信号に分離され
る。直交Ｉ，Ｑ信号は、Ａ／Ｄ変換器９によりシンボル
速度の２倍以上の周期でディジタル信号に変換され複素
数相関器２に入力し、ここで同期ワードパターンとの複
素数相関計算が行なわれ、時系列に相関値信号ａが出力
される。ウィンドウ回路３は、相関値信号ａにウインド
ウ範囲ｂ（前後２シンボル〜５シンボル）の窓かけを行
い、フレーム同期再生信号に同期し、フレーム同期再生
信号位置周辺以外の相関電力（以下相関値という）を０
とする回路である。比較器４では同期ワード受信時に相
関ピークが現れるのを利用して、しきい値５（例えば相
関ピーク最大値の２５％〜７５％程度に設定される）と
の比較によりしきい値を越える位置（相関ピーク検出位
置）を検出し、フレーム位置の粗同期パルスｄとして出
力する。ＰＬＬ（Phase Locked Loop ）６は、フレーム
同期再生信号と粗同期パルスの位置関係から、粗同期パ
ルスと位相が同期する方向にフレーム同期信号を微調制
御するものである。
期回路の構成を図６に示す。受信ＩＦ（中間周波数）信
号は、直交検波器１により直交Ｉ，Ｑ信号に分離され
る。直交Ｉ，Ｑ信号は、Ａ／Ｄ変換器９によりシンボル
速度の２倍以上の周期でディジタル信号に変換され複素
数相関器２に入力し、ここで同期ワードパターンとの複
素数相関計算が行なわれ、時系列に相関値信号ａが出力
される。ウィンドウ回路３は、相関値信号ａにウインド
ウ範囲ｂ（前後２シンボル〜５シンボル）の窓かけを行
い、フレーム同期再生信号に同期し、フレーム同期再生
信号位置周辺以外の相関電力（以下相関値という）を０
とする回路である。比較器４では同期ワード受信時に相
関ピークが現れるのを利用して、しきい値５（例えば相
関ピーク最大値の２５％〜７５％程度に設定される）と
の比較によりしきい値を越える位置（相関ピーク検出位
置）を検出し、フレーム位置の粗同期パルスｄとして出
力する。ＰＬＬ（Phase Locked Loop ）６は、フレーム
同期再生信号と粗同期パルスの位置関係から、粗同期パ
ルスと位相が同期する方向にフレーム同期信号を微調制
御するものである。
【０００３】モード制御回路７は次の３モードの動作を
制御するものである。 初期位相引込み待ちモード フレーム同期開始時、ウィンドウ回路３をスルーとする
ように切り換えスイッチ８を設定し、複素数相関器２か
ら相関値信号ａを直接、比較器４へ入力する。さらに、
比較器４の出力ｄがＨ（しきい値を越える相関値が発
生）となるのを監視する。 初期位相引込みモード 比較器４の出力ｄがＨとなった時点でＰＬＬ６をリセッ
トし、フレーム同期再生信号の位相を合わせる。次に、
切り換えスイッチ８をウィンドウ回路３の出力側とし、
比較器４への入力をウィンドウ回路３の出力に切り換
え、ウィンドウ範囲外の相関値を０とする。 前方保護モード ウィンドウ内での相関ピークを検知するために、比較器
４の出力を毎フレーム監視し、監視フレーム数Ｎ（Ｎは
５以上の整数値）の区間に比較器４の出力がＨとなる回
数を内蔵のカウンタによりカウントする。このカウント
値ｅがＫ未満（Ｋは１〜Ｎの整数値）であった場合、フ
レーム同期不良と判断し、に戻るが、Ｋ以上であった
場合、フレーム同期良好としての動作を繰り返す制御
出力ｆによりスイッチ８を制御する。
制御するものである。 初期位相引込み待ちモード フレーム同期開始時、ウィンドウ回路３をスルーとする
ように切り換えスイッチ８を設定し、複素数相関器２か
ら相関値信号ａを直接、比較器４へ入力する。さらに、
比較器４の出力ｄがＨ（しきい値を越える相関値が発
生）となるのを監視する。 初期位相引込みモード 比較器４の出力ｄがＨとなった時点でＰＬＬ６をリセッ
トし、フレーム同期再生信号の位相を合わせる。次に、
切り換えスイッチ８をウィンドウ回路３の出力側とし、
比較器４への入力をウィンドウ回路３の出力に切り換
え、ウィンドウ範囲外の相関値を０とする。 前方保護モード ウィンドウ内での相関ピークを検知するために、比較器
４の出力を毎フレーム監視し、監視フレーム数Ｎ（Ｎは
５以上の整数値）の区間に比較器４の出力がＨとなる回
数を内蔵のカウンタによりカウントする。このカウント
値ｅがＫ未満（Ｋは１〜Ｎの整数値）であった場合、フ
レーム同期不良と判断し、に戻るが、Ｋ以上であった
場合、フレーム同期良好としての動作を繰り返す制御
出力ｆによりスイッチ８を制御する。
【０００４】上記動作を信号の流れとして示すと、図７
のようになる。相関値信号ａはフレーム同期で相関ピー
クを持つ信号となるので、初期位相引込み待ちモード
では最初にしきい値をこえる相関ピーク位置検出待ちと
なる。しきい値を越える相関ピークを入力した時点で比
較器４の出力ｄがＨとなり、の初期位相引込みモード
動作であるウィンドウ範囲ｂの設定、及び比較器４への
入力をウィンドウ通過後とする切り換えを行う。その後
はの前方保護モードとなり、フレーム同期良好カウン
タ値ｅの監視により同期良否をチェックする動作をす
る。
のようになる。相関値信号ａはフレーム同期で相関ピー
クを持つ信号となるので、初期位相引込み待ちモード
では最初にしきい値をこえる相関ピーク位置検出待ちと
なる。しきい値を越える相関ピークを入力した時点で比
較器４の出力ｄがＨとなり、の初期位相引込みモード
動作であるウィンドウ範囲ｂの設定、及び比較器４への
入力をウィンドウ通過後とする切り換えを行う。その後
はの前方保護モードとなり、フレーム同期良好カウン
タ値ｅの監視により同期良否をチェックする動作をす
る。
【０００５】
【発明が解決しようとする課題】以上の動作により送信
フレームに同期したフレーム同期再生信号の出力が可能
となる。しかし従来方式を移動通信回線に適用する場合
には次のような問題点がある。 レイリーフェージングにおけるレベル変動によるタイ
ミングオフセット。 マルチパスフェージングにおける遅延波の影響による
タイミングオフセット。
フレームに同期したフレーム同期再生信号の出力が可能
となる。しかし従来方式を移動通信回線に適用する場合
には次のような問題点がある。 レイリーフェージングにおけるレベル変動によるタイ
ミングオフセット。 マルチパスフェージングにおける遅延波の影響による
タイミングオフセット。
【０００６】図８に相関ピーク波形例を示す。フレーム
同期位置（０）からの時間ずれ（横軸）対相関値（縦
軸）を示す。シミュレーション条件は、相関器入力のサ
ンプリング速度＝シンボル速度×８、同期ワード長＝１
０シンボルである。図よりわかるように、相関ピーク波
形は、フレーム同期位置（０）にピークを持つ、約２Ｔ
の幅を持つ山型波形である。従来方式のようなしきい値
によるピーク検出では、レイリーフェージングによるピ
ーク値のレベル変動を考慮して、通常ピーク値の２５〜
７５％をしきい値に設定して検出漏れを防ぐ必要があ
り、その結果ピーク位置よりも時間的に少し手前で検出
されることになる。レベル変動がなければそのタイミン
グオフセット量は固定的な量であるので遅延回路によ
り、ある程度の調整が可能である。しかし、レベル変動
により検出位置が常に変動し、タイミングオフセットの
原因となる。
同期位置（０）からの時間ずれ（横軸）対相関値（縦
軸）を示す。シミュレーション条件は、相関器入力のサ
ンプリング速度＝シンボル速度×８、同期ワード長＝１
０シンボルである。図よりわかるように、相関ピーク波
形は、フレーム同期位置（０）にピークを持つ、約２Ｔ
の幅を持つ山型波形である。従来方式のようなしきい値
によるピーク検出では、レイリーフェージングによるピ
ーク値のレベル変動を考慮して、通常ピーク値の２５〜
７５％をしきい値に設定して検出漏れを防ぐ必要があ
り、その結果ピーク位置よりも時間的に少し手前で検出
されることになる。レベル変動がなければそのタイミン
グオフセット量は固定的な量であるので遅延回路によ
り、ある程度の調整が可能である。しかし、レベル変動
により検出位置が常に変動し、タイミングオフセットの
原因となる。
【０００７】さらにマルチパスフェージングにおいて
は、上記レベル変動に加え、遅延波（反射波等）の影響
が問題を複雑にする。先行波レベルが低い場合には、先
行波（直達波）ではなく遅延波位置でピークを検出する
こととなり、フェージングの状況により、平均的な相関
ピーク検出位置は先行波と遅延波の間で変動することに
なる。しかも伝搬環境（レイリーフェージングとマルチ
パスフェージング）によりフレーム同期位置が大きく異
なるのは大きな問題である。遅延波自体の復調器への影
響は、等化器の導入によって遅延波による影響を取り除
くことにより、誤り率の劣化を改善することが可能であ
るが、その場合でもフレーム再生信号のタイミングオフ
セットによる誤り率に関する等化器性能の劣化は大きな
問題である。
は、上記レベル変動に加え、遅延波（反射波等）の影響
が問題を複雑にする。先行波レベルが低い場合には、先
行波（直達波）ではなく遅延波位置でピークを検出する
こととなり、フェージングの状況により、平均的な相関
ピーク検出位置は先行波と遅延波の間で変動することに
なる。しかも伝搬環境（レイリーフェージングとマルチ
パスフェージング）によりフレーム同期位置が大きく異
なるのは大きな問題である。遅延波自体の復調器への影
響は、等化器の導入によって遅延波による影響を取り除
くことにより、誤り率の劣化を改善することが可能であ
るが、その場合でもフレーム再生信号のタイミングオフ
セットによる誤り率に関する等化器性能の劣化は大きな
問題である。
【０００８】本発明は、このような欠点を改善するた
め、レイリーフェージングやマルチパスフェージング環
境下においても、遅延波によるフレームタイミングオフ
セット量を軽減するフレーム同期方法を提供するもので
ある。
め、レイリーフェージングやマルチパスフェージング環
境下においても、遅延波によるフレームタイミングオフ
セット量を軽減するフレーム同期方法を提供するもので
ある。
【０００９】
【課題を解決するための手段】本発明のフレーム同期方
法は、時分割多重ディジタル無線通信における受信信号
の同期ワードを検出しフレーム同期をとるフレーム同期
方法において、前記受信信号と所定の同期ワードパター
ンとの相関値をアドレス発生回路で発生させたアドレス
に従ってフレーム単位に逐次メモリに蓄積し、初期位相
引込み処理として、該メモリに１フレーム分の相関値が
蓄積されたとき、該蓄積された相関値の中で最大値を示
すフレームピーク値とそのフレームピークアドレスとを
フレーム相関ピーク検出回路により検出し該フレームピ
ークアドレスをフレーム同期位置と判定し、次のフレー
ム以降の同期処理として、前記メモリに１フレーム分の
相関値が蓄積される毎に、前記フレーム相関ピーク検出
回路によりフレームピーク値とフレームピークアドレス
とを検出するとともに、前記初期位相引込み処理で判定
されたフレーム同期位置のアドレスをセンタアドレスと
してその前後の近傍を検出範囲とするウインドウが設定
されたウインドウ相関ピーク検出回路により該ウインド
ウ内の相関値の中で最大値を示すウインドウピーク値と
そのウインドウピークアドレスとを検出し、所定のフレ
ーム数Ｎにわたって該ウインドウピーク値と前記フレー
ムピーク値とを比較し、該ウインドウピーク値が前記フ
レームピーク値より大きいフレームの数が予め定められ
た設定数Ｋ以上のとき同期状態と見なして前記ウインド
ウピークアドレスをフレーム同期位置として判定し、前
記設定数Ｋ未満のときは同期はずれと判定して前記初期
位相引込み処理に戻るようにしたことを特徴とするもの
である。
法は、時分割多重ディジタル無線通信における受信信号
の同期ワードを検出しフレーム同期をとるフレーム同期
方法において、前記受信信号と所定の同期ワードパター
ンとの相関値をアドレス発生回路で発生させたアドレス
に従ってフレーム単位に逐次メモリに蓄積し、初期位相
引込み処理として、該メモリに１フレーム分の相関値が
蓄積されたとき、該蓄積された相関値の中で最大値を示
すフレームピーク値とそのフレームピークアドレスとを
フレーム相関ピーク検出回路により検出し該フレームピ
ークアドレスをフレーム同期位置と判定し、次のフレー
ム以降の同期処理として、前記メモリに１フレーム分の
相関値が蓄積される毎に、前記フレーム相関ピーク検出
回路によりフレームピーク値とフレームピークアドレス
とを検出するとともに、前記初期位相引込み処理で判定
されたフレーム同期位置のアドレスをセンタアドレスと
してその前後の近傍を検出範囲とするウインドウが設定
されたウインドウ相関ピーク検出回路により該ウインド
ウ内の相関値の中で最大値を示すウインドウピーク値と
そのウインドウピークアドレスとを検出し、所定のフレ
ーム数Ｎにわたって該ウインドウピーク値と前記フレー
ムピーク値とを比較し、該ウインドウピーク値が前記フ
レームピーク値より大きいフレームの数が予め定められ
た設定数Ｋ以上のとき同期状態と見なして前記ウインド
ウピークアドレスをフレーム同期位置として判定し、前
記設定数Ｋ未満のときは同期はずれと判定して前記初期
位相引込み処理に戻るようにしたことを特徴とするもの
である。
【００１０】
【実施例】以下本発明を詳細に説明する。本発明のフレ
ーム同期回路の一実施例を図１に示す。複素数相関後の
相関値信号ａは、アドレス発生回路１０の発生するアド
レスｄi に従い、メモリ１１に時系列信号として順次供
給され、相関値ａi が蓄積される。１フレーム分の相関
値ａi を蓄積した時点で、フレーム相関ピーク検出回路
１２により、１フレーム中の最大値（フレームピーク値
ｐ）を与えるメモリアドレスｇを検出し、フレーム同期
位置ｈと判定する。
ーム同期回路の一実施例を図１に示す。複素数相関後の
相関値信号ａは、アドレス発生回路１０の発生するアド
レスｄi に従い、メモリ１１に時系列信号として順次供
給され、相関値ａi が蓄積される。１フレーム分の相関
値ａi を蓄積した時点で、フレーム相関ピーク検出回路
１２により、１フレーム中の最大値（フレームピーク値
ｐ）を与えるメモリアドレスｇを検出し、フレーム同期
位置ｈと判定する。
【００１１】本発明のフレーム同期回路において、ノイ
ズによる誤検出を改善する実施例を図２に示す。複素数
相関後の相関値信号ａは、アドレス発生器２０の発生す
るアドレスｄi に従い、メモリ２１に時系列信号として
順次供給され、相関値ａi が格納される。１フレーム分
の相関値ａi を格納した時点で毎フレーム、以下の処理
を行う。フレーム相関ピーク検出回路２２により、フレ
ームピーク値ｐ及びそれをメモリ２１に格納したときの
アドレス（以下フレームピークアドレスｇとする）を検
出し、ウィンドウ相関ピーク検出回路２３によりウィン
ドウセンタアドレスｈで指定されるウィンドウ範囲での
最大値を与えるウィンドウピーク値ｃ’及びそれをメモ
リ２１に格納したときのアドレス（以下ウィンドウピー
クアドレスｋとする）を検出する。次に、フレームピー
ク値ｐ及びウィンドウピーク値ｃ’はモード制御回路２
４に入力し、フレームピークアドレスｇ及びウィンドウ
ピークアドレスｋは位相制御回路２５に入力する。位相
制御回路２５ではモード制御回路２４の情報によりフレ
ームピークアドレスｇ及びウィンドウピークアドレスｋ
の情報を元にフレーム同期位置（＝ウィンドウセンタア
ドレスｈ）を出力する。
ズによる誤検出を改善する実施例を図２に示す。複素数
相関後の相関値信号ａは、アドレス発生器２０の発生す
るアドレスｄi に従い、メモリ２１に時系列信号として
順次供給され、相関値ａi が格納される。１フレーム分
の相関値ａi を格納した時点で毎フレーム、以下の処理
を行う。フレーム相関ピーク検出回路２２により、フレ
ームピーク値ｐ及びそれをメモリ２１に格納したときの
アドレス（以下フレームピークアドレスｇとする）を検
出し、ウィンドウ相関ピーク検出回路２３によりウィン
ドウセンタアドレスｈで指定されるウィンドウ範囲での
最大値を与えるウィンドウピーク値ｃ’及びそれをメモ
リ２１に格納したときのアドレス（以下ウィンドウピー
クアドレスｋとする）を検出する。次に、フレームピー
ク値ｐ及びウィンドウピーク値ｃ’はモード制御回路２
４に入力し、フレームピークアドレスｇ及びウィンドウ
ピークアドレスｋは位相制御回路２５に入力する。位相
制御回路２５ではモード制御回路２４の情報によりフレ
ームピークアドレスｇ及びウィンドウピークアドレスｋ
の情報を元にフレーム同期位置（＝ウィンドウセンタア
ドレスｈ）を出力する。
【００１２】モード制御回路２４の詳細動作について説
明する。 初期位相引込みモード 動作スタート後、最初の１フレーム分の相関値を受信
後、最初のフレームにおけるフレームピークアドレスｇ
をフレーム同期位置とするように位相制御回路２５に指
示し前方保護モードに移る（処理Ａとする）。 前方保護モード ウィンドウ内ピーク値とフレーム内ピーク値×α（αは
０＜α≦１．０）の値を大小比較しその結果、ウィンド
ウ内ピーク値が大きい場合、図１の前方保護動作と同様
に、フレーム同期良好回数をカウントアップし（処理Ｂ
とする）。フレーム回数をＮカウント中、Ｋ未満であっ
た場合、フレーム同期不良と判断し、に戻る。Ｋ以上
であった場合フレーム同期良好として位相制御回路２５
に、以降のフレームにおいてウィンドウピークアドレス
ｋをフレーム同期位置として出力するように指示し、
の動作を繰り返す（処理Ｃ）。
明する。 初期位相引込みモード 動作スタート後、最初の１フレーム分の相関値を受信
後、最初のフレームにおけるフレームピークアドレスｇ
をフレーム同期位置とするように位相制御回路２５に指
示し前方保護モードに移る（処理Ａとする）。 前方保護モード ウィンドウ内ピーク値とフレーム内ピーク値×α（αは
０＜α≦１．０）の値を大小比較しその結果、ウィンド
ウ内ピーク値が大きい場合、図１の前方保護動作と同様
に、フレーム同期良好回数をカウントアップし（処理Ｂ
とする）。フレーム回数をＮカウント中、Ｋ未満であっ
た場合、フレーム同期不良と判断し、に戻る。Ｋ以上
であった場合フレーム同期良好として位相制御回路２５
に、以降のフレームにおいてウィンドウピークアドレス
ｋをフレーム同期位置として出力するように指示し、
の動作を繰り返す（処理Ｃ）。
【００１３】以上の動作を図３に処理フローチャートで
示す。図のブロック４０〜４２は初期位相引込みモード
の処理（処理Ａ）、ブロック４３〜４６がウィンドウ内
ピーク値のチェック処理（処理Ｂ）、ブロック４７〜５
０が同期良否の判定（処理Ｃ）に相当するものである。
さらに、位相制御回路２５の出力としてウィンドウピー
クアドレスｋを平均化して出力する機能を持たせること
により、ウィンドウピークアドレスｋの変動を吸収し、
安定的にフレーム同期位置（ｈ）を出力することが可能
となる。それは前フレームで設定したフレーム同期位置
（ｈ）とウィンドウピークアドレスｋとの比較により位
相の進遅を判定し、進遅の統計的処理によりフレーム同
期位置（ｈ）を以下説明のように±１微調整することに
より受信信号とフレーム同期位置との相対位置が一致す
る方向に制御するものである。
示す。図のブロック４０〜４２は初期位相引込みモード
の処理（処理Ａ）、ブロック４３〜４６がウィンドウ内
ピーク値のチェック処理（処理Ｂ）、ブロック４７〜５
０が同期良否の判定（処理Ｃ）に相当するものである。
さらに、位相制御回路２５の出力としてウィンドウピー
クアドレスｋを平均化して出力する機能を持たせること
により、ウィンドウピークアドレスｋの変動を吸収し、
安定的にフレーム同期位置（ｈ）を出力することが可能
となる。それは前フレームで設定したフレーム同期位置
（ｈ）とウィンドウピークアドレスｋとの比較により位
相の進遅を判定し、進遅の統計的処理によりフレーム同
期位置（ｈ）を以下説明のように±１微調整することに
より受信信号とフレーム同期位置との相対位置が一致す
る方向に制御するものである。
【００１４】具体的実施例としてはウィンドウピークア
ドレスｋと前フレームでのフレーム同期位置ｈを比較
し、ウィンドウピークアドレスｋが時間系列として前方
にある場合に１を減算し、後方にある場合１を加算する
位相比較カウンタを設け、位相比較カウンタの値が設定
値Ｌ（Ｌは２以上の整数値）以上となったときウィンド
ウピークアドレスｋに１を加算し、−Ｌ以下となったと
きウィンドウピークアドレスｋから１を減算することに
よりウィンドウピークアドレスｋの位置変動を平均化し
フレーム同期位置とするものである。上記構成により真
の相関ピーク（最適フレーム同期位置）の高い精度での
安定的な検出が可能となり、問題点で示したレイリー
フェージングにおけるレベル変動によるタイミングオフ
セットの問題を解決することができる。
ドレスｋと前フレームでのフレーム同期位置ｈを比較
し、ウィンドウピークアドレスｋが時間系列として前方
にある場合に１を減算し、後方にある場合１を加算する
位相比較カウンタを設け、位相比較カウンタの値が設定
値Ｌ（Ｌは２以上の整数値）以上となったときウィンド
ウピークアドレスｋに１を加算し、−Ｌ以下となったと
きウィンドウピークアドレスｋから１を減算することに
よりウィンドウピークアドレスｋの位置変動を平均化し
フレーム同期位置とするものである。上記構成により真
の相関ピーク（最適フレーム同期位置）の高い精度での
安定的な検出が可能となり、問題点で示したレイリー
フェージングにおけるレベル変動によるタイミングオフ
セットの問題を解決することができる。
【００１５】次に、問題点のマルチパスフェージング
環境における動作について、以下に示す。上記構成で、
遅延波を含む受信信号を受信した場合の信号の流れを、
図４に示す。相関値信号ａ’はフレーム周期で相関ピー
クＰa1，Ｐa2，Ｐa3，Ｐa4…を持つ信号となるが、先行
波と遅延波の各々の位置に相関ピークが出現する。例と
して先行波と遅延波の平均レベル比が０ｄＢであった場
合、ウィンドウ範囲ｂ’内で、先行波と遅延波のいずれ
もほぼ均等の確率でピークとして選ばれることとなる。
環境における動作について、以下に示す。上記構成で、
遅延波を含む受信信号を受信した場合の信号の流れを、
図４に示す。相関値信号ａ’はフレーム周期で相関ピー
クＰa1，Ｐa2，Ｐa3，Ｐa4…を持つ信号となるが、先行
波と遅延波の各々の位置に相関ピークが出現する。例と
して先行波と遅延波の平均レベル比が０ｄＢであった場
合、ウィンドウ範囲ｂ’内で、先行波と遅延波のいずれ
もほぼ均等の確率でピークとして選ばれることとなる。
【００１６】その場合、位相制御回路２５では両者の中
央にフレーム同期位置（ｈ）がくるように制御が働くこ
ととなり、本来の先行波位置に同期することができな
い。本発明の第２の特徴として、このような欠点を解決
するためウィンドウ範囲ｂi ’を図５のように、前後均
等ではなく、ウィンドウセンタアドレスｈ（＝フレーム
同期位置）より前方部のウィンドウ幅をｂi ’のように
ＷF （ＷF ≧τ：τは対象とする遅延波の最大遅延
量）、ウィンドウセンタアドレスｈより後方部のウィン
ドウ幅をＷB （ＷB はＴS 〜τ／２：ＴS はＡ／Ｄのサ
ンプリング間隔＝１／ｆS ）となるように設定するもの
である。このようなウィンドウ設定により、ウィンドウ
ピークｃi ’は常に先行波のピーク位置を示すことによ
り遅延波の影響を軽減し、マルチパス環境においても先
行波に同期するフレーム同期回路を実現することが可能
となる。
央にフレーム同期位置（ｈ）がくるように制御が働くこ
ととなり、本来の先行波位置に同期することができな
い。本発明の第２の特徴として、このような欠点を解決
するためウィンドウ範囲ｂi ’を図５のように、前後均
等ではなく、ウィンドウセンタアドレスｈ（＝フレーム
同期位置）より前方部のウィンドウ幅をｂi ’のように
ＷF （ＷF ≧τ：τは対象とする遅延波の最大遅延
量）、ウィンドウセンタアドレスｈより後方部のウィン
ドウ幅をＷB （ＷB はＴS 〜τ／２：ＴS はＡ／Ｄのサ
ンプリング間隔＝１／ｆS ）となるように設定するもの
である。このようなウィンドウ設定により、ウィンドウ
ピークｃi ’は常に先行波のピーク位置を示すことによ
り遅延波の影響を軽減し、マルチパス環境においても先
行波に同期するフレーム同期回路を実現することが可能
となる。
【００１７】またＷB の設定（ＴS 〜τ／２）により、
先行波レベルが低下し、遅延波のレベルが高い状況が連
続的に長時間に亘って発生した場合には、位相制御回路
２５によりウィンドウセンタの遅延波位置への移動が可
能であり、同期はずれを回避することができる。ＷF の
設定は、その後の先行波レベル復活後、ウィンドウ範囲
ｂ’内に先行波位置が入るように設定されており、位相
制御回路２５により同期はずれを起こすことなく先行位
置への復帰を可能にする。
先行波レベルが低下し、遅延波のレベルが高い状況が連
続的に長時間に亘って発生した場合には、位相制御回路
２５によりウィンドウセンタの遅延波位置への移動が可
能であり、同期はずれを回避することができる。ＷF の
設定は、その後の先行波レベル復活後、ウィンドウ範囲
ｂ’内に先行波位置が入るように設定されており、位相
制御回路２５により同期はずれを起こすことなく先行位
置への復帰を可能にする。
【００１８】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、レイリーフェージングやマルチパス
フェージングの環境における遅延波の影響によるフレー
ム同期位置ずれを大幅に軽減するため、その効果は著し
く大きい。
施することにより、レイリーフェージングやマルチパス
フェージングの環境における遅延波の影響によるフレー
ム同期位置ずれを大幅に軽減するため、その効果は著し
く大きい。
【図１】本発明のフレームピーク検出型フレーム同期回
路の一実施例を示すブロック図である。
路の一実施例を示すブロック図である。
【図２】本発明のフレームピーク，ウィンドウピーク検
出型フレーム同期回路の一実施例図である。
出型フレーム同期回路の一実施例図である。
【図３】本発明のフレームピーク，ウィンドウピーク検
出型フレーム同期回路の処理説明用処理フローチャート
である。
出型フレーム同期回路の処理説明用処理フローチャート
である。
【図４】従来のウィンドウの問題点を示す説明図であ
る。
る。
【図５】本発明のウィンドウの効果を示す説明例図であ
る。
る。
【図６】従来のフレーム同期回路の構成例を示すブロッ
ク図である。
ク図である。
【図７】従来方式の同期処理説明図である。
【図８】相関ピーク波形図である。
１ 直交検波器
２ 複素数相関器
３ ウィンドウ回路
４ 比較器
５ しきい値
６ ＰＬＬ
７，２４ モード制御回路
８ 切換えスイッチ
９ Ａ／Ｄ変換器
１０，２０ アドレス発生器
１１，２１ メモリ
１２，２２ フレーム相関ピーク検出回路
２３ ウィンドウ相関ピーク検出回路
２５ 位相制御回路
フロントページの続き
(56)参考文献 特開 平４−249937（ＪＰ，Ａ)
特開 平７−307730（ＪＰ，Ａ)
特開 平７−50612（ＪＰ，Ａ)
特開 平４−298133（ＪＰ，Ａ)
特開 平７−250120（ＪＰ，Ａ)
特開 平４−72932（ＪＰ，Ａ)
特開 平６−141022（ＪＰ，Ａ)
特開 昭62−97434（ＪＰ，Ａ)
特開 平５−175935（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/08
H04B 7/24
H04J 3/06
H04L 7/10
Claims (3)
- 【請求項１】 時分割多重ディジタル無線通信における
受信信号の同期ワードを検出しフレーム同期をとるフレ
ーム同期方法において、 前記受信信号と所定の同期ワードパターンとの相関値を
アドレス発生回路で発生させたアドレスに従ってフレー
ム単位に逐次メモリに蓄積し、 初期位相引込み処理として、該メモリに１フレーム分の
相関値が蓄積されたとき、該蓄積された相関値の中で最
大値を示すフレームピーク値とそのフレームピークアド
レスとをフレーム相関ピーク検出回路により検出し該フ
レームピークアドレスをフレーム同期位置と判定し、 次のフレーム以降の同期処理として、前記メモリに１フ
レーム分の相関値が蓄積される毎に、前記フレーム相関
ピーク検出回路によりフレームピーク値とフレームピー
クアドレスとを検出するとともに、前記初期位相引込み
処理で判定されたフレーム同期位置のアドレスをセンタ
アドレスとしてその前後の近傍を検出範囲とするウイン
ドウが設定されたウインドウ相関ピーク検出回路により
該ウインドウ内の相関値の中で最大値を示すウインドウ
ピーク値とそのウインドウピークアドレスとを検出し、
所定のフレーム数Ｎにわたって該ウインドウピーク値と
前記フレームピーク値とを比較し、該ウインドウピーク
値が前記フレームピーク値より大きいフレームの数が予
め定められた設定数Ｋ以上のとき同期状態と見なして前
記ウインドウピークアドレスをフレーム同期位置として
判定し、前記設定数Ｋ未満のときは同期はずれと判定し
て前記初期位相引込み処理に戻るようにしたことを特徴
とするフレーム同期方法。 - 【請求項２】 前記ウインドウピークアドレスと前フレ
ームのフレーム同期位置とを位相比較カウンタで比較
し、該ウインドウピークアドレスが時間系列として前方
にあるときは１を減算し後方にあるときは１を加算し、
前記位相比較カウンタの値が予め定められた設定値Ｌ
（Ｌは２以上の整数）以上になったとき該ウインドウピ
ークアドレスに１を加算し、−Ｌ以下になったとき１を
減算するようにしたことを特徴とする請求項１に記載の
フレーム同期方法。 - 【請求項３】 前記ウインドウ相関ピーク検出回路で設
定される前記ウインドウの幅は、前記フレーム同期位置
の前後均等ではなく、該フレーム同期位置の前方の幅は
想定する最大遅延量以上に相当するサンプル数（ＷＦ
）とし、後方の幅は最大遅延量の１／２以下に相当す
るサンプル数（ＷＢ ）とするようにしたことを特徴と
する請求項１又は２に記載のフレーム同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20827094A JP3434901B2 (ja) | 1994-08-10 | 1994-08-10 | フレーム同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20827094A JP3434901B2 (ja) | 1994-08-10 | 1994-08-10 | フレーム同期方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002376934A Division JP2003179588A (ja) | 2002-12-26 | 2002-12-26 | フレーム同期回路及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0856218A JPH0856218A (ja) | 1996-02-27 |
| JP3434901B2 true JP3434901B2 (ja) | 2003-08-11 |
Family
ID=16553469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20827094A Expired - Fee Related JP3434901B2 (ja) | 1994-08-10 | 1994-08-10 | フレーム同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3434901B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844885A (en) * | 1996-06-11 | 1998-12-01 | Qualcomm Incorporated | Method and apparatus of providing bit count integrity and synchronous data transfer over a channel which does not preserve synchronization |
| JP3693588B2 (ja) | 2000-11-01 | 2005-09-07 | 富士通株式会社 | エコー抑制システム |
| JP3931969B2 (ja) * | 2002-03-06 | 2007-06-20 | 株式会社日立国際電気 | 同期検出方法とその回路、無線基地局 |
| JP5839218B2 (ja) * | 2011-05-23 | 2016-01-06 | ソニー株式会社 | 受信装置および受信方法 |
| CN107204944B (zh) * | 2016-03-18 | 2020-11-03 | 富士通株式会社 | 发送序列产生装置、训练序列同步装置、信道间隔估计装置、方法和*** |
-
1994
- 1994-08-10 JP JP20827094A patent/JP3434901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0856218A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322677B2 (ja) | シンボルタイミング復旧回路及び方法 | |
| US5818869A (en) | Spread spectrum communication synchronizing method and its circuit | |
| US6002710A (en) | Timing recovery for a pseudo-random noise sequence in a direct-sequence spread-spectrum communications system | |
| JP4701344B2 (ja) | Ｔｄｄ無線通信の同期追跡を維持するための方法および装置 | |
| US5936999A (en) | Receiver and method for generating spreading codes in a receiver | |
| US6263013B1 (en) | Fast tracking of PN synchronization in a direct-sequence spread-spectrum digital communications system | |
| US5629639A (en) | Correlation peak detector | |
| US6493360B1 (en) | Reception synchronization circuit, receiver using the same, and digital communication system | |
| US5822364A (en) | Receiving apparatus for spectrum spread system | |
| US5444743A (en) | Synchronous pulse generator | |
| GB2300093A (en) | Receiver for timing recovery and frequency estimation | |
| JP2850949B2 (ja) | デジタルｐｌｌ装置 | |
| JP3434901B2 (ja) | フレーム同期方法 | |
| US5793250A (en) | Phase demodulator selectively using a first or a second detector | |
| KR100268361B1 (ko) | 코드분할다중접속 고정수신 시스템의 초기동기 방법 | |
| JP3318243B2 (ja) | フレーム同期回路及びそれを用いた受信機 | |
| JP2003179588A (ja) | フレーム同期回路及び方法 | |
| JP3406167B2 (ja) | 同期装置 | |
| US5812592A (en) | Spread spectrum communication apparatus utilizing a phase difference between two signals | |
| JP3123805B2 (ja) | 時分割多重通信方式のフレーム同期方法 | |
| JP2005102121A (ja) | 受信装置 | |
| JP3768090B2 (ja) | データ伝送装置の同期制御方法 | |
| JP2000299676A (ja) | 受信装置 | |
| JPH09321664A (ja) | 時間窓制御ループによるｒａｋｅ方式スペクトラム拡散受信装置 | |
| JP3608197B2 (ja) | スペクトラム直接拡散信号の同期捕捉装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |