JP3930180B2 - デジタル信号復調回路及び方法 - Google Patents
デジタル信号復調回路及び方法 Download PDFInfo
- Publication number
- JP3930180B2 JP3930180B2 JP01343099A JP1343099A JP3930180B2 JP 3930180 B2 JP3930180 B2 JP 3930180B2 JP 01343099 A JP01343099 A JP 01343099A JP 1343099 A JP1343099 A JP 1343099A JP 3930180 B2 JP3930180 B2 JP 3930180B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- carrier
- position information
- reproduction
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0036—Correction of carrier offset using a recovered symbol clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号復調回路及び方法に係り、特に、複数の変調方式が混載された信号を復調するデジタル信号復調回路及び方法に関する。
【０００２】
【従来の技術】
例えば、デジタル変調方式である２相位相変調（以下、ＢＰＳＫという），４相位相変調（以下、ＱＰＳＫという），８相位相変調（以下、８ＰＳＫという）が混載された信号をキャリア再生するデジタル信号復調回路として図１に示すような回路が考えられる。
【０００３】
図１は、複数の変調方式が混載された信号をキャリア再生するデジタル信号復調回路の一例の回路図を示す。図１のデジタル信号復調回路は、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，ＡＧＣ（Ａｕｔｏｍａｔｉｃ ＧａｉｎＣｏｎｔｒｏｌ）９，アナログフィルタ１０，ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）１１，及びキャリア再生部１２を含む構成である。
【０００４】
また、キャリア再生部１２は、複素乗算器４，８ＰＳＫ位相比較器５，ループフィルタ６，ＮＣＯ（Ｎｕｍｂｅｒ Ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）７，及びｓｉｎ・ｃｏｓテーブル８を含む。
ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号が外部より供給されると、チューナ１は供給された信号をダウンコンバートし、その後準同期検波を行なってＩ，Ｑアナログ信号を出力する。Ａ／Ｄ変換器２はチューナ１からＩ，Ｑアナログ信号を供給され、そのＩ，Ｑアナログ信号をＡ／Ｄ変換してＩ，Ｑデジタル信号を出力する。
【０００５】
タイミング再生回路３はＡ／Ｄ変換器２からＩ，Ｑデジタル信号を供給され、そのＩ，Ｑデジタル信号から処理に必要なタイミング再生を行なう。また、複素乗算器４は、後述するｓｉｎ・ｃｏｓテーブル８から供給される位相補正量を表す信号に基づいてタイミング再生回路３から供給されるＩ，Ｑデジタル信号のシンボルの位相回転を補正して出力する。８ＰＳＫ位相比較器５は複素乗算器４から位相回転が補正されたＩ，Ｑデジタル信号を供給され、Ｉ，Ｑデジタル信号のシンボルの位相差を検出して出力する。
【０００６】
ところで、図１のデジタル信号復調回路は、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器５により再生している。以下、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器５を用いて再生する原理について図２を利用して簡単に説明する。
図２は、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器にて再生する原理の一例の説明図を示す。図２に示すように、Ｉ，Ｑ軸平面は８つの領域に分割されている。そして、その８つの領域は夫々半分に分割され、一方が正極性，他方が負極性に割り当てられている。
【０００７】
例えば、入力されたシンボルｘが図２の領域（ａ）にある場合、ベクトルａ0 と原点からシンボルｘに向かうベクトルｘ0 とのなす角度の大きさを位相差の大きさと判定できる。また、極性は上述したように予め設定されている極性に従って出力する。なお、入力されたシンボルが他の領域にある場合も同様にして位相差の大きさを判定できる。
【０００８】
図１に戻り説明を続けると、ループフィルタ６は８ＰＳＫ位相比較器５から供給される位相差を表す信号を平滑化してＮＣＯ７に出力する。ＮＣＯ７は、供給される位相差を表す信号に基づいて異なった発振周波数をｓｉｎ・ｃｏｓテーブル８に出力する。そして、ｓｉｎ・ｃｏｓテーブル８は供給された発振周波数に基づいてＩ，Ｑデジタル信号のシンボルの位相補正量を表す信号を複素乗算器４に出力する。
【０００９】
また、ＡＧＣ９は複素乗算器４からＩ，Ｑデジタル信号が供給され、そのＩ，Ｑデジタル信号のシンボルの大きさを表す信号をアナログフィルタ１０を介してチューナ１に出力する。
なお、図１のデジタル信号復調回路は、複素乗算器４，８ＰＳＫ位相比較器５，ループフィルタ６，ＮＣＯ７，及びｓｉｎ・ｃｏｓテーブル８によりフィードバックループが形成されており、キャリア再生が成される。また、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，複素乗算器４，ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）９，及びアナログフィルタ１０によりフィードバックループが形成されており、複素乗算器４の入力レベルが適当な値に制御される。
【００１０】
このように、タイミング再生，キャリア再生，及び入力レベルの制御が成された複素乗算器４の出力信号をＦＥＣ１１に供給し、誤り訂正を行なった後で復調信号として出力していた。
【００１１】
【発明が解決しようとする課題】
しかしながら、図１のデジタル信号復調回路は８ＰＳＫ位相比較器５でＩ，Ｑデジタル信号のシンボルの位相差を検出するときに、いずれの信号も８ＰＳＫの信号として処理することになる。したがって、キャリア再生が可能なＣ／Ｎ値の下限は、８ＰＳＫの１０ｄＢ程度となり、本来キャリア再生が可能なＣ／Ｎ値の下限が−１〜０ｄＢ程度であるＢＰＳＫ及び２〜３ｄＢ程度であるＱＰＳＫにおいてもＣ／Ｎ値が１０ｄＢ以下になるとキャリア再生ができなくなるという問題が生じる。
【００１２】
本発明は、上記の点に鑑みなされたもので、低Ｃ／Ｎ値においても複数の変調方式が混載された信号をキャリア再生することが可能なデジタル信号復調回路及び方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
そこで、上記課題を解決するため、本発明は、複数の変調方式が混載された信号を復調するデジタル信号復調回路において、信号に含まれる同期語を検出し、その同期語に基づいてキャリア再生用の信号位置情報を生成する同期語検出手段と、キャリア再生の周波数引込み期間には前記キャリア再生用の信号位置情報から周波数引込みに適する第一信号の位置情報を生成し、キャリア再生の位相引込み期間には前記キャリア再生用の信号位置情報から位相引込みに適する第一信号の位置情報及び第二信号の位置情報を生成する第一選択手段と、前記第一選択手段から供給される第一信号の位置情報に基づいてキャリア再生の周波数引込みを行い、前記第一信号の位置情報及び第二信号の位置情報に基づいてキャリア再生の位相引込みを行なうキャリア再生手段と、信号のタイミング再生を行なうタイミング再生手段と、タイミング再生が終了すると予想される時間を計時した後、前記同期語検出手段に処理の開始を指示する第一計時手段と、キャリア再生の周波数引込みが終了すると予想される時間を計時した後、前記第一選択手段をキャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させる第二計時手段とを有することを特徴とする。
【００１４】
このように、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。また、第一選択手段により、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能である。
【００１６】
このように、第二計時手段によりキャリア再生の周波数引込みが終了すると予想される時間を計時した時点で第一選択手段に信号を供給することにより、キャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させることが可能となる。なお、キャリア再生の周波数引込みが終了すると予想される時間は、予めシュミレーション等により算出しておくことができ、その算出した時間を設定したものである。
【００１７】
また、本発明は、前記キャリア再生手段は、前記キャリア再生の周波数引込み期間には前記信号の位相差が所定の範囲内にあるか否かを検出し、前記所定の範囲にあるときは前記位相差をそのまま出力し、前記所定の範囲にないときはその範囲をはずれる前の位相差を出力するウインドウ判定手段を有することを特徴とする。
【００１８】
このように、ウインドウ判定手段により信号の位相差が所定の範囲にない場合は、その範囲をはずれる前の位相差を出力することにより、周波数ずれが大きい場合でもキャリア再生の周波数引込みが可能となる。
また、本発明は、前記キャリア再生手段は、キャリア周波数ずれ補正量を決定する周波数ずれ補正手段と、前記キャリア周波数ずれ補正量の更新をする周期を計時する第三計時手段と、前記同期語検出手段が前記第三計時手段による周期の計時終了までに前記同期語を検出しない場合に、前記キャリア周波数ずれ補正量の更新を指示する第二選択手段を有することを特徴とする。
【００１９】
このように、第三計時手段が計時する周期の内に同期語検出手段が同期語を検出しなければ順次キャリア周波数ずれ補正量の更新が行われるために、同期語検出手段が同期語を検出できるキャリアずれの範囲、いわゆるキャプチャレンジが拡大できる。
また、本発明は、前記キャリア再生手段は、前記信号のＣ／Ｎ値を検出するＣ／Ｎ検出手段と、前記Ｃ／Ｎ値に基づいてキャリア周波数ずれ補正量を決定する周波数ずれ補正手段とを有することを特徴とする。
【００２０】
このように、キャリア周波数ずれ補正量をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を大きくして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を小さくして同期語検出を正確に行なうことができる。
また、本発明は、前記周波数ずれ補正手段は、前記Ｃ／Ｎ値に基づいてキャリア周波数ずれ補正量の更新をする周期を変更することを特徴とする。
【００２１】
このように、キャリア周波数ずれ補正量の更新をする周期をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を短くして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を長くして同期語検出を正確に行なうことができる。
【００２２】
また、本発明は、前記Ｃ／Ｎ検出手段は、前記信号の振幅を算出する振幅計算手段と、前記算出された現在の振幅と一つ前の振幅との振幅差を算出する振幅差計算手段と、前記算出された振幅差を積分する積分手段と、前記積分手段による積分結果を所定の時間ごとに出力させる第三選択手段とを有することを特徴とする。
【００２３】
このように、Ｃ／Ｎ検出手段は振幅計算手段，振幅差計算手段，積分手段，及び第三選択手段により実現できる。
また、本発明は、前記デジタル信号復調回路は、キャリア再生終了後に前記信号の変調方式を識別する変調方式識別手段と、前記識別された変調方式に応じて位相比較器を切り換える位相比較器切換え手段とを有することを特徴とする。
【００２４】
このように、キャリア再生が終了した後のキャリアの同期保持において、現在の信号の変調方式を変調方式識別手段により識別し、位相比較器を切り換えることにより、各変調方式に応じた位相比較器を切換えて利用することができ、キャリアジッタを減少させることが可能となる。
また、本発明は、前記位相比較器切換え手段は、夫々変調方式に応じたしきい値が設定されており、そのしきい値と前記Ｃ／Ｎ値とを比較することによりその変調方式を同期保持に利用するか否かを判断する同期保持利用判断手段を有することを特徴とする。
【００２５】
ここで、しきい値とは同期保持に役立つ限界Ｃ／Ｎを変調方式ごとに設定した値である。したがって、夫々の変調方式に応じたしきい値と現在のＣ／Ｎ値とを比較することにより、その変調方式の信号を同期保持に利用するべきか否かを判定することが可能となる。
また、本発明は、前記複数の変調方式が混載された信号は、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号であることを特徴とする。
【００２６】
このように、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を復調することが可能である。
また、本発明は、前記第一信号及び第二信号は、ＢＰＳＫにより変調された信号であることを特徴とする。このように、前記第一信号及び第二信号は、ＢＰＳＫにより変調された信号であることにより、ＢＰＳＫしか捕捉できないような低Ｃ／Ｎにおいてもキャリア再生が可能である。
【００２７】
また、本発明は、前記第一信号は、変調方式の切換え制御の情報及び同期語を含むことを特徴とする。
このように、第一信号は変調方式の切換え制御の情報及び同期語を含む信号であり、比較的大きなデータ数を有する信号であるのでキャリア再生の周波数引込みに利用できる。
【００２８】
例えば、ＢＳデジタル放送信号ではＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ＆Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ）信号が第一信号に相当する。
また、本発明は、複数の変調方式が混載された信号を復調するデジタル信号復調方法において、信号に含まれる同期語を検出し、その同期語に基づいてキャリア再生用の信号位置情報を生成する工程と、キャリア再生の周波数引込み期間には前記キャリア再生用の信号位置情報から周波数引込みに適する第一信号の位置情報を生成し、キャリア再生の位相引込み期間には前記キャリア再生用の信号位置情報から位相引込みに適する第一信号の位置情報及び第二信号の位置情報を生成する工程と、前記第一信号の位置情報に基づいてキャリア再生の周波数引込みを行い、前記第一信号の位置情報及び第二信号の位置情報に基づいてキャリア再生の位相引込みを行なう工程と、信号のタイミング再生を行なう工程と、
タイミング再生が終了すると予想される時間を計時した後、前記同期語検出手段に処理の開始を指示する工程と、キャリア再生の周波数引込みが終了すると予想される時間を計時した後、前記キャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させる工程とを有することを特徴とする。
【００２９】
このように、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。また、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能となる。
【００３０】
【発明の実施の形態】
以下に、本発明の実施例を図面に基づいて説明する。なお、以下に示す実施例においては、複数の変調方式が混載された信号の一例としてＢＳ（Ｂｒｏａｄｃａｓｔｉｎｇ Ｓａｔｅｌｌｉｔｅ）デジタル放送信号が入力された場合の処理について説明する。図４は、複数の変調方式が混載されたＢＳデジタル放送信号の一例の構成図を示す。
【００３１】
図４の信号は、３１９４８８個のシンボルで構成されるスーパーフレームを示している。スーパフレームは３９９３６個のシンボルで構成される８つのフレームよりなり、各フレームには図４中斜線でしめす常にＢＰＳＫ変調される部分を含んでいる。
この常にＢＰＳＫ変調される部分は各フレームの先頭から１９２シンボルまでのシンボルであるＴＭＣＣ信号と、フレームからＴＭＣＣ信号を除いた部分に２０７シンボル単位ごとに存在し、その２０７シンボルの最後尾から４シンボルであるバースト信号とである。
【００３２】
ＴＭＣＣ信号は、１３〜３２シンボルが同期語１と呼ばれる部分であり、１７３〜１９２シンボルが同期語２又は３と呼ばれる部分である。なお、スーパフレームを構成する最初のフレームの１７３〜１９２シンボルは同期語２を構成し、残りのフレームの１７３〜１９２シンボルは同期語３を構成する。そして、各フレームのＴＭＣＣ信号及びバースト信号以外の部分はデータ部であり、ＢＰＳＫ，ＱＰＳＫ，又は８ＰＳＫに変調されている。
【００３３】
以下、図４に示す信号が入力された場合の処理について各実施例ごとに説明する。図３は、本発明のデジタル信号復調回路の第一実施例の回路図を示す。図５は、本発明の第一実施例の処理を示す一例のフローチャートを示す。また、図６は本発明の第一実施例の処理を示す一例のタイミング図を示す。なお、図３の回路図は図１の回路図と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００３４】
図３のデジタル信号復調回路は、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）９，アナログフィルタ１０，ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）１１，キャリア再生部１２，同期語検出回路１３，タイマ１（１４），及びタイマ２（１５）を含む構成である。また、キャリア再生部１２は、複素乗算器４，ループフィルタ６，ＮＣＯ（Ｎｕｍｂｅｒ Ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）７，ｓｉｎ・ｃｏｓテーブル８，ＢＰＳＫ位相比較器１６，ＯＲ回路１７，及び選択器１８を含む。
【００３５】
図３の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ１００）。その後、図４に示すＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号が外部より供給されると、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，ＡＧＣ９，及びアナログフィルタ１０により構成されるフィードバックループにより振幅の調整及びタイミング再生が行われる（Ｓ１１０）。タイミング再生を行なうためのタイミング再生回路３はキャリアずれのあるＩ，Ｑデジタル信号をロックする必要があるが、位相比較器にガードナ型を用いることで実現できる。なお、この処理は図６のタイミング図においてｔ１００に対応する。
【００３６】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間を計時するものであり、計時が終了すると同期語検出回路１３にイネーブル信号を供給する。同期語検出回路１３は、タイミング再生回路３からＩ，Ｑデジタル信号が供給され、同期語１及び２を検出し始める（Ｓ１２０）。なお、この処理は図６のタイミング図においてｔ１１０に対応する。
【００３７】
同期語検出回路１３は、同期語１及び２を検出すると、ＴＭＣＣ信号の位置及びバースト信号の位置を算出し、キャリア再生部１２にＴＭＣＣ信号の位置及びバースト信号の位置を示す信号を供給する。このとき、タイマ２（１５）は計時を開始し、予めシュミレーション等によって求められた周波数引込みが終了する時間までＬｏｗ信号を選択器１８に供給する（Ｓ１３０）。したがって、選択器１８は同期語検出回路１３から供給されるＴＭＣＣ信号の位置を示す信号をＢＰＳＫ位相比較器１６に供給する。なお、この処理は図６のタイミング図においてｔ１２０に対応する。
【００３８】
以上より、図６のｔ１２０の期間は、ＴＭＣＣ信号の位置のみでイネーブル信号がＢＰＳＫ位相比較器１６に供給され、複素乗算器４，ＢＰＳＫ位相比較器１６，ループフィルタ６，ＮＣＯ７，ｓｉｎ・ｃｏｓテーブル８のフィードバックループにより周波数引込みが行われる。
タイマ２（１５）は計時を終了すると、Ｈｉｇｈ信号を選択器１８に供給する（Ｓ１４０）。したがって、選択機１８は同期語検出回路１３から供給されるＴＭＣＣ信号の位置及びバースト信号の位置を示す信号をＢＰＳＫ位相比較器１６に供給する。なお、この処理は図６のタイミング図においてｔ１３０に対応する。
【００３９】
以上より、図６のｔ１３０の期間は、ＴＭＣＣ信号の位置及びバースト信号の位置のみでイネーブル信号がＢＰＳＫ位相比較器１６に供給され、複素乗算器４，ＢＰＳＫ位相比較器１６，ループフィルタ６，ＮＣＯ７，ｓｉｎ・ｃｏｓテーブル８のフィードバックループにより位相引込みが行われる。
ここで、図６のｔ１２０に示す周波数引込み期間においてはＴＭＣＣ信号のみを利用し、ｔ１３０に示す位相引込み期間においてはＴＭＣＣ信号及びバースト信号を利用する理由について説明する。
【００４０】
本発明の第一実施例の回路は図３に示すように、キャリア再生部１２は複素乗算器４，ＢＰＳＫ位相比較器１６，ループフィルタ６，ＮＣＯ７，ｓｉｎ・ｃｏｓテーブル８によりフィードバックループを構成しており、これらの各ブロックはその処理に所定の遅延を伴う。
したがって、バースト信号のような短い時間間隔で連続する信号が入力された場合、バースト信号のシンボルの比較結果がフィードバックループにより複素乗算器４に供給される前にそのバースト信号期間が終了しているためフィードバックがかからないこととなる。また、ＢＰＳＫ位相比較器１６から出力される信号の周波数成分はキャリアずれが大きいほど高くなるため、キャリアずれが大きいときにバースト信号が入力されるとうまく動作しなくなる。
【００４１】
一方、ＢＰＳＫ位相比較器１６から出力される信号の周波数成分は、キャリアずれが小さくなると直流に近い信号となるので前記の影響が少なくなり、バースト信号が位相引込みに役立つことになる。
したがって、本発明の第一実施例では周波数引込み時にはＴＭＣＣ信号のみを利用し、位相引込み時にはＴＭＣＣ信号及びバースト信号を利用することとしている。
【００４２】
次に、本発明の第二実施例について説明する。図７は、本発明のデジタル信号復調回路の第二実施例を構成するＢＰＳＫ位相比較器の回路図を示す。図８は、本発明の第二実施例の処理を示す一例のフローチャートを示す。また、図９は本発明の第二実施例の処理を示す一例のタイミング図を示す。
なお、本発明の第二実施例はキャリア再生部１２に含まれるＢＰＳＫ位相比較器１６の構成が第一実施例と異なっている。したがって、第一実施例において説明した部分については説明を省略する。
【００４３】
図７のＢＰＳＫ位相比較器１６は、ＢＰＳＫ位相比較器２０，ウインドウ判定手段２１，乗算器２２，選択器２３，及びＤ形フリップフロップ２４を含む構成である。
図７のＢＰＳＫ位相比較器１６は、選択器１８からＨｉｇｈのイネーブル信号が乗算器２２に供給されると、ＢＰＳＫ位相比較器２０の出力信号を乗算器２２を介して選択器２３に供給する。また、ＢＰＳＫ位相比較器１６は、選択器１８からＬｏｗのイネーブル信号が乗算器２２に供給されると、ＢＰＳＫ位相比較器２０の出力信号に０が乗算され、０を選択器２３に供給する。
【００４４】
ウインドウ判定手段２１はＩ，Ｑデジタル信号が供給され、図１０の斜線部分に示すウインドウ内にＩ，Ｑデジタル信号が入っているか否かを判定する。ウインドウ内にＩ，Ｑデジタル信号が入っていると判定すると、Ｈｉｇｈの信号が選択器２３に供給され、ウインドウ内にＩ，Ｑデジタル信号が入っていないと判定すると、Ｌｏｗの信号が選択器２３に供給される。
【００４５】
したがって、選択器２３はウインドウ判定手段２１からＨｉｇｈの信号を供給されている場合、すなわち、ウインドウ内にＩ，Ｑデジタル信号が入っている場合はＤ形フリップフロップ２４の値をＢＰＳＫ位相比較器２０の出力に基づいて更新する。また、選択器２３はウインドウ判定手段２１からＬｏｗの信号を供給されている場合、すなわち、ウインドウ内にＩ，Ｑデジタル信号が入っていない場合はＤ形フリップフロップ２３の値を以前の値のまま保持する。
【００４６】
したがって、図８に示すフローチャートのステップＳ２３０においては、Ｉ，Ｑデジタル信号のＴＭＣＣ信号部分のみで選択器１８からＨｉｇｈのイネーブル信号が乗算器２２に供給されることになり、ウインドウ内に入っているＴＭＣＣ信号のシンボルのみが周波数引込みに利用される。
また、図８に示すフローチャートのステップＳ２４０においては、Ｉ，Ｑデジタル信号のＴＭＣＣ信号及びバースト信号部分のみで選択器１８からＨｉｇｈのイネーブル信号が乗算器２２に供給されることになり、ＴＭＣＣ信号及びバースト信号のシンボルのみが位相引込みに利用される。
【００４７】
ここで、ウインドウ判定手段２１について図１０〜１２を利用して説明する。図１０は、ウインドウの範囲を示す一例のＩＱ座標図を示す。図１１は、ＢＰＳＫ位相比較器の出力の極性を示す一例のＩＱ座標図を示す。また、図１２はＢＰＳＫ位相比較器の出力を示す一例の波形図を示す。
このウインドウ判定手段２１は、図１０に示すようにＩ，Ｑデジタル信号の位相ずれが所定の範囲内、すなわちウインドウ内に入っているか否かを判定するもので、Ｉ，Ｑデジタル信号の位相差がウインドウ内にある場合にＨｉｇｈの信号を選択器２３に出力し、Ｉ，Ｑデジタル信号の位相差がウインドウ内にない場合にＬｏｗの信号を選択器２３に出力する。
【００４８】
したがって、ウインドウ判定手段２１の効果によりＢＰＳＫ位相比較器１６の出力は図１２（Ｂ）に示すようになる。
一方、ウインドウ判定手段２１を設けていないＢＰＳＫ位相比較器１６の出力について考えると、図１１に示すＩＱ座標図の極性の配置により、キャリアずれのあるＩ，Ｑデジタル信号のシンボルが入力された場合、そのシンボルはＩＱ座標の円上を回転し続け、ＢＰＳＫ位相比較器１６の出力は図１２（Ａ）に示すようになる。
【００４９】
したがって、図１２（Ａ），（Ｂ）に示すようにウインドウ判定手段２１を設けた場合は、設けない場合と比べて出力信号に直流成分が多く発生するためキャプチャレンジ、すなわち周波数及び位相引込みの範囲が拡大する。
次に、本発明の第三実施例について説明する。図１３は、本発明のデジタル信号復調回路の第三実施例の回路図を示す。図１４は、本発明の第三実施例の処理を示す一例のフローチャートを示す。また、図１５は本発明の第三実施例の処理を示す一例のタイミング図を示す。なお、本発明の第三実施例は第二実施例の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００５０】
図１３の回路図は、周波数ずれ補正手段３０，タイマ３（３５），ＡＮＤ回路３７，及びＮＯＴ回路３８を設けたことが図３の回路図と異なる。また、周波数ずれ補正手段３０は、複素乗算器３１，ｓｉｎ・ｃｏｓテーブル３２，ＮＣＯ３３，及び補正量演算手段３４を含む。
図１３の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ３００）。なお、後述する補正量演算手段３４のキャリア周波数ずれ補正量は０に設定される。その後、第一実施例のステップＳ１１０と同様な処理により振幅の調整及びタイミング再生が行われる（Ｓ３１０）。なお、この処理は図１５のタイミング図においてｔ３００に対応する。
【００５１】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間の計時が終了すると同期語検出回路１３にイネーブル信号を供給する。このとき、タイマ３（３５）が予め設定された時間の計時を開始する（Ｓ３２０）。また、同期語検出回路１３は、タイミング再生回路３からＩ，Ｑデジタル信号が供給され、同期語１及び２を検出し始める。なお、この処理は図１５のタイミング図においてｔ３１０に対応する。
【００５２】
この後、タイマ３（３５）が予め設定された時間の計時を終了するまでに、同期語検出回路１３が同期語１及び２を検出するか否かにより処理が変化する（Ｓ３３０）。タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出すると（Ｓ３３０においてＹＥＳ）、同期語検出回路１３はＨｉｇｈの同期語検出信号をＮＯＴ回路３８を介してＡＮＤ回路３７に供給する。
【００５３】
したがって、タイマ３（３５）が計時を終了してＨｉｇｈのパルス信号がＡＮＤ回路３７に供給されたとしても、ＡＮＤ回路３７はＨｉｇｈのパルス信号を出力せず、補正量演算手段３４のキャリア周波数ずれ補正量は０のまま維持される。その後、図１３の回路は、ステップＳ３４０，Ｓ３５０に進み処理を続ける。なお、ステップＳ３４０，Ｓ３５０は、図８に示すフローチャートのステップＳ２３０，Ｓ２４０と同様な処理である。
【００５４】
タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出しないと（Ｓ３３０においてＮＯ）、同期語検出回路１３はＬｏｗの同期語検出信号をＮＯＴ回路３８を介してＡＮＤ回路３７に供給し続ける。
したがって、タイマ３（３５）が計時を終了してＨｉｇｈのパルス信号がＡＮＤ回路３７に供給されると、ＡＮＤ回路３７はＨｉｇｈのパルス信号を補正量演算手段３４に供給する（Ｓ３２０）。補正量演算手段３４はキャリア周波数ずれ補正量を予め設定されている規則に従って更新すると共に、タイマ３（３５）を初期化する。
【００５５】
例えばキャリア周波数ずれ補正量は、同期語検出回路１３の周波数ずれに対する検出能力が±１ＭＨｚであれば、＋１ＭＨｚ，−１ＭＨｚ，＋２ＭＨｚ，−２ＭＨｚ，・・・・・ ，というように変更すればよい。
図１５のタイミング図は、キャリア周波数ずれ補正量を＋１ＭＨｚ，−１ＭＨｚと更新し、ｔ３３０の期間においてタイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出している例を示している。
【００５６】
次に、本発明の第四実施例について説明する。図１６は、本発明のデジタル信号復調回路の第四実施例の回路図を示す。図１７は、本発明の第四実施例の処理を示す一例のフローチャートを示す。図１８は本発明の第四実施例の処理を示す一例のタイミング図を示す。また、図１９は本発明のＣ／Ｎ検出手段の一例の回路図を示す。なお、本発明の第四実施例は第三実施例の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００５７】
図１６の回路図は、Ｃ／Ｎ検出手段４０を設けたことが図１３の回路図と異なる。このＣ／Ｎ検出手段４０は図１９に示すように、振幅計算手段４１，Ｄ形フリップフロップ４２，振幅差計算手段４３，加算器４４，Ｄ形フリップフロップ４５，選択器４６，Ｄ形フリップフロップ４７，カウンタ４８，及びＤ形フリップフロップ４９を含む。
【００５８】
振幅計算手段４１はＩ，Ｑデジタル信号が供給されると、Ｉ，Ｑデジタル信号のシンボルの振幅を計算して算出する。振幅計算手段４１は、算出したシンボルの振幅を振幅差計算手段４３に直接供給すると共に、Ｄ形フリップフロップ４２を介してシンボルの振幅を振幅差計算手段４３に供給する。
振幅差計算手段４３は、振幅計算手段４１から供給されるシンボルの振幅と、Ｄ形フリップフロップ４２から供給される１シンボル前のシンボルの振幅との振幅差を算出して加算器４４に出力する。加算器４４及びＤ形フリップフロップ４５は振幅差計算手段４３から供給される振幅差を積分し、カウンタ４８が所定の時間を計時するごとにその積分結果を選択器４６を介してＤ形フリップフロップ４７に出力すると共に、Ｄ形フリップフロップ４５をリセットする。Ｄ形フリップフロップ４７は、カウンタ４８からＨｉｇｈの信号が供給されると積分結果を更新し、カウンタ４８からＬｏｗの信号が供給されると積分結果を保持する。
【００５９】
したがって、Ｃ／Ｎ検出手段４０は、現在のシンボルの振幅と１シンボル前のシンボルの振幅との差の絶対値の積分値が所定の時間ごとに出力されるので、入力されたＩ，Ｑデジタル信号のシンボルのＣ／Ｎ値が小さい、すなわちノイズが大きいほど大きな信号を出力する。
図１６の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ４００）。なお、補正量演算手段３４のキャリア周波数ずれ補正量は０に設定される。その後、第三実施例のステップＳ３１０と同様な処理により振幅の調整及びタイミング再生が行われる（Ｓ４１０）。なお、この処理は図１８のタイミング図においてｔ４００に対応する。
【００６０】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間の計時が終了すると同期語検出回路１３にイネーブル信号を供給する。このとき、Ｃ／Ｎ検出手段４０から出力される信号は安定しているので、補正量演算手段３４はＣ／Ｎ検出手段４０から供給される信号に基づいてキャリア周波数ずれ補正量の更新量を算出する（Ｓ４２０）。
【００６１】
続いて、タイマ３（３５）が予め設定された時間の計時を開始する。また、同期語検出回路１３は、タイミング再生回路３からＩ，Ｑデジタル信号が供給され、同期語１及び２を検出し始める（Ｓ４３０）。なお、この処理は図１８のタイミング図においてｔ４１０に対応する。
この後、タイマ３（３５）が予め設定された時間の計時を終了するまでに、同期語検出回路１３が同期語１及び２を検出するか否かにより処理が変化する（Ｓ４４０）。図１４のステップＳ３３０と同様に、タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出すると（Ｓ４４０においてＹＥＳ）、ＡＮＤ回路３７はＨｉｇｈのパルス信号が出力されず、補正量演算手段３４のキャリア周波数ずれ補正量は０のまま維持される。その後、図１６の回路は、ステップＳ４５０，Ｓ４６０に進み処理を続ける。なお、ステップＳ４５０，Ｓ４６０は、図１４に示すフローチャートのステップＳ３４０，Ｓ３５０と同様な処理である。
【００６２】
タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出しないと（Ｓ４４０においてＮＯ）、ＡＮＤ回路３７はＨｉｇｈのパルス信号を補正量演算手段３４に供給する。補正量演算手段３４はキャリア周波数ずれ補正量を以下の式（１）に従って更新すると共に、タイマ３（３５）を初期化する。
【００６３】
キャリア周波数ずれ補正量＝（−１）n ×補正量の更新量・・・・・ （１）
（ｎ＝０，１，２，・・・ ）
図１８のタイミング図は、キャリア周波数ずれ補正量を２回更新し、ｔ４３０の期間においてタイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出している例を示している。
【００６４】
次に、本発明の第五実施例について説明する。図２０は、本発明のデジタル信号復調回路の第五実施例の回路図を示す。図２１は、本発明の第五実施例の処理を示す一例のフローチャートを示す。図２２は本発明の第五実施例の処理を示す一例のタイミング図を示す。なお、本発明の第五実施例は第四実施例の回路と回路構成上同一であり、同一部分には同一符号を付し説明を省略する。
【００６５】
図２０の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ５００）。なお、補正量演算手段３４のキャリア周波数ずれ補正量は０に設定される。その後、第四実施例のステップＳ４１０と同様な処理により振幅の調整及びタイミング再生が行われる（Ｓ５１０）。なお、この処理は図２２のタイミング図においてｔ５００に対応する。
【００６６】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間の計時が終了すると同期語検出回路１３にイネーブル信号を供給する。このとき、Ｃ／Ｎ検出手段４０から出力される信号は安定しているので、補正量演算手段３４はＣ／Ｎ検出手段４０から供給される信号に基づいてキャリア周波数ずれ補正量の更新量及びキャリア周波数ずれ補正量の更新周期、すなわちタイマ３（３５）により計時する時間を設定する（Ｓ５２０）。
【００６７】
この設定値は、Ｃ／Ｎ検出手段４０から供給される信号が大きいほど小さなキャリア周波数ずれ補正量の更新量及び長いキャリア周波数ずれ補正量の更新周期が設定される。したがって、Ｃ／Ｎ値が大きい場合はキャリア周波数ずれ補正量の更新周期を短く設定し、処理の高速化を実現する。また、Ｃ／Ｎ値が小さい場合はキャリア周波数ずれ補正量の更新周期を長く設定することにより、確実な同期語検出を実現する。なお、ステップＳ５３０以降の処理は、図１７に示す第四実施例と同一であり、説明を省略する。
【００６８】
次に、本発明の第六実施例について説明する。図２３は、本発明のデジタル信号復調回路の第六実施例の回路図を示す。図２４は、本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図を示す。図２５は、本発明の第六実施例の処理を示す一例のフローチャートを示す。また、図２６は、本発明の第六実施例の処理を示す一例のタイミング図を示す。なお、本発明の第六実施例は図２０の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００６９】
図２３の回路図は、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０を設けたことが図２０の回路図と異なっている。なお、図２０のＯＲ回路１７及び選択器１８はＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に含まれている。
このＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０は図２４に示すように、ＯＲ回路１７，選択器１８，ＯＲ回路５３，８ＰＳＫ位相比較器５４，ＱＰＳＫ位相比較器５５，ＢＰＳＫ位相比較器２０，ウインドウ判定手段２１，乗算器５８〜５９，乗算器２２，Ｄ形フリップフロップ６１〜６２，Ｄ形フリップフロップ２４，選択器２３，及び加算器６５を含む。
【００７０】
なお、図２３の回路はステップＳ６００〜Ｓ６６０までの処理が図２０の回路図と同様であり、説明を省略する。ステップＳ６００〜Ｓ６６０の処理により周波数引込み及び位相引込みが終了すると、ＦＥＣ１１は変調方式の切換え制御の情報を取得して、各変調方式ごとに切換え制御信号をＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に供給する（Ｓ６７０）。例えば、８ＰＳＫの切換え制御信号は８ＰＳＫ変調信号部分のみでＨｉｇｈの信号となり、ＱＰＳＫの切換え制御信号はＱＰＳＫ変調信号部分のみでＨｉｇｈの信号となり、ＢＰＳＫの切換え制御信号はＢＰＳＫ変調信号部分のみでＨｉｇｈの信号となる。
【００７１】
８ＰＳＫの切換え制御信号は乗算器５８に供給され、８ＰＳＫの切換え制御信号がＨｉｇｈの信号であるとき、すなわち８ＰＳＫ変調信号部分であるときに８ＰＳＫ位相比較器５４の出力をＤ形フリップフロップ６１に供給する。なお、８ＰＳＫの切換え制御信号がＬｏｗの信号であるとき、すなわち８ＰＳＫ変調信号部分でないときは、０をＤ形フリップフロップ６１に供給する。
【００７２】
ＱＰＳＫの切換え制御信号は乗算器５９に供給され、ＱＰＳＫの切換え制御信号がＨｉｇｈの信号であるとき、すなわちＱＰＳＫ変調信号部分であるときにＱＰＳＫ位相比較器５５の出力をＤ形フリップフロップ６２に供給する。なお、ＱＰＳＫの切換え制御信号がＬｏｗの信号であるとき、すなわちＱＰＳＫ変調信号部分でないときは、０をＤ形フリップフロップ６２に供給する。
【００７３】
ＢＰＳＫの切換え制御信号は乗算器２２に供給され、ＢＰＳＫの切換え制御信号がＨｉｇｈの信号であるとき、すなわちＢＰＳＫ変調信号部分であるときにＢＰＳＫ位相比較器２０の出力をＤ形フリップフロップ２４に供給する。なお、ＢＰＳＫの切換え制御信号がＬｏｗの信号であるとき、すなわちＢＰＳＫ変調信号部分でないときは、０をＤ形フリップフロップ２４に供給する。これらのＤ形フリップフロップ２４，６１，及び６２の出力は加算器６５により加算され、ループフィルタ６に出力される。なお、この処理は図２６のタイミング図においてｔ６５０に対応する。
【００７４】
したがって、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０はこれらの切換え制御信号を利用することにより、現在処理を行なっているＩ，Ｑデジタル信号の変調方式に応じて位相比較器を切換えて使用することができる。
次に、本発明の第七実施例について説明する。図２７は、本発明のデジタル信号復調回路の第七実施例の回路図を示す。図２８は、本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図を示す。図２９は、本発明の第七実施例の処理を示す一例のフローチャートを示す。また、図３０は、本発明の第七実施例の処理を示す一例のタイミング図を示す。なお、本発明の第七実施例は図２３の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００７５】
図２７の回路図は、Ｃ／Ｎ検出手段４０の出力信号がＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に供給されている点が図２３の回路図と異なっている。また、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０は図２８に示すように、８ＰＳＫしきい値設定部７０，ＱＰＳＫしきい値設定部７１，大小判定手段７２，大小判定手段７３，及び乗算器７４〜７５を含んでいることが図２４の回路図と異なっている。
【００７６】
なお、図２７の回路はステップＳ７００〜Ｓ７６０までの処理が図２３の回路図と同様であり、説明を省略する。ステップＳ７００〜Ｓ７６０の処理により周波数引込み及び位相引込みが終了すると、ＦＥＣ１１は変調方式の切換え制御の情報を取得して、各変調方式ごとに切換え制御信号をＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に供給する。また、Ｃ／Ｎ検出手段４０は、出力信号を大小判定手段７２及び７３に供給する（Ｓ７７０）。
【００７７】
大小判定手段７２は、Ｃ／Ｎ検出手段４０の出力信号と８ＰＳＫしきい値設定部７０から供給される８ＰＳＫしきい値とを比較して、Ｃ／Ｎ検出手段４０の出力信号が８ＰＳＫしきい値より小さい場合に乗算器７４にＨｉｇｈの信号を出力しする。また、Ｃ／Ｎ検出手段４０の出力信号が８ＰＳＫしきい値より大きい場合に乗算器７４にＬｏｗの信号を出力しする。
【００７８】
したがって、乗算器７４はＣ／Ｎ検出手段４０の出力信号が８ＰＳＫしきい値より小さい場合にのみＦＥＣ１１から供給される８ＰＳＫの切換え信号を乗算器５８に供給する。これは、８ＰＳＫしきい値設定部７０は８ＰＳＫ変調信号が同期保持に役立つ限界Ｃ／Ｎ値に基づいた信号が設定されており、８ＰＳＫしきい値と比較してＣ／Ｎ検出手段４０の出力信号が大きい場合は同期保持に役立たないばかりか同期保持の妨害になってしまうからである。
【００７９】
また、大小判定手段７３は、Ｃ／Ｎ検出手段４０の出力信号とＱＰＳＫしきい値設定部７１から供給されるＱＰＳＫしきい値とを比較して、Ｃ／Ｎ検出手段４０の出力信号がＱＰＳＫしきい値より小さい場合に乗算器７５にＨｉｇｈの信号を出力しする。また、Ｃ／Ｎ検出手段４０の出力信号がＱＰＳＫしきい値より大きい場合に乗算器７５にＬｏｗの信号を出力しする。
【００８０】
したがって、乗算器７５はＣ／Ｎ検出手段４０の出力信号がＱＰＳＫしきい値より小さい場合にのみＦＥＣ１１から供給されるＱＰＳＫの切換え信号を乗算器５９に供給する。これは、ＱＰＳＫしきい値設定部７１はＱＰＳＫ変調信号が同期保持に役立つ限界Ｃ／Ｎ値に基づいた信号が設定されており、ＱＰＳＫしきい値と比較してＣ／Ｎ検出手段４０の出力信号が大きい場合は同期保持に役立たないばかりか同期保持の妨害になってしまうからである。なお、この処理は図３０のタイミング図においてｔ７５０に対応する。
【００８１】
したがって、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０は、Ｃ／Ｎ値の状態に応じて同期保持に利用する変調信号を選択することにより、低Ｃ／Ｎ値の状態まで同期保持が可能となる。
以上、各実施例に係るデジタル信号復調回路は、例えば図３１に示すようなデジタル信号受信器に適用できる。図３１は、デジタル信号受信器の一例の回路図を示す。図３１のデジタル受信器８０では、本発明のデジタル信号復調回路はＱＰＳＫ８２，Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ８３よりなるブロック８１に相当している。
【００８２】
なお、本発明の実施例としてＢＳデジタル放送信号が入力された場合の処理について説明したがこれに限ることなく、他の変調方式が混載された信号をキャリア再生する場合にも適用が可能である。
なお、特許請求の範囲に記載した同期語検出手段は同期語検出回路１３に相当し、第一選択手段はタイマ２（１５）とＯＲ回路１７と選択器１８とに相当し、キャリア再生手段はキャリア再生部１２に相当し、タイミング再生手段はタイミング再生回路３に相当し、第一計時手段はタイマ１（１４）に相当し、第二計時手段はタイマ２（１５）に相当し、第三計時手段はタイマ３（３５）に相当し、第二選択手段はＡＮＤ回路３７に相当し、積分手段が加算器４４とＤ形フリップフロップ４５とに相当し、第三選択手段がカウンタ４８とＤ形フリップフロップ４９と選択器４６とに相当し、変調方式識別手段がＦＥＣ１１に相当し、位相比較器切換え手段が乗算器２２，５８，及び５９に相当し、同期保持利用判断手段が大小判定手段７２，７３に相当する。
【００８３】
【発明の効果】
上述の如く、本発明によれば、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。
また、第一選択手段により、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能である。
【００８４】
また、本発明によれば、第二計時手段によりキャリア再生の周波数引込みが終了すると予想される時間を計時した時点で第一選択手段に信号を供給することにより、キャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させることが可能となる。なお、キャリア再生の周波数引込みが終了すると予想される時間は、予めシュミレーション等により算出しておくことができ、その算出した時間を設定したものである。
【００８５】
また、本発明によれば、ウインドウ判定手段により信号の位相差が所定の範囲にない場合は、その範囲をはずれる前の位相差を出力することにより、周波数ずれが大きい場合でもキャリア再生の周波数引込みが可能となる。
また、本発明によれば、第三計時手段が計時する周期の内に同期語検出手段が同期語を検出しなければ順次キャリア周波数ずれ補正量の更新が行われるために、同期語検出手段が同期語を検出できるキャリアずれの範囲、いわゆるキャプチャレンジが拡大できる。
【００８６】
また、本発明によれば、キャリア周波数ずれ補正量をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を大きくして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を小さくして同期語検出を正確に行なうことができる。
また、本発明によれば、キャリア周波数ずれ補正量の更新をする周期をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を短くして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を長くして同期語検出を正確に行なうことができる。
【００８７】
また、本発明によれば、Ｃ／Ｎ検出手段は振幅計算手段，振幅差計算手段，積分手段，及び第三選択手段により実現できる。
また、本発明によれば、キャリア再生が終了した後のキャリアの同期保持において、現在の信号の変調方式を変調方式識別手段により識別し、位相比較器を切り換えることにより、各変調方式に応じた位相比較器を切換えて利用することができ、キャリアジッタを減少させることが可能となる。
【００８８】
また、本発明によれば、夫々の変調方式に応じたしきい値と現在のＣ／Ｎ値とを比較することにより、その変調方式の信号を同期保持に利用するべきか否かを判定することが可能となる。なお、しきい値とは同期保持に役立つ限界Ｃ／Ｎを変調方式ごとに設定した値である。
また、本発明によれば、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を復調することが可能である。
【００８９】
また、本発明によれば、前記第一信号及び第二信号は、ＢＰＳＫにより変調された信号であることにより、ＢＰＳＫしか捕捉できないような低Ｃ／Ｎにおいてもキャリア再生が可能である。
また、本発明によれば、第一信号は変調方式の切換え制御の情報及び同期語を含む信号であり、比較的大きなデータ数を有する信号であるのでキャリア再生の周波数引込みに利用できる。
【００９０】
また、本発明によれば、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。また、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能となる。
【図面の簡単な説明】
【図１】複数の変調方式が混載された信号をキャリア再生するデジタル信号復調回路の一例の回路図である。
【図２】ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器にて再生する原理の一例の説明図である。
【図３】本発明のデジタル信号復調回路の第一実施例の回路図である。
【図４】複数の変調方式が混載されたＢＳデジタル放送信号の一例の構成図である。
【図５】本発明の第一実施例の処理を示す一例のフローチャートである。
【図６】本発明の第一実施例の処理を示す一例のタイミング図である。
【図７】本発明のデジタル信号復調回路の第二実施例を構成するＢＰＳＫ位相比較器の回路図である。
【図８】本発明の第二実施例の処理を示す一例のフローチャートである。
【図９】本発明の第二実施例の処理を示す一例のタイミング図である。
【図１０】ウインドウの範囲を示す一例のＩＱ座標図である。
【図１１】ＢＰＳＫ位相比較器の出力の極性を示す一例のＩＱ座標図である。
【図１２】ＢＰＳＫ位相比較器の出力を示す一例の波形図である。
【図１３】本発明のデジタル信号復調回路の第三実施例の回路図である。
【図１４】本発明の第三実施例の処理を示す一例のフローチャートである。
【図１５】本発明の第三実施例の処理を示す一例のタイミング図である。
【図１６】本発明のデジタル信号復調回路の第四実施例の回路図である。
【図１７】本発明の第四実施例の処理を示す一例のフローチャートである。
【図１８】本発明の第四実施例の処理を示す一例のタイミング図である。
【図１９】本発明のＣ／Ｎ検出手段の一例の回路図である。
【図２０】本発明のデジタル信号復調回路の第五実施例の回路図である。
【図２１】本発明の第五実施例の処理を示す一例のフローチャートである。
【図２２】本発明の第五実施例の処理を示す一例のタイミング図である。
【図２３】本発明のデジタル信号復調回路の第六実施例の回路図である。
【図２４】本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図である。
【図２５】本発明の第六実施例の処理を示す一例のフローチャートである。
【図２６】本発明の第六実施例の処理を示す一例のタイミング図である。
【図２７】本発明のデジタル信号復調回路の第七実施例の回路図である。
【図２８】本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図である。
【図２９】本発明の第七実施例の処理を示す一例のフローチャートである。
【図３０】本発明の第七実施例の処理を示す一例のタイミング図である。
【図３１】デジタル信号受信器の一例の回路図である。
【符号の説明】
１ チューナ
２ Ａ／Ｄ変換器
３ タイミング再生回路
４，３１ 複素乗算器
５ ８ＰＳＫ位相比較器
６ ループフィルタ
７，３３ ＮＣＯ
８，３２ ｓｉｎ・ｃｏｎテーブル
９ ＡＧＣ
１０ アナログフィルタ
１１ ＦＥＣ
１２ キャリア再生部
１３ 同期語検出回路
１４ タイマ１
１５ タイマ２
１６，２０ ＢＰＳＫ位相比較器
１７，３７，５３ ＯＲ回路
１８，２３，４６ 選択器
２１ ウインドウ判定手段
２２，５８，５９，７４，７５ 乗算器
２４，４２，４５，４７，４９，６１，６２ Ｄ形フリップフロップ
３０ 周波数ずれ補正手段
３４ 補正量減算手段
３５ タイマ３
３８ ＮＯＴ回路
４０ Ｃ／Ｎ検出手段
４１ 振幅計算手段
４３ 振幅差計算手段
４４，６５ 加算器
４８ カウンタ
５０ ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器
５４ ８ＰＳＫ位相比較器
５５ ＱＰＳＫ位相比較器
７０ ８ＰＳＫしきい値設定部
７１ ＱＰＳＫしきい値設定部
７２，７３ 大小判定手段
８０ デジタル受信器
【発明の属する技術分野】
本発明は、デジタル信号復調回路及び方法に係り、特に、複数の変調方式が混載された信号を復調するデジタル信号復調回路及び方法に関する。
【０００２】
【従来の技術】
例えば、デジタル変調方式である２相位相変調（以下、ＢＰＳＫという），４相位相変調（以下、ＱＰＳＫという），８相位相変調（以下、８ＰＳＫという）が混載された信号をキャリア再生するデジタル信号復調回路として図１に示すような回路が考えられる。
【０００３】
図１は、複数の変調方式が混載された信号をキャリア再生するデジタル信号復調回路の一例の回路図を示す。図１のデジタル信号復調回路は、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，ＡＧＣ（Ａｕｔｏｍａｔｉｃ ＧａｉｎＣｏｎｔｒｏｌ）９，アナログフィルタ１０，ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）１１，及びキャリア再生部１２を含む構成である。
【０００４】
また、キャリア再生部１２は、複素乗算器４，８ＰＳＫ位相比較器５，ループフィルタ６，ＮＣＯ（Ｎｕｍｂｅｒ Ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）７，及びｓｉｎ・ｃｏｓテーブル８を含む。
ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号が外部より供給されると、チューナ１は供給された信号をダウンコンバートし、その後準同期検波を行なってＩ，Ｑアナログ信号を出力する。Ａ／Ｄ変換器２はチューナ１からＩ，Ｑアナログ信号を供給され、そのＩ，Ｑアナログ信号をＡ／Ｄ変換してＩ，Ｑデジタル信号を出力する。
【０００５】
タイミング再生回路３はＡ／Ｄ変換器２からＩ，Ｑデジタル信号を供給され、そのＩ，Ｑデジタル信号から処理に必要なタイミング再生を行なう。また、複素乗算器４は、後述するｓｉｎ・ｃｏｓテーブル８から供給される位相補正量を表す信号に基づいてタイミング再生回路３から供給されるＩ，Ｑデジタル信号のシンボルの位相回転を補正して出力する。８ＰＳＫ位相比較器５は複素乗算器４から位相回転が補正されたＩ，Ｑデジタル信号を供給され、Ｉ，Ｑデジタル信号のシンボルの位相差を検出して出力する。
【０００６】
ところで、図１のデジタル信号復調回路は、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器５により再生している。以下、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器５を用いて再生する原理について図２を利用して簡単に説明する。
図２は、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器にて再生する原理の一例の説明図を示す。図２に示すように、Ｉ，Ｑ軸平面は８つの領域に分割されている。そして、その８つの領域は夫々半分に分割され、一方が正極性，他方が負極性に割り当てられている。
【０００７】
例えば、入力されたシンボルｘが図２の領域（ａ）にある場合、ベクトルａ0 と原点からシンボルｘに向かうベクトルｘ0 とのなす角度の大きさを位相差の大きさと判定できる。また、極性は上述したように予め設定されている極性に従って出力する。なお、入力されたシンボルが他の領域にある場合も同様にして位相差の大きさを判定できる。
【０００８】
図１に戻り説明を続けると、ループフィルタ６は８ＰＳＫ位相比較器５から供給される位相差を表す信号を平滑化してＮＣＯ７に出力する。ＮＣＯ７は、供給される位相差を表す信号に基づいて異なった発振周波数をｓｉｎ・ｃｏｓテーブル８に出力する。そして、ｓｉｎ・ｃｏｓテーブル８は供給された発振周波数に基づいてＩ，Ｑデジタル信号のシンボルの位相補正量を表す信号を複素乗算器４に出力する。
【０００９】
また、ＡＧＣ９は複素乗算器４からＩ，Ｑデジタル信号が供給され、そのＩ，Ｑデジタル信号のシンボルの大きさを表す信号をアナログフィルタ１０を介してチューナ１に出力する。
なお、図１のデジタル信号復調回路は、複素乗算器４，８ＰＳＫ位相比較器５，ループフィルタ６，ＮＣＯ７，及びｓｉｎ・ｃｏｓテーブル８によりフィードバックループが形成されており、キャリア再生が成される。また、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，複素乗算器４，ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）９，及びアナログフィルタ１０によりフィードバックループが形成されており、複素乗算器４の入力レベルが適当な値に制御される。
【００１０】
このように、タイミング再生，キャリア再生，及び入力レベルの制御が成された複素乗算器４の出力信号をＦＥＣ１１に供給し、誤り訂正を行なった後で復調信号として出力していた。
【００１１】
【発明が解決しようとする課題】
しかしながら、図１のデジタル信号復調回路は８ＰＳＫ位相比較器５でＩ，Ｑデジタル信号のシンボルの位相差を検出するときに、いずれの信号も８ＰＳＫの信号として処理することになる。したがって、キャリア再生が可能なＣ／Ｎ値の下限は、８ＰＳＫの１０ｄＢ程度となり、本来キャリア再生が可能なＣ／Ｎ値の下限が−１〜０ｄＢ程度であるＢＰＳＫ及び２〜３ｄＢ程度であるＱＰＳＫにおいてもＣ／Ｎ値が１０ｄＢ以下になるとキャリア再生ができなくなるという問題が生じる。
【００１２】
本発明は、上記の点に鑑みなされたもので、低Ｃ／Ｎ値においても複数の変調方式が混載された信号をキャリア再生することが可能なデジタル信号復調回路及び方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
そこで、上記課題を解決するため、本発明は、複数の変調方式が混載された信号を復調するデジタル信号復調回路において、信号に含まれる同期語を検出し、その同期語に基づいてキャリア再生用の信号位置情報を生成する同期語検出手段と、キャリア再生の周波数引込み期間には前記キャリア再生用の信号位置情報から周波数引込みに適する第一信号の位置情報を生成し、キャリア再生の位相引込み期間には前記キャリア再生用の信号位置情報から位相引込みに適する第一信号の位置情報及び第二信号の位置情報を生成する第一選択手段と、前記第一選択手段から供給される第一信号の位置情報に基づいてキャリア再生の周波数引込みを行い、前記第一信号の位置情報及び第二信号の位置情報に基づいてキャリア再生の位相引込みを行なうキャリア再生手段と、信号のタイミング再生を行なうタイミング再生手段と、タイミング再生が終了すると予想される時間を計時した後、前記同期語検出手段に処理の開始を指示する第一計時手段と、キャリア再生の周波数引込みが終了すると予想される時間を計時した後、前記第一選択手段をキャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させる第二計時手段とを有することを特徴とする。
【００１４】
このように、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。また、第一選択手段により、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能である。
【００１６】
このように、第二計時手段によりキャリア再生の周波数引込みが終了すると予想される時間を計時した時点で第一選択手段に信号を供給することにより、キャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させることが可能となる。なお、キャリア再生の周波数引込みが終了すると予想される時間は、予めシュミレーション等により算出しておくことができ、その算出した時間を設定したものである。
【００１７】
また、本発明は、前記キャリア再生手段は、前記キャリア再生の周波数引込み期間には前記信号の位相差が所定の範囲内にあるか否かを検出し、前記所定の範囲にあるときは前記位相差をそのまま出力し、前記所定の範囲にないときはその範囲をはずれる前の位相差を出力するウインドウ判定手段を有することを特徴とする。
【００１８】
このように、ウインドウ判定手段により信号の位相差が所定の範囲にない場合は、その範囲をはずれる前の位相差を出力することにより、周波数ずれが大きい場合でもキャリア再生の周波数引込みが可能となる。
また、本発明は、前記キャリア再生手段は、キャリア周波数ずれ補正量を決定する周波数ずれ補正手段と、前記キャリア周波数ずれ補正量の更新をする周期を計時する第三計時手段と、前記同期語検出手段が前記第三計時手段による周期の計時終了までに前記同期語を検出しない場合に、前記キャリア周波数ずれ補正量の更新を指示する第二選択手段を有することを特徴とする。
【００１９】
このように、第三計時手段が計時する周期の内に同期語検出手段が同期語を検出しなければ順次キャリア周波数ずれ補正量の更新が行われるために、同期語検出手段が同期語を検出できるキャリアずれの範囲、いわゆるキャプチャレンジが拡大できる。
また、本発明は、前記キャリア再生手段は、前記信号のＣ／Ｎ値を検出するＣ／Ｎ検出手段と、前記Ｃ／Ｎ値に基づいてキャリア周波数ずれ補正量を決定する周波数ずれ補正手段とを有することを特徴とする。
【００２０】
このように、キャリア周波数ずれ補正量をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を大きくして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を小さくして同期語検出を正確に行なうことができる。
また、本発明は、前記周波数ずれ補正手段は、前記Ｃ／Ｎ値に基づいてキャリア周波数ずれ補正量の更新をする周期を変更することを特徴とする。
【００２１】
このように、キャリア周波数ずれ補正量の更新をする周期をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を短くして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を長くして同期語検出を正確に行なうことができる。
【００２２】
また、本発明は、前記Ｃ／Ｎ検出手段は、前記信号の振幅を算出する振幅計算手段と、前記算出された現在の振幅と一つ前の振幅との振幅差を算出する振幅差計算手段と、前記算出された振幅差を積分する積分手段と、前記積分手段による積分結果を所定の時間ごとに出力させる第三選択手段とを有することを特徴とする。
【００２３】
このように、Ｃ／Ｎ検出手段は振幅計算手段，振幅差計算手段，積分手段，及び第三選択手段により実現できる。
また、本発明は、前記デジタル信号復調回路は、キャリア再生終了後に前記信号の変調方式を識別する変調方式識別手段と、前記識別された変調方式に応じて位相比較器を切り換える位相比較器切換え手段とを有することを特徴とする。
【００２４】
このように、キャリア再生が終了した後のキャリアの同期保持において、現在の信号の変調方式を変調方式識別手段により識別し、位相比較器を切り換えることにより、各変調方式に応じた位相比較器を切換えて利用することができ、キャリアジッタを減少させることが可能となる。
また、本発明は、前記位相比較器切換え手段は、夫々変調方式に応じたしきい値が設定されており、そのしきい値と前記Ｃ／Ｎ値とを比較することによりその変調方式を同期保持に利用するか否かを判断する同期保持利用判断手段を有することを特徴とする。
【００２５】
ここで、しきい値とは同期保持に役立つ限界Ｃ／Ｎを変調方式ごとに設定した値である。したがって、夫々の変調方式に応じたしきい値と現在のＣ／Ｎ値とを比較することにより、その変調方式の信号を同期保持に利用するべきか否かを判定することが可能となる。
また、本発明は、前記複数の変調方式が混載された信号は、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号であることを特徴とする。
【００２６】
このように、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を復調することが可能である。
また、本発明は、前記第一信号及び第二信号は、ＢＰＳＫにより変調された信号であることを特徴とする。このように、前記第一信号及び第二信号は、ＢＰＳＫにより変調された信号であることにより、ＢＰＳＫしか捕捉できないような低Ｃ／Ｎにおいてもキャリア再生が可能である。
【００２７】
また、本発明は、前記第一信号は、変調方式の切換え制御の情報及び同期語を含むことを特徴とする。
このように、第一信号は変調方式の切換え制御の情報及び同期語を含む信号であり、比較的大きなデータ数を有する信号であるのでキャリア再生の周波数引込みに利用できる。
【００２８】
例えば、ＢＳデジタル放送信号ではＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ＆Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ）信号が第一信号に相当する。
また、本発明は、複数の変調方式が混載された信号を復調するデジタル信号復調方法において、信号に含まれる同期語を検出し、その同期語に基づいてキャリア再生用の信号位置情報を生成する工程と、キャリア再生の周波数引込み期間には前記キャリア再生用の信号位置情報から周波数引込みに適する第一信号の位置情報を生成し、キャリア再生の位相引込み期間には前記キャリア再生用の信号位置情報から位相引込みに適する第一信号の位置情報及び第二信号の位置情報を生成する工程と、前記第一信号の位置情報に基づいてキャリア再生の周波数引込みを行い、前記第一信号の位置情報及び第二信号の位置情報に基づいてキャリア再生の位相引込みを行なう工程と、信号のタイミング再生を行なう工程と、
タイミング再生が終了すると予想される時間を計時した後、前記同期語検出手段に処理の開始を指示する工程と、キャリア再生の周波数引込みが終了すると予想される時間を計時した後、前記キャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させる工程とを有することを特徴とする。
【００２９】
このように、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。また、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能となる。
【００３０】
【発明の実施の形態】
以下に、本発明の実施例を図面に基づいて説明する。なお、以下に示す実施例においては、複数の変調方式が混載された信号の一例としてＢＳ（Ｂｒｏａｄｃａｓｔｉｎｇ Ｓａｔｅｌｌｉｔｅ）デジタル放送信号が入力された場合の処理について説明する。図４は、複数の変調方式が混載されたＢＳデジタル放送信号の一例の構成図を示す。
【００３１】
図４の信号は、３１９４８８個のシンボルで構成されるスーパーフレームを示している。スーパフレームは３９９３６個のシンボルで構成される８つのフレームよりなり、各フレームには図４中斜線でしめす常にＢＰＳＫ変調される部分を含んでいる。
この常にＢＰＳＫ変調される部分は各フレームの先頭から１９２シンボルまでのシンボルであるＴＭＣＣ信号と、フレームからＴＭＣＣ信号を除いた部分に２０７シンボル単位ごとに存在し、その２０７シンボルの最後尾から４シンボルであるバースト信号とである。
【００３２】
ＴＭＣＣ信号は、１３〜３２シンボルが同期語１と呼ばれる部分であり、１７３〜１９２シンボルが同期語２又は３と呼ばれる部分である。なお、スーパフレームを構成する最初のフレームの１７３〜１９２シンボルは同期語２を構成し、残りのフレームの１７３〜１９２シンボルは同期語３を構成する。そして、各フレームのＴＭＣＣ信号及びバースト信号以外の部分はデータ部であり、ＢＰＳＫ，ＱＰＳＫ，又は８ＰＳＫに変調されている。
【００３３】
以下、図４に示す信号が入力された場合の処理について各実施例ごとに説明する。図３は、本発明のデジタル信号復調回路の第一実施例の回路図を示す。図５は、本発明の第一実施例の処理を示す一例のフローチャートを示す。また、図６は本発明の第一実施例の処理を示す一例のタイミング図を示す。なお、図３の回路図は図１の回路図と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００３４】
図３のデジタル信号復調回路は、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）９，アナログフィルタ１０，ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）１１，キャリア再生部１２，同期語検出回路１３，タイマ１（１４），及びタイマ２（１５）を含む構成である。また、キャリア再生部１２は、複素乗算器４，ループフィルタ６，ＮＣＯ（Ｎｕｍｂｅｒ Ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）７，ｓｉｎ・ｃｏｓテーブル８，ＢＰＳＫ位相比較器１６，ＯＲ回路１７，及び選択器１８を含む。
【００３５】
図３の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ１００）。その後、図４に示すＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号が外部より供給されると、チューナ１，Ａ／Ｄ変換器２，タイミング再生回路３，ＡＧＣ９，及びアナログフィルタ１０により構成されるフィードバックループにより振幅の調整及びタイミング再生が行われる（Ｓ１１０）。タイミング再生を行なうためのタイミング再生回路３はキャリアずれのあるＩ，Ｑデジタル信号をロックする必要があるが、位相比較器にガードナ型を用いることで実現できる。なお、この処理は図６のタイミング図においてｔ１００に対応する。
【００３６】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間を計時するものであり、計時が終了すると同期語検出回路１３にイネーブル信号を供給する。同期語検出回路１３は、タイミング再生回路３からＩ，Ｑデジタル信号が供給され、同期語１及び２を検出し始める（Ｓ１２０）。なお、この処理は図６のタイミング図においてｔ１１０に対応する。
【００３７】
同期語検出回路１３は、同期語１及び２を検出すると、ＴＭＣＣ信号の位置及びバースト信号の位置を算出し、キャリア再生部１２にＴＭＣＣ信号の位置及びバースト信号の位置を示す信号を供給する。このとき、タイマ２（１５）は計時を開始し、予めシュミレーション等によって求められた周波数引込みが終了する時間までＬｏｗ信号を選択器１８に供給する（Ｓ１３０）。したがって、選択器１８は同期語検出回路１３から供給されるＴＭＣＣ信号の位置を示す信号をＢＰＳＫ位相比較器１６に供給する。なお、この処理は図６のタイミング図においてｔ１２０に対応する。
【００３８】
以上より、図６のｔ１２０の期間は、ＴＭＣＣ信号の位置のみでイネーブル信号がＢＰＳＫ位相比較器１６に供給され、複素乗算器４，ＢＰＳＫ位相比較器１６，ループフィルタ６，ＮＣＯ７，ｓｉｎ・ｃｏｓテーブル８のフィードバックループにより周波数引込みが行われる。
タイマ２（１５）は計時を終了すると、Ｈｉｇｈ信号を選択器１８に供給する（Ｓ１４０）。したがって、選択機１８は同期語検出回路１３から供給されるＴＭＣＣ信号の位置及びバースト信号の位置を示す信号をＢＰＳＫ位相比較器１６に供給する。なお、この処理は図６のタイミング図においてｔ１３０に対応する。
【００３９】
以上より、図６のｔ１３０の期間は、ＴＭＣＣ信号の位置及びバースト信号の位置のみでイネーブル信号がＢＰＳＫ位相比較器１６に供給され、複素乗算器４，ＢＰＳＫ位相比較器１６，ループフィルタ６，ＮＣＯ７，ｓｉｎ・ｃｏｓテーブル８のフィードバックループにより位相引込みが行われる。
ここで、図６のｔ１２０に示す周波数引込み期間においてはＴＭＣＣ信号のみを利用し、ｔ１３０に示す位相引込み期間においてはＴＭＣＣ信号及びバースト信号を利用する理由について説明する。
【００４０】
本発明の第一実施例の回路は図３に示すように、キャリア再生部１２は複素乗算器４，ＢＰＳＫ位相比較器１６，ループフィルタ６，ＮＣＯ７，ｓｉｎ・ｃｏｓテーブル８によりフィードバックループを構成しており、これらの各ブロックはその処理に所定の遅延を伴う。
したがって、バースト信号のような短い時間間隔で連続する信号が入力された場合、バースト信号のシンボルの比較結果がフィードバックループにより複素乗算器４に供給される前にそのバースト信号期間が終了しているためフィードバックがかからないこととなる。また、ＢＰＳＫ位相比較器１６から出力される信号の周波数成分はキャリアずれが大きいほど高くなるため、キャリアずれが大きいときにバースト信号が入力されるとうまく動作しなくなる。
【００４１】
一方、ＢＰＳＫ位相比較器１６から出力される信号の周波数成分は、キャリアずれが小さくなると直流に近い信号となるので前記の影響が少なくなり、バースト信号が位相引込みに役立つことになる。
したがって、本発明の第一実施例では周波数引込み時にはＴＭＣＣ信号のみを利用し、位相引込み時にはＴＭＣＣ信号及びバースト信号を利用することとしている。
【００４２】
次に、本発明の第二実施例について説明する。図７は、本発明のデジタル信号復調回路の第二実施例を構成するＢＰＳＫ位相比較器の回路図を示す。図８は、本発明の第二実施例の処理を示す一例のフローチャートを示す。また、図９は本発明の第二実施例の処理を示す一例のタイミング図を示す。
なお、本発明の第二実施例はキャリア再生部１２に含まれるＢＰＳＫ位相比較器１６の構成が第一実施例と異なっている。したがって、第一実施例において説明した部分については説明を省略する。
【００４３】
図７のＢＰＳＫ位相比較器１６は、ＢＰＳＫ位相比較器２０，ウインドウ判定手段２１，乗算器２２，選択器２３，及びＤ形フリップフロップ２４を含む構成である。
図７のＢＰＳＫ位相比較器１６は、選択器１８からＨｉｇｈのイネーブル信号が乗算器２２に供給されると、ＢＰＳＫ位相比較器２０の出力信号を乗算器２２を介して選択器２３に供給する。また、ＢＰＳＫ位相比較器１６は、選択器１８からＬｏｗのイネーブル信号が乗算器２２に供給されると、ＢＰＳＫ位相比較器２０の出力信号に０が乗算され、０を選択器２３に供給する。
【００４４】
ウインドウ判定手段２１はＩ，Ｑデジタル信号が供給され、図１０の斜線部分に示すウインドウ内にＩ，Ｑデジタル信号が入っているか否かを判定する。ウインドウ内にＩ，Ｑデジタル信号が入っていると判定すると、Ｈｉｇｈの信号が選択器２３に供給され、ウインドウ内にＩ，Ｑデジタル信号が入っていないと判定すると、Ｌｏｗの信号が選択器２３に供給される。
【００４５】
したがって、選択器２３はウインドウ判定手段２１からＨｉｇｈの信号を供給されている場合、すなわち、ウインドウ内にＩ，Ｑデジタル信号が入っている場合はＤ形フリップフロップ２４の値をＢＰＳＫ位相比較器２０の出力に基づいて更新する。また、選択器２３はウインドウ判定手段２１からＬｏｗの信号を供給されている場合、すなわち、ウインドウ内にＩ，Ｑデジタル信号が入っていない場合はＤ形フリップフロップ２３の値を以前の値のまま保持する。
【００４６】
したがって、図８に示すフローチャートのステップＳ２３０においては、Ｉ，Ｑデジタル信号のＴＭＣＣ信号部分のみで選択器１８からＨｉｇｈのイネーブル信号が乗算器２２に供給されることになり、ウインドウ内に入っているＴＭＣＣ信号のシンボルのみが周波数引込みに利用される。
また、図８に示すフローチャートのステップＳ２４０においては、Ｉ，Ｑデジタル信号のＴＭＣＣ信号及びバースト信号部分のみで選択器１８からＨｉｇｈのイネーブル信号が乗算器２２に供給されることになり、ＴＭＣＣ信号及びバースト信号のシンボルのみが位相引込みに利用される。
【００４７】
ここで、ウインドウ判定手段２１について図１０〜１２を利用して説明する。図１０は、ウインドウの範囲を示す一例のＩＱ座標図を示す。図１１は、ＢＰＳＫ位相比較器の出力の極性を示す一例のＩＱ座標図を示す。また、図１２はＢＰＳＫ位相比較器の出力を示す一例の波形図を示す。
このウインドウ判定手段２１は、図１０に示すようにＩ，Ｑデジタル信号の位相ずれが所定の範囲内、すなわちウインドウ内に入っているか否かを判定するもので、Ｉ，Ｑデジタル信号の位相差がウインドウ内にある場合にＨｉｇｈの信号を選択器２３に出力し、Ｉ，Ｑデジタル信号の位相差がウインドウ内にない場合にＬｏｗの信号を選択器２３に出力する。
【００４８】
したがって、ウインドウ判定手段２１の効果によりＢＰＳＫ位相比較器１６の出力は図１２（Ｂ）に示すようになる。
一方、ウインドウ判定手段２１を設けていないＢＰＳＫ位相比較器１６の出力について考えると、図１１に示すＩＱ座標図の極性の配置により、キャリアずれのあるＩ，Ｑデジタル信号のシンボルが入力された場合、そのシンボルはＩＱ座標の円上を回転し続け、ＢＰＳＫ位相比較器１６の出力は図１２（Ａ）に示すようになる。
【００４９】
したがって、図１２（Ａ），（Ｂ）に示すようにウインドウ判定手段２１を設けた場合は、設けない場合と比べて出力信号に直流成分が多く発生するためキャプチャレンジ、すなわち周波数及び位相引込みの範囲が拡大する。
次に、本発明の第三実施例について説明する。図１３は、本発明のデジタル信号復調回路の第三実施例の回路図を示す。図１４は、本発明の第三実施例の処理を示す一例のフローチャートを示す。また、図１５は本発明の第三実施例の処理を示す一例のタイミング図を示す。なお、本発明の第三実施例は第二実施例の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００５０】
図１３の回路図は、周波数ずれ補正手段３０，タイマ３（３５），ＡＮＤ回路３７，及びＮＯＴ回路３８を設けたことが図３の回路図と異なる。また、周波数ずれ補正手段３０は、複素乗算器３１，ｓｉｎ・ｃｏｓテーブル３２，ＮＣＯ３３，及び補正量演算手段３４を含む。
図１３の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ３００）。なお、後述する補正量演算手段３４のキャリア周波数ずれ補正量は０に設定される。その後、第一実施例のステップＳ１１０と同様な処理により振幅の調整及びタイミング再生が行われる（Ｓ３１０）。なお、この処理は図１５のタイミング図においてｔ３００に対応する。
【００５１】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間の計時が終了すると同期語検出回路１３にイネーブル信号を供給する。このとき、タイマ３（３５）が予め設定された時間の計時を開始する（Ｓ３２０）。また、同期語検出回路１３は、タイミング再生回路３からＩ，Ｑデジタル信号が供給され、同期語１及び２を検出し始める。なお、この処理は図１５のタイミング図においてｔ３１０に対応する。
【００５２】
この後、タイマ３（３５）が予め設定された時間の計時を終了するまでに、同期語検出回路１３が同期語１及び２を検出するか否かにより処理が変化する（Ｓ３３０）。タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出すると（Ｓ３３０においてＹＥＳ）、同期語検出回路１３はＨｉｇｈの同期語検出信号をＮＯＴ回路３８を介してＡＮＤ回路３７に供給する。
【００５３】
したがって、タイマ３（３５）が計時を終了してＨｉｇｈのパルス信号がＡＮＤ回路３７に供給されたとしても、ＡＮＤ回路３７はＨｉｇｈのパルス信号を出力せず、補正量演算手段３４のキャリア周波数ずれ補正量は０のまま維持される。その後、図１３の回路は、ステップＳ３４０，Ｓ３５０に進み処理を続ける。なお、ステップＳ３４０，Ｓ３５０は、図８に示すフローチャートのステップＳ２３０，Ｓ２４０と同様な処理である。
【００５４】
タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出しないと（Ｓ３３０においてＮＯ）、同期語検出回路１３はＬｏｗの同期語検出信号をＮＯＴ回路３８を介してＡＮＤ回路３７に供給し続ける。
したがって、タイマ３（３５）が計時を終了してＨｉｇｈのパルス信号がＡＮＤ回路３７に供給されると、ＡＮＤ回路３７はＨｉｇｈのパルス信号を補正量演算手段３４に供給する（Ｓ３２０）。補正量演算手段３４はキャリア周波数ずれ補正量を予め設定されている規則に従って更新すると共に、タイマ３（３５）を初期化する。
【００５５】
例えばキャリア周波数ずれ補正量は、同期語検出回路１３の周波数ずれに対する検出能力が±１ＭＨｚであれば、＋１ＭＨｚ，−１ＭＨｚ，＋２ＭＨｚ，−２ＭＨｚ，・・・・・ ，というように変更すればよい。
図１５のタイミング図は、キャリア周波数ずれ補正量を＋１ＭＨｚ，−１ＭＨｚと更新し、ｔ３３０の期間においてタイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出している例を示している。
【００５６】
次に、本発明の第四実施例について説明する。図１６は、本発明のデジタル信号復調回路の第四実施例の回路図を示す。図１７は、本発明の第四実施例の処理を示す一例のフローチャートを示す。図１８は本発明の第四実施例の処理を示す一例のタイミング図を示す。また、図１９は本発明のＣ／Ｎ検出手段の一例の回路図を示す。なお、本発明の第四実施例は第三実施例の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００５７】
図１６の回路図は、Ｃ／Ｎ検出手段４０を設けたことが図１３の回路図と異なる。このＣ／Ｎ検出手段４０は図１９に示すように、振幅計算手段４１，Ｄ形フリップフロップ４２，振幅差計算手段４３，加算器４４，Ｄ形フリップフロップ４５，選択器４６，Ｄ形フリップフロップ４７，カウンタ４８，及びＤ形フリップフロップ４９を含む。
【００５８】
振幅計算手段４１はＩ，Ｑデジタル信号が供給されると、Ｉ，Ｑデジタル信号のシンボルの振幅を計算して算出する。振幅計算手段４１は、算出したシンボルの振幅を振幅差計算手段４３に直接供給すると共に、Ｄ形フリップフロップ４２を介してシンボルの振幅を振幅差計算手段４３に供給する。
振幅差計算手段４３は、振幅計算手段４１から供給されるシンボルの振幅と、Ｄ形フリップフロップ４２から供給される１シンボル前のシンボルの振幅との振幅差を算出して加算器４４に出力する。加算器４４及びＤ形フリップフロップ４５は振幅差計算手段４３から供給される振幅差を積分し、カウンタ４８が所定の時間を計時するごとにその積分結果を選択器４６を介してＤ形フリップフロップ４７に出力すると共に、Ｄ形フリップフロップ４５をリセットする。Ｄ形フリップフロップ４７は、カウンタ４８からＨｉｇｈの信号が供給されると積分結果を更新し、カウンタ４８からＬｏｗの信号が供給されると積分結果を保持する。
【００５９】
したがって、Ｃ／Ｎ検出手段４０は、現在のシンボルの振幅と１シンボル前のシンボルの振幅との差の絶対値の積分値が所定の時間ごとに出力されるので、入力されたＩ，Ｑデジタル信号のシンボルのＣ／Ｎ値が小さい、すなわちノイズが大きいほど大きな信号を出力する。
図１６の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ４００）。なお、補正量演算手段３４のキャリア周波数ずれ補正量は０に設定される。その後、第三実施例のステップＳ３１０と同様な処理により振幅の調整及びタイミング再生が行われる（Ｓ４１０）。なお、この処理は図１８のタイミング図においてｔ４００に対応する。
【００６０】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間の計時が終了すると同期語検出回路１３にイネーブル信号を供給する。このとき、Ｃ／Ｎ検出手段４０から出力される信号は安定しているので、補正量演算手段３４はＣ／Ｎ検出手段４０から供給される信号に基づいてキャリア周波数ずれ補正量の更新量を算出する（Ｓ４２０）。
【００６１】
続いて、タイマ３（３５）が予め設定された時間の計時を開始する。また、同期語検出回路１３は、タイミング再生回路３からＩ，Ｑデジタル信号が供給され、同期語１及び２を検出し始める（Ｓ４３０）。なお、この処理は図１８のタイミング図においてｔ４１０に対応する。
この後、タイマ３（３５）が予め設定された時間の計時を終了するまでに、同期語検出回路１３が同期語１及び２を検出するか否かにより処理が変化する（Ｓ４４０）。図１４のステップＳ３３０と同様に、タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出すると（Ｓ４４０においてＹＥＳ）、ＡＮＤ回路３７はＨｉｇｈのパルス信号が出力されず、補正量演算手段３４のキャリア周波数ずれ補正量は０のまま維持される。その後、図１６の回路は、ステップＳ４５０，Ｓ４６０に進み処理を続ける。なお、ステップＳ４５０，Ｓ４６０は、図１４に示すフローチャートのステップＳ３４０，Ｓ３５０と同様な処理である。
【００６２】
タイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出しないと（Ｓ４４０においてＮＯ）、ＡＮＤ回路３７はＨｉｇｈのパルス信号を補正量演算手段３４に供給する。補正量演算手段３４はキャリア周波数ずれ補正量を以下の式（１）に従って更新すると共に、タイマ３（３５）を初期化する。
【００６３】
キャリア周波数ずれ補正量＝（−１）n ×補正量の更新量・・・・・ （１）
（ｎ＝０，１，２，・・・ ）
図１８のタイミング図は、キャリア周波数ずれ補正量を２回更新し、ｔ４３０の期間においてタイマ３（３５）が予め設定された時間の計時を終了するまでに同期語検出回路１３が同期語１及び２を検出している例を示している。
【００６４】
次に、本発明の第五実施例について説明する。図２０は、本発明のデジタル信号復調回路の第五実施例の回路図を示す。図２１は、本発明の第五実施例の処理を示す一例のフローチャートを示す。図２２は本発明の第五実施例の処理を示す一例のタイミング図を示す。なお、本発明の第五実施例は第四実施例の回路と回路構成上同一であり、同一部分には同一符号を付し説明を省略する。
【００６５】
図２０の回路は、最初に回路全体にリセットをかけ、待機状態となる（Ｓ５００）。なお、補正量演算手段３４のキャリア周波数ずれ補正量は０に設定される。その後、第四実施例のステップＳ４１０と同様な処理により振幅の調整及びタイミング再生が行われる（Ｓ５１０）。なお、この処理は図２２のタイミング図においてｔ５００に対応する。
【００６６】
そして、タイマ１（１４）は予めシュミレーション等によって求められた振幅の調整及びタイミング再生が終了する時間の計時が終了すると同期語検出回路１３にイネーブル信号を供給する。このとき、Ｃ／Ｎ検出手段４０から出力される信号は安定しているので、補正量演算手段３４はＣ／Ｎ検出手段４０から供給される信号に基づいてキャリア周波数ずれ補正量の更新量及びキャリア周波数ずれ補正量の更新周期、すなわちタイマ３（３５）により計時する時間を設定する（Ｓ５２０）。
【００６７】
この設定値は、Ｃ／Ｎ検出手段４０から供給される信号が大きいほど小さなキャリア周波数ずれ補正量の更新量及び長いキャリア周波数ずれ補正量の更新周期が設定される。したがって、Ｃ／Ｎ値が大きい場合はキャリア周波数ずれ補正量の更新周期を短く設定し、処理の高速化を実現する。また、Ｃ／Ｎ値が小さい場合はキャリア周波数ずれ補正量の更新周期を長く設定することにより、確実な同期語検出を実現する。なお、ステップＳ５３０以降の処理は、図１７に示す第四実施例と同一であり、説明を省略する。
【００６８】
次に、本発明の第六実施例について説明する。図２３は、本発明のデジタル信号復調回路の第六実施例の回路図を示す。図２４は、本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図を示す。図２５は、本発明の第六実施例の処理を示す一例のフローチャートを示す。また、図２６は、本発明の第六実施例の処理を示す一例のタイミング図を示す。なお、本発明の第六実施例は図２０の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００６９】
図２３の回路図は、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０を設けたことが図２０の回路図と異なっている。なお、図２０のＯＲ回路１７及び選択器１８はＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に含まれている。
このＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０は図２４に示すように、ＯＲ回路１７，選択器１８，ＯＲ回路５３，８ＰＳＫ位相比較器５４，ＱＰＳＫ位相比較器５５，ＢＰＳＫ位相比較器２０，ウインドウ判定手段２１，乗算器５８〜５９，乗算器２２，Ｄ形フリップフロップ６１〜６２，Ｄ形フリップフロップ２４，選択器２３，及び加算器６５を含む。
【００７０】
なお、図２３の回路はステップＳ６００〜Ｓ６６０までの処理が図２０の回路図と同様であり、説明を省略する。ステップＳ６００〜Ｓ６６０の処理により周波数引込み及び位相引込みが終了すると、ＦＥＣ１１は変調方式の切換え制御の情報を取得して、各変調方式ごとに切換え制御信号をＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に供給する（Ｓ６７０）。例えば、８ＰＳＫの切換え制御信号は８ＰＳＫ変調信号部分のみでＨｉｇｈの信号となり、ＱＰＳＫの切換え制御信号はＱＰＳＫ変調信号部分のみでＨｉｇｈの信号となり、ＢＰＳＫの切換え制御信号はＢＰＳＫ変調信号部分のみでＨｉｇｈの信号となる。
【００７１】
８ＰＳＫの切換え制御信号は乗算器５８に供給され、８ＰＳＫの切換え制御信号がＨｉｇｈの信号であるとき、すなわち８ＰＳＫ変調信号部分であるときに８ＰＳＫ位相比較器５４の出力をＤ形フリップフロップ６１に供給する。なお、８ＰＳＫの切換え制御信号がＬｏｗの信号であるとき、すなわち８ＰＳＫ変調信号部分でないときは、０をＤ形フリップフロップ６１に供給する。
【００７２】
ＱＰＳＫの切換え制御信号は乗算器５９に供給され、ＱＰＳＫの切換え制御信号がＨｉｇｈの信号であるとき、すなわちＱＰＳＫ変調信号部分であるときにＱＰＳＫ位相比較器５５の出力をＤ形フリップフロップ６２に供給する。なお、ＱＰＳＫの切換え制御信号がＬｏｗの信号であるとき、すなわちＱＰＳＫ変調信号部分でないときは、０をＤ形フリップフロップ６２に供給する。
【００７３】
ＢＰＳＫの切換え制御信号は乗算器２２に供給され、ＢＰＳＫの切換え制御信号がＨｉｇｈの信号であるとき、すなわちＢＰＳＫ変調信号部分であるときにＢＰＳＫ位相比較器２０の出力をＤ形フリップフロップ２４に供給する。なお、ＢＰＳＫの切換え制御信号がＬｏｗの信号であるとき、すなわちＢＰＳＫ変調信号部分でないときは、０をＤ形フリップフロップ２４に供給する。これらのＤ形フリップフロップ２４，６１，及び６２の出力は加算器６５により加算され、ループフィルタ６に出力される。なお、この処理は図２６のタイミング図においてｔ６５０に対応する。
【００７４】
したがって、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０はこれらの切換え制御信号を利用することにより、現在処理を行なっているＩ，Ｑデジタル信号の変調方式に応じて位相比較器を切換えて使用することができる。
次に、本発明の第七実施例について説明する。図２７は、本発明のデジタル信号復調回路の第七実施例の回路図を示す。図２８は、本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図を示す。図２９は、本発明の第七実施例の処理を示す一例のフローチャートを示す。また、図３０は、本発明の第七実施例の処理を示す一例のタイミング図を示す。なお、本発明の第七実施例は図２３の回路と一部を除いて同一であり、同一部分には同一符号を付し説明を省略する。
【００７５】
図２７の回路図は、Ｃ／Ｎ検出手段４０の出力信号がＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に供給されている点が図２３の回路図と異なっている。また、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０は図２８に示すように、８ＰＳＫしきい値設定部７０，ＱＰＳＫしきい値設定部７１，大小判定手段７２，大小判定手段７３，及び乗算器７４〜７５を含んでいることが図２４の回路図と異なっている。
【００７６】
なお、図２７の回路はステップＳ７００〜Ｓ７６０までの処理が図２３の回路図と同様であり、説明を省略する。ステップＳ７００〜Ｓ７６０の処理により周波数引込み及び位相引込みが終了すると、ＦＥＣ１１は変調方式の切換え制御の情報を取得して、各変調方式ごとに切換え制御信号をＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０に供給する。また、Ｃ／Ｎ検出手段４０は、出力信号を大小判定手段７２及び７３に供給する（Ｓ７７０）。
【００７７】
大小判定手段７２は、Ｃ／Ｎ検出手段４０の出力信号と８ＰＳＫしきい値設定部７０から供給される８ＰＳＫしきい値とを比較して、Ｃ／Ｎ検出手段４０の出力信号が８ＰＳＫしきい値より小さい場合に乗算器７４にＨｉｇｈの信号を出力しする。また、Ｃ／Ｎ検出手段４０の出力信号が８ＰＳＫしきい値より大きい場合に乗算器７４にＬｏｗの信号を出力しする。
【００７８】
したがって、乗算器７４はＣ／Ｎ検出手段４０の出力信号が８ＰＳＫしきい値より小さい場合にのみＦＥＣ１１から供給される８ＰＳＫの切換え信号を乗算器５８に供給する。これは、８ＰＳＫしきい値設定部７０は８ＰＳＫ変調信号が同期保持に役立つ限界Ｃ／Ｎ値に基づいた信号が設定されており、８ＰＳＫしきい値と比較してＣ／Ｎ検出手段４０の出力信号が大きい場合は同期保持に役立たないばかりか同期保持の妨害になってしまうからである。
【００７９】
また、大小判定手段７３は、Ｃ／Ｎ検出手段４０の出力信号とＱＰＳＫしきい値設定部７１から供給されるＱＰＳＫしきい値とを比較して、Ｃ／Ｎ検出手段４０の出力信号がＱＰＳＫしきい値より小さい場合に乗算器７５にＨｉｇｈの信号を出力しする。また、Ｃ／Ｎ検出手段４０の出力信号がＱＰＳＫしきい値より大きい場合に乗算器７５にＬｏｗの信号を出力しする。
【００８０】
したがって、乗算器７５はＣ／Ｎ検出手段４０の出力信号がＱＰＳＫしきい値より小さい場合にのみＦＥＣ１１から供給されるＱＰＳＫの切換え信号を乗算器５９に供給する。これは、ＱＰＳＫしきい値設定部７１はＱＰＳＫ変調信号が同期保持に役立つ限界Ｃ／Ｎ値に基づいた信号が設定されており、ＱＰＳＫしきい値と比較してＣ／Ｎ検出手段４０の出力信号が大きい場合は同期保持に役立たないばかりか同期保持の妨害になってしまうからである。なお、この処理は図３０のタイミング図においてｔ７５０に対応する。
【００８１】
したがって、ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器５０は、Ｃ／Ｎ値の状態に応じて同期保持に利用する変調信号を選択することにより、低Ｃ／Ｎ値の状態まで同期保持が可能となる。
以上、各実施例に係るデジタル信号復調回路は、例えば図３１に示すようなデジタル信号受信器に適用できる。図３１は、デジタル信号受信器の一例の回路図を示す。図３１のデジタル受信器８０では、本発明のデジタル信号復調回路はＱＰＳＫ８２，Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ８３よりなるブロック８１に相当している。
【００８２】
なお、本発明の実施例としてＢＳデジタル放送信号が入力された場合の処理について説明したがこれに限ることなく、他の変調方式が混載された信号をキャリア再生する場合にも適用が可能である。
なお、特許請求の範囲に記載した同期語検出手段は同期語検出回路１３に相当し、第一選択手段はタイマ２（１５）とＯＲ回路１７と選択器１８とに相当し、キャリア再生手段はキャリア再生部１２に相当し、タイミング再生手段はタイミング再生回路３に相当し、第一計時手段はタイマ１（１４）に相当し、第二計時手段はタイマ２（１５）に相当し、第三計時手段はタイマ３（３５）に相当し、第二選択手段はＡＮＤ回路３７に相当し、積分手段が加算器４４とＤ形フリップフロップ４５とに相当し、第三選択手段がカウンタ４８とＤ形フリップフロップ４９と選択器４６とに相当し、変調方式識別手段がＦＥＣ１１に相当し、位相比較器切換え手段が乗算器２２，５８，及び５９に相当し、同期保持利用判断手段が大小判定手段７２，７３に相当する。
【００８３】
【発明の効果】
上述の如く、本発明によれば、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。
また、第一選択手段により、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能である。
【００８４】
また、本発明によれば、第二計時手段によりキャリア再生の周波数引込みが終了すると予想される時間を計時した時点で第一選択手段に信号を供給することにより、キャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させることが可能となる。なお、キャリア再生の周波数引込みが終了すると予想される時間は、予めシュミレーション等により算出しておくことができ、その算出した時間を設定したものである。
【００８５】
また、本発明によれば、ウインドウ判定手段により信号の位相差が所定の範囲にない場合は、その範囲をはずれる前の位相差を出力することにより、周波数ずれが大きい場合でもキャリア再生の周波数引込みが可能となる。
また、本発明によれば、第三計時手段が計時する周期の内に同期語検出手段が同期語を検出しなければ順次キャリア周波数ずれ補正量の更新が行われるために、同期語検出手段が同期語を検出できるキャリアずれの範囲、いわゆるキャプチャレンジが拡大できる。
【００８６】
また、本発明によれば、キャリア周波数ずれ補正量をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を大きくして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量を小さくして同期語検出を正確に行なうことができる。
また、本発明によれば、キャリア周波数ずれ補正量の更新をする周期をＣ／Ｎ値に基づいて決定できるので、高Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を短くして同期語検出の時間を短縮できる。また、低Ｃ／Ｎ時には更新するキャリア周波数ずれ補正量の更新をする周期を長くして同期語検出を正確に行なうことができる。
【００８７】
また、本発明によれば、Ｃ／Ｎ検出手段は振幅計算手段，振幅差計算手段，積分手段，及び第三選択手段により実現できる。
また、本発明によれば、キャリア再生が終了した後のキャリアの同期保持において、現在の信号の変調方式を変調方式識別手段により識別し、位相比較器を切り換えることにより、各変調方式に応じた位相比較器を切換えて利用することができ、キャリアジッタを減少させることが可能となる。
【００８８】
また、本発明によれば、夫々の変調方式に応じたしきい値と現在のＣ／Ｎ値とを比較することにより、その変調方式の信号を同期保持に利用するべきか否かを判定することが可能となる。なお、しきい値とは同期保持に役立つ限界Ｃ／Ｎを変調方式ごとに設定した値である。
また、本発明によれば、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を復調することが可能である。
【００８９】
また、本発明によれば、前記第一信号及び第二信号は、ＢＰＳＫにより変調された信号であることにより、ＢＰＳＫしか捕捉できないような低Ｃ／Ｎにおいてもキャリア再生が可能である。
また、本発明によれば、第一信号は変調方式の切換え制御の情報及び同期語を含む信号であり、比較的大きなデータ数を有する信号であるのでキャリア再生の周波数引込みに利用できる。
【００９０】
また、本発明によれば、複数の変調方式が混載された信号に対応させて所定の変調方式のキャリア再生用の信号位置情報を生成することにより、その所定の変調方式の位相比較器によりキャリア再生が可能となる。また、キャリア再生の周波数引込み期間と位相引込み期間とで異なった信号により周波数引込み又は位相引込みができ、周波数引込み又は位相引込みに適した信号を選択的に利用することが可能となる。
【図面の簡単な説明】
【図１】複数の変調方式が混載された信号をキャリア再生するデジタル信号復調回路の一例の回路図である。
【図２】ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号を８ＰＳＫ位相比較器にて再生する原理の一例の説明図である。
【図３】本発明のデジタル信号復調回路の第一実施例の回路図である。
【図４】複数の変調方式が混載されたＢＳデジタル放送信号の一例の構成図である。
【図５】本発明の第一実施例の処理を示す一例のフローチャートである。
【図６】本発明の第一実施例の処理を示す一例のタイミング図である。
【図７】本発明のデジタル信号復調回路の第二実施例を構成するＢＰＳＫ位相比較器の回路図である。
【図８】本発明の第二実施例の処理を示す一例のフローチャートである。
【図９】本発明の第二実施例の処理を示す一例のタイミング図である。
【図１０】ウインドウの範囲を示す一例のＩＱ座標図である。
【図１１】ＢＰＳＫ位相比較器の出力の極性を示す一例のＩＱ座標図である。
【図１２】ＢＰＳＫ位相比較器の出力を示す一例の波形図である。
【図１３】本発明のデジタル信号復調回路の第三実施例の回路図である。
【図１４】本発明の第三実施例の処理を示す一例のフローチャートである。
【図１５】本発明の第三実施例の処理を示す一例のタイミング図である。
【図１６】本発明のデジタル信号復調回路の第四実施例の回路図である。
【図１７】本発明の第四実施例の処理を示す一例のフローチャートである。
【図１８】本発明の第四実施例の処理を示す一例のタイミング図である。
【図１９】本発明のＣ／Ｎ検出手段の一例の回路図である。
【図２０】本発明のデジタル信号復調回路の第五実施例の回路図である。
【図２１】本発明の第五実施例の処理を示す一例のフローチャートである。
【図２２】本発明の第五実施例の処理を示す一例のタイミング図である。
【図２３】本発明のデジタル信号復調回路の第六実施例の回路図である。
【図２４】本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図である。
【図２５】本発明の第六実施例の処理を示す一例のフローチャートである。
【図２６】本発明の第六実施例の処理を示す一例のタイミング図である。
【図２７】本発明のデジタル信号復調回路の第七実施例の回路図である。
【図２８】本発明のＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器の一例の回路図である。
【図２９】本発明の第七実施例の処理を示す一例のフローチャートである。
【図３０】本発明の第七実施例の処理を示す一例のタイミング図である。
【図３１】デジタル信号受信器の一例の回路図である。
【符号の説明】
１ チューナ
２ Ａ／Ｄ変換器
３ タイミング再生回路
４，３１ 複素乗算器
５ ８ＰＳＫ位相比較器
６ ループフィルタ
７，３３ ＮＣＯ
８，３２ ｓｉｎ・ｃｏｎテーブル
９ ＡＧＣ
１０ アナログフィルタ
１１ ＦＥＣ
１２ キャリア再生部
１３ 同期語検出回路
１４ タイマ１
１５ タイマ２
１６，２０ ＢＰＳＫ位相比較器
１７，３７，５３ ＯＲ回路
１８，２３，４６ 選択器
２１ ウインドウ判定手段
２２，５８，５９，７４，７５ 乗算器
２４，４２，４５，４７，４９，６１，６２ Ｄ形フリップフロップ
３０ 周波数ずれ補正手段
３４ 補正量減算手段
３５ タイマ３
３８ ＮＯＴ回路
４０ Ｃ／Ｎ検出手段
４１ 振幅計算手段
４３ 振幅差計算手段
４４，６５ 加算器
４８ カウンタ
５０ ＢＰＳＫ・ＱＰＳＫ・８ＰＳＫ位相比較器
５４ ８ＰＳＫ位相比較器
５５ ＱＰＳＫ位相比較器
７０ ８ＰＳＫしきい値設定部
７１ ＱＰＳＫしきい値設定部
７２，７３ 大小判定手段
８０ デジタル受信器
Claims (12)
- 複数の変調方式が混載された信号を復調するデジタル信号復調回路において、
信号に含まれる同期語を検出し、その同期語に基づいてキャリア再生用の信号位置情報を生成する同期語検出手段と、
キャリア再生の周波数引込み期間には前記キャリア再生用の信号位置情報から周波数引込みに適する第一信号の位置情報を生成し、キャリア再生の位相引込み期間には前記キャリア再生用の信号位置情報から位相引込みに適する第一信号の位置情報及び第二信号の位置情報を生成する第一選択手段と、
前記第一選択手段から供給される第一信号の位置情報に基づいてキャリア再生の周波数引込みを行い、前記第一信号の位置情報及び第二信号の位置情報に基づいてキャリア再生の位相引込みを行なうキャリア再生手段と、
信号のタイミング再生を行なうタイミング再生手段と、
タイミング再生が終了すると予想される時間を計時した後、前記同期語検出手段に処理の開始を指示する第一計時手段と、
キャリア再生の周波数引込みが終了すると予想される時間を計時した後、前記第一選択手段をキャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させる第二計時手段と
を有することを特徴とするデジタル信号復調回路。 - 前記キャリア再生手段は、前記キャリア再生の周波数引込み期間には前記信号の位相差が所定の範囲内にあるか否かを検出し、前記所定の範囲にあるときは前記位相差をそのまま出力し、前記所定の範囲にないときはその範囲をはずれる前の位相差を出力するウインドウ判定手段
を有することを特徴とする請求項１記載のデジタル信号復調回路。 - 前記キャリア再生手段は、キャリア周波数ずれ補正量を決定する周波数ずれ補正手段と、
前記キャリア周波数ずれ補正量の更新をする周期を計時する第三計時手段と、
前記同期語検出手段が前記第三計時手段による周期の計時終了までに前記同期語を検出しない場合に、前記キャリア周波数ずれ補正量の更新を指示する第二選択手段
を有することを特徴とする請求項２記載のデジタル信号復調回路。 - 前記キャリア再生手段は、前記信号のＣ／Ｎ値を検出するＣ／Ｎ検出手段と、
前記Ｃ／Ｎ値に基づいてキャリア周波数ずれ補正量を決定する周波数ずれ補正手段と
を有することを特徴とする請求項３記載のデジタル信号復調回路。 - 前記周波数ずれ補正手段は、前記Ｃ／Ｎ値に基づいてキャリア周波数ずれ補正量の更新をする周期を変更することを特徴とする請求項４記載のデジタル信号復調回路。
- 前記Ｃ／Ｎ検出手段は、前記信号の振幅を算出する振幅計算手段と、
前記算出された現在の振幅と一つ前の振幅との振幅差を算出する振幅差計算手段と、
前記算出された振幅差を積分する積分手段と、
前記積分手段による積分結果を所定の時間ごとに出力させる第三選択手段と
を有することを特徴とする請求項４又は５記載のデジタル信号復調回路。 - 前記デジタル信号復調回路は、キャリア再生終了後に前記信号の変調方式を識別する変調方式識別手段と、
前記識別された変調方式に応じて位相比較器を切り換える位相比較器切換え手段と
を有することを特徴とする請求項６記載のデジタル信号復調回路。 - 前記位相比較器切換え手段は、夫々変調方式に応じたしきい値が設定されており、そのしきい値と前記Ｃ／Ｎ値とを比較することによりその変調方式を同期保持に利用するか否かを判断する同期保持利用判断手段を有することを特徴とする請求項７記載のデジタル信号復調回路。
- 前記複数の変調方式が混載された信号は、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫが混載された信号であることを特徴とする請求項１乃至８記載のデジタル信号復調回路。
- 前記第一信号及び第二信号は、ＢＰＳＫにより変調された信号であることを特徴とする請求項９記載のデジタル信号復調回路。
- 前記第一信号は、変調方式の切換え制御の情報及び同期語を含むことを特徴とする請求項１０記載のデジタル信号復調回路。
- 複数の変調方式が混載された信号を復調するデジタル信号復調方法において、
信号に含まれる同期語を検出し、その同期語に基づいてキャリア再生用の信号位置情報を生成する工程と、
キャリア再生の周波数引込み期間には前記キャリア再生用の信号位置情報から周波数引込みに適する第一信号の位置情報を生成し、キャリア再生の位相引込み期間には前記キャリア再生用の信号位置情報から位相引込みに適する第一信号の位置情報及び第二信号の位置情報を生成する工程と、
前記第一信号の位置情報に基づいてキャリア再生の周波数引込みを行い、前記第一信号の位置情報及び第二信号の位置情報に基づいてキャリア再生の位相引込みを行なう工程と、
信号のタイミング再生を行なう工程と、
タイミング再生が終了すると予想される時間を計時した後、前記同期語検出手段に処理の開始を指示する工程と、
キャリア再生の周波数引込みが終了すると予想される時間を計時した後、前記キャリア再生の周波数引込み期間の処理から位相引込み期間の処理に移行させる工程と
を有することを特徴とするデジタル信号復調方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01343099A JP3930180B2 (ja) | 1999-01-21 | 1999-01-21 | デジタル信号復調回路及び方法 |
| US09/487,877 US6204725B1 (en) | 1999-01-21 | 2000-01-20 | Circuit for demodulating digital signal undergoing different modulation schemes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01343099A JP3930180B2 (ja) | 1999-01-21 | 1999-01-21 | デジタル信号復調回路及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216842A JP2000216842A (ja) | 2000-08-04 |
| JP3930180B2 true JP3930180B2 (ja) | 2007-06-13 |
Family
ID=11832930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01343099A Expired - Fee Related JP3930180B2 (ja) | 1999-01-21 | 1999-01-21 | デジタル信号復調回路及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6204725B1 (ja) |
| JP (1) | JP3930180B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625463B1 (en) * | 1999-12-22 | 2003-09-23 | Lsi Logic Corporation | Synchronization of super frames in an integrated services digital broadcasting for satellites ISDB-S system |
| JP2002141962A (ja) * | 2000-11-01 | 2002-05-17 | Mitsubishi Electric Corp | キャリア再生回路およびロック検出回路 |
| US6947748B2 (en) | 2000-12-15 | 2005-09-20 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| US8792640B2 (en) * | 2008-01-29 | 2014-07-29 | Sony Corporation | Systems and methods for securing a digital communications link |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3575554A (en) * | 1968-04-16 | 1971-04-20 | Communications Satellite Corp | Frame synchronizer for a biorthogonal decoder |
| US4313205A (en) * | 1980-07-07 | 1982-01-26 | Communications Satellite Corporation | Carrier synchronization and symbol synchronization for offset-QPSK burst communications |
| FR2552282B1 (fr) * | 1983-09-21 | 1990-07-13 | Veillard Jacques | Procede et dispositif de demodulation coherente de porteuse a modulation numerique |
| FR2565445B1 (fr) * | 1984-06-04 | 1986-10-10 | France Etat | Demodulateur de frequence et recepteur d'emission de television a multiplexage temporel en comportant application |
| US5117427A (en) * | 1988-03-03 | 1992-05-26 | Mitsubishi Denki Kabushiki Kaisha | Communication system with concatenated coding error correction |
| SE9003913D0 (sv) * | 1990-12-07 | 1990-12-07 | Ericsson Telefon Ab L M | A method of locating a mobile station in a cellular mobile radio system |
| JPH0775099A (ja) * | 1993-05-07 | 1995-03-17 | Philips Electron Nv | マルチプレックス直交振幅変調テレビジョン送信用送信方式、送信機及び受信機 |
| WO1997003510A1 (en) * | 1995-07-07 | 1997-01-30 | Northern Telecom Limited | Carrier recovery for digitally phase modulated signals, using a known sequence |
| US5883929A (en) * | 1996-04-03 | 1999-03-16 | Ericsson, Inc. | Synchronization method, and associated circuitry, for synchronizing a receiver with a transmitter |
-
1999
- 1999-01-21 JP JP01343099A patent/JP3930180B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-20 US US09/487,877 patent/US6204725B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216842A (ja) | 2000-08-04 |
| US6204725B1 (en) | 2001-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999029075A1 (fr) | Demodulateur numerique pour transmission hierarchisee | |
| JPH08251243A (ja) | 復調方法及び復調装置 | |
| JP3930180B2 (ja) | デジタル信号復調回路及び方法 | |
| JP2000115266A (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3335933B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP4484355B2 (ja) | 復調装置、放送システム及び放送受信装置 | |
| US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
| EP1511255B1 (en) | Broadcast satellite digital broadcasting receiver | |
| EP0993160B1 (en) | Carrier reproducing circuit | |
| US5848104A (en) | Demodulator of receiver used for communications | |
| JP4003386B2 (ja) | クロック信号再生装置および受信装置、クロック信号再生方法および受信方法 | |
| US6639951B1 (en) | Digital demodulator | |
| JP4439714B2 (ja) | 復調装置および復調方法 | |
| JP3985644B2 (ja) | 多値ｑａｍ復調方法および装置 | |
| JP2002101142A (ja) | デジタル放送復調装置 | |
| JP2001257733A (ja) | キャリア再生装置およびその方法と受信装置 | |
| JP2001103107A (ja) | ディジタルコスタスループ回路 | |
| JP3660969B2 (ja) | デジタル衛星放送受信方法 | |
| JP2007195074A (ja) | 復調回路および復調方法 | |
| JP2004364157A (ja) | 搬送波同期回路 | |
| JP3946422B2 (ja) | クロック信号再生制御回路及びクロック信号再生制御方法 | |
| JPH11177645A (ja) | 搬送波再生回路および搬送波再生方法 | |
| JP2912246B2 (ja) | 復調システム | |
| JP2000324189A (ja) | 周波数ズレ自動補正復調装置及び周波数ズレ自動補正復調方法 | |
| JP2001103111A (ja) | ディジタルコスタスループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |