JP2003258779A - 同期検出方法とその回路、無線基地局 - Google Patents

Abstract

(57)【要約】 【課題】 フレーム同期及びクロック同期を簡単な構成
でとれるようにし、かつその制御精度を向上し、同期引
き込み時間を短くする。 【解決手段】 入力された復調Ｉ、Ｑ信号のフレーム同
期パターン長Ｌに等しい個数の連続したクロック位置に
おけるＬ個の値とフレーム同期パターン２との相関値
を、１クロックずつシフトしながら相関部１で求め、相
関値の時系列を得る。そしてこの時系列中の最大値を最
大値検出部４で求めてその位置からフレーム同期タイミ
ング用パルスＦＰを定めて出力し、さらに前記最大相関
値から所定クロック数だけ前後する２つの相関値の差分
ΔＣを演算部５で求め、これをＤ／Ａ変換してＶＣＸＯ
７の出力周波数を制御することでクロック位相の同期を
とる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は同期回路に係り、特
にディジタル変調波を受信し、復調したディジタル信号
からフレーム同期信号及びクロックを生成するための同
期方法とその回路、及びそれを用いて構成した無線基地
局に関するものである。

【０００２】

【従来の技術】例えばＴＤＭＡ（時分割多重）方式によ
りディジタル信号を多重化した変調波を受信処理する場
合には、復調出力であるＩ、Ｑ信号からフレーム同期パ
ルス及びシンボルクロックを生成し、これを用いて受信
信号のディジタル化や多重化された各チャネルデータの
分離、デコード等の処理が行われる。このためのフレー
ム同期パルス及びシンボルクロック生成のための回路
が、本発明の対象としている同期回路である。

【０００３】従来の同期回路としては、例えばベースバ
ンド受信波の零クロス点を検出し、検出した零クロス位
置のパルス列にＰＬＬ回路を同期させてシンボルクロッ
クを生成する。そしてこのシンボルクロックを用いて再
生したディジタル信号の時系列又はディジタル化する前
の復調信号とフレーム同期信号のパターンとを１シンボ
ルずつずらしながら相関値を求め、相関値が最大となっ
た位置からディジタル信号のフレーム同期パルスを生成
している。

【０００４】また、ディジタル化する前の復調信号とフ
レーム同期信号パターンとの相関値を求めてその最大位
置からフレーム同期パルスを求めるのと同時に、そのフ
レーム同期パルスの位置情報を参照入力としてＰＬＬを
用いてシンボルクロックを生成するものもある。

【０００５】また、特開平８−５６２１８号には、ディ
ジタル化する前の復調信号とフレーム同期信号パターン
との相関値を求め、この相関値を１シンボル間隔毎にサ
ンプルした値をメモリへ１フレーム分格納し、そのメモ
リの相関値最大位置を求めてフレーム同期パルスの位置
を定めると共に、移動無線システムにおいてレーリーフ
ェージングやマルチパスフェージングが発生してもフレ
ーム同期パルス位置を正確に検出できるようにした同期
回路が示されている。

【０００６】

【発明が解決しようとする課題】上記した従来技術にお
いて、シンボル同期とフレーム同期をそれぞれ別の回路
を用いて実現する場合には回路規模、あるいはＡ／Ｄ変
換してソフトウェア処理される場合にはソフトウェア規
模が大きくなり、経済性、実装面から簡易化が望まれ
る。ディジタル化する前の復調信号とフレーム同期信号
パターンとの相関値を求め、その最大となる位置からフ
レーム同期パルスとシンボルクロックの双方を生成する
構成とすれば、回路規模もしくはソフトウェア規模は簡
易化されるが、フレーム同期パルスの位置情報のみを使
ってシンボルクロックを生成するから、クロック成分情
報が少なく、同期引き込みに時間がかかるという問題が
あり、またフレーム同期パルスの位置（位相）ずれは１
シンボルクロック周期を単位として行っており、より微
細な位置ずれ修正が求められる。

【０００７】本発明の目的は、構成が簡単で、かつ同期
引き込みが早く、フレーム同期パルスの位置修正もより
詳細に行うようにした同期方法とその回路、及びそれを
用いた無線基地局を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、受信し復調し
た復調Ｉ、Ｑ信号からフレーム同期信号及びクロックを
生成するための同期回路において、クロックパルスを出
力するところのその出力周波数が可変制御可能な電圧制
御発振器と、フレーム同期パターンのパターン長をＬと
したとき、連続したＬ個のクロック位置に於る復調Ｉ、
Ｑ信号の値とフレーム同期パターンとの相関値を１クロ
ックずつクロック位置をシフトしながら算出する相関部
と、この相関部で算出された相関値の内の最大値を検出
し、この最大値となった相関値を算出したときのクロッ
クパルス位置をフレーム同期用のタイミング信号として
出力する最大値検出部と、この最大値検出部により検出
された相関値の最大値対応のクロックパルス位置より所
定のクロック数だけ前及び後の位置に於る相関値の差分
を算出し、この差分を前記電圧制御発振器の出力周波数
制御信号として出力する差分算出部と、を備えたことを
特徴とする同期回路を開示する。

【０００９】更に本発明は、上記の同期回路を用いて構
成した無線基地局を開示する。

【００１０】更に本発明は、その出力周波数が可変制御
可能な電圧制御発振器からの連続したクロックパルス位
置に於る入力復調Ｉ、Ｑ信号の値とフレーム同期パター
ンとの相関値を、クロックパルス位置を１クロックずつ
シフトしながら算出して前記相関値の時系列を生成し、
この時系列中の最大相関値からフレーム同期タイミング
を定めるようにした同期方法において、前記相関値から
所定のクロック数だけ前後した位置の２つの相関値の差
分を求め、この差分によって前記電圧制御発振器の出力
周波数を制御することによってフレームタイミング及び
クロックの位相ずれを常時補正することによりフレーム
及びクロックの同期をとるようにしたことを特徴とする
同期方法を開示する。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。図１は、本発明になる同期回
路の構成例を示す機能ブロック図で、ＶＣＸＯ（電圧制
御発振器）７は、シンボルクロックの２倍以上の周波数
のオーパサンプルクロックＣＬ（単にクロックともい
う）を出力する発振器で、制御電圧ｅによって出力周波
数を可変制御できるものである。以下では、制御電圧ｅ
が０のときは出力周波数は変わらず、ｅ＞０になるとそ
のｅが大きい程出力周波数が高くなり、ｅ＜０になると
そのｅの絶対値が大きい程出力周波数が低くなるものと
する。またフレーム同期パターン２はＬクロック分の長
さを持つパターンであるとする。１フレームメモリ３は
伝送信号の１フレーム長をＭクロックすると少なくとも
Ｍ個のデータを格納できるメモリであり、アドレスカウ
ンタ８はＭカウンタで、クロックＣＬをＭ個カウントす
るとリセットされ同時にキャリイ信号ｃａを出力する。

【００１２】図１の構成において、相関部１は、入力さ
れた復調Ｉ、Ｑ信号からクロックＣＬの連続したＬ個の
位置に於る値を取り出し、このＬ個の値とフレーム同期
パターン２との相関値（Ｃ1とする）を求め、１クロッ
ク後には復調Ｉ、Ｑ信号から１クロック分ずれた位置の
Ｌ個の値を取り出してこれとフレーム同期パターン２と
の相関値（Ｃ2とする）を算出する、…という動作を繰
り返す。従って相関部１からは１クロックごとに相関値
Ｃ1、Ｃ2…が順次出力されるが、これは１フレームメモ
リ３の、アドレスカウンタ８のカウント値ａで指定され
たアドレス順に格納されていく。こうしてフレーム長Ｍ
に等しいＭ個の相関値Ｃ1〜ＣMが１フレームメモリ３に
格納されると、アドレスカウンタ８がカウントアップし
てキャリイ信号ｃａを出力する。最大値検出部４は、キ
ャリイ信号ｃａを受け取ると、１フレームメモリ３のＭ
個の相関値を受け取り、以下に述べる処理を行う。そし
てアドレスカウンタ８はリセットされて再び以後に相関
部１から出力される相関値を順次１フレームメモリ３へ
格納するように動作する。

【００１３】最大値検出部４がキャリイ信号ｃａを受
け、１フレームメモリ３から受け取ったＭ個の相関値を
Ｃ1〜ＣMとすると、このＭ個の相関値のうち、少なくと
も１つは復調Ｉ、Ｑ信号中に含まれるフレーム同期パタ
ーンとフレーム同期パターン２との相関値であって、そ
の相関値は大きな値をとる。そこで最大値検出部４で
は、予め定めておいた閾値Ｃthと取り込んだＭ個の相関
値Ｃ1、Ｃ2…とを順次比較し、閾値Ｃthより大きな値を
とった相関値Ｃjが見つかると、その次の相関値Ｃj+1と
Ｃjを比べ、Ｃj＞Ｃj+1ならＣjを相関値の最大値Ｃmxと
判定し、その出現時刻をｔmxとする。この最大値の出現
時刻ｔmxがフレーム同期パルスＦＰのタイミングとして
出力される。但しＣj＞Ｃj+1となった時点では既にフレ
ーム同期のタイミング（Ｃjの時刻）を１クロック過ぎ
ているから、実際にはＣjの次のフレームのタイミング
としてこの出力は用いられる。

【００１４】さらに最大値検出部４では、検出した相関
値の最大値Ｃmxより１クロック前後の相関値Ｃmx-及び
Ｃmx+を取り出してこれを差分演算部５へ出力する。差
分演算部５は差分

【数１】 を算出し、Ｄ／Ａ変換器６はこの差分ΔＣをアナログ電
圧に変換し、前述したＶＣＸＯ７への制御電圧ｅとして
出力する。

【００１５】図２は、差分ΔＣによりＶＣＸＯ７を制御
する動作の説明図である。図２の曲線Ｃは、１フレーム
内の時間位置ｔに於るフレーム同期パターンとの相関値
を表している。実際に相関部１で算出されるのはクロッ
クＣＬごとの離散的な位置に於る相関値であるが、クロ
ックＣＬの位相が動くと相関値は曲線Ｃ上を移動する。
今、曲線Ｃの最大点をＰ，その発生時刻をｔpとする
と、曲線Ｃはｔpの左右（前後）で通常対称となる。
今、時刻ｔpに１つのクロックパルスが一致していると
すると、これはフレーム、クロック共に完全に送信側の
それと同期した状態である。このとき点Ｐの相関値は閾
値Ｃthをこえ、この値よりも次のクロック位置ｔp+に於
る点Ｐ＋の相関値は小さいから、最大値検出部４は点Ｐ
の時刻ｔp+にフレーム同期パルスＦＰを出力する。そし
て、１クロック前後の位置に於る相関値として点Ｐ−及
び点Ｐ＋に於る相関値をＣmx-及びＣmx+として差分演算
部５へ送出するが、前述のように曲線Ｃは点Ｐの左右で
対称であるから、（数１）で算出される差分ΔＣは０で
ある。従ってこのときはＶＣＸＯ７の制御電圧ｅも０
で、クロックＣＬの位相は変化しない。

【００１６】送信側のクロックと受信側ＶＣＸＯからの
クロックＣＬとの位相ずれが生じ、クロックＣＬの位相
が進んで１つのクロックパルスが図２の時刻ｔQにずれ
たとする。このとき、Ｑ点の相関値はやはり閾値をこ
え、次のクロック位置ｔQ+ではＱ点より相関値が小さく
なるので、点Ｑの時刻ｔQにフレーム同期パルスＦＰが
出力され、この１クロック前後の時刻ｔQ-、ｔQ+に於る
相関値の差分が差分演算部５で算出されるが、図２から
明らかなようにこのときは点Ｑ−に於る相関値Ｃmx-よ
り点Ｑ＋に於る相関値Ｃmx+の方が大きく、（数１）か
ら差分ΔＣ＜０となる。従ってＶＣＸＯ７の出力周波数
は低くなるように制御され、点Ｑは点Ｐの方へ移動して
クロック位相進みが解消するように制御される。逆にク
ロックＣＬの位相が遅れて点Ｒの方へずれたとすると、
今度は点Ｒ−の相関値Ｃmx-の方が点Ｒ＋の相関値Ｃmx+
より大きいので差分ΔＣ＞０となり、ＶＣＸＯ７の出力
周波数は高くなるように制御され、クロック位相遅れを
解消するように制御される。

【００１７】以上のように、図１の構成によれば、構成
が簡単であると共に、フレーム同期のずれを連続的に検
出してクロック位相を制御できるので、フレーム及びク
ロック同期の誤差が少なく、かつ同期引き込みも早くな
る。従って、例えば小型化、高性能が必要な移動無線用
基地局に用いれば大きな効果が得られる。

【００１８】以上、図１の構成について動作を説明した
が、図１の入力である復調Ｉ、Ｑ信号は、通常は既にデ
ィジタル化されている。従って図１の各部をそれぞれＤ
ＳＰ等で処理するように構成してもよいし、あるいはＤ
／Ａ変換器６及びＶＣＸＯ７を除いた部分をすべてディ
ジタル演算により１つのＣＰＵでソフトウェア処理する
こともできる。図３はこのソフトウェア処理を行う場合
のフローチャート例を示すもので、まず変数ＳＷを０と
し（ステップ３０１）、ＶＣＸＯ７からクロックが出力
されると（ステップ３０２でＹＥＳ）、そのクロック位
置を最後尾とするＬ個のクロック位置に於る復調Ｉ、Ｑ
信号とフレーム同期パターン２との相関値Ｃを算出し、
そのときのクロック位置（時刻）ｔを記憶する（ステッ
プ３０３）。次に変数ＳＷの値を調べ（ステップ３０
４）、０であればステップ３０３で算出した相関値Ｃが
あらかじめ定めた閾値Ｃthより大きいかを調べる（ステ
ップ３０５）。もしＣ＜Ｃthであればステップ３０２へ
戻り、Ｃ＞Ｃthであれば相関値Ｃを変数Ｃ1へ代入し
（ステップ３０６）、変数ＳＷを１として（ステップ３
０７）、ステップ３０２へ戻る。

【００１９】こうして、閾値Ｃthよりも大きい相関値が
現れると変数ＳＷ＝１として次のクロックに於る相関値
Ｃが算出され（ステップ３０２、３０３）、ステップ３
０４からステップ３０８へ進む。ここではまず、今求め
た相関値Ｃが先に求めた相関値Ｃ1より小さいかを調べ
（ステップ３０８）、小さくなければ今求めたＣを変数
Ｃ1に代入し（ステップ３０９）、ステップ３０２へ戻
る。このステップ３０２、３０３、３０４、３０８を繰
り返し、Ｃ＜Ｃ1となると（ステップ３０８でＹＥ
Ｓ）、そのときステップ３０２で用いたクロックより１
つ前のクロックの時刻をステップ３０３で記憶したｔか
ら求め、フレーム同期のタイミングとして出力する（ス
テップ３１０）。図２のように閾値Ｃthより上には１つ
の相関値しか現れないときは上記のステップ３０８では
最初からＹＥＳとなるが、一般にはＣth以上にいくつか
の相関値が現れることがあるので、ステップ３０８、３
０９が設けられている。

【００２０】フレーム同期タイミング出力が終わると、
ステップ３０８で用いた相関値Ｃをフレーム同期位置の
次のクロック時点の相関値Ｃmx+とし、それより２クロ
ック前に算出した相関値をＣmx-として（数１）により
差分ΔＣを算出し、Ｄ／Ａ変換器６へ出力する。これに
よりクロックＣＬの位相ずれが補正される（ステップ３
１１）。次にカウンタｋを０にセットし（ステップ３１
２）、以降でクロックＣＬの入力数を変数ｋにカウント
し、これが予め定めた値ｋ０をこえたらステップ３０１
へ戻る（ステップ３１３、３１４、３１５）。このステ
ップ３１２〜３１５の処理は、図２のように閾値Ｃthを
こえる相関値が１つしかないときは不要であるが、閾値
Ｃthをこえる相関値が複数個ある時は、最大値検出後も
ステップ３０８でＣ＜Ｃ1となることが続いて起こり、
誤ってフレーム同期タイミングが出力されるのを防止す
るためで、一旦最大値検出があると、その後はｋ０クロ
ック分検出動作をしないようにするためである。

【００２１】以上に示した図３のソフトウェア処理によ
っても、図１と同じ効果が得られることはいうまでもな
い。なお、フレーム同期を安定化するための既知の同期
保護機構を付加すれば、瞬断やフェージング等の発生す
る回線を用いたときでも、より安定な同期回路とするこ
とができる。また、差分演算は最大値となった相関値よ
り１クロック前後の相関値の差を差分として求めるとし
たが、これは一般に、ｎ（ｎ＝２、３…）クロック前後
の相関値の差分を求めるようにしてもよい。

【００２２】

【発明の効果】本発明によれば、フレーム同期とクロッ
ク同期を別の回路で構成する必要がなく、回路構成が簡
単であると共に、クロック位相ずれを常に検出してそれ
を補正できるので、精度のよい同期が可能でかつ同期引
き込み時間を短くできる効果がある。

【図面の簡単な説明】

【図１】本発明になる同期回路の構成例を示す機能ブロ
ック図である。

【図２】クロック位相制御の説明図である。

【図３】図１の機能ブロックをソフトウェア処理で実行
するためのフローチャートである。

【符号の説明】 １ 相関部 ２ フレーム同期パターン ３ １フレームメモリ ４ 最大値検出部 ５ 差分演算部 ６ Ｄ／Ａ変換器 ７ ＶＣＸＯ ８ アドレスカウンタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜口 清 東京都小金井市貫井北町四丁目２番１号 独立行政法人通信総合研究所 (72)発明者 小川 博世 東京都小金井市貫井北町四丁目２番１号 独立行政法人通信総合研究所 Ｆターム(参考） 5K047 AA02 AA05 AA15 BB01 HH01 HH11 HH15 MM11 MM12 MM24 MM44 MM50 MM56 MM62

Claims (3)

【特許請求の範囲】
1. 【請求項１】 受信し復調した復調Ｉ、Ｑ信号からフレ
   ーム同期信号及びクロックを生成するための同期回路に
   おいて、 クロックパルスを出力するところのその出力周波数が可
   変制御可能な電圧制御発振器と、 フレーム同期パターンのパターン長をＬとしたとき、連
   続したＬ個のクロック位置に於る復調Ｉ、Ｑ信号の値と
   フレーム同期パターンとの相関値を１クロックずつクロ
   ック位置をシフトしながら算出する相関部と、 この相関部で算出された相関値の内の最大値を検出し、
   この最大値となった相関値を算出したときのクロックパ
   ルス位置をフレーム同期用のタイミング信号として出力
   する最大値検出部と、 この最大値検出部により検出された相関値の最大値対応
   のクロックパルス位置より所定のクロック数だけ前及び
   後の位置に於る相関値の差分を算出し、この差分を前記
   電圧制御発振器の出力周波数制御信号として出力する差
   分算出部と、 を備えたことを特徴とする同期回路。
2. 【請求項２】 請求項１に記載の同期回路を用いて構成
   した無線基地局。
3. 【請求項３】 その出力周波数が可変制御可能な電圧制
   御発振器からの連続したクロックパルス位置に於る入力
   復調Ｉ、Ｑ信号の値とフレーム同期パターンとの相関値
   を、クロックパルス位置を１クロックずつシフトしなが
   ら算出して前記相関値の時系列を生成し、この時系列中
   の最大相関値からフレーム同期タイミングを定めるよう
   にした同期方法において、 前記相関値から所定のクロック数だけ前後した位置の２
   つの相関値の差分を求め、この差分によって前記電圧制
   御発振器の出力周波数を制御することによってフレーム
   タイミング及びクロックの位相ずれを常時補正すること
   によりフレーム及びクロックの同期をとるようにしたこ
   とを特徴とする同期方法。