JP3557941B2

JP3557941B2 - 受信機

Info

Publication number: JP3557941B2
Application number: JP06024799A
Authority: JP
Inventors: 幸二松山; 秀人古川; 義春戸澤; 守彦箕輪; 徳郎久保; 中村　　聡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-03-08
Filing date: 1999-03-08
Publication date: 2004-08-25
Anticipated expiration: 2019-03-08
Also published as: JP2000261513A

Description

【０００１】
【発明の属する技術分野】
本発明は、非同期サンプルを行う無線通信の線形復調回路の平均化回路に関するものである。
【０００２】
【従来の技術】
図１１は線形復調器の構成図、図１２は図１１の動作説明図で、（ａ）は送信機と受信機間の相互位置説明図、（ｂ）電力ＡＧＣがない場合の検波後の電力：時間の関係説明図、（ｃ）は電力ＡＧＣがある場合の検波後の電力：時間の関係説明図である。
【０００３】
図１３はオ−バ−サンプルした信号すべての受信信号の平均値を求める平均化回路の構成図、図１４は図１３の動作説明図で、（ａ）はＱＰＳＫ信号の包絡線変動の一例を示す図、（ｂ）は（ａ）の包絡線変動を長時間求め、その出現確率を示した図、図１５はデ−タ点のデ−タの平均値を求める平均化回路の構成図、図１６は図１５の動作説明図である。
【０００４】
なお、図１１中の１０は可変利得増幅回路、１１は検波回路、１２は復調器、１３はクロック再生回路、１４は平均化回路、１５は変換テーブル、１６は自動利得制御回路である。
【０００５】
先ず、図１１の動作を説明する。
【０００６】
受信信号は可変利得増幅回路１０で増幅された後、検波回路１１でディジタルベ−スバンド信号が取り出され、
一部は変換テ−ブル１５と平均化回路１４を有する自動利得制御（以下、ＡＧＣと省略する）回路１６に、残りの部分は復調器を介してクロック再生回路１３に加えられる。
【０００７】
これにより、平均化回路１４はディジタルベ−スバンド信号に対して下記で説明する様な平均化を行って平均値を求め、変換テ−ブル１５に送出する。
【０００８】
変換テ−ブル１５にはさまざまな平均値に対応する可変利得増幅回路１０の利得が格納されているので、ＡＧＣ回路１６は対応する利得を取り出し、可変利得増幅回路１０の利得が、取り出した利得と一致する様に制御する。
【０００９】
また、クロック再生回路１３はディジタルベ−スバンド信号を用いてクロックを再生し、再生クロックを用いてディジタルベ−スバンド信号を取り出し、復調信号として出力する。
【００１０】
ここで、図１２（ａ），（ｂ）に示す様に、送信信号が一定レベルとした場合の検波後信号に対する電力ＡＧＣ動作がない場合、
受信機Ａは受信機Ｂよりも送信機に近づいているので受信電力が強すぎて、検波回路内の図示しないアナログ／ディジタル（Ａ／Ｄ）変換器の出力が飽和してしまう。
【００１１】
一方、受信機Ｂは送信機からはなれているので受信電力が弱すぎ、Ａ／Ｄ変換器の量子化誤差が大きく見える。
【００１２】
一方、図１２（Ｃ）に示す様に、送信信号が一定レベルとした場合の検波後信号に対する電力ＡＧＣ動作がある場合、
ＡＧＣ回路を起動することにより、受信機Ａと受信機Ｂの受信電力を、Ａ／Ｄ変換器のダイナミックレンジを満足するレベル、即ち、所望のレベルに変換することができる。
【００１３】
即ち、図１１中の線形復調器１２は、上記所望のレベルに変換する為のＡＧＣ回路１６が必須である。
【００１４】
ここで、ＡＧＣ回路１６とはＡ／Ｄ変換を行う時、Ａ／Ｄ変換器のダイナミックレンジを有効に用いる為、受信レベルに応じて増幅器の増幅度をコントロールする回路であり、
受信電力を測定し、それが小さければ増幅器の増幅度を大きくし、大きければ増幅度を小さくする。
【００１５】
また、電力の測定は、雑音の影響を除去する為に、フィルタ回路、即ち、平均化回路１４により平均化を行うのが一般的である。
【００１６】
平均化するデ−タはオ−バ−サンプルした信号全ての受信信号の平均値、若しくは、デ−タ点のデ−タの平均値を用いて受信信号の電力を測定していた。
【００１７】
以下、無線通信に用いられるＡＧＣ回路に適応する場合を例にして、平均化回路を説明する。
【００１８】
図１３において、フリップフロップ（以下、ＦＦと省略する）２２が出力する１サンプルクロック前のデ−タと、現在の入力デ−タとをサンプルクロックのタイミングで、一定時間、加算器２１で加算することを繰り返す。
【００１９】
これにより、平均化された平均化信号信号を取り出すことができる。
【００２０】
ここで、図１４（ａ）はＱＰＳＫ信号の振幅変動のパターンを時系列で示した図で、
フルロ−ルオフフィルタ、ロ−ルオフ率０．２２
（オ−バ−サンプル数３２）デ−タ点以外の位置では符号間干渉により振幅に変動が起こることを示している。
【００２１】
なお、横軸の１〜１１はデ−タ点の位置を示し、オ−バ−サンプル点は各デ−タ点の間をサンプルする様になる。
【００２２】
例えば、４倍のオ−バ−サンプルは、
時間軸の１と２、２と３の様に各データ点の間をそれぞれ４分割し、縦軸は２の点がデ−タ点であり、アイパタ−ンの開口部になる様にしてある。
【００２３】
つまり、図１３に示した平均化回路は上記信号の全てのサンプル点の平均化を行って平均化信号を取り出している。
【００２４】
ここで、フィルタによる振幅の統計的性質は、図１４（ｂ）の様にフィルタの応答により既知である為、下記の様に補正することで所望レベルを決定することができる。
【００２５】
なお、図１４（ｂ）は図１４（ａ）に示した振幅変動を非常に長い時間に渡って演算し、その出現確率を示した図である。
【００２６】
さて、図１４（ｂ）において、ａをデ−タ点（例えば、横軸“２”の点）、斜線部分の全体面積をＰ_ａｖｅ、Ｐ_Ｉをデ−タ点の電力、ｘを測定値とすると、
ａ：Ｐ_ａｖｅ＝Ｐ_Ｉ：ｘより
Ｐ_Ｉ＝（ａ・ｘ）／Ｐ_ａｖｅ（１）
が得られ、（１）式からデ−タ点の電力、即ち、所望レベルを決定することができる。
【００２７】
図１５はデ−タ点のデ−タの平均値を求める平均化回路の構成を示している。
【００２８】
図に示す様に、サンプルクロックとしてタイミング同期回路の出力を用いている点が、図１３の場合と異なっている。しかし、動作としては図１３と同じである。
【００２９】
また、図１６はＱＰＳＫ信号の包絡線変動の例を示しているが、図１５に示す平均化回路では図１６中の○印の所の平均値を求めている。
【００３０】
なお、○印の点はデ−タ点を示し、デ−タ点では符号間干渉が除去される為に一定値となり、タイミング同期回路の出力により常にデ−タ点をサンプリングできる。上記の所望レベルを、デ−タ点の振幅としておけばよい。
【００３１】
【発明が解決しようとする課題】
図１７はタイミング同期回路を用いず、クロック偏差がある場合の例を示した図である。
【００３２】
先ず、図１３の構成の場合、上記で詳細説明した様に、オ−バ−サンプルした信号の全ての受信信号の平均値を求める為、ＡＧＣ回路の動作速度が高速となり、消費電力が大きくなる。
【００３３】
また、図１５の構成の場合、デ−タ点のデ−タの平均値を用いる場合、サンプルする周期を送信側のデ−タ周期に同期を取る必要があり、別途タイミング同期回路を用意しなければならない。
【００３４】
なお、タイミング同期回路を用いず、デ−タにほぼ周期が同じクロックでサンプルした信号を用いると、送信側のデ−タ周期のクロックと、受信側のクロックとの周波数差によるビ−ト成分が生ずる。
【００３５】
そこで、図１７に示す様に、サンプル点（図中の○の位置）が上記のビ−ト成分により変動する。
【００３６】
これにより、送信側と受信側で使用する送信側クロックと受信側クロックとの偏差により、送受信点がずれる為、正しくデ−タ点を取り込むことが出来なくなる。
【００３７】
また、ビ−ト成分の周期が、平均化回路の平均時間よりも長い場合、平均化した結果が変動を持ち、正しく受信電力を測定できない可能性がある。
【００３８】
なお、無線通信において、このビート成分は送信側、受信側の発振器の安定度に関わるもので、ある範囲に限定されるが、既知ではない。
【００３９】
【課題を解決するための手段】
図１は本発明の基本的な回路構成図、図２は送信信号のシンボルクロックと非同期サンプルクロックの位相関係を示した図である。
【００４０】
本願の発明の受信機は、受信信号に対してＡ／Ｄ変換器により各シンボルに対してオーバーサンプリングを施すことにより得られたデジタルサンプリング値を復調器に与えて復調信号を得る受信機において、
更に前記デジタルサンプリング値を用いて平均化を行う平均化回路を備え、
該平均化回路は、入力された第一のシンボル及び第二のシンボルに対応する前記平均化の対象とするサンプル値を、該第一のシンボルと該第二のシンボルとで、異なるタイミングのサンプリング値となるように選択制御する制御手段を備えた構成である。
【００４１】
そして更に、この記制御手段は、前記オーバーサプリングがシンボル周期あたりＮの場合に、Ｎとは異なるＭ箇毎のサンプリング値を平均化の対象とするように制御する構成である。
【００４２】
又は、そして更にその制御手段は、各シンボルにおける平均化対象のサンプリング値をランダムなタイミングのサンプリング値となるように制御する構成である。
【００４６】
次に、上記の課題を解決する為、
本発明では平均化回路のサンプルデ−タをデ−タ速度に対して非同期とすることで、ビ−ト成分の周期が平均化回路の平均時間よりも十分短くなる様にし、受信電力を正しく測定できるようにした。
【００４７】
以下、図１、図２を用いてこれを説明する。
【００４８】
先ず、図１の構成はフリップフロップ２が出力する１クロック前のデータと、入力した現在のデータとを一定時間、加算器１で加算することを繰り返して平均化信号を出力する様になっている。
【００４９】
ここで、送信信号のシンボルクロック周波数をＦｍ、非同期サンプルクロック周波数をＦｓ、それぞれの周期をＴｍ、Ｔｓとする。
【００５０】
ただし、Ｆｍ＞Ｆｓとし、平均化時間をＴａｖｅとする。
【００５１】
これにより、各クロック間のビ−ト成分の周波数Ｆｂ及び周期Ｔｂは次のようになる。
【００５２】
Ｆｂ＝Ｆｍ−Ｆｓ、Ｔｂ＝１／Ｆｂ＝１／（Ｆｍ−Ｆｓ）
ここで、ビート成分の周期Ｔｂと平均化時間Ｔａｖｅが以下の条件を満たせば、ビ−ト成分を除去した平均結果を得ることができる。即ち、
条件１Ｔａｖｅ≫ Ｔｂ
条件２Ｔａｖｅ＝Ｔｂ×ｎ（ｎは自然数）
条件１を満たせば、ビ−ト成分の影響を無視することができ、ビ−ト成分をも含めて十分、平均化できる。
【００５３】
条件２を満たせば、ほぼ受信信号のアイパタ−ンのｎ周期分の平均を取ることになる。
【００５４】
なお、図２では非同期サンプルクロックの周期Ｔｓが、送信信号のシンボルクロックの周期Ｔｍよりも高速になっているが、非同期サンプルクロックの周期Ｔｓが低速になっていても同じ様な効果が得られる。
【００５５】
【発明の実施の形態】
第１の案は、データをサンプルして平均化する際、データ伝送速度に対してサンプル周期を非同期とする構成にした。
第２の案は、データ伝送速度に対してオーバーサンプルを行う回路を用いる際、オーバーサンプル周期またはオーバーサンプルの整数倍の周期に対して、相関の低い周期のデタをサンプルする構成にした。
第３の案は、オーバーサンプルを行う回路が、オーバーサンプル数に対応したサンプルタイミングをランダムに発生する機能を有し、サンプルするタイミングを決定し、データをサンプルする構成にした。
第４の案は、データをＴ時間毎にサンプルする際、Ｔ時間毎に、上記のサンプルタイミングに予め定めた一定時間を足し合わせたタイミングで、データをサンプリングする構成にした。
第５の案は、データ伝送速度に対してオーバーサンプルを行う際、オーバーサンプル周期が偶数の時、奇数分周のサンプルクロックでサンプルする構成にした。
第６の案は、データをＴ時間毎にオーバーサンプルする際、Ｔ時間毎に、上記のサンプルタイミングに予め定めた一定時間を足し合わせたタイミングで、データをサンプリングする構成にした。
図３は第１第３の本発明の実施例の構成図、図４は図３の動作説明図、図５は第１、第２、第４の本発明の実施例の構成図、図６は図５の動作説明図、図７は第１、第２、第５の本発明の実施例の構成図、図８は図７の動作説明図、図９は第１、第２、第６の本発明の実施例の構成図、図１０は図９の動作説明図である。
【００５６】
なお、図中の１_１〜１_４は加算器、２_１〜２_４はフリップフロップ、３_１〜３_４はアナログ／ディジタル変換器、４_１，４_２はランダム符号発生器、５_１〜５_４はサンプル周期カウンタ、６_３，６_４は奇数デコ−ド回路である。
【００５７】
図３、図４を用いて実施例１の動作を説明する。
【００５８】
一般に無線通信の受信にはオ−バサンプルを行う。
【００５９】
オ−バサンプルをするためにはデ−タ速度よりも高速なマスタクロックを用意するが、回路構成の容易さからマスタクロックの周波数は、データ速度の２のべき乗であることが一般的である。
【００６０】
ここでは、８倍オ−バ−サンプリング時の構成を考える。
【００６１】
アイパタ−ンに対してサンプル点は８箇所あるため、これを順次、切り替えてサンプルする構成とすることで、非同期のクロック用意することなくサンプル点の非同期化が可能である。
【００６２】
即ち、順次、サンプル点を切り替えて十分長い間サンプルすればその振幅は統計的な性質を持つことになる。
【００６３】
この分布は、上記の図１４（ｂ）と同じになることが予測され、所望レベルの生成も同様に可能である。
【００６４】
ただし、サンプル速度が平均的に１／８と遅くなるため、消費電力の減少が期待できる。
【００６５】
さて、図３中のランダム符号発生器４_１は、例えば、０から７までの値をランダムに発生して順次、サンプル周期カウンタ５_１に送出する。
【００６６】
そこで、サンプル周期カウンタ５_１は入力する値を初期値としてカウント動作を開始し、例えば、図４に示す様に、
７→４→２→６→１→５→３→０・・
の順で発生する符号を、サンプルクロックとしてフリップフロップ２_１に送出する。
【００６７】
そこで、フリップフロップ２_１は、印加した符号に従って、順次、サンプル点を切り替えることを一定時間繰返して平均化信号を取り出している。
【００６８】
図５、図６を用いて実施例２の動作を説明する。
【００６９】
実施例２は実施例１のサンプルタイミングを、更に、低速化するようにしたものである。
【００７０】
この為、図４の１データ周期Ｔを、図６に示す様に２データ周期に分割し、左側のデータ周期の部分を実施例１のタイミングでサンプリングし、
右側の一定時間の部分（分周をしない網かけ部分）はサンプリングを行わない様にした。
【００７１】
即ち、カウント値が、
７→休み→４→休み→２→休み→６→休み→１→休み→５→休み→３→休み→０・・の順で発生する符号を、非同期のサンプルクロックとしてフリップフロップ２_２に送出する。
【００７２】
つまり、実施例１と同様、十分長い間、サンプリングすることで、所望レベルの平均化信号の生成も可能である。
【００７３】
サンプル速度が実施例２よりも更に遅くなる為、さらなる消費電力の減少が期待できる。
【００７４】
図７、図８を用いて実施例３の動作を説明する。
【００７５】
実施例１で説明した様に無線通信の受信にはオ−バ−サンプルを行い、マスタクロックの周波数はシンボル速度の２のべき乗であることが一般的である。
【００７６】
例えば、実施例２の場合は図６に示す様に網かけ部分を除いて、左側点線位置から、それぞれ指定されたカウント位置で発生する符号をサンプリングクロックとして、フリップフロップ２_２に送出している。
【００７７】
しかし、実施例３の場合はランダム発生器の代わりに奇数デコ−ド回路６_３が、サンプル周期カウンタ５_３から所定値（例えば、１１）のカウント出力が入力したことを検出する毎にサンプル周期カウンタ５_３をリセットすることにより、サンプル周期カウンタ５_３から１１を繰り返し出力する様にした。
【００７８】
つまり、平均化回路のサンプル間隔を奇数分周とすることで、サンプル点の非同期化が可能である。
【００７９】
なお、サンプル間隔とオ−バ−サンプル数の最小公倍数が平均化時間より十分短ければ、ビ−ト成分を除去できる。
【００８０】
図９、図１０を用いて実施例４の動作を説明する。
【００８１】
実施例１に対する実施例２と同様に、一定時間の部分（網かけ部分）＋実施例３のタイミングでサンプルする。
【００８２】
つまり、実施例３の場合はサンプル周期が１１の奇数分周になっていたが、
実施例４では実施例３のサンプル周期１１の中に、サンプリングを行わない網かけ部分（８クロック）を挿入して、サンプル間隔を３にしたものである。
【００８３】
これにより、図１０に示す様に、サンプリング点は左端から右端の方に向かって、
０→休み→３→休み→６→休み→１→休み→４→休み→７→休み→２→休み→
５→休み→・・・の様にシフトし、非同期化が可能である。
【００８４】
また、動作速度が実施例３の場合よりも低くなり、消費電力の低下が実現できる。
【００８５】
即ち、実施例３において、データ伝送速度に対してオ−バ−サンプルを行う回路を用いるとき、例えば、オ−バ−サンプルが８のとき、
サンプル点／（オ−バ−サンプル数ｎ）＝１ｏｒ３ｏｒ５ｏｒ７
を満たすことにより、動作速度が低くなる。
【００８６】
【発明の効果】
同期回路が不要で、高速動作を行うことなく、平均化回路を実現することができる。
【図面の簡単な説明】
【図１】本発明の基本的な回路構成図である。
【図２】送信信号のシンボルクロックと非同期サンプルクロックの位相関係を示した図である。
【図３】第１〜第３の本発明の実施例の構成図である。
【図４】図３の動作説明図である。
【図５】第１、第２、第４の本発明の実施例の構成図である。
【図６】図５の動作説明図である。
【図７】第１、第２、第５の本発明の実施例の構成図である。
【図８】図７の動作説明図である。
【図９】第１、第２、第６の本発明の実施例の構成図である。
【図１０】図９の動作説明図である。
【図１１】線形復調器の構成図である。
【図１２】図１１の動作説明図である。
【図１３】オ−バ−サンプルした信号すべての受信信号の平均値を求める平均化回路の構成図である。
【図１４】図１３の動作説明図である。
【図１５】デ−タ点のデ−タの平均値を求める平均化回路の構成図である。
【図１６】図１５の動作説明図である。
【図１７】タイミング同期回路を用いず、クロック偏差がある場合の一例を示す。
【符号の説明】
１_１〜１_４加算器
２_１〜２_４フリップフロップ
３_１〜３_４アナログ／ディジタル変換器
４_１，４_２ランダム符号発生器
５_１〜５_４サンプル周期カウンタ
６_３，６_４奇数デコ−ド回路
１０可変利得増幅回路
１１検波回路
１２復調器
１３クロック再生回路
１４平均化回路
１５変換テ−ブル
１６ＡＧＣ回路
２１加算器
２２フリップフロップ

Claims

受信信号に対してＡ／Ｄ変換器により、各シンボルに対してオーバーサンプリングを施すことにより得られたデジタルサンプリング値を復調器に与えて復調信号を得る受信機において、
更に前記デジタルサンプリング値を用いて平均化を行う平均化回路を備え、
該平均化回路は、入力された第一のシンボル及び第二のシンボルに対応する前記平均化の対象とするサンプル値を、該第一のシンボルと該第二のシンボルとで、異なるタイミングのサンプリング値となるように選択制御する制御手段を備えたことを特徴とする受信機。
前記制御手段は、前記オーバーサプリングがシンボル周期あたりＮの場合に、Ｎとは異なるＭ箇毎のサンプリング値を平均化の対象とするように制御することを特徴とする請求項１記載の受信機。
前記制御手段は、各シンボルにおける平均化対象のサンプリング値がをランダムなタイミングのサンプリング値となるように制御することを特徴とする請求項１記載の受信機。