WO2007088773A1 - 無線受信装置および無線受信方法 - Google Patents

無線受信装置および無線受信方法 Download PDF

Info

Publication number
WO2007088773A1
WO2007088773A1 PCT/JP2007/051193 JP2007051193W WO2007088773A1 WO 2007088773 A1 WO2007088773 A1 WO 2007088773A1 JP 2007051193 W JP2007051193 W JP 2007051193W WO 2007088773 A1 WO2007088773 A1 WO 2007088773A1
Authority
WO
WIPO (PCT)
Prior art keywords
synchronization
signal
unit
correlation
timing
Prior art date
Application number
PCT/JP2007/051193
Other languages
English (en)
French (fr)
Inventor
Yew Soo Eng
Zhan Yu
Suguru Fujita
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US12/162,722 priority Critical patent/US8213545B2/en
Priority to CN2007800020249A priority patent/CN101366220B/zh
Publication of WO2007088773A1 publication Critical patent/WO2007088773A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/7183—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Definitions

  • the present invention relates to a radio reception apparatus and a radio reception method.
  • the transmission side transmits data superimposed on the propagation signal, and the reception side extracts data from the reception signal.
  • the transmitting side clock and the receiving side clock need to be synchronized, but they are usually not synchronized.
  • Synchronization usually extracts some appropriate control signal from the received signal and keeps the error between this extracted control signal and the locally generated duplicate of the control signal as small as possible. This is achieved by using a PLL.
  • DLL delay locked loop
  • Patent Document 1 Another method is disclosed in Patent Document 1.
  • one sample of the impulse response is calculated half a chip earlier than the desired sampling point, and another sample is calculated at the desired sampling point.
  • the DLL uses these sample values in the phase lock loop to control the synchronization timing.
  • Patent Document 1 discloses the operation of a DLL. Specifically, the ratio of each sample value is compared with the reference ratio, and the result is used as an error signal for the phase-locked loop.
  • Patent Document 1 U.S. Pat.No. 5,590,160
  • one problem with IR transmission systems that are always modulated is that it is difficult to establish time synchronization.
  • the transmission signal consists of bursts
  • the receiver does not know in advance when to receive it, so it is necessary to detect the presence of the received signal itself.
  • the transmission signal is a narrow pulse signal of nanoseconds.
  • the conventional standard DLL delays an external signal using a delay line.
  • the external signal and the internal signal are not synchronized in the initial stage, but the DLL performs a synchronization process to synchronize the external signal and the internal signal.
  • the DL L compares the external signal with the internal signal and detects a time delay between the two signals. After this comparison, the DLL corrects the detected time delay by adjusting the delay of the delay line by a preset delay amount. After this adjustment, the DLL again compares the external signal with the internal signal, and if it detects a time delay between the two signals, it again adjusts the delay by the preset amount. This process corrects any subsequent time delay.
  • An object of the present invention is to provide a wireless reception device and a wireless reception method capable of realizing establishment of synchronization at high speed and high reliability.
  • the radio reception apparatus of the present invention includes a first synchronization circuit that synchronizes a reception signal and a first reference signal, and the first reference when synchronization is established in the reception signal and the first synchronization circuit.
  • a second synchronization circuit that synchronizes a second reference signal based on the signal, and the reception based on at least one of synchronization information of the first synchronization circuit and synchronization information of the second synchronization circuit
  • a demodulator that demodulates the signal.
  • the wireless reception method of the present invention includes a first synchronization establishing step for synchronizing a received signal and a first reference signal, and the first signal at the time of establishing synchronization in the received signal and the first synchronization establishing step. Based on at least one of a second synchronization establishment step for synchronizing a second reference signal based on the reference signal, synchronization information of the first synchronization establishment step, and synchronization information of the second synchronization establishment step A step of demodulating the received signal.
  • FIG. 1 is a block diagram showing the main configuration of an impulse radio (IR) receiver according to Embodiment 1 of the present invention.
  • FIG.2 Block diagram mainly showing the configuration of the synchronization establishment unit of Fig.1
  • FIG. 3 is a block diagram mainly showing another configuration of the synchronization establishing unit of FIG.
  • FIG. 4 A diagram for explaining an embodiment of the synchronization establishment unit.
  • FIG. 5 is a block diagram showing the main configuration of an impulse radio (IR) receiver according to the second embodiment.
  • IR impulse radio
  • FIG. 6 is a block diagram showing the configuration of the synchronization establishment unit in FIG.
  • FIG. 7 is a diagram for explaining processing in the comparison unit of FIG.
  • FIG. 8 is a block diagram showing another configuration of the synchronization establishment unit of FIG.
  • FIG. 9 is a block diagram showing another configuration of the synchronization establishment unit of FIG.
  • FIG. 10 is a block diagram showing the main configuration of the wireless receiver according to the third embodiment.
  • FIG. 11 Block diagram mainly showing the configuration of the synchronization establishment unit of FIG.
  • FIG. 12 is a diagram for explaining synchronization processing in the first synchronization circuit of the synchronization establishment unit in FIG.
  • FIG. 13 is a diagram for explaining synchronization processing in the second synchronization circuit of the synchronization establishment unit in FIG.
  • FIG. 1 is a block diagram showing the main configuration of impulse radio (IR) receiver 100 of the first embodiment.
  • the IR receiver 100 receives a pulse signal transmitted from an IR transmitter (not shown) on the transmission side.
  • the IR receiver 100 includes an envelope detector 11.
  • a synchronization establishing unit 120 0, a demodulator 130, a dintariba 135, and a decoder 140.
  • Envelope detection unit 110 performs envelope detection on a received signal transmitted from an IR transmitter (not shown) on the transmission side and received via an antenna, and establishes an envelope result (envelope) synchronously. Output to unit 120.
  • the envelope detection unit 110 performs, for example, a square operation and an integration operation, and outputs the result as an envelope result.
  • the synchronization establishing unit 120 synchronizes the received pulse signal and the internal clock signal. Specifically, the synchronization establishing unit 120 performs coarse time accuracy synchronization based on the envelope result from the envelope detection unit 110 and the first correlation result with the first pulse template. Take a period. Further, at the stage where coarse synchronization is achieved, precise synchronization is achieved based on the second correlation result between the first correlation result and the second pulse template. At the stage of precise synchronization, the synchronization establishment unit 120 outputs a notification signal indicating that synchronization has been achieved to the demodulation unit 130.
  • both the first pulse template and the second pulse template are forces that are pulse signals.
  • the width of the first pulse template i.e., the section in the rising state
  • the width of the second pulse template is the width of the second pulse template. It's getting longer than that.
  • “Coarse synchronization processing” refers to the use of a first pulse template with a long width (corresponding to the first pulse detection window described later) to determine whether there is a received pulse signal in that interval. It is processing.
  • the IR receiver 100 has a length and a pulse width regardless of the timing at which the received pulse signal arrives. The probability of detecting the received pulse signal can be increased.
  • pulse synchronization processing means that a second pulse template having a short width (corresponding to a second pulse detection window to be described later) is used and a received pulse signal is present in that section! / Furthermore, it is a process to determine whether it is well within the section. Since the pulses used for IR communication have a very short width and need to be accurately synchronized, using the second pulse template with a short pulse width ensures accurate synchronization with the received pulse signal. be able to. Details of the synchronization establishment unit 120 will be described later.
  • demodulator 130 When demodulator 130 receives the notification signal, it demodulates the received signal from synchronization establishment unit 120. Specifically, the demodulator 130 uses the delay amount when the synchronization is received from the synchronization establishment unit 120 (the delay amount output when synchronization is established from the variable delay unit 165). On the other hand, the second correlation result received from the synchronization establishing unit 120 is compared with the comparison value held and converted into bits.
  • This demodulation method corresponds to the modulation method in the IR transmitter on the transmission side, and examples of the modulation method include PPM (Pulse Phase Modulation; PAM (Pulse Amplitude Modulation;) and the like.
  • the dintariba 135 subjects the bit string from the demodulator 130 to dingtering and outputs the result to the decoder 140.
  • Decoding section 140 performs error correction decoding processing on the bit string from dintariba 135 and outputs received data.
  • the decoding unit 140 performs Viterbi decoding.
  • the synchronization establishment unit 120 includes a DLL module 150 that performs coarse synchronization processing, a DLL module 160 that performs precise synchronization processing, a correlation value comparison unit 170, and an NAND circuit 180.
  • the DLL module 150 includes a clock 151, a variable delay unit 152, a wide pulse template generation unit 153, a correlator 154, a low pass filter (LPF) 155, and a threshold determination unit 156.
  • the DLL module 160 includes a low-pass template generation unit 161, a correlator 162, an LPF 163, a threshold determination unit 164, a variable delay unit 165, a delay value storage unit 166, and a delay value estimation unit 167. And have.
  • the clock 151 generates an internal clock signal in the IR receiver 100 and outputs it to the variable delay unit 152 and the DLL module 160.
  • the variable delay unit 152 applies a predetermined delay to the input signal and outputs it.
  • the amount of delay is variable.
  • the variable delay unit 152 delays the internal clock signal and outputs the delayed signal to the wide pulse template generation unit 153 and the DLL module 160.
  • the variable delay unit 152 receives the control signal from the threshold determination unit 156, the delay amount in the variable delay unit 165, and the estimated delay amount from the delay value estimation unit 167, and based on these, the delay amount Change
  • Wide pulse template generation section 153 generates a first pulse template for a predetermined period (hereinafter, sometimes referred to as "first noise detection window"). Wide pulse template generation section 153 outputs the first pulse template according to the timing of receiving the internal clock signal from variable delay section 152. That is, the wide pulse template generation unit 153 outputs a pulse template having a time length corresponding to the first pulse detection window at each timing of receiving the internal clock signal.
  • Correlator 154 multiplies the envelope result from envelope detector 110 by the first pulse template, and outputs the multiplication result to DLL module 160 and LPF 155.
  • the LPF 155 integrates the multiplication result from the correlator 154 over a predetermined period (for example, a frame period, a first pulse detection window), and the integration result is integrated with the threshold value determination unit 156 and Output to correlation value comparison section 170.
  • a predetermined period for example, a frame period, a first pulse detection window
  • the threshold determination unit 156 outputs a control signal corresponding to the level of the integration result from the LPF 155. Specifically, threshold determination section 156 compares the amplitude of the input signal, which is the integration result from LPF 155, with a predetermined threshold. When the amplitude of the input signal is less than the predetermined threshold value, the threshold value determination unit 156 determines that coarse synchronization has not yet been achieved, and variable delays the control signal for changing the delay amount. Output to part 152. If the amplitude of the input signal is greater than or equal to the threshold value, the threshold value determination unit 156 determines that coarse synchronization has been achieved, and sends a control signal to that effect to the correlator 162 of the DLL module 160. Output to. The DLL module 160 is activated by this control signal.
  • the narrow-pass template generator 161 in the DLL module 160 generates a second pulse template for a predetermined period (hereinafter sometimes referred to as a "second pulse detection window"), and this second pulse The template is output according to the timing of receiving the internal clock signal from the variable delay unit 165. That is, wide pulse template generation section 153 outputs a pulse template having a time length corresponding to the second noise detection window at each timing of receiving an internal clock signal. Note that the internal clock signal received by the narrow noise template generator 161 is delayed by a predetermined delay amount by the variable delay unit 152 and further delayed by a predetermined delay amount by the variable delay unit 165.
  • correlator 162 When correlator 162 receives the control signal from threshold determination section 156, correlator 162 multiplies the multiplication result in correlator 154 and the second pulse template, and the multiplication result is sent to demodulation sections 130 and 130. And output to LPF163.
  • the LPF 163 integrates the multiplication result from the correlator 162 over a predetermined period (eg, frame period, second pulse detection window), and the integration result is compared with the threshold value determination unit 164 and the correlation value comparison. Output to part 170.
  • a predetermined period eg, frame period, second pulse detection window
  • the threshold determination unit 164 outputs a control signal corresponding to the level of the integration result (correlation value) from the LPF 163. Specifically, threshold determination section 164 compares the amplitude of the input signal, which is the integration result (correlation value) from LPF 163, with a predetermined threshold. When the amplitude of the input signal is less than the predetermined threshold value, the threshold value determination unit 164 determines that precise synchronization has not yet been achieved, and varies the control signal for changing the delay amount. Output to delay section 165 To help. If the amplitude of the input signal is greater than or equal to the threshold value, threshold value determination unit 164 determines that precise synchronization has been achieved and outputs a control signal notifying that effect to AND circuit 180.
  • the variable delay unit 165 applies a predetermined delay to the input signal and outputs it.
  • the amount of delay is variable, and the variable delay unit 165 delays the internal clock signal from the variable delay unit 152 and outputs it to the narrow-nose template generation unit 161.
  • the variable delay unit 165 receives the control signal from the threshold determination unit 164 and changes the delay amount based on the control signal. Then, the variable delay unit 165 outputs the post-change delay amount to the variable delay unit 152 for feedback, and outputs it to the delay value storage unit 166.
  • the delay value storage unit 166 stores the changed delay amount that is output each time the delay amount is changed by the variable delay unit 165, and outputs the changed delay amount to the delay value estimation unit 167.
  • the delay value estimation unit 167 receives the most recently changed delay amount, compares this delay amount with the clock signal from the clock 151, and estimates the delay value. This estimated delay value is output to variable delay section 152.
  • Correlation value comparison section 170 inputs an integration result (correlation value) related to the multiplication result of correlator 154 and an integration result related value related to the multiplication result of correlator 162 during a predetermined period, and receives both input signals. Compare the amplitudes. When the amplitudes of both input signals are equal, correlation value comparison section 170 determines that synchronization has been established, and outputs a control signal to AND circuit 180.
  • the correlation value comparison unit 170 When the integration result relation value regarding the multiplication result of the correlator 154) is larger than the integration result relation value regarding the multiplication result of the correlator 162, the correlation value comparison unit 170 has not yet established synchronization. !, NA! /, And the window width control information for controlling the pulse detection window width is output to the wide pulse template generation unit 153. That is, when the integration result (correlation value for the multiplication result of the correlator 154) is larger than the integration result (correlation value for the multiplication result of the correlator 162), there is a multinos signal in the first pulse detection window. It is thought that there is. For this reason, in order to prevent a delayed multipath signal from being applied to the first pulse detection window, the correlation value comparison unit 170 reduces the window width of the first pulse detection window. ⁇ 1 ” ⁇ Output the blueprint.
  • the DLL module is used with the changed window width.
  • Coarse synchronization processing at 150 is performed.
  • the window width of the first pulse detection window is It approaches the detection window width of 2, and finally becomes the same width (tens of picosecond force, several hundred picosecond unit).
  • the AND circuit 180 outputs a control signal to the demodulator 130 when both the control signal from the threshold value determination unit 164 and the control signal of the correlation value comparison unit 170 are obtained. That is, the AND circuit 180 outputs a control signal to the demodulation unit 130 when synchronization is completed.
  • correlator 154 correlates the envelope result with the first pulse template.
  • the threshold value determination unit 156 compares an integration result relation value obtained by integrating the multiplication result obtained by the correlator 154 over a predetermined period with a predetermined threshold value. It is judged whether coarse synchronization has been achieved!
  • threshold determination unit 156 When it is determined that coarse synchronization has not yet been achieved (when the integration result relation value is less than the threshold value), threshold determination unit 156 outputs a control signal to variable delay unit 152 The variable delay unit 152 adjusts the delay amount added to the clock signal. By adjusting the delay amount, the output timing of the first pulse template deviates from the pre-adjustment timing. Therefore, the correlator 154 compares the timing that is multiplied by the envelope result and the first pulse template. Multiplying can be performed by shifting the positional relationship).
  • the threshold value determination unit 156 sends a control signal to that effect to the DLL. Output to correlator 162 of module 160. The DLL module 160 is activated by this control signal.
  • the correlator 162 of the DLL module 160 receives the control signal indicating that the coarse synchronization has been achieved, the correlation result of the correlator 154 and the second pulse template are correlated.
  • the timing at which the correlation result of the correlator 154 correlates with the second pulse template is determined by the variable delay unit 152 delay adjusting the clock signal. Since it is input to the narrow pulse template generation unit 161 via the unit 165, it corresponds to the correlation timing at which the DLL module 150 determines that coarse synchronization has been achieved.
  • the threshold value determination unit 164 compares the multiplication result force obtained by the correlator 162 with an integration result relation value integrated over a predetermined period, and a predetermined threshold value. Judgment is made as to whether precise synchronization is achieved or not.
  • the threshold value determination unit 164 When it is determined that precise synchronization is not achieved (when the integration result relation value is less than the threshold value), the threshold value determination unit 164 outputs a control signal to the variable delay unit 165 The variable delay unit 165 adjusts the delay amount added to the clock signal. Since the output timing of the second pulse template is shifted by adjusting the delay amount, the correlator 162 multiplies the multiplication result obtained by the correlator 154 with the second pulse template ( Multiplication can be performed by shifting the relative positional relationship).
  • threshold determination unit 164 When it is determined that precise synchronization is achieved (when the integration result relation value is equal to or greater than the threshold value), threshold determination unit 164 outputs a control signal to AND circuit 180.
  • the processing may be transferred to the demodulator 130 when it is determined by the threshold determination unit 164 that precise synchronization has been achieved. That is, the AND circuit 180 may not be provided. However, there is a possibility of being affected by multipath, and if subsequent processing such as demodulation processing is performed while being affected by multipath, communication quality will deteriorate. Therefore, processing to reduce the effects of multipath is performed.
  • correlation value comparison section 170 compares the correlation integration result (correlation value) of correlator 154 of DLL module 150 with the integration result (correlation value) of the correlation of correlator 162 of DLL module 160. It is determined that the synchronization processing is completed for the first time when both integration results are equal. Only after the correlation value comparison unit 170 determines that the synchronization processing has been completed, subsequent processing such as demodulation processing is performed.
  • correlation value comparison section 170 outputs a control signal to AND circuit 180 when it is determined that the synchronization processing has been completed.
  • the AND circuit 180 does not send a notification signal indicating that the synchronization is completed to the demodulator 130 until the control signal from the correlation value comparator 170 and the control signal from the threshold value determiner 164 are both prepared. Send it out.
  • correlation value comparison section 170 compares the amplitude of the output signal of correlator 154 and the output signal of correlator 162 with the output of force correlator 154 described as performing equivalent processing. A comparison can also be made on the length of the signal and the output signal of the correlator 162.
  • the output signal of the correlator 154 is naturally longer than the output signal of the correlator 162.
  • the length of the output signal can be used as a comparison reference.
  • the correlation value comparison unit 170 determines that the synchronization processing has not been completed, the synchronization processing is retried.
  • the integration result (correlation value) of the correlation of the correlator 154 of the DLL module 150 is greater than the integration result of the correlation of the correlator 162 of the DLL module 160. It can be determined that a multipath signal is applied to the first long pulse detection window.
  • correlation value comparison section 170 outputs a control signal for narrowing the first pulse detection window to wide pulse template generation section 153. Then, the wide pulse template generation unit 153 performs processing for eliminating the influence of multipath while narrowing the first pulse detection window until the correlation value comparison unit 170 determines that the synchronization processing has been completed.
  • the DLL module 150 and the DLL module 160 cooperate to speed up the synchronization process. Specifically, when the delay amount is changed by the variable delay unit 165 of the DLL module 160, this delay amount is fed back to the variable delay unit 152. Further, an estimated delay amount is calculated from the delay amount changed by the variable delay unit 165, and this estimated delay amount is also fed back to the variable delay unit 152.
  • the variable delay unit 152 can utilize information on precise synchronization processing performed in the DLL module 160 by changing the delay amount based on at least one of these delay amounts. As a result, the coarse synchronization processing performed in the DLL module 150 can be made more precise. Furthermore, since the DLL module 160 can perform more precise synchronization processing using the result of the more accurate synchronization processing of the DLL module 150, the overall synchronization processing in the synchronization establishing unit 120 can be performed at higher speed. can do. It should be noted that the amount of delay change in variable delay section 152 of DLL module 150 (hereinafter sometimes referred to as “delay change step”) is controlled based on the correlation result in correlator 154 and the correlation result in correlator 162.
  • a comparison unit 190 is provided in the synchronization establishment unit 120.
  • the comparison unit 190 detects the difference between the correlation result in the correlator 154 and the correlation result in the correlator 162. Based on this difference, the delay changing step in the variable delay unit 152 is determined and fed back to the variable delay unit 152.
  • envelope detection section 110 is input to synchronization establishment unit 120 .
  • the envelope detector 110 may be removed from the IR receiver 100, and the received signal may be directly input to the synchronization establishing unit 120.
  • synchronous detection coherent detection is performed by the synchronization establishment unit 120.
  • the synchronization establishment unit 120 can be used as follows, for example.
  • the communication information is transmitted in a continuous or bursty state!
  • the data transmitted from the transmitter is finely divided into known frame units.
  • the purpose of data to be framed when continuously transmitted is to provide a mark for tracking the received data at the destination end user and to assemble the data stream into uniformly sized bits It is to do so.
  • phase modulation PSK
  • synchronization processing can be performed by using the synchronization establishment unit 120. That is, the synchronization establishing unit 120 of the first embodiment can also be used for detecting the synchronization of the PSK code.
  • synchronization establishment unit 120 includes a frame domain template generation unit 1531 and a symbol domain template generation unit 1611.
  • the frame domain template generation unit 1531 generates a frame domain template for a period (first detection window) corresponding to the frame length, and outputs the frame domain template to the correlator 154.
  • the symbol domain template generator 1611 has a shorter period (second detection window) than the first detection window. Specifically, a symbol domain template with a period of several symbols is generated and output to the correlator 162.
  • the DLL module 150 functions as a non-coherent detector, and the DLL module 160 functions as a coherent detector. That is, DLL module 150 is used for envelope detection, and DLL module 160 is used for phase detection.
  • the synchronization establishment unit 120 determines the presence of the input signal. That is, both frame synchronization and code synchronization can be achieved by using the DLL module 150 that performs coarse synchronization and the DLL module 160 that performs precise synchronization. In particular, the coarsely synchronized DLL module 150 is used for frame detection and synchronization, and the finely synchronized DLL module 160 is used for code detection and synchronization.
  • the IR receiver 100 has the first phase that correlates the received pulse signal with the first pulse template having a longer pulse width than the received pulse signal.
  • Correlator 154 as a function means and the success or failure of the first synchronization (the coarse synchronization) is determined according to the level of the correlation result by correlator 154, and the first synchronization (the coarse synchronization) is not established.
  • a threshold value determination unit 156, a variable delay unit 152, and a wide pulse template generation unit as a first synchronization control unit that shifts the timing of obtaining a correlation between the received pulse signal and the first pulse template.
  • Correlator 162 that correlates with a second pulse template that is shorter than the first pulse template, and the success or failure of the second synchronization (the above precise synchronization) is determined according to the level of the correlation result by correlator 162.
  • a synchronization establishment unit 120 including a threshold determination unit 164, a variable delay unit 165, and a narrow pulse template generation unit 161 as synchronization control means, and a demodulation that demodulates the received pulse signal according to the timing information Part 130 is provided.
  • synchronization can be established in two stages of coarse synchronization processing and precise synchronization processing, so that high-speed and highly reliable synchronization can be established.
  • time and power can be reduced before synchronization is established.
  • acceptable communication quality can be reached quickly, resulting in improved average throughput in the system.
  • the synchronization establishment unit 120 includes a correlation value comparison unit 170 that compares the correlation result by the correlator 154 and the correlation result by the correlator 162, and performs threshold determination as the second synchronization control means.
  • the unit 164, the variable delay unit 165, the AND circuit 180, and the narrow pulse template generation unit 161 determine that, as a result of the comparison, both correlation results are equal and the second synchronization is achieved.
  • the timing information is output.
  • the correlation value comparison unit 170 performs control to shorten the length of the first pulse template.
  • the correlation value comparison unit 170 can perform control to shorten the length of the first pulse template, so that the influence of the delayed wave due to multipath can be removed, and more accurate synchronization can be achieved. Can be established.
  • the first synchronization control means (threshold value determination unit 156, variable delay unit 152, and wide pulse template generation unit 153) shifts the timing at which the correlator 154 obtains the correlation.
  • the timing information is output to the second synchronization control means (threshold value determination unit 164, variable delay unit 165, and narrow pulse template generation unit 161).
  • timing information when coarse synchronization is achieved can be used in precise synchronization processing, so that faster synchronization can be established.
  • the second synchronization control means (threshold value determination unit 164, variable delay unit 165, and narrow pulse template generation unit 161) shifts the timing at which the correlator 162 obtains the correlation, the timing information Is output to the first synchronization control means (threshold value determination unit 156, variable delay unit 152, and wide pulse template generation unit 153).
  • timing information in precise synchronization processing can be fed back to coarse synchronization processing, and high-speed synchronization can be established by cooperation of both processing.
  • two DLL modules are connected in series to perform high-speed and accurate synchronization processing.
  • two DLL modules (a DLL module that performs coarse synchronization processing and a DLL module that performs precise synchronization processing) are connected in parallel to perform high-speed and accurate synchronization processing.
  • the IR receiver 200 has a synchronization establishment unit 210.
  • the synchronization establishment unit 210 includes a delay T unit 215, a comparison unit 220, an integration unit 225, an integration unit 230, a holding unit 235, a delay adjustment unit 240, and an early T unit 245.
  • Comparison unit 250, integration unit 255, integration unit 260, holding unit 265, delay adjustment unit 270, adder 275, synchronization confirmation control unit 280, pulse template generation unit 285, and clock 290 have.
  • comparison unit 220 and comparison unit 250 receive the envelope result.
  • the envelope result input to comparison section 220 is delayed by time T by delay T section 215. Therefore, the envelope result input to the comparison unit 220 is in a later time zone than the envelope result input to the comparison unit 250.
  • the comparison unit 220 and the comparison unit 250 receive the pulse template generated by the pulse template generation unit 285.
  • the comparison unit 220 and the comparison unit 250 are Both take the difference between the envelope result and the pulse template.
  • the comparison unit 220 and the comparison unit 250 take the difference between the envelope result and the pulse template in different time zones.
  • comparison unit 220 calculates the difference between the envelope result and the pulse template only in the section corresponding to the first noise detection window.
  • the comparison unit 250 takes the difference between the envelope result and the pulse template only in the section corresponding to the second pulse detection window, which is shorter in time than the first pulse detection window.
  • the pulse signal shown in FIG. 7A is input to the comparison unit 220, and the pulse template from the pulse template generation unit 285 is the pulse signal shown in FIG. 7B. Then, the output signal from the comparison unit 220, which is the difference between the pulse signal in FIG. 7A and the pulse signal in FIG. 7B, is a pulse signal as shown in FIG.
  • Integration unit 225 integrates the output signal from comparison unit 220 and outputs the integration result to integration unit 230 in a predetermined period (eg, frame period, first pulse detection window).
  • a predetermined period eg, frame period, first pulse detection window
  • the integration unit 230 outputs the integrated value of the output signal from the comparison unit 220 received so far. That is, the sum of the first output signal and the second output signal output from the comparison unit 220 is output first, and then when the third output signal is output from the comparison unit 220, the first output signal is output. Outputs the sum of the third output signal. This process is performed sequentially until all integration results of one packet data sent from the transmitter are input.
  • the holding unit 235 inputs and holds the integrated value related to all the integration results of the one packet data from the integrating unit 230, and delay-adjusts the maximum integrated value among these integrated values. Output to part 240.
  • the delay adjustment unit 240 receives the maximum integrated value from the holding unit 235, and calculates the first delay amount ⁇ from the maximum integrated value using a predetermined relationship.
  • the predetermined relationship for example, the relationship between the maximum integrated value and the delay amount may be a linear relationship.
  • Integration unit 255 integrates the output signal from comparison unit 250 and outputs the integration result to integration unit 260 in a predetermined period (eg, frame period, second pulse detection window).
  • a predetermined period eg, frame period, second pulse detection window
  • integration unit 260 outputs the integrated value of the output signal from comparison unit 250 received so far. This process is performed sequentially until all the integration results of one packet data sent from the transmitter are input.
  • the holding unit 265 inputs and holds the integrated value related to all integration results of the single packet data from the integrating unit 260, and delay-adjusts the maximum integrated value among these integrated values. Outputs to part 270.
  • the delay adjustment unit 270 receives the maximum integrated value from the holding unit 265, calculates a second delay amount ⁇ from the maximum integrated value using a predetermined relationship, and outputs the second delay amount ⁇ to the adder 275. . Predetermined
  • the adder 275 adds the delay amount ⁇ 'and the delay amount ⁇ and takes the average, and the average delay amount ⁇ is the same.
  • the synchronization confirmation control unit 280 holds the average delay amount, and cumulatively adds the average delay amount.
  • the synchronization confirmation control unit 280 compares the input average delay amount with the first threshold value.
  • the synchronization confirmation control unit 280 determines that the synchronization processing in the synchronization establishing unit 210 has not yet been completed when the average delay amount is greater than the first threshold!
  • the accumulated addition value as the delay amount is output to the pulse template generation unit 285.
  • the synchronization confirmation control unit 280 determines that the synchronization processing in the synchronization establishment unit 210 has been completed, and the accumulated delay as the average delay amount is determined.
  • the arithmetic value and the input signal to synchronization establishment unit 210 are output to demodulation section 130.
  • the pulse template generation unit 285 receives the clock signal of the clock 290.
  • the pulse template is output at a timing delayed by the cumulative addition value as the average delay amount most recently received from the synchronization confirmation control unit 280.
  • the adder 275 may perform averaging by performing force weighting by simply performing an averaging process.
  • the synchronization establishment unit 210 has a synchronization confirmation control unit 2801.
  • the synchronization confirmation control unit 2801 compares the average delay amount from the adder 275 with a second threshold value that is larger than the first threshold value.
  • the synchronization confirmation control unit 2801 determines that there is a large deviation until the synchronization timing, and performs a route for performing rough synchronization processing (comparison unit 22 0 A large weight to be applied to the delay amount ⁇ ′ of the route) and a small weight to the delay amount ⁇ of the route for performing precise synchronization processing are output to the adder 275. This is important for coarse synchronization processing.
  • the processing is performed.
  • the synchronization confirmation control unit 2801 has not yet performed the synchronization process. Although it is not completed, it is determined that the deviation is small until the synchronization timing. A large weight is output to the adder 275 for the delay amount ⁇ . This is a precise synchronization process.
  • the synchronization confirmation control unit 2801 determines that the synchronization processing has been completed in the same manner as the synchronization confirmation control unit 280, and determines the average delay amount as The accumulated addition value and the input signal to synchronization establishment unit 210 are output to demodulation section 130.
  • the power described in the case where two routes are prepared for the synchronization establishing unit 210 is not limited to this, and may be divided into more routes. In that case, the size of the pulse detection window used in the comparison unit provided in each route is different. Also, the amount of delay added at each delay stage prepared before the comparison unit is different.
  • FIG. 9 shows the configuration of the synchronization establishing unit 210 when divided into four routes.
  • the synchronization establishment unit 210 in the case of four routes is configured with a delay hook 310 and a delay.
  • Extension unit 315 comparison unit 320, integration unit 325, integration unit 330, holding unit 335, delay adjustment Adjustment unit 340, early T unit 345, comparison unit 350, integration unit 355, integration unit 360, and holding
  • Unit 365 delay adjustment unit 370, early T unit 375, and synchronization confirmation control unit 2802.
  • the extension amounts T, ⁇ , and ⁇ have different delay amounts. And early ⁇ be 245, early ⁇
  • the third pulse detection window used in the comparison unit 320 and the fourth pulse detection window used in the comparison unit 350 are different in size from the first and second pulse detection windows. Note that the fourth pulse detection window is larger than the first pulse detection window. The third pulse detection window is larger than the fourth pulse detection window.
  • the synchronization confirmation control unit 2802 has a third threshold value and a fourth threshold value in addition to the first threshold value and the second threshold value.
  • the average delay amount ⁇ (here, the average of the delay amounts obtained from the four routes) is the largest, the fourth threshold, greater than the value! /, Sometimes the synchronization timing It is determined that they are separated from each other, and the largest weight for multiplying the delay amount from the delay adjustment unit 340 that performs the coarsest synchronization processing is output to the adder 275. At this time, the delay amount from the delay adjustment unit 370, the delay amount from the delay adjustment unit 240, and the delay amount ⁇ from the delay adjustment unit 270
  • the IR receiver 200 receives the first reduction that takes the difference between the received pulse signal and the first pulse template having a longer pulse width than the received pulse signal.
  • a comparison unit 220 as a calculation unit
  • an integration unit 225, an integration unit 230, a holding unit 235 as a first delay amount calculation unit that calculates a delay amount using the difference signal obtained by the first subtraction unit
  • the delay adjustment unit 240 the received pulse signal, and a pulse width (several tens of picoseconds to about several hundred picoseconds) that is the same as the received pulse signal, and shorter than the first pulse template.
  • a comparison unit 250 as a second subtraction unit that takes a difference from the second pulse template, and a second delay amount calculation unit that calculates a delay amount using the difference signal obtained by the second subtraction unit Integration unit 255, integration unit 260, holding unit 265, and delay as An adder that adds the first delay amount calculated by the first delay amount calculating unit and the second delay amount calculated by the second delay amount calculating unit; 275 and whether the synchronization is successful or not according to the level of the added value obtained by the adder 275, and when determining that the synchronization is not established, the received pulse signal and the first pulse
  • the timing for obtaining the difference from the template and the timing for obtaining the difference between the received pulse signal and the second pulse template are shifted, and the timing information of the synchronization is obtained when it is determined that the synchronization is established.
  • a synchronization establishment control unit 280 and a pulse template generation unit 285 as synchronization establishment control means to output, a demodulation establishment unit 210 that demodulates the received pulse signal according to
  • the timing for subtracting the received pulse signal and each pulse template is shifted based on the added delay amount obtained by adding the roughly obtained delay amount and the precisely obtained delay amount. Since synchronization is established, it is possible to establish synchronization at high speed by cooperating with coarse synchronization processing and precise synchronization processing.
  • the synchronization establishment control means determines the success or failure of synchronization based on the comparison result between the added value and the first threshold value. /, Greater than the value! /, And the first delay amount calculated by the first delay amount calculation means according to the comparison result between the second threshold value and the added value. The weighting to be multiplied with the second delay amount calculated by the second delay amount calculating means is changed. Also The adder 275 weights each of the first delay amount calculated by the first delay amount calculation means and the second delay amount calculated by the second delay amount calculation means. Add.
  • the weights multiplied by the first and second delay amounts can be changed according to the comparison result between the added value and the second threshold value. Therefore, for example, when the added value is larger than the second threshold value, it can be determined that there is a large deviation until the synchronization is established. For this reason, by setting the weight to be multiplied by the first delay amount, which is the delay amount of the route corresponding to the coarse synchronization processing, in comparison with the weight to be multiplied by the second delay amount, the coarse synchronization processing is prioritized and speed is increased. Can be emphasized.
  • the weight to be multiplied by the second delay amount is set larger, giving priority to precise synchronization and giving priority to accuracy. can do. In this way, high speed and accurate synchronization can be established.
  • the present embodiment mainly relates to synchronization processing when receiving a PSK modulation signal with a short temporal width of a signal indicating one symbol.
  • a PSK modulated signal with a short time width which is a signal indicating one symbol, can be handled in the same way as a pulse in many processes. In this embodiment, this signal may be called a pulse. .
  • the radio receiver has a rough block configuration as shown in FIG.
  • the radio receiver 1000 is largely different from the configuration of the impulse radio (IR) receiver 100 shown in FIG. 1 in that there is no envelope detector 110 immediately after the antenna.
  • the frequency conversion is performed by frequency conversion ⁇ 1001.
  • the frequency converter 1001 is not an essential configuration.
  • the accuracy of phase synchronization in the synchronization establishment unit 1002 is related to the carrier frequency cycle of the received signal, and the accuracy required for synchronization decreases as the carrier frequency decreases. For this reason, in this embodiment, after shifting to the low frequency side with frequency change ⁇ 1001, It is configured to establish synchronization. Further, since the dintariba 135 and the decryption unit 140 have the same functions as described above, description thereof is omitted here.
  • FIG. 11 is a functional block of the synchronization establishment unit 1002.
  • the basic configuration is the same as in Figure 2.
  • the received signal (frequency converted by frequency converter 1001) is input to correlator 1101.
  • Correlator 1101 performs a correlation operation between the template generated by template generator 1102 and the received signal based on the period of the clock signal generated by clock 1104. Specifically, the template generator 1102 outputs a template at a timing based on a reference signal obtained by giving a predetermined amount of delay to the clock signal by the variable delay unit 1103.
  • the detector 1105 outputs a signal obtained by removing the sine wave component of the correlation result force of the correlator 1101 to the threshold determination unit 1106.
  • Threshold determination section 1106 determines 0 or 1 of the input signal and detects a synchronization shift. Then, the threshold value determination unit 1106 performs control to change the delay amount of the variable delay unit 1103, that is, control as a DLL when detecting a synchronization shift. Further, threshold determination section 1106 outputs the result of 0, 1 determination to demodulation section 130.
  • Correlator 1107 receives the correlation result of correlator 1101, and performs correlation calculation between the template generated by template generator 1108 and the received signal.
  • Template generating section 1108 outputs a template at the timing of the reference signal that is the output of variable delay section 1109.
  • the delay amount given to the clock signal by the variable delay unit 1109 is set according to the delay amount set by the variable delay unit 1103.
  • the detector 1110 removes the correlation result force sine wave component of the correlator 1107, and the threshold determination unit 1111 performs 0 or 1 determination of the input signal based on the output signal of the detector 1110. At the same time, a synchronization error is detected.
  • the threshold value judgment unit 1111 performs control for changing the delay amount of the variable delay unit 1109, that is, control as a DLL, when detecting a synchronization error.
  • the threshold determination unit 1111 outputs the result of 0, 1 determination to the demodulation unit 130.
  • the correlator 1101, the template generation unit 1102, the variable delay unit 1103, the detector 1105, and the threshold determination unit 1106 constitute the first synchronization circuit
  • the correlator 1107 and the template generation Unit 1108, variable delay unit 1109, detector 1110, and threshold value judgment unit 1111 constitute a second synchronization circuit.
  • the widths thereof are mutually changed, or each is a signal of an envelope only and a sine wave signal including phase information.
  • different synchronizations can be established in both synchronization circuits.
  • by providing a first synchronization circuit and a second synchronization circuit for each template to synchronize with different reference signals it is possible to establish synchronization accurately for signals with different synchronization accuracy in a short time. it can.
  • FIG. 12 is an example of a signal waveform in the synchronization of the PSK modulation signal using the correlator 1101, that is, using the above-described first synchronization circuit.
  • the clock signal generated by the clock 1104 is added with an arbitrary delay time by the variable delay unit 1103 and becomes a reference signal (output of the variable delay unit 1103) (see FIG. 12A).
  • the template generator 1102 Based on this reference signal, that is, according to the timing of the reference signal, the template generator 1102 generates an envelope waveform that imitates the band of the received signal (see FIG. 12B).
  • the width of the envelope waveform may be equal to, narrower or wider than the received waveform.
  • the correlation calculation result between the received waveform (Fig. 12 (C)) and the envelope waveform is the correlator output waveform (Fig. 12 (D)).
  • Fig. 12 (C) the received waveform
  • Fig. 12 (D) the correlator output waveform
  • the correlator output in FIG. 12 (D) is smoothed by the detector 1105 and output (FIG. 12 (E)).
  • the detector output is set at the appropriate timing of the reference signal (in FIG. 12).
  • the threshold determination unit 1106 determines the synchronization state, specifically, When the threshold V ⁇ value is exceeded, a 0 or 1 judgment is made based on whether or not the force is applied (Fig. 12 (F)).
  • the synchronization determination result at this time is output to demodulation section 130 as a synchronization state signal.
  • Various methods have been proposed for determining the synchronization, such as an early rate for extracting the amplitude of a detector output signal at a plurality of punching timings and comparing the extracted amplitudes, and any method can be used.
  • the punching timing is set as one point, and the control is performed under the synchronization condition that this exceeds the threshold value.
  • the determined data string include a data string in which 0 and 1 are alternately repeated.
  • the signal amplitude at the punching timing is less than the threshold value, so the delay amount of the variable delay unit 1103 is controlled.
  • the signal amplitude at the punching timing exceeds the threshold value, and the first-stage synchronization is established.
  • FIG. 13 shows an example of a signal waveform in the synchronization of the PSK modulation signal using the correlator 1107, that is, using the above-described second synchronization circuit.
  • the basic operation is the same as in FIG. 12, except that the template generated by the template generator 1108 (see FIG. 13B) contains a sine wave component.
  • the second synchronization circuit is based on the synchronization timing (reference signal) obtained by the first synchronization circuit.
  • the timing of the reference signal Fig. 13 (A)
  • a signal in which a predetermined delay amount is given to the clock signal by the variable delay unit 1103 is a reference signal in the first synchronization circuit.
  • the delay amount in the variable delay unit 1109 is set based on the delay amount in the variable delay unit 1103 when the synchronization is established in the first synchronization circuit, and the template generation unit The initial phase of the template generated at 110 8 is set.
  • the signal amplitude at the punching timing is smoothed by the detector 1110 (Fig. 13 (E)). ) Is below the threshold.
  • the first synchronization circuit uses the envelope-only signal as a template so that synchronization can be achieved in a short time (however, phase synchronization is established, (This is a little rough! Furthermore, in the second synchronization circuit, an initial phase is set based on the synchronization timing obtained by the first synchronization circuit, and a signal having a sine wave component is used as a template to perform phase synchronization from the initial phase. By performing this, synchronization can be established in a short time and accurately.
  • the second synchronization is established until the synchronization necessary for demodulating the ASK modulated signal is established.
  • the circuit does not operate when the power is turned off, but only when the synchronization required to demodulate the ASK modulation signal is established.
  • the first synchronization circuit is activated only when the synchronization required for demodulation of the ASK modulation signal is not established, and is not activated after the synchronization necessary for demodulation of the ASK modulation signal is established.
  • a change in the signal arrival time due to a sudden position change or a malfunction in the synchronization timing adjustment due to an instantaneous interruption of the communication path leads to a large change in the synchronization timing.
  • the second stage synchronization establishment process is not performed and the first stage synchronized signal is not received.
  • Demodulation is based only on the synchronization timing obtained by the establishment process.
  • the ASK modulated signal can be modulated even with relatively coarse synchronization compared to the PSK modulated signal.
  • the second synchronization circuit can be controlled not to operate by turning off the power. This can reduce power consumption.
  • the demodulator 130 demodulates the received signal based on the reference signal in each synchronization circuit after obtaining the synchronization state signal indicating the state in which synchronization is established from each synchronization circuit. .
  • the signal is branched at the output terminal of the receiving antenna and the output terminal of the frequency change lOOl, and each of the branched signals is used as an input signal to the ASK synchronization circuit and the PSK synchronization circuit. It is possible to control to reduce power consumption by adopting a configuration that does not affect the waveform distortion, or by operating only one of the synchronization circuits.
  • a system in which a modulation scheme is designated on the transmission side, the designation on the transmission side is determined on the reception side described in the present embodiment, and the synchronization unit is switched as appropriate can be considered as a use environment.
  • the modulation scheme specified by the transmission side is determined by the demodulator 130, and the details thereof are a combination of known techniques, so the description is omitted here.
  • the DLL module 150 that performs rough synchronization processing is described as always operating.
  • the DLL module 150 and the DLL module 160 that performs precise synchronization processing are not always in an active state, but are not limited thereto.
  • the IR receiver can receive a signal with a wider pulse width than normal, and the pulse width force S matches the wide pulse width in the coarse synchronization DLL module 150, the coarse synchronization DLL module 150 The IR receiver 100 can shut down the precise synchronization DLL module 160 because it is sufficient for accurate synchronization.
  • the coarse synchronization DLL module 150 can be deactivated for a predetermined time. At that time, only the precise synchronization DLL module 160 will continue to track. Then, after a predetermined time as described above, the coarse synchronization DLL module is reactivated to check for any change in channel characteristics.
  • the radio reception apparatus and radio reception method of the present invention are useful for realizing establishment of high-speed and highly reliable synchronization.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　高速かつ信頼性の高い同期を確立する無線受信装置および無線受信方法を提供すること。ＩＲ受信機（１００）に、受信パルス信号と第１パルステンプレートとの相関をとる相関器（１５４）と、この相関結果に応じ第１同期（粗い同期）成否を判定し、第１同期が未達のときに受信パルス信号と第１パルステンプレートとの相関タイミングをずらすしきい値判定部（１５６）を含む第１同期制御手段と、第１同期達成後の第１相関手段の相関結果と短い第２パルステンプレートとの相関をとる相関器（１６２）と、この相関結果に応じ第２同期（精密な同期）成否を判定し、第２同期が未達のときに相関器（１５４）の相関結果と第２パルステンプレートとの相関タイミングをずらし、第２同期がとれたときに第２同期がとれたタイミング情報を出力するしきい値判定部（１６４）を含む第２同期制御手段と、を具備する同期確立ユニット（１２０）を設けた。

Description

明 細 書
無線受信装置および無線受信方法
技術分野
[0001] 本発明は、無線受信装置および無線受信方法に関する。
背景技術
[0002] 通信技術における最近の進歩により、 1ナノ秒より小さい、極めて短期間の無線周 波数 (RF)パルス系列を送受信することが可能となって 、る。これはインパルス無線（ IR)と呼ばれることがある。 IR通信では、広い周波数帯域を用いてパルス状の信号を 送信することにより、より高速なデータ通信が実現される。
[0003] IR通信システムにお 、て、送信側は、遠方の受信側にデータを送信するために、 伝搬信号にデータを重畳して送信し、受信側は、受信信号からデータを抽出すること により、通信が実現される。しかしながら、受信側において、受信信号からデータを正 確に抽出するためには、送信側のクロックと受信側のクロックとで同期がとれている必 要があるが、通常、同期がとれていない。
[0004] そこで、受信側において所望データを抽出する場合には、まず送信側との同期をと る必要がある。しかも早く同期がとれるほど、受信側が許容できる通信品質に早く達 することができる。その結果、システムにおける平均スループットの向上などのメリット がある。そのため、高速な同期確立が望まれる。
[0005] そこで多くの無線通信システムでは、受信機内に、クロック 'リカバリと呼ばれる、或 る種の同期処理を組み込んでいる。同期は、通常、或る適切な制御信号を受信信号 力 抽出し、この抽出された制御信号と、ローカルに生成された上記制御信号の複 製物との間の誤差を、可能な限り小さく保つ PLLを使用することにより、達成される。
[0006] このような技術の 1つは、遅延ロックループ（DLL)に基づいており、送信機フィルタ 、通信チャネル、および受信機フィルタのすべてを考慮に入れたインパルス応答が、 受信信号に基づいて受信機で計算される。このとき DLLは、チャネル遅延と、ロー力 ルに生成されたインパルス応答の基準遅延との間の差を最小化しょうとする。
[0007] また、周知の DLLトラッキング方法の 1つとして、アーリ^ ~·レイト DLL (Early— Lat e DLL)方法と呼ばれるものがある。この方法では、インパルス応答の 1つのサンプ ルが、所望のサンプリング点より半チップ早く計算され、そして、別のサンプルは所望 のサンプリング点より半チップ遅く計算される。
[0008] また別の方法として、特許文献 1に開示されて ヽるものがある。この方法では、イン パルス応答の 1つのサンプルが所望のサンプリング点より半チップ早く計算され、そし て、別のサンプルは所望のサンプリング点で計算される。このとき DLLは、これらの標 本値をフェーズロックループ内で使用し、同期タイミングを制御する。特許文献 1には 、 DLLの動作が開示されている。具体的には、各標本値の比率が基準比率と比較さ れ、その結果がフェーズロックループに対する誤差信号として使用される。
特許文献 1 :米国特許第 5, 590, 160号明細書
発明の開示
発明が解決しょうとする課題
[0009] ところで、常に変調される IR伝送方式に関する 1つの課題は、時間同期の確立が 困難なことである。特に、伝送信号がバーストから成る場合には、受信機は送信機の タイミングに関する如何なる事前情報も持っていないため、時間同期の確立が困難と なる。つまり、バースト的に信号が伝送される場合、受信機は、いつ受信するのか事 前に知らないので、受信信号の存在自体を検出する必要がある。更に、伝送信号が ナノ秒という狭いパルス状の信号である場合には、より一層困難となる。
[0010] また、従来の標準的な DLLは、遅延線を利用して外部信号を遅らせる。大抵の場 合、初期段階では、外部信号と内部信号とは同期していないが、 DLLは同期工程を 実行して外部信号と内部信号とを同期させる。具体的には、同期工程において、 DL Lは外部信号と内部信号とを比較し、両信号間の時間遅延を検出する。そして、この 比較後、 DLLは遅延線の遅延をプリセットされた遅延量だけ調整することで、検出し た時間遅延を補正する。この調整の後、 DLLは外部信号と内部信号とを再度比較し 、両信号間の時間遅延を検出した場合には、再度、上記プリセット量により遅延を調 整する。この処理により、後続の如何なる時間遅延も補正される。
[0011] このように、従来の標準的な DLLでは、外部信号と内部信号とを同期させるために 上記比較と調整が何度も繰り返されるため、同期が確立されるまでに、時間と電力が 浪費される。つまり、従来の DLLを搭載した受信機では、当初の同期を確立するた めの計算が非常に困難であり、この計算の負担が結果的に非常に長い捕捉時間を もたらす可能性があり、その結果、電力の消費が大きくなるという問題がある。更に、 マルチパスがあると局所的な最適タイミングに同期してしまい、本来の同期点に到達 しないという問題もある。
[0012] 本発明の目的は、高速かつ信頼性の高い同期の確立を実現できる無線受信装置 および無線受信方法を提供することである。
課題を解決するための手段
[0013] 本発明の無線受信装置は、受信信号と第 1の基準信号を同期させる第 1の同期回 路と、前記受信信号と前記第 1の同期回路における同期確立時の前記第 1の基準信 号に基づく第 2の基準信号を同期させる第 2の同期回路と、前記第 1の同期回路の 同期情報および前記第 2の同期回路の同期情報の少なくともいずれか一方に基づ いて、前記受信信号を復調する復調部と、を具備する構成を採る。
[0014] 本発明の無線受信方法は、受信信号と第 1の基準信号を同期させる第 1の同期確 立ステップと、前記受信信号と前記第 1の同期確立ステップにおける同期確立時の 前記第 1の基準信号に基づく第 2の基準信号を同期させる第 2の同期確立ステップと 、前記第 1の同期確立ステップの同期情報および前記第 2の同期確立ステップの同 期情報の少なくともいずれか一方に基づいて、前記受信信号を復調するステップと、 を具備するようにした。
発明の効果
[0015] 本発明によれば、高速かつ信頼性の高い同期の確立を実現できる無線受信装置 および無線受信方法を提供することができる。
図面の簡単な説明
[0016] [図 1]本発明の実施の形態 1のインパルス無線 (IR)受信機の主要構成を示すブロッ ク図
[図 2]主に図 1の同期確立ユニットの構成を示すブロック図
[図 3]主に図 1の同期確立ユニットの他の構成を示すブロック図
[図 4]同期確立ユニットの実施例の説明に供する図 [図 5]実施の形態 2のインパルス無線 (IR)受信機の主要構成を示すブロック図
[図 6]図 5の同期確立ユニットの構成を示すブロック図
[図 7]図 6の比較部における処理の説明に供する図
[図 8]図 5の同期確立ユニットの他の構成を示すブロック図
[図 9]図 5の同期確立ユニットの他の構成を示すブロック図
[図 10]実施の形態 3の無線受信機の主要構成を示すブロック図
[図 11]主に図 10の同期確立ユニットの構成を示すブロック図
[図 12]図 10の同期確立ユニットの第 1の同期回路における同期処理の説明に供する 図
[図 13]図 10の同期確立ユニットの第 2の同期回路における同期処理の説明に供する 図
発明を実施するための最良の形態
[0017] 以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、実施 の形態において、同一の構成要素には同一の符号を付し、その説明は重複するの で省略する。
[0018] (実施の形態 1)
図 1は、実施の形態 1のインパルス無線 (IR)受信機 100の主要構成を示すブロック 図である。 IR受信機 100は、送信側の IR送信機（図示せず)から送信されたパルス 信号を受信するものである。同図に示すように、 IR受信機 100は、包絡線検波部 11
0と、同期確立ユニット 120と、復調部 130と、ディンタリーバ 135と、復号部 140とを 有する。
[0019] 包絡線検波部 110は、送信側の IR送信機（図示せず)から送信され、アンテナを介 して受信する受信信号にエンベロープ検波を施し、エンベロープ結果 (包絡線)を同 期確立ユニット 120に出力する。包絡線検波部 110は、例えば、 2乗演算および積分 演算を行って、その結果をェンブロープ結果として出力する。
[0020] 同期確立ユニット 120は、受信パルス信号と内部クロック信号とを同期させるもので ある。具体的には、同期確立ユニット 120は、包絡線検波部 110からのエンベロープ 結果と、第 1のパルステンプレートとの第 1の相関結果に基づいて時間精度の粗い同 期をとる。さらに、粗い同期がとれた段階で、上記第 1の相関結果と第 2のパルステン プレートとの第 2の相関結果に基づいて、精密な同期をとる。精密な同期がとれた段 階で、同期確立ユニット 120は、同期がとれた旨の通知信号を復調部 130に出力す る。
ここで、第 1のパルステンプレートおよび第 2のパルステンプレートは、いずれもパル ス信号である力 第 1のパルステンプレートの幅 (すなわち、立ち上がった状態の区間 )は、第 2のノ ルステンプレートの幅よりも長くなつている。また、「粗い同期処理」とは 、長い幅 (後述の第 1のパルス検出ウィンドウに相当）を持つ第 1のパルステンプレー トを用いて、その区間に受信パルス信号があるかないかを判定する処理である。 IR受 信機 100は、受信パルス信号がどのタイミングで到来するのか分力つて 、な 、状態 であっても、長 、パルス幅を持って!/、る第 1のパルステンプレートを用いることにより、 受信パルス信号を検出する確率を高くすることができる。
[0021] また、「精密な同期処理」とは、短い幅 (後述の第 2のパルス検出ウィンドウに相当） を持つ第 2のパルステンプレートを用いて、その区間に受信パルス信号があるかな!/ヽ 力 更にはその区間内にちょうどよく収まっているかを判定する処理である。 IR通信 に用いるパルスは非常に短い幅であるので正確に同期をとる必要があるため、短い パルス幅を持っている第 2のパルステンプレートを用いることにより、受信パルス信号 との正確な同期をとることができる。同期確立ユニット 120の詳細については、後述す る。
[0022] 復調部 130は、通知信号を受け取ると、同期確立ユニット 120からの受信信号の復 調を行う。具体的には、復調部 130は、同期確立ユニット 120から受け取る同期がと れた際の遅延量 (可変遅延部 165から、同期がとれた際に出力される遅延量)を用い て同期をとりつつ、同じく同期確立ユニット 120から受け取る上記第 2の相関結果と、 保持する比較値とを比較してビットに変換する。この復調方式は、送信側の IR送信 機における変調方式に対応するものであり、その変調方式には、例えば、 PPM (Puls e Phase Modulation;、 PAM (Pulse Amplitude Modulation;、などかある。
[0023] ディンタリーバ 135は、復調部 130からのビット列に対してディンタリーブを施し、復 号部 140に出力する。 [0024] 復号部 140は、ディンタリーバ 135からのビット列に対して、誤り訂正復号処理を施 して受信データを出力する。ここで、送信側の IR送信機において、畳み込み符号ィ匕 、または FEC符号ィ匕が行われる場合には、復号部 140は、ビタビ復号を行う。
[0025] 図 2に示すように上記同期確立ユニット 120は、粗い同期処理を行う DLLモジユー ル 150と、精密な同期処理を行う DLLモジュール 160と、相関値比較部 170と、 AN D回路 180とを有する。この DLLモジュール 150は、クロック 151と、可変遅延部 152 と、ワイドパルステンプレート発生部 153と、相関器 154と、ローパスフィルタ（LPF) 1 55と、しきい値判定部 156とを有する。また、 DLLモジュール 160は、ナローパステ ンプレート発生部 161と、相関器 162と、 LPF163と、しきい値判定部 164と、可変遅 延部 165と、遅延値記憶部 166と、遅延値推定部 167とを有する。
[0026] クロック 151は、 IR受信機 100における内部クロック信号を発生し、可変遅延部 152 および DLLモジュール 160に出力する。
[0027] 可変遅延部 152は、入力信号に所定の遅延を施して出力する。その遅延量は可変 となっている。可変遅延部 152は、内部クロック信号に遅延を施して、ワイドパルステ ンプレート発生部 153および DLLモジュール 160に出力する。また、可変遅延部 15 2は、しきい値判定部 156からの制御信号、可変遅延部 165における遅延量および 遅延値推定部 167からの推定遅延量を入力し、これらに基づ 、て遅延量を変更する
[0028] ワイドパルステンプレート発生部 153は、所定の期間（以下、「第 1のノ ルス検出ウイ ンドウ」と呼ぶことがある）の第 1のパルステンプレートを発生する。ワイドパルステンプ レート発生部 153は、第 1のパルステンプレートを、可変遅延部 152からの内部クロッ ク信号を受け取るタイミングに従って出力する。すなわち、ワイドパルステンプレート 発生部 153は、第 1のパルス検出ウィンドウに対応する時間長のパルステンプレート を、内部クロック信号を受け取るタイミングごとに出力する。
[0029] 相関器 154は、包絡線検波部 110からのエンベロープ結果と、第 1のパルステンプ レートとを乗算し、乗算結果を DLLモジュール 160および LPF155に出力する。
[0030] LPF155は、相関器 154からの乗算結果を所定の期間（例えば、フレーム期間、第 1のパルス検出ウィンドウ）に亘つて積分し、積分の結果をしきい値判定部 156および 相関値比較部 170に出力する。
[0031] しきい値判定部 156は、 LPF155からの積分結果のレベルに応じた制御信号を出 力する。具体的には、しきい値判定部 156は、 LPF155からの積分結果である入力 信号の振幅と、所定のしきい値とを比較する。入力信号の振幅が所定のしきい値に 満たない場合には、しきい値判定部 156は、粗い同期が未だ達成されていないと判 別し、遅延量を変更するための制御信号を可変遅延部 152に出力する。また、入力 信号の振幅がしきい値以上である場合には、しきい値判定部 156は、粗い同期が達 成されたと判定し、その旨を通知する制御信号を DLLモジュール 160の相関器 162 に出力する。この制御信号により、 DLLモジュール 160は作動状態となる。
[0032] DLLモジュール 160におけるナローパステンプレート発生部 161は、所定の期間（ 以下、「第 2のパルス検出ウィンドウ」と呼ぶことがある）の第 2のパルステンプレートを 発生し、この第 2のパルステンプレートを可変遅延部 165からの内部クロック信号を受 け取るタイミングに従って出力する。すなわち、ワイドパルステンプレート発生部 153 は、第 2のノ ルス検出ウィンドウに対応する時間長のパルステンプレートを、内部クロ ック信号を受け取るタイミングごとに出力する。なお、ナローノ ルステンプレート発生 部 161が受け取る内部クロック信号は、可変遅延部 152にて所定の遅延量だけ遅延 され、更に可変遅延部 165にて所定の遅延量だけ遅延されたものである。
[0033] 相関器 162は、しきい値判定部 156からの制御信号を受け取ると、相関器 154にお ける乗算結果と、第 2のパルステンプレートとを乗算し、乗算結果を復調部 130およ び LPF 163に出力する。
[0034] LPF163は、相関器 162からの乗算結果を所定の期間（例えば、フレーム期間、第 2のパルス検出ウィンドウ）に亘つて積分し、積分の結果をしきい値判定部 164および 相関値比較部 170に出力する。
[0035] しきい値判定部 164は、 LPF163からの積分結果 (相関値）のレベルに応じた制御 信号を出力する。具体的には、しきい値判定部 164は、 LPF163からの積分結果（ 相関値)である入力信号の振幅と、所定のしきい値とを比較する。入力信号の振幅が 所定のしきい値に満たない場合には、しきい値判定部 164は、精密な同期が未だ達 成されていないと判別し、遅延量を変更するための制御信号を可変遅延部 165に出 力する。また、入力信号の振幅がしきい値以上である場合には、しきい値判定部 164 は、精密な同期が達成されたと判定しその旨を通知する制御信号を AND回路 180 に出力する。
[0036] 可変遅延部 165は、入力信号に所定の遅延を施して出力する。その遅延量は可変 となっており、可変遅延部 165は、可変遅延部 152からの内部クロック信号に遅延を 施して、ナローノ ルステンプレート発生部 161に出力する。また、可変遅延部 165は 、しきい値判定部 164からの制御信号を入力し、この制御信号に基づいて遅延量を 変更する。そして、可変遅延部 165は、変更後の遅延量を、可変遅延部 152に出力 してフィードバックするとともに、遅延値記憶部 166に出力する。
[0037] 遅延値記憶部 166は、可変遅延部 165にて遅延量が変更するごとに出力される変 更後の遅延量を記憶して、遅延値推定部 167に出力する。
[0038] 遅延値推定部 167は、直近に変更された遅延量を受け取り、この遅延量とクロック 1 51からのクロック信号との比較を行い、遅延値を推定する。この推定遅延値は、可変 遅延部 152に出力される。
[0039] 相関値比較部 170は、所定期間における、相関器 154の乗算結果に関する積分 結果 (相関値)と、相関器 162の乗算結果に関する積分結果湘関値)とを入力し、両 入力信号の振幅を比較する。両入力信号の振幅が等しい場合には、相関値比較部 170は、同期が確立されたと判別し、制御信号を AND回路 180に出力する。
[0040] また、相関器 154の乗算結果に関する積分結果湘関値)が、相関器 162の乗算 結果に関する積分結果湘関値)より大きいときには、相関値比較部 170は、同期が 未だ確立されて!、な!/、と判別し、パルス検出ウィンドウ幅を制御するウィンドウ幅制御 情報をワイドパルステンプレート発生部 153に出力する。すなわち、相関器 154の乗 算結果に関する積分結果湘関値)が相関器 162の乗算結果に関する積分結果湘 関値)より大きいときには、第 1のパルス検出ウィンドウ内にマルチノ スの信号が存在 していると考えられる。このため、遅れて到来するマルチパス信号を第 1のパルス検 出ウィンドウにかからないようにするために、相関値比較部 170は、第 1のノ ルス検出 ウィンドウのウィンドウ幅を狭くするようなウィンドウ幅帘1』御†青報を出力する。
[0041] こうしてウィンドウ幅制御情報が出力されると、変更後のウィンドウ幅で DLLモジユー ル 150における粗い同期処理が行われる。相関器 154の乗算結果に関する積分結 果湘関値)が相関器 162の乗算結果に関する積分結果湘関値)より大きいという判 定が繰り返されると、第 1のパルス検出ウィンドウのウィンドウ幅は、第 2の検出ウィンド ゥ幅に近づいていき最後には同じ幅 (数十ピコ秒力 数百ピコ秒単位程）となる。
[0042] AND回路 180は、しきい値判定部 164からの制御信号および相関値比較部 170 力もの制御信号の両制御信号が揃ったときに、復調部 130に制御信号を出力する。 つまり、 AND回路 180は、同期が完了したときに復調部 130に制御信号を出力する
[0043] 次いで、上記構成を有する同期確立ユニット 120の動作について説明する。
[0044] まず、 DLLモジュール 150において、相関器 154では、エンベロープ結果と、第 1 のパルステンプレートとの相関がとられる。
[0045] しきい値判定部 156では、相関器 154にて得られた乗算結果が所定の期間に亘っ て積分された積分結果湘関値)と、所定のしきい値との比較を行い、粗い同期がと れたかとれて!/ヽな 、かの判定を行う。
[0046] 未だ粗い同期がとれていないと判定した場合 (積分結果湘関値)が、しきい値未満 の場合）には、しきい値判定部 156は、可変遅延部 152に制御信号を出力し可変遅 延部 152でクロック信号に付加される遅延量を調整する。遅延量が調整されることで 、第 1のパルステンプレートの出力タイミングが調整前のタイミング力 ずれるので、相 関器 154では、エンベロープ結果と、第 1のパルステンプレートとの乗算されるタイミ ング湘対的な位置関係)をずらして乗算を行うことができる。
[0047] 一方、粗い同期がとれたと判定した場合 (積分結果湘関値)が、しきい値以上の場 合）には、しきい値判定部 156は、その旨を通知する制御信号を DLLモジュール 16 0の相関器 162に出力する。この制御信号により、 DLLモジュール 160は作動状態と なる。
[0048] DLLモジュール 160の相関器 162では、粗い同期がとれた旨の制御信号を受け取 ると、相関器 154の相関結果と、第 2のパルステンプレートとの相関がとられる。なお、 相関器 154の相関結果と、第 2のパルステンプレートとの相関をとるタイミング (相対 的な位置関係）は、可変遅延部 152にて遅延調整されたクロック信号が、可変遅延 部 165を介して、ナローパルステンプレート発生部 161に入力されるので、 DLLモジ ユール 150にて、粗い同期がとれたと判定された相関タイミングに対応するものとなつ ている。
[0049] しきい値判定部 164では、相関器 162にて得られた乗算結果力 所定の期間に亘 つて積分された積分結果湘関値)と、所定のしきい値との比較を行い、精密な同期 がとれたかとれて ヽな 、かの判定を行う。
[0050] 精密な同期がとれていないと判定した場合 (積分結果湘関値)が、しきい値未満の 場合）には、しきい値判定部 164は、可変遅延部 165に制御信号を出力し、可変遅 延部 165でクロック信号に付加される遅延量を調整する。遅延量が調整されることで 、第 2のパルステンプレートの出力タイミングがずれるので、相関器 162では、相関器 154にて得られた乗算結果と、第 2のパルステンプレートとの乗算されるタイミング (相 対的な位置関係)を、ずらして乗算を行うことができる。
[0051] 精密な同期がとれたと判定した場合 (積分結果湘関値)が、しきい値以上の場合） には、しきい値判定部 164は、 AND回路 180に制御信号を出力する。
[0052] ここで、しきい値判定部 164にて、精密な同期がとれたと判定した段階で、復調部 1 30に処理を移してもよい。すなわち、 AND回路 180を設けなくてもよい。しかしなが ら、マルチパスの影響を受けている可能性があり、マルチパスの影響を受けたまま、 復調処理などの後段の処理を行うと通信品質の低下につながる。そこで、マルチパ スの影響を軽減するための処理を行う。
[0053] すなわち、相関値比較部 170では、 DLLモジュール 150の相関器 154の相関の積 分結果 (相関値）と、 DLLモジュール 160の相関器 162の相関の積分結果 (相関値） とが比較され、両積分結果湘関値)が等しいときに、初めて同期処理が完了したと 判定される。相関値比較部 170にて、同期処理が完了したと判定されて初めて、復 調処理などの後段の処理が行われるようになって!/、る。
具体的には、相関値比較部 170は、同期処理が完了したと判定したときに、 AND 回路 180に制御信号を出力する。 AND回路 180は、この相関値比較部 170からの 制御信号と、しきい値判定部 164からの制御信号との両制御信号が揃って初めて、 復調部 130に同期が完了した旨の通知信号を送出する。 なお、ここでは相関値比較部 170は、相関器 154の出力信号および相関器 162の 出力信号の振幅について比較を行うことと、等価の処理を行うものとして説明してい る力 相関器 154の出力信号および相関器 162の出力信号の長さについて比較を 行うこともできる。第 1のパルス検出ウィンドウ内にマルチパスまで含まれて 、る場合 には、当然に相関器 154の出力信号の方が相関器 162の出力信号よりも長くなる。 また、両出力信号の長さが等しくなることが同期処理の完了条件であるため、出力信 号の長さを比較基準として用いることができる。
[0054] 相関値比較部 170にて、同期処理が完了していないと判定されたときには、同期処 理がリトライされる。特に、 DLLモジュール 150の相関器 154の相関の積分結果 (相 関値）力 DLLモジュール 160の相関器 162の相関の積分結果よりも大きい場合に は、第 2のノ ルス検出ウィンドウよりも時間的に長い第 1のパルス検出ウィンドウにマル チパス信号がかかっていると判断できる。
このため、相関値比較部 170は、ワイドパルステンプレート発生部 153に第 1のパル ス検出ウィンドウを狭くさせる制御信号を出力する。そして、ワイドパルステンプレート 発生部 153は、第 1のパルス検出ウィンドウを狭くしながら、マルチパスの影響を排除 する処理は、相関値比較部 170で同期処理が完了したと判定できるまで行われる。
[0055] また、 DLLモジュール 150と、 DLLモジュール 160とは、同期処理を高速化するた めに協働している。具体的には、 DLLモジュール 160の可変遅延部 165にて遅延量 が変更されると、この遅延量は可変遅延部 152にフィードバックされる。また、可変遅 延部 165にて変更された遅延量から推定遅延量が算出され、この推定遅延量も可変 遅延部 152にフィードバックされる。
[0056] 可変遅延部 152は、これらの遅延量の少なくともいずれか一方に基づいて、遅延量 を変更することにより、 DLLモジュール 160にて行われる精密な同期処理の情報を 活用することができる。その結果、 DLLモジュール 150にて行われる粗い同期処理を 、より精密なものにすることができる。更に、 DLLモジュール 160が、より精密となった DLLモジュール 150の同期処理の結果を用いて、より精密な同期処理を行うことが できるので、同期確立ユニット 120における全体の同期処理を、より高速にすることが できる。 [0057] なお、 DLLモジュール 150の可変遅延部 152における遅延変更量（以下、「遅延 変更ステップ」とよぶことがある）を、相関器 154における相関結果および相関器 162 における相関結果に基づいて制御することも可能である。具体的には、図 3に示すよ うに、同期確立ユニット 120に比較部 190を設ける。この比較部 190は、相関器 154 における相関結果と、相関器 162における相関結果との差を検出する。この差に基 づいて、可変遅延部 152における遅延変更ステップが決定され、可変遅延部 152に フィードバックされる。
[0058] また、以上の説明においては、包絡線検波部 110におけるエンベロープ結果を、 同期確立ユニット 120に入力する場合について説明を行った。し力しながら、これに 限定されるものではなぐ IR受信機 100から包絡線検波部 110を取り除いて、同期確 立ユニット 120にダイレクトに受信信号を入力してもよい。この場合には、同期確立ュ ニット 120にて同期検波（coherent detection)が行われることになる。
[0059] (実施例）
上記同期確立ユニット 120は、例えば次のように利用することができる。
[0060] 通信システムにお 、ては、通信情報は、連続的またはバースト的の!/、ずれかで送 信される。両方の場合とも、送信機から送信されるデータは、周知のフレーム単位に 細カゝく分割される。連続的に送信される場合においてデータをフレーム単位にする 目的は、送信先のエンドユーザにおいて、受信データをトラッキングするための目印 を提供すること、および、データストリームを一律なサイズのビットに組み立てられるよ うにすることである。
[0061] 位相変調 (PSK)が通信に使用された場合でも、同期確立ユニット 120を利用する ことにより、同期処理を行うことができる。すなわち、実施の形態 1の同期確立ユニット 120は、 PSK符号の同期検出を行なうためにも使用可能である。
[0062] 図 4に示すように、同期確立ユニット 120は、フレームドメインテンプレート発生部 15 31と、シンボルドメインテンプレート発生部 1611とを有する。フレームドメインテンプ レート発生部 1531は、フレーム長に対応する期間（第 1の検出ウィンドウ）のフレーム ドメインテンプレートを発生し、相関器 154に出力する。シンボルドメインテンプレート 発生部 1611は、第 1の検出ウィンドウに比べて短い期間（第 2の検出ウィンドウ）、具 体的には数シンボルの期間のシンボルドメインテンプレートを発生し、相関器 162に 出力する。
[0063] こうして、 DLLモジュール 150は、非コヒーレントな検出器として機能し、 DLLモジュ ール 160は、コヒーレントな検波器として機能する。すなわち、 DLLモジュール 150 は包絡線検波のために使用され、 DLLモジュール 160は位相検波のために使用さ れる。
[0064] 受信機が悪条件を迅速にトラッキングして除去できな 、場合には、通信品質が悪!ヽ ためにフレームが失われる可能性があるので、フレーム同期は、通信情報が連続的 に伝送される場合には非常に重要である。このフレーム同期は、上述のようにデータ が始まる位置を推定するために行われるとともに、受信機検出のための未知パラメ一 タの推定に利用するために行われる。そして、フレーム同期の後に符号レベルの捕 捉モードで、同期確立ユニット 120は入力信号の存在を確定する。つまり、粗い同期 をとる DLLモジュール 150と精密な同期をとる DLLモジュール 160とを利用して、フ レーム同期と符号同期との両方を達成することができる。特に、粗い同期をとる DLL モジュール 150はフレームの検出と同期とのために使用され、精密な同期をとる DLL モジュール 160は符号検出と同期のために使用される。
[0065] このように実施の形態 1によれば、 IR受信機 100に、受信パルス信号と、当該受信 パルス信号より長 、パルス幅を持つ第 1のパルステンプレートとの相関をとる第 1の相 関手段としての相関器 154と、相関器 154による相関結果のレベルに応じて第 1の同 期（上記粗い同期）の成否を判定し、当該第 1の同期（上記粗い同期）がとれていな いと判定するときに前記受信パルス信号と前記第 1のパルステンプレートとの相関を とるタイミングをずらす第 1の同期制御手段としてのしきい値判定部 156、可変遅延 部 152、およびワイドパルステンプレート発生部 153と、前記第 1の同期（上記粗い同 期）がとれた後の前記第 1の相関手段による相関結果と、前記受信パルス信号と同程 度のパルス幅 (数十ピコ秒単位カゝら数百ピコ秒単位程)を持ち前記第 1のパルステン プレートより短い第 2のパルステンプレートとの相関をとる相関器 162と、相関器 162 による相関結果のレベルに応じて第 2の同期（上記精密な同期）の成否を判定し、当 該第 2の同期がとれていないと判定する場合に、相関器 154による相関結果と前記 第 2のパルステンプレートとの相関をとるタイミングをずらし、前記第 2の同期（上記精 密な同期）がとれたと判定する場合に、当該第 2の同期がとれたタイミング情報を出力 する第 2の同期制御手段としてのしきい値判定部 164、可変遅延部 165、およびナロ 一パルステンプレート発生部 161と、を具備する同期確立ユニット 120と、前記タイミ ング情報に従って前記受信パルス信号の復調を行う復調部 130と、を設けた。
[0066] こうすることにより、粗い同期処理と、精密な同期処理との 2段階で同期を確立する ことができるので、高速且つ信頼性の高い同期を確立することができる。その結果、 同期が確立されるまでに時間と電力を軽減することができる。さらに許容できる通信 品質に早く達することができ、その結果、システムにおける平均スループットを向上す ることがでさる。
[0067] そして同期確立ユニット 120は、相関器 154による相関結果と、相関器 162による 相関結果とを比較する相関値比較部 170を具備し、前記第 2の同期制御手段として のしきい値判定部 164、可変遅延部 165、 AND回路 180、およびナローパルステン プレート発生部 161は、前記比較の結果、両相関結果が等しぐ且つ、前記第 2の同 期がとれたと判定するときに、前記タイミング情報を出力する。
[0068] こうすることにより、両相関結果のそれぞれのレベルだけでなぐ両相関結果の等不 等によっても同期の確立の成否を判定するので、より正確な同期を確立することがで きる。
[0069] 前記相関値比較部 170は、相関器 154による相関結果が相関器 162による相関結 果よりも大きい場合に、前記第 1のパルステンプレートの長さを短くする制御を行う。
[0070] こうすることにより、長い時間長を持つ第 1のノ ルステンプレートを用いた相関結果 力 短い時間長を持つ第 2のパルステンプレートを用いた相関結果より大きい場合に は、マルチパスによる遅延波の影響があると考えられる。そのときに、前記相関値比 較部 170は、第 1のパルステンプレートの長さを短くする制御を行うことができるので、 マルチパスによる遅延波の影響を取り除くことができ、より正確な同期を確立すること ができる。
[0071] 前記第 1の同期制御手段 (しきい値判定部 156、可変遅延部 152、およびワイドパ ルステンプレート発生部 153)は、相関器 154にて相関をとるタイミングをずらした場 合に当該タイミング情報を第 2の同期制御手段 (しきい値判定部 164、可変遅延部 1 65、およびナローパルステンプレート発生部 161)に出力する。
[0072] こうすることにより、粗い同期がとれたときのタイミング情報を、精密な同期処理にて 利用することができるため、より高速な同期を確立することができる。
[0073] 前記第 2の同期制御手段（しきい値判定部 164、可変遅延部 165、およびナローバ ルステンプレート発生部 161)は、相関器 162にて相関をとるタイミングをずらしたとき に当該タイミング情報を前記第 1の同期制御手段 (しきい値判定部 156、可変遅延部 152、およびワイドパルステンプレート発生部 153)に出力する。
[0074] こうすることにより、精密な同期処理におけるタイミング情報を粗い同期処理にフィ ードバックすることができるので、両処理の協働により、高速な同期を確立することが できる。
[0075] (実施の形態 2)
実施の形態 1においては、 2つの DLLモジュールを直列的に連結して高速且つ正 確な同期処理を行った。これに対して、実施の形態 2においては、いわば 2つの DLL モジュール（粗い同期処理を行う DLLモジュールと精密な同期処理を行う DLLモジ ユール)を並列的に連結して高速且つ正確な同期処理を行う。
[0076] 図 5に示すように、実施の形態 2の IR受信機 200は、同期確立ユニット 210を有す る。この同期確立ユニット 210は、図 6に示すように、遅延 T部 215と、比較部 220と、 積分部 225と、積算部 230と、保持部 235と、遅延調整部 240と、アーリー T部 245と 、比較部 250と、積分部 255と、積算部 260と、保持部 265と、遅延調整部 270と、加 算器 275と、同期確定制御部 280と、パルステンプレート発生部 285と、クロック 290 とを有する。
[0077] 同期確立ユニット 210では、比較部 220および比較部 250がエンベロープ結果を 受け取る。ここで、比較部 220に入力されるエンベロープ結果には、遅延 T部 215に て時間 Tだけ遅延が施される。そのため、比較部 220に入力されるエンベロープ結果 は、比較部 250に入力されるエンベロープ結果よりも遅い時間帯のものとなる。
[0078] また、比較部 220および比較部 250には、パルステンプレート発生部 285にて発生 されたノ ルステンプレートが入力される。そして、比較部 220および比較部 250は、 共にエンベロープ結果とパルステンプレートとの差をとることになる。しかし、比較部 2 20には、 Tだけ遅延したエンベロープ結果が入力されるため、比較部 220および比 較部 250は、異なる時間帯のエンベロープ結果とパルステンプレートとの差をとること になる。
[0079] さらに、比較部 220は、第 1のノ ルス検出ウィンドウに対応する区間だけにおいて、 エンベロープ結果とパルステンプレートとの差をとる。一方、比較部 250は、第 1のパ ルス検出ウィンドウよりも時間的に短い、第 2のパルス検出ウィンドウに対応する区間 だけにおいて、エンベロープ結果とパルステンプレートとの差をとる。
[0080] 具体的には、例えば図 7の (A)に表すパルス信号が比較部 220に入力され、さらに パルステンプレート発生部 285からのパルステンプレートが図 7の（B)に表すパルス 信号であるとすると、図 7 (A)のパルス信号と図 7 (B)のパルス信号との差分である、 比較部 220からの出力信号は、図 7の（C)に表すようなパルス信号となる。
[0081] 積分部 225は、所定の期間（例えば、フレーム期間、第 1のパルス検出ウィンドウ） において、比較部 220からの出力信号を積分し、積分結果を積算部 230に出力する
[0082] 積算部 230は、比較部 220からの出力信号を入力するごとに、それまでに受け取つ た比較部 220からの出力信号の積算値を出力する。すなわち、最初は比較部 220か ら出力された 1番目の出力信号と 2番目の出力信号との和が出力され、次に比較部 2 20から 3番目の出力信号が出力されると、 1番目から 3番目の出力信号の和を出力 する。この処理が順次行われ、送信機から送られてくる 1つのパケットデータのすべて の積分結果が入力されるまで行われる。
[0083] 保持部 235は、積算部 230からの、上記 1つのパケットデータのすべての積分結果 に係る上記積算値を入力して保持し、これらの積算値のうち最大となる積算値を遅延 調整部 240に出力する。
[0084] 遅延調整部 240は、保持部 235からの最大積算値を入力し、この最大積算値から 、所定の関係を用いて、第 1の遅延量 τ を算出する。所定の関係としては、例えば、 最大積算値と遅延量て との関係が線形関係にあるとすることができる。
[0085] アーリー Τ245は、比較部 220を含む経路の遅延 T215にて、最初に Τだけ遅延が 施されているので、求めた遅延量てェから τだけ遅延量を減らした結果て -を加算器
275に出力する。
[0086] 積分部 255は、所定の期間（例えば、フレーム期間、第 2のパルス検出ウィンドウ） において、比較部 250からの出力信号を積分し、積分結果を積算部 260に出力する
[0087] 積算部 260は、比較部 250からの出力信号を入力するごとに、それまでに受け取つ た比較部 250からの出力信号の積算値を出力する。この処理が順次行われ、送信機 力 送られてくる 1つのパケットデータのすべての積分結果が入力されるまで行われ る。
[0088] 保持部 265は、積算部 260からの、上記 1つのパケットデータのすべての積分結果 に係る上記積算値を入力して保持し、これらの積算値のうち最大となる積算値を遅延 調整部 270に出力する。
[0089] 遅延調整部 270は、保持部 265からの最大積算値を入力し、この最大積算値から 、所定の関係を用いて、第 2の遅延量 τ を算出し、加算器 275に出力する。所定の
2
関係としては、例えば、最大積算値と遅延量 τ
2との間を線形関係とすることができる
[0090] 加算器 275は、遅延量 τ 'と遅延量 τ とを加算して平均をとり、平均遅延量 τを同
1 2
期確定制御部 280に出力する。
[0091] 同期確定制御部 280は、平均遅延量てを保持し、この平均遅延量てを累積加算 する。また、同期確定制御部 280は、入力する平均遅延量てと第 1のしきい値との比 較を行う。
[0092] そして、同期確定制御部 280は、平均遅延量てが第 1のしき!/、値より大き 、場合に は、同期確立ユニット 210における同期処理が未だ完了していないと判定し、平均遅 延量ての累積加算値をパルステンプレート発生部 285に出力する。
[0093] また、同期確定制御部 280は、平均遅延量が第 1のしきい値以下の場合には、同 期確立ユニット 210における同期処理が完了したと判定し、平均遅延量ての累積カロ 算値と、同期確立ユニット 210への入力信号とを復調部 130に出力する。
[0094] パルステンプレート発生部 285は、クロック 290のクロック信号を受け取るタイミング から、同期確定制御部 280から直近に受け取った平均遅延量ての累積加算値だけ 遅れたタイミングに、パルステンプレートを出力する。
[0095] なお、上記説明においては、加算器 275において単なる平均処理を行った力 重 み付けをして平均化してもよい。この場合には、図 8に示すように同期確立ユニット 21 0は、同期確定制御部 2801を有する。この同期確定制御部 2801は、加算器 275か らの平均遅延量てと上記第 1のしきい値よりも大きい第 2のしきい値との比較を行う。
[0096] 同期確定制御部 2801は、平均遅延量てが第 2のしきい値よりも大きい場合には、 同期タイミングまで大きくずれていると判別し、粗い同期処理を行うルート (比較部 22 0を含むルート）の遅延量 τ 'に掛ける大きなウェイトと、精密な同期処理を行うルート の遅延量 τ に小さなウェイトとを加算器 275に出力する。こうして粗い同期処理に重
2
きを置 、た処理が行われる。
[0097] また、平均遅延量 τが第 2のしきい値以下であり、且つ、平均遅延量 τが第 1のし きい値より大きい場合には、同期確定制御部 2801は、未だ同期処理は完了してい ないが同期タイミングまでずれが小さいと判別し、粗い同期処理を行うルート（比較部 220を含むルート）の遅延量 τ 'に掛ける小さなウェイトと、精密な同期処理を行うル ートの遅延量 τ に大きなウェイトとを加算器 275に出力する。こうして精密な同期処
2
理に重きをおいた処理が行われる。なお、平均遅延量 τが第 1のしきい値以下の場 合には、同期確定制御部 2801は、同期確定制御部 280と同様に、同期処理が完了 したと判別し、平均遅延量ての累積加算値と、同期確立ユニット 210への入力信号と を復調部 130に出力する。
[0098] またなお、上記説明においては、同期確立ユニット 210に 2ルート用意されている場 合について説明した力 これに限定されるものではなぐそれ以上のルートに分けて もよい。その場合、各ルートに設けられる比較部で用いられるパルス検出ウィンドウの 大きさは異なるものとなる。また、比較部の前段に用意される各遅延 Τにおいて付カロ される遅延量も異なって 、る。
[0099] 一例として、図 9に 4ルートに分けた場合の同期確立ユニット 210の構成を示してお く。同図に示すように 4ルートの場合の同期確立ユニット 210は、遅延 Τ部 310と、遅
2
延 Τ部 315と、比較部 320と、積分部 325と、積算部 330と、保持部 335と、遅延調 整部 340と、アーリー T部 345と、比較部 350と、積分部 355と、積算部 360と、保持
2
部 365と、遅延調整部 370と、アーリー T部 375と、同期確定制御部 2802と、を有 する。
[0100] 遅延 T部 215、遅延 T部 315、および遅延 T部 310にて、それぞれ付加される遅
1 2
延量 T、 Τ、 Τは異なる遅延量となっている。そして、アーリー Τ部 245、アーリー Τ
1 2 1 部 375、アーリー Τ部 345にて、それぞれ早められる時間は遅延量 Τ、 Τ、 Τに対応
2 1 2 するものとなっている。また、比較部 320にて用いられる第 3のパルス検出ウィンドウ および比較部 350にて用いられる第 4のパルス検出ウィンドウは、第 1および第 2のパ ルス検出ウィンドウと異なる大きさとなっている。なお、第 4のパルス検出ウィンドウは 第 1のパルス検出ウィンドウより大きぐ第 3のパルス検出ウィンドウは、第 4のパルス検 出ウィンドウよりもさらに大きくなつている。
[0101] 同期確定制御部 2802は、上記第 1のしきい値および第 2のしきい値の他に、第 3の しきい値および第 4のしきい値を持っている。平均遅延量 τ (ここでは、 4つルートで 求められた遅延量が平均化されたもの）が、最も大き 、第 4のしき 、値より大き!/、とき には、同期タイミングカゝら最も離れていると判別し、最も粗い同期処理を行う遅延調整 部 340からの遅延量に掛けるための最も大きなウェイトを加算器 275に出力する。こ のとき、遅延調整部 370からの遅延量、遅延調整部 240からの遅延量て '、遅延調 整部 270からの遅延量 τ
2の順で小さくなるように、各遅延量に掛けるウェイトを出力 する。
[0102] また、第 4のしきい値以下であり、且つ、第 3のしきい値より大きい場合には、遅延調 整部 370からの遅延量、遅延調整部 240からの遅延量 τ '、遅延調整部 270からの 遅延量 τ 、遅延調整部 340からの遅延量の順で小さくなるように、各遅延量に掛け
2
るウェイトを出力する。
[0103] またなお、上記説明においては、或るルートに遅延部とアーリー部とを設けた力 こ れに限定されるものではなぐそれらの機能部を設けなくてもよい。ただし、それらの 機能部を設け、さらに各ルートにて、加える遅延量と、それに対応して早める量とを変 えることにより、すべてのルートで同期をとるためのパルス状の信号系列を捉えられな い状況が起こる確率を低くすることができるので、より高速に同期を確立することがで きる。
[0104] このように実施の形態 2によれば、 IR受信機 200に、受信パルス信号と、当該受信 パルス信号より長 、パルス幅を持つ第 1のパルステンプレートとの差分をとる第 1の減 算手段としての比較部 220と、前記第 1の減算手段にて得られる差分信号を用いて 遅延量を算出する第 1の遅延量算出手段としての積分部 225、積算部 230、保持部 235、および遅延調整部 240と、前記受信パルス信号と、当該受信パルス信号と同 程度のパルス幅 (数十ピコ秒単位カゝら数百ピコ秒単位程)を持ち前記第 1のパルステ ンプレートより短い第 2のパルステンプレートとの差分をとる第 2の減算手段としての 比較部 250と、前記第 2の減算手段にて得られる差分信号を用いて遅延量を算出す る第 2の遅延量算出手段としての積分部 255、積算部 260、保持部 265、および遅 延調整部 270と、前記第 1の遅延量算出手段にて算出された第 1の遅延量と、前記 第 2の遅延量算出手段にて算出された第 2の遅延量とを加算する加算器 275と、加 算器 275にて得られた加算値のレベルに応じて同期の成否を判定し、当該同期がと れて 、な 、と判定するときに前記受信パルス信号と前記第 1のパルステンプレートと の差分をとるタイミング、および、前記受信パルス信号と前記第 2のパルステンプレー トとの差分をとるタイミングをずらし、前記同期がとれたと判定するときに当該同期がと れたタイミング情報を出力する同期確立制御手段としての同期確定制御部 280およ びパルステンプレート発生部 285と、を具備する同期確立ユニット 210と、前記タイミ ング情報に従って前記受信パルス信号の復調を行う復調部 130と、を設けた。
[0105] こうすることにより、粗く求めた遅延量と、精密に求めた遅延量とを加算した加算遅 延量に基づ 、て、受信パルス信号と各パルステンプレートとを減算するタイミングを ずらしながら同期を確立するので、粗い同期処理と精密な同期処理との協働により、 高速に同期を確立することができる。
[0106] 前記同期確立制御手段（同期確定制御部 2801およびパルステンプレート発生部 285)は、前記加算値と第 1のしきい値との比較結果に基づいて同期の成否を判定し 、前記第 1のしき!/、値より大き!/、前記第 2のしき 、値と前記加算値との比較結果に応 じて、前記第 1の遅延量算出手段にて算出された第 1の遅延量と前記第 2の遅延量 算出手段にて算出された第 2の遅延量とに掛け合わせる重み付けを変更する。また 、加算器 275は、前記第 1の遅延量算出手段にて算出された第 1の遅延量および前 記第 2の遅延量算出手段にて算出された第 2の遅延量の各々に重み付けを行って 加算する。
[0107] こうすることにより、加算値と第 2のしきい値との比較結果に応じて、第 1および第 2 の遅延量に掛けるウェイトを変更することができる。そのため、例えば、加算値が第 2 のしきい値よりも大きい場合には、同期確立まで大きくずれていると判断できる。この ため、粗い同期処理に相当するルートの遅延量である第 1の遅延量に掛けるウェイト を、第 2の遅延量に掛けるウェイトに比べて多く設定することで、粗い同期処理を優先 してスピードを重視することができる。一方、第 2のしきい値以下で第 1のしきい値より 大きいときには、逆に第 2の遅延量に掛けるウェイトの方を大きく設定し、精密な同期 処理を優先して、正確さを優先することができる。こうして高速且つ正確な同期を確 立することができる。
[0108] (実施の形態 3)
以上の実施の形態では、受信信号を包絡線検波し、エンベロープ結果を用いてパ ルス位置を捕捉する ASK変調信号の同期確立方法にっ 、て記載した。これに対し て、本実施の形態では、パルスの位相の同期も行なう場合について記載する。すな わち、本実施の形態は、主に、 1シンボルを示す信号の、時間的な幅の短い PSK変 調信号を受信するときの同期処理に関するものである。 1シンボルを示す信号の、時 間的な幅の短い PSK変調信号は、多くの処理でパルスと同等に扱うことが可能であ るため、本実施の形態では、これをパルスと呼ぶことがある。
[0109] ノ ルス位相の同期を行なう場合には、無線受信機は、図 10に示すような大まかな ブロック構成となる。図 10に示すように無線受信機 1000において、図 1に示すインパ ルス無線 (IR)受信機 100の構成と大きく異なるのは、アンテナ直後の包絡線検波部 110が無いことである。ここでは、周波数変^ ^1001にて周波数変換をする構成と している。ただし、周波数変換器 1001は必須の構成では無い。
しかしながら、同期確立ユニット 1002での位相同期の精度が、受信信号のキャリア 周波数の周期と関係し、キャリア周波数が低いほど同期に必要となる精度が下がる。 このため、本実施の形態では、周波数変^ ^1001で低周波数側にシフトした後に、 同期確立を行う構成としている。また、ディンタリーバ 135、復号部 140は、前述と同 一の機能であるため、ここでは説明を割愛する。
[0110] まず、同期確立ユニット 1002及び復調部 130の機能について、図 11〜13を用い て説明する。図 11は同期確立ユニット 1002の機能ブロックである。基本的な構成は 図 2と同様である。
[0111] 受信信号 (周波数変換器 1001によって周波数変換)は、相関器 1101に入力され る。
[0112] 相関器 1101は、クロック 1104にて発生されるクロック信号の周期に基づいて、テン プレート発生部 1102で生成されたテンプレートと受信信号との相関演算を行う。具 体的には、テンプレート発生部 1102が、クロック信号に可変遅延部 1103にて所定 量の遅延を与えられて得られる基準信号に基づくタイミングで、テンプレートを出力 する。
[0113] 検波器 1105は、相関器 1101の相関結果力も正弦波成分を除去することにより得 られた信号を、しきい値判定部 1106に出力する。
[0114] しきい値判定部 1106は、入力信号の 0, 1判定を行なうと共に、同期ずれを検出す る。そして、しきい値判定部 1106は、同期ずれを検出する場合には、可変遅延部 11 03の遅延量を変更する制御、つまり DLLとしての制御を行う。また、しきい値判定部 1106は、 0, 1判定の結果を復調部 130に出力する。
[0115] 相関器 1107は、相関器 1101の相関結果を入力し、テンプレート発生部 1108で 生成されたテンプレートと受信信号との相関演算を行う。なお、テンプレート発生部 1 108は、可変遅延部 1109の出力である基準信号のタイミングで、テンプレートを出 力する。可変遅延部 1109にてクロック信号に与えられる遅延量は、可変遅延部 110 3にて設定される遅延量に応じて設定される。
[0116] 検波器 1110では、相関器 1107の相関結果力 正弦波成分が取り除かれ、しきい 値判定部 1111では、検波器 1110の出力信号に基づいて、入力信号の 0, 1判定が 行なわれると共に、同期ずれが検出される。しきい値判定部 1111は、同期ずれを検 出する場合には、可変遅延部 1109の遅延量を変更する制御、つまり DLLとしての 制御を行う。また、しきい値判定部 1111は、 0, 1判定の結果を復調部 130に出力す る。
[0117] 以上のように相関器 1101、テンプレート発生部 1102、可変遅延部 1103、検波器 1105、及びしきい値判定部 1106は、第 1の同期回路を構成し、相関器 1107、テン プレート発生部 1108、可変遅延部 1109、検波器 1110、及びしきい値判定部 1111 は、第 2の同期回路を構成している。
[0118] ここで、両同期回路のテンプレート発生部 1102、 1108で発生させるテンプレート について、その幅を互いに変えたり、又は、それぞれをエンベロープのみの信号と位 相情報を含む正弦波の信号とすることにより、両同期回路において、互いに異なる精 度の同期を確立することができる。さらに、それぞれのテンプレートが、互いに異なる 基準信号と同期させる第 1の同期回路および第 2の同期回路を設けることで、異なる 同期精度の信号に対して、短時間で正確に同期を確立することができる。
[0119] 次に、異なる精度の同期の例として、図 12、 13を用いて、 PSK変調信号を受信す る場合の同期につ 、て説明する。
[0120] 図 12は相関器 1101を用いた、すなわち上述の第 1の同期回路を用いた PSK変調 信号の同期における信号波形の一例である。クロック 1104で生成されたクロック信号 は、可変遅延部 1103で任意の遅延時間を付加され、基準信号 (可変遅延部 1103 出力）となる（図 12 (A)参照)。この基準信号をもとに、つまり基準信号のタイミングに 応じて、テンプレート発生部 1102で、受信信号の帯域を模したエンベロープ波形が 生成される（図 12 (B)参照)。
[0121] ここで、エンベロープ波形の幅は、受信波形と等しくても、狭くても、広くても良い。
ただし、等しい場合には、信号の同期が取れた場合、受信信号のエネルギーを全て 復調に用いることが可能となり、効率の良い復調が可能となる。また、狭い場合には、 波形のピークに近い部分のみを復調に用いるため、回路やマルチパスによる波形歪 の影響を受けに《なる。また、広い場合には、受信波形とテンプレート波形が若干 ずれていても相関を検出することができるため、同期の引き込みが早くなるという利点 を有する。
[0122] 受信波形（図 12 (C) )とエンベロープ波形との相関演算結果は、相関器出力の波 形（図 12 (D) )となる。ここで、同期が取れていれば、多くの正弦波信号が出力に現 れるが、同期がずれていれば、その一部のみが出力される。
図 12 (D)の相関器出力は、検波器 1105で平滑ィ匕されて、出力（図 12 (E) )される 次に、検波器出力は、基準信号の適当なタイミング（図 12では立ち下がりエッジ)を 用いて形成された復調用の信号（図中の縦方向の破線矢印で表現)の打ち抜きタイ ミングにおいて、しきい値判定部 1106にて同期状態の判定、具体的には所定のしき Vヽ値を超えて 、る力否かによる 0、 1判定が行なわれる（図 12 (F) )。
このときの同期判定結果が、同期状態信号として復調部 130に出力される。同期の 判定方法については、検波器出力の信号を複数の打ち抜きタイミングでその振幅を 抽出し、これを比較するアーリ'レート等の様々な提案がなされており、いずれの方法 も利用可能である。
本実施例では、打ち抜きタイミングを 1点とし、これがしきい値を上回ることを同期条 件として制御をした例について記載している。また、同期確立には、同期引き込み用 に決められたデータ列を用いることが一般的に行なわれており、決められたデータ列 としては、例えば 0と 1を交互に続けるデータ列等がある。
図 12 (F)では、最初と 2番目のノルスについては、打ち抜きタイミングでの信号振 幅がしきい値以下なので、可変遅延部 1103の遅延量を制御している。その制御の 結果、 3番目のパルスでは、打ち抜きタイミングでの信号振幅がしきい値を超え、 1段 目の同期確立に至っている。
図 13は相関器 1107を用いた、すなわち上述の第 2の同期回路を用いた PSK変調 信号の同期における信号波形の一例である。基本的な動作は図 12と同様であるが、 異なるのはテンプレート発生部 1108が生成するテンプレート（図 13 (B)参照）に正 弦波成分が含まれて ヽる点である。
受信 PSK変調信号の概略の位置は、前述の図 12のステップで判明して 、るので、 第 2の同期回路では、第 1の同期回路にて得られた同期タイミング (基準信号）に基 づいて、第 2の同期回路における基準信号（図 13 (A) )のタイミングおよびテンプレ ートの初期位相を設定し、その初期位相から正弦波の位相同期のみを行なえばよい 具体的には、クロック信号に可変遅延部 1103にて所定の遅延量が与えられた信 号が、第 1の同期回路における基準信号である。このため、第 2の同期回路では、第 1の同期回路にて同期確立できたときの可変遅延部 1103における遅延量に基づい て、可変遅延部 1109における遅延量が設定されると共に、テンプレート発生部 110 8にて発生されるテンプレートの初期位相が設定されることになる。
最初と 2番目のパルス（図 13 (C) )では、打ち抜きタイミングでの信号振幅 (相関器 出力（図 13 (D) )が、検波器 1110で平滑化された出力（図 13 (E) ) )が、しきい値以 下である。
このため、可変遅延部 1109の遅延量を制御した結果、 3番目のパルスでは、打ち 抜きタイミングでの信号振幅がしきい値を超え、 2段目の同期確立に至っている（図 1 3 (F) )。
以上のように PSK変調信号を受信する場合にも、第 1の同期回路においては、ェ ンべロープのみの信号をテンプレートとして用いることにより、短時間で同期（ただし、 位相同期まで確立されて 、な 、ため多少粗!ヽ同期である）を確立することができる。 さらに、第 2の同期回路においては、第 1の同期回路にて得られた同期タイミングに 基づいて初期位相を設定し、正弦波成分を持つ信号をテンプレートとして用いて、そ の初期位相から位相同期を行うことにより、短時間に且つ正確に同期を確立すること ができる。
別の言い方をすれば、 ASK変調信号の復調に必要な同期と PSK変調信号の復 調に必要な同期とを段階的に確立することで、 PSK変調信号を同期する場合でも、 短！、時間での同期弓 Iき込みを実現することができる。
さらに、 ASK変調信号の復調に必要な同期と PSK変調信号の復調に必要な同期 とを段階的に確立することで、 ASK変調信号の復調に必要な同期が確立するまでは 、第 2の同期回路は電源をオフすることで作動せず、 ASK変調信号の復調に必要な 同期が確立した場合にのみ作動する。
逆に、 ASK変調信号の復調に必要な同期が確立していない場合にのみ、第 1の同 期回路は作動し、 ASK変調信号の復調に必要な同期が確立した後は、作動しない という制御が可能となる。 つまり、第 1の同期回路および第 2の同期回路のいずれか一方のみを作動させる制 御が可能となる。別の言い方をすれば、同期状態に応じて、両同期回路を選択する 制御が可能となる。このような制御により、消費電力を削減することができる。
[0125] なお、図 2等に記載の、複数の同期ブロック間での同期情報の共有や、マルチパス 検出に関する機能は同様に搭載可能であるため、割愛して!/、る。
[0126] また、以上の説明では全てアナログ素子を用いた例で説明している力 波形の全 体的な関係を分力りやすく説明するために、これを用いたものであり、アナ口グーデ ジタル変換回路 (ADC)等を用い、量子化して処理をすることも同様に実施可能であ る。
[0127] また、以上の説明では、 ASK同期用の回路 (上述の第 1の同期回路)で同期を取 つた後に、 PSK同期用の同期回路 (上述の第 2の同期回路)で同期調整を行なうこと のみ記載した。
しかし、所定の時間、 PSK同期用の回路での同期調整を行なっても同期確立でき ない場合、再度 ASK同期用の回路で同期調整を行なった後に、 PSK同期用回路で の同期調整を行なうように実施してもよ ヽ。
例えば、急な位置変動による信号到達時間の変化や、通信経路の瞬断による同期 タイミング調整の誤作動等が、同期タイミングの大きな変化につながる。
[0128] また、以上の説明では、 PSK変調信号の復調を行うために、図 13に示すような処 理を第 2の同期回路にて位相同期確立するまで行う必要がある。
しかし、例えば、 PSK変調信号の他に、 ASK変調信号も伝送されるようなシステム において、 ASK変調信号を受信する場合には、 2段目の同期確立処理は行わずに 、 1段目の同期確立処理にて得られた同期タイミングのみに基づいて復調を行うこと ちでさる。
なぜならば、 PSK変調信号に比べると、 ASK変調信号は、比較的粗い同期でも変 調することが可能であるからである。この場合には、第 2の同期回路は電源をオフす ることにより作動しないという制御を行うことができる。これにより消費電力を削減する ことができる。
また、 ASK変調信号を扱う場合には、 PSK変調信号を扱う場合に比べて高速な同 期処理が可能となる。なお、いずれにしても、復調部 130は、各同期回路から同期が 確立された状態を示す同期状態信号を取得した後の各同期回路における基準信号 に基づいて、受信信号を復調することになる。
[0129] また、以上の説明では、 PSK同期用の回路 (上述の第 2の同期回路)の入力信号 を、 ASK同期用回路 (上述の第 1の同期回路)の出力信号とした例を示した。
しかし、受信アンテナ出力端や、周波数変 lOOlの出力端で分岐し、分岐され た信号のそれぞれを、 ASK同期用回路と PSK同期用回路との入力信号とすることで 、 ASK同期用回路による受信波形の歪の影響が出ない構成としたり、さらにいずれ か一方の同期回路のみを動作させることで、消費電力を減らすように制御したりする ことが可能となる。
[0130] このようないずれか一方の同期回路のみを動作させる構成を利用する環境としては 、例えば、待ち受け時には ASK変調信号による通信を行い、データをやり取りする 場合には PSK変調信号を用いた通信を行なうシステムが考えられる。
また、送信側で変調方式を指定し、本実施の形態に記載の受信側で送信側の指 定を判断し、適宜同期部を切替るようなシステムも利用環境として考えられる。なお、 送信側が指定する変調方式の判定は復調部 130で行なわれ、その詳細は公知技術 の組み合わせであるため、ここでは記載を割愛する。
[0131] (他の実施の形態）
実施の形態 1においては、粗い同期処理を行う DLLモジュール 150は常に作動し ているものとして説明を行った。しかしながらこれに限定されるものではなぐ DLLモ ジュール 150および精密な同期処理を行う DLLモジュール 160は、常に作動状態で ある必要はない。
例えば、 IR受信機が通常より広いパルス幅を有する信号を受信することもでき、そ のパルス幅力 S、粗い同期 DLLモジュール 150における広いパルス幅と一致する場合 には、粗い同期 DLLモジュール 150は正確な同期をとるのに十分であるため、 IR受 信機 100は、精密な同期 DLLモジュール 160を停止することができる。
[0132] また、 IR送信機および IR受信機 100が静止状態にある場合には、伝送チャネル特 性はゆるやかに変化する。従って、そのような場合には、粗い同期 DLLモジュール 1 50は長時間調整する必要がな 、。
そのため、当初の捕捉の終了後、粗い同期 DLLモジュール 150は所定の時間、非 作動状態とすることができる。そのとき、精密な同期 DLLモジュール 160だけがトラッ キングを続けることになる。そして、上記の所定の時間後、粗い同期 DLLモジュール を再度作動状態にすることにより、チャネル特性における何らかの変化を検査するこ とがでさる。
[0133] 2006年 1月 31日出願の特願 2006— 023586および 2007年 1月 24日出願の特 願 2007— 014314の日本出願に含まれる明細書、図面および要約書の開示内容 は、すべて本願に援用される。
産業上の利用可能性
[0134] 本発明の無線受信装置および無線受信方法は、高速かつ信頼性の高い同期の確 立を実現するものとして有用である。

Claims

請求の範囲
[1] 受信信号と第 1の基準信号を同期させる第 1の同期回路と、
前記受信信号と前記第 1の同期回路における同期確立時の前記第 1の基準信号 に基づく第 2の基準信号を同期させる第 2の同期回路と、
前記第 1の同期回路の同期情報および前記第 2の同期回路の同期情報の少なくと ¾ 、ずれか一方に基づ 、て、前記受信信号を復調する復調部と、
を具備する無線受信装置。
[2] 前記第 1の同期回路および前記第 2の同期回路のそれぞれは、前記同期情報とし て同期状態を示す同期状態信号を出力する請求項 1に記載の無線受信装置。
[3] 前記復調部は、各同期回路から同期が確立された状態を示す前記同期状態信号 を取得した後の前記各同期回路における前記基準信号に基づいて、前記受信信号 を復調する請求項 2に記載の無線受信装置。
[4] 前記無線受信装置は、前記同期状態に応じて動作させる同期回路を選択する請 求項 2に記載の無線受信装置。
[5] 前記第 1の同期回路は、
前記第 1の基準信号に応じたタイミングで入力されるパルステンプレートと前記受信 信号との相関をとる相関手段と、
前記相関手段による相関結果のレベルに応じて同期の成否を判断し、同期が取れ ていないと判断する場合に、前記相関をとるタイミングをずらす同期制御手段と、 を有する請求項 1に記載の無線受信装置。
[6] 前記パルステンプレートとして、前記受信信号より信号時間の長 、信号を用いる請 求項 5に記載の無線受信装置。
[7] 前記同期制御手段は、前記相関をとるタイミングをずらした場合に、そのタイミング を示すタイミング情報を前記第 2の同期回路に出力し、
前記第 2の同期回路は、前記タイミング情報に基づいて前記第 2の基準信号のタイ ミングを調整する請求項 5に記載の無線受信装置。
[8] 前記第 2の同期回路は、
入力信号と前記第 2の基準信号に応じたタイミングで入力されるパルステンプレート との相関をとる相関手段と、
前記相関手段による相関結果のレベルに応じて同期の成否を判定し、同期が取れ ていないと判断する場合に、前記パルステンプレートとの相関をとるタイミングをずら す同期制御手段と、
を有する請求項 1に記載の無線受信装置。
[9] 前記パルステンプレートとして、受信信号とほぼ等 、信号時間の信号を用いる請 求項 8に記載の無線受信装置。
[10] 前記第 2の同期回路の前記入力信号は、前記第 1の同期回路における前記受信 信号と前記第 1の基準信号との相関結果である請求項 8に記載の無線受信装置。
[11] 前記第 1の同期回路は、前記第 1の基準信号に応じたタイミングで入力される第 1 のパルステンプレートと受信信号との相関をとる第 1の相関手段を具備し、
前記第 2の同期回路は、入力信号と前記第 2の基準信号に応じたタイミングで入力 される第 2のノ ルステンプレートとの相関をとる第 2の相関手段を具備し、
前記第 1の相関手段にて得られる相関結果と前記第 2の相関手段にて得られる相 関結果とを比較する比較手段をさらに具備する請求項 1に記載の無線受信装置。
[12] 前記比較手段は、両相関結果が等しいと判断される場合に、前記復調部に同期確 立完了情報を出力する請求項 11に記載の無線受信装置。
[13] 前記比較手段は、前記第 1の相関手段にて得られる相関結果と前記第 2の相関手 段にて得られる相関結果とが異なると判断される場合に、前記第 1のパルステンプレ ートの長さを短くする制御を行なう請求項 11に記載の無線受信装置。
[14] 前記比較手段は、信号の長さを基準として、両相関結果を比較する請求項 13に記 載の無線受信装置。
[15] 前記比較手段は、信号の振幅を基準として、両相関結果を比較する請求項 13に 記載の無線受信装置。
[16] 前記第 2の同期制御手段は、前記相関をとるタイミングをずらした場合に、そのタイ ミングを示すタイミング情報を前記第 1の同期回路に出力し、
前記第 1の同期回路は、前記タイミング情報に基づいて前記第 1の基準信号のタイ ミングを調整する請求項 8に記載の無線受信装置。
[17] 前記第 1の同期回路が ASK信号である前記受信信号の同期を行ない、第 2の同 期回路が PSK信号である前記受信信号の同期を行なう請求項 1に記載の無線受信 装置。
[18] 前記第 1の同期回路は、前記受信信号のエンベロープ結果を用いて同期をとる請 求項 17に記載の無線受信装置。
[19] 前記第 2の同期回路は、前記受信信号の位相同期を行なう請求項 17に記載の無 線受信装置。
[20] 前記第 2の同期回路は、前記位相同期を行なう際に、前記第 1の同期回路の同期 情報をもとに初期位相を設定する請求項 19に記載の無線受信装置。
[21] 前記受信信号の変調方式に応じて、両同期回路を切り替える請求項 1に記載の無 線受信装置。
[22] 受信信号と第 1の基準信号を同期させる第 1の同期確立ステップと、
前記受信信号と前記第 1の同期確立ステップにおける同期確立時の前記第 1の基 準信号に基づく第 2の基準信号を同期させる第 2の同期確立ステップと、
前記第 1の同期確立ステップの同期情報および前記第 2の同期確立ステップの同 期情報の少なくともいずれか一方に基づいて、前記受信信号を復調するステップと、 を具備する無線受信方法。
PCT/JP2007/051193 2006-01-31 2007-01-25 無線受信装置および無線受信方法 WO2007088773A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/162,722 US8213545B2 (en) 2006-01-31 2007-01-25 Radio receiving apparatus and radio receiving method
CN2007800020249A CN101366220B (zh) 2006-01-31 2007-01-25 无线接收装置和无线接收方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-023586 2006-01-31
JP2006023586 2006-01-31
JP2007-014314 2007-01-24
JP2007014314A JP4603559B2 (ja) 2006-01-31 2007-01-24 無線受信装置および無線受信方法

Publications (1)

Publication Number Publication Date
WO2007088773A1 true WO2007088773A1 (ja) 2007-08-09

Family

ID=38327350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/051193 WO2007088773A1 (ja) 2006-01-31 2007-01-25 無線受信装置および無線受信方法

Country Status (4)

Country Link
US (1) US8213545B2 (ja)
JP (1) JP4603559B2 (ja)
CN (1) CN101366220B (ja)
WO (1) WO2007088773A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014172895A1 (zh) * 2013-04-26 2014-10-30 华为技术有限公司 一种解交织的方法及通信***
RU2731369C1 (ru) * 2019-12-02 2020-09-02 Акционерное общество "Концерн "Созвездие" Устройство обработки короткоимпульсных сверхширокополосных сигналов на приёмной стороне
RU2756974C1 (ru) * 2020-10-09 2021-10-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") Устройство обнаружения некогерентной последовательности сверхширокополосных квазирадиосигналов произвольной формы

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800886B2 (ja) * 2006-09-15 2011-10-26 三菱電機株式会社 受信装置および受信方法
JP5109668B2 (ja) 2007-03-09 2012-12-26 セイコーエプソン株式会社 受信装置および受信方法
WO2011029461A1 (de) * 2009-09-08 2011-03-17 Siemens Aktiengesellschaft Zeitsynchronisation in automatisierungsgeräten
CN102096078B (zh) * 2009-12-12 2012-11-07 杭州中科微电子有限公司 一种多卫星导航***兼容的gnss信号接收方法及其相关器
CN102547966B (zh) * 2011-12-29 2014-10-22 协同智迅通信技术（深圳）有限公司 码元同步发射的校准方法
JP5616922B2 (ja) * 2012-04-16 2014-10-29 株式会社ソニー・コンピュータエンタテインメント 同期信号調整装置、同期信号調整方法、映像表示装置、および同期信号発生装置
JP5952072B2 (ja) * 2012-04-26 2016-07-13 ルネサスエレクトロニクス株式会社 符号化装置、復号化装置及び伝送システム
RU2754348C1 (ru) * 2021-02-09 2021-09-01 Олег Петрович Ильин Дешифратор команд телеуправления

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237170A (ja) * 1995-02-27 1996-09-13 Kokusai Electric Co Ltd スペクトル拡散信号の送信システムとその逆拡散同期受信システム
JP2002524968A (ja) * 1998-09-03 2002-08-06 タイム ドメイン コーポレイション 精密タイミング生成器システムおよび方法
JP2006311500A (ja) * 2005-03-31 2006-11-09 Matsushita Electric Ind Co Ltd インパルス無線通信装置
WO2006121012A1 (ja) * 2005-05-13 2006-11-16 Matsushita Electric Industrial Co., Ltd. パルス変調型送信装置およびパルス変調型受信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229393B2 (ja) * 1992-06-17 2001-11-19 株式会社リコー スペクトル拡散通信システム
US5590160A (en) 1992-12-30 1996-12-31 Nokia Mobile Phones Ltd. Symbol and frame synchronization in both a TDMA system and a CDMA
EP0668663B1 (en) * 1993-09-06 2000-02-16 Ntt Mobile Communications Network Inc. Sliding correlation detector
US5768306A (en) 1993-09-06 1998-06-16 Ntt Mobile Communications Network, Inc. Sliding correlator used in CDMA systems to establish initial synchronization
US6967993B1 (en) * 2000-05-26 2005-11-22 Freescale Semiconductor, Inc. Ultrawide bandwidth system and method for fast synchronization using sub-code spins
US6925108B1 (en) 2000-05-26 2005-08-02 Freescale Semiconductor, Inc. Ultrawide bandwidth system and method for fast synchronization
KR20030067341A (ko) * 2002-02-08 2003-08-14 주식회사 팬택앤큐리텔 Ｉｓ-2000 시스템에서의 기지국내 동기식 복조장치
US7248659B2 (en) * 2002-02-20 2007-07-24 Freescale Semiconductor, Inc. Method for adjusting acquisition speed in a wireless network
US6917228B2 (en) 2002-06-06 2005-07-12 Micron Technology, Inc. Delay locked loop circuit with time delay quantifier and control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237170A (ja) * 1995-02-27 1996-09-13 Kokusai Electric Co Ltd スペクトル拡散信号の送信システムとその逆拡散同期受信システム
JP2002524968A (ja) * 1998-09-03 2002-08-06 タイム ドメイン コーポレイション 精密タイミング生成器システムおよび方法
JP2006311500A (ja) * 2005-03-31 2006-11-09 Matsushita Electric Ind Co Ltd インパルス無線通信装置
WO2006121012A1 (ja) * 2005-05-13 2006-11-16 Matsushita Electric Industrial Co., Ltd. パルス変調型送信装置およびパルス変調型受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBRAHIM J. ET AL: "Two-stage acquisition for UWB in dense multipath", MILITARY COMMUNICATIONS CONFERENCE, 2005. MILCOM 2005. IEEE, October 2005 (2005-10-01), pages 1 - 7, XP010901436 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014172895A1 (zh) * 2013-04-26 2014-10-30 华为技术有限公司 一种解交织的方法及通信***
RU2731369C1 (ru) * 2019-12-02 2020-09-02 Акционерное общество "Концерн "Созвездие" Устройство обработки короткоимпульсных сверхширокополосных сигналов на приёмной стороне
RU2756974C1 (ru) * 2020-10-09 2021-10-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") Устройство обнаружения некогерентной последовательности сверхширокополосных квазирадиосигналов произвольной формы

Also Published As

Publication number Publication date
US8213545B2 (en) 2012-07-03
CN101366220A (zh) 2009-02-11
JP4603559B2 (ja) 2010-12-22
CN101366220B (zh) 2011-09-21
US20100208846A1 (en) 2010-08-19
JP2007235936A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4603559B2 (ja) 無線受信装置および無線受信方法
US8111734B2 (en) Device and method for fast transition from preamble synchronization to data demodulation in direct sequence spread spectrum (DSSS) communications
US5590160A (en) Symbol and frame synchronization in both a TDMA system and a CDMA
EP1700386B1 (en) Robust non-coherent receiver for pam-ppm signals
JP4744344B2 (ja) パルス変調型送信装置およびパルス変調型受信装置
US6263013B1 (en) Fast tracking of PN synchronization in a direct-sequence spread-spectrum digital communications system
US6275519B1 (en) Frame synchronization in a digital communications system
US6430235B1 (en) Non-data-aided feedforward timing synchronization method
CN105356993B (zh) Pcm/fm信号极化合成的通道时延控制方法
KR20050081275A (ko) 비동기 이동통신 시스템에서 초기 주파수 옵셋 추정 장치및 방법
EP3208966B1 (en) System and method for reducing false preamble detection in a communication receiver
JP2008154285A (ja) シンボルタイミング検出装置及び無線端末装置
JP4842159B2 (ja) フレーム同期装置、ｏｆｄｍ送受信装置及びフレーム同期方法
JP2011135162A (ja) タイミング相関値を用いた周波数オフセットによるデータのずれの補償
JP3792904B2 (ja) 受信装置、及び通信装置
JP4268180B2 (ja) シンボルタイミング検出装置及び無線端末装置
JPH10190619A (ja) 同期装置
JP3931969B2 (ja) 同期検出方法とその回路、無線基地局
EP1466420B1 (en) Improved time tracking loop
JP4492297B2 (ja) 受信装置、受信信号検出回路、及び同期回路
JP2740612B2 (ja) スペクトラム拡散通信方法および装置
KR100665004B1 (ko) 심벌 동기화 회로를 구비한 수신 장치
KR20130139565A (ko) 무선 통신 시스템에서, 단일 상관 동기 추적기를 이용하여 동기를 조정하는 방법 및 이를 지원하는 장치
JP2007235814A (ja) 復調方法及び復調回路
JP2007266833A (ja) 受信方法および装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200780002024.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07707425

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12162722

Country of ref document: US