JP3924463B2 - 表面実装型電子部品 - Google Patents
表面実装型電子部品 Download PDFInfo
- Publication number
- JP3924463B2 JP3924463B2 JP2001392933A JP2001392933A JP3924463B2 JP 3924463 B2 JP3924463 B2 JP 3924463B2 JP 2001392933 A JP2001392933 A JP 2001392933A JP 2001392933 A JP2001392933 A JP 2001392933A JP 3924463 B2 JP3924463 B2 JP 3924463B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit board
- component element
- shield case
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品素子を搭載した表面実装型電子部品に関するものである。
【０００２】
【従来の技術】
近年における各種の電子機器に対しては小型化や薄型化・高機能化・低コスト化等の要求が絶えることがない。それらの要求を実現するために、電子機器に用いられる表面実装型電子部品に対しても同様に小型化・薄型化・高機能化・低コスト化の検討が急速に押し進められている。その中で、表面実装型電子部品は、電子機器のマザーボードへの実装性において、高密度化の効果が大きいため特に小型化が求められる用途において主流となっているものである。
【０００３】
かかる表面実装型電子部品の断面図を図４に示す。図４において、回路基板４２の表面側にはコンデンサなどのチップ部品４３を搭載し、回路基板４２に形成されたキャビティ７２内にはＩＣなどの電子部品素子４１を搭載して封止樹脂７１により封止され、回路基板４２と側面で固定したシールドケース４５により保護されている。回路基板４２は、絶縁層４２ａ〜４２ｆの積層部品であり、下面若しくは側面には端子電極４６、内部にはビアホール導体４９などの内部導体が形成されている。電子部品素子４１は、ボンディングワイヤ４８によって回路基板４２と電気的に接続し、樹脂７１により封止されている。
【０００４】
一方、近年においては表面実装型電子部品にも多くの機能が求められており、ＳＡＷ素子などのフィルタ特性のある電子部品素子を搭載したものが製品化されている。このような表面実装型電子部品の断面図を図5に示す。
【０００５】
図５において、回路基板５２の上面にはコンデンサなどのチップ部品５３とＳＡＷ素子などの電子部品素子５４が搭載され、シールドケース５５により保護されている。電子部品素子５４は回路基板５２に形成されたキャビティ７３に収容され、ボンディングワイヤ５８により回路基板５２と接続され、蓋体５７により気密封止されている。
【０００６】
【発明が解決しようとする課題】
表面実装型電子部品を組合せることで、さらなる高機能化と低コスト化が実現できる。前出した二つの表面実装型電子部品を組合せた構成についても検討が進められている。
【０００７】
ところが、これら二つの表面実装型電子部品を組合せた構造は、次の２つの特性が対立するため、実現が困難である。
【０００８】
１つには、ＩＣなどの電子部品素子４１はその動作時に熱を発生することである。その発生する熱が電子部品素子４１にたまると電子部品素子４１の温度が上昇し、動作効率が悪くなってしまう。従来は、発生する熱をビアホール導体４９で吸収し基板に熱を放熱することにより、電子部品素子４１の温度が上昇するのを防いでいた。
【０００９】
２つには、ＳＡＷ素子などの電子部品素子５４は、熱が加えられると通過特性が変動することである。これは、ＳＡＷ素子などの電子部品素子５４は形状の変化によりその特性が変動するためである。ＳＡＷ素子などの電子部品素子５４は、固定している回路基板５２とそれぞれの熱膨張係数が異なるために、熱が加えられたときに熱膨張差が生じ、微小な変形が起きる。この変形によって、電子部品素子５４に反りなどが発生し、特性を変動させてしまう。また、ＳＡＷ素子などの電子部品素子５４は表面波振動する面が空間にある必要があり、気密性の高い金属製の蓋体５７を溶接することで封止している。また、回路基板５２と蓋体５７の熱膨張差により変形する可能性も考えられる。封止には気密性が求められるため、回路基板５２の熱膨張に追従できる樹脂封止などは使えない。
【００１０】
以上のように、ＩＣなどの電子部品素子とＳＡＷ素子などの電子部品素子を組合せた構成については、一方から発生する熱が、他方の特性を変動させるため、実現が困難であった。
【００１１】
本発明は上述の課題に鑑みて案出されたものであり、その目的は、発熱性が大きい電子部品素子と熱により電気特性が変動する電子部品素子を同じ回路基板に用いても、小型で充分な接合強度が得られ、すぐれた特性を持つ表面実装型電子部品を提供するものである。
【００１２】
【課題を解決するための手段】
以上の問題を解決するために請求項１記載の発明は、回路基板と、該回路基板の上面に搭載した発熱性が大きい第１の電子部品素子と、前記回路基板の上面又は下面に搭載した熱により電気特性が変動する第２の電子部品素子と、前記回路基板の下面に形成した、マザーボードと接合する複数の端子電極と、前記回路基板の上面を覆うキャップ部を有するとともに、該キャップ部の内面と前記第１の電子部品素子とを接合したシールドケースとから成る表面実装型部品において、前記シールドケースは前記キャップ部から前記回路基板の側面に対向するように延出した脚部を有しており、前記回路基板の側面と前記シールドケースの脚部の間に間隙が形成されており、前記脚部の先端が前記マザーボードに接合可能に形成されていることを特徴とする。
【００１３】
さらに請求項２記載の発明では、請求項１記載の発明において、前記第１の電子部品素子は前記回路基板の上面にフェイスダウンボンディングにより接合して成ることを特徴とする。
【００１４】
【作用】
本発明の請求項１によれば回路基板の上面を覆うシールドケースのキャップ部内面に発熱性の大きい第１の電子部品素子を接合している。この構造であれば、第１の電子部品素子から発生した熱は、キャップ部の内面からシールドケース全体に伝わって外部に放熱され、第１の電子部品素子の温度の上昇が抑えられる。また、回路基板の側面とシールドケースの脚部の間に間隙が形成されている。この構造であれば、第１の電子部品素子からシールドケースに伝わった熱が回路基板に伝えられにくいので、第２の電子部品素子は温度の上昇がさらに抑えられ、電気特性の変動は少なくなる。
【００１５】
また、シールドケースはキャップ部から回路基板の側面に対向するように延出した脚部を有しており、回路基板の側面とシールドケースの脚部の間に間隙が形成されており、脚部の先端がマザーボードに接合可能に形成されている。この構造であれば、複数の端子電極とシールドケースの脚部とにより接合強度を高めることができる。しかも、シールドケースに伝わった熱は、マザーボードと接合する半田にも伝熱することができるとともに、回路基板に伝えられにくいので、シールドケースの温度の上昇が抑えられる。このため、第１の電子部品素子から発生する熱はさらにシールドケースに伝わりやすくなり、回路基板へは熱が伝わりにくい。従って、回路基板自体の温度上昇が抑えられ、第２の電子部品素子に熱が伝わりにくいので電気特性の変動が少ない。
【００１６】
また本発明の請求項２によれば、第１の電子部品は回路基板の上面にフェイスダウンボンディングされている。この構造であれば、第１の電子部品とシールドケースは隣接するので、第１の電子部品から発生する熱は、効率よくシールドケースに伝えられる。
【００１７】
さらに、第１の電子部品と回路基板を電気的に接合するバンプは、回路基板の下面に形成されている複数の端子電極とシールドケースの脚部の先端がマザーボードに接合されることにより、保持力が強化されている。
【００１９】
【発明の実施の形態】
本発明の実施の形態を、図を用いて説明する。図１は本発明の表面実装型電子部品の外観斜視図であり、図２は本発明の表面実装型電子部品をマザーボードに実装した断面図である。
【００２０】
表面実装型電子部品１０は、回路基板２の上面に電子部品素子１とチップ部品３が搭載され、電子部品素子４は回路基板２の上面に形成されたキャビティ２４に搭載収納されて蓋体７により気密封止されている。そして、シールドケース５により、回路基板２の上面を覆っている。個々の部品について以下に詳説する。
【００２１】
回路基板２は、絶縁層２ａ〜２ｆが積層された、高い気密性でパッケージングができるセラミック多層基板であり、不図示であるが所望の配線を内蔵することで実装密度を高めることができる。内蔵配線には主としてタングステン（Ｗ）やモリブデン（Ｍｏ）などが使われてきたが、最近では気密性が高い低温焼成セラミックスが出現し、銀（Ａｇ）や銅（Ｃｕ）などの低インピーダンス材料も使われている。回路基板２の下面には複数の端子電極６が形成され、マザーボード２２と半田２１を介して接合される。また、端子電極６の上面は防錆や半田濡れ性を考慮してメッキ処理される。このようなメッキ処理は金（Ａｕ）メッキが一般的であり、例えば、金（Ａｕ）メッキの下にニッケル（Ｎｉ）などの中間メッキを形成することが望ましい。
【００２２】
電子部品素子１は、発熱性が大きいＩＣなどの半導体素子であり、材料はＳｉＯ2やＧａＡｓなどの基板にアルミニウム（Ａｌ）などの配線が形成され、電気信号の増幅回路などに用いられ複数のトランジスタで構成されている。第１の電子部品素子１はバンプ２３によって、回路基板２の上面にフェイスダウンボンディングされている。また、電子部品素子１と回路基板２との間にアンダーフィル樹脂２４を形成して接合力を強化している。
【００２３】
電子部品素子４は、熱により電気特性が変動するＳＡＷ素子などの圧電振動素子であり、リチウムタンタレート（ＬｉＴａＯ3）などの圧電基板の表面にアルミニウム（Ａｌ）などの櫛歯電極が形成されている。そして、圧電振動素子の櫛歯電極形成面に特定の共振周波数で表面波振動することで共振器を構成している。ＳＡＷ素子は、表面波が超音波振動であるため、電磁波に比べて非常に小型の共振器にすることができる。水蒸気等により周波数特性が変動するので、特に気密性が求められる。そのため、回路基板２に形成されたキャビティ２４に搭載され、蓋体７により気密封止している。そして、回路基板２とボンディングワイヤ８により電気的に接合されている。
【００２４】
蓋体７は、熱膨張係数が回路基板２の熱膨張係数に近似する材料が選択され、平板形状となっている。例えば、回路基板２が低温焼成セラミックス（熱膨張係数が９〜１１×１０-6／℃）であれば、蓋体７は熱膨張係数が８×１０-6／℃の４５アロイなどが用いられる。また、蓋体７の内面側の全面または外周部には、ニッケル（Ｎｉ）メッキ、金（Ａｕ）メッキで被覆され、封止するためのろう付けが可能となるようにしている。封止工程は、酸素濃度２０ｐｐｍ以下に管理されたＮ2チャンバー内で行われ、表面波の特性を信頼性的に保持しつつ気密封止される。
【００２５】
シールドケース５は、キャップ部５ａと脚部５ｂで構成している。キャップ部５ａは回路基板２の上面を覆い、表面実装型電子部品１０を物理的に保護するだけでなく、電磁波を遮蔽する作用を有する。脚部５ｂはキャップ部から回路基板２の側面に対向するように延出し、脚部５ｂの先端がマザーボードと２２と半田２１を介して接合される。そして、シールドケース５は電磁波を遮蔽するため金属材料であるが、特にりん青銅などが使われる。また、表面には、半田濡れのためにスズ（Ｓｎ）メッキなどが形成されている。
【００２６】
かくして、本発明の表面実装型電子部品１０によれば、シールドケース５の回路基板２の上面を覆うキャップ５ａ部の内面と発熱性の大きい第１の電子部品素子１とを接合している。第１の電子部品素子１は上述のように電気信号の増幅に用いられる複数のトランジスタが集まったＩＣであるので、その動作とともに熱が発生する。そして、この熱により第１の電子部品自体の温度を上昇させるため、その動作の効率を著しく劣化させてしまう。しかし、本発明の構造では、第１の電子部品素子１から発生した熱は、熱伝導性の良いシールドケース５のキャップ部５ａの内面から吸収し、シールドケース５全体に熱が伝わり、第１の電子部品素子１の温度の上昇を抑えている。
【００２７】
一方、この構造であれば、第１の電子部品素子１は、発生する熱がシールドケース５に多くを吸収され回路基板２内の、温度の上昇が低減される。そして、回路基板２内に伝熱する熱量が少なくなり、回路基板２は温度の上昇が抑えられるので、第２の電子部品素子４に熱が伝わりにくくなる。従って、第２の電子部品素子４は温度の上昇が低減され、電気特性の変動は少なくなる。
【００２８】
さらに、シールドケース５から回路基板２の側面に対向するように延出した脚部５ｂの先端がマザーボード２２と半田２１によりに接合している。この構造であれば、第１の電子部品素子１からシールドケース５に伝わった熱は、マザーボード２２と接合する半田２１に伝熱することができる。そして、その熱は、マザーボード２２上面の電極に伝熱するので、シールドケース５の温度は大きく上昇することがない。従って、第１の電子部品素子１は発生する熱がよりシールドケース５に吸収されやすくなり、動作の効率が保持される。そして、第２の電子部品素子４は温度の上昇がより低減され、電気特性の変動がより少なくなる。
【００２９】
また、第１の電子部品素子１とシールドケース５は直接接合するので、第１の電子部品１から発生する熱は、効率よくシールドケース５に伝えられる。
【００３０】
さらに、第１の電子部品１と回路基板２を電気的に接合するバンプ２３は、アンダーフィル樹脂２４が形成されながら接合の信頼性が不安定である。この構造であれば、回路基板２の下面に形成されている複数の端子電極６とシールドケース５の脚部５ｂの先端がマザーボード２２と半田２１により接合されるので、間接的に回路基板２と第１の電子部品１の保持力が強化されている。
【００３１】
さらに、シールドケース５との接合する面にグランド電極が形成されていれば、シールドケース５をグランド電位とすることで第１の電子部品１の接地性が向上する。
【００３２】
また、回路基板２の側面とシールドケース５の立脚部の間に間隙が形成されている。この間隙により、回路基板２とシールドケース５の熱は分離される。そして、シールドケース５の脚部５ｂのみでマザーボード２２と半田２１により接合できる。この構造であれば、シールドケース５及び半田２１の熱が側面から回路基板２に伝えられることを防ぐことができる。
【００３３】
次に本発明の他の実施の形態を図３を用いて説明する。
図３は本発明の表面実装型電子部品をマザーボードに実装した他の断面図である。図１の構成と異なるところは、第２の電子部品素子４の回路基板２への搭載は上面に搭載する構造に代えて、回路基板２の下面に搭載することにある。即ち、回路基板２の下面のデッドスペースにキャビティ３４を形成し、電子部品素子４を搭載している。この構造であれば、上面に集中していた部品の搭載を、一部下面に搭載できるのでさらに小型の表面実装型電子部品が構成できる。
【００３４】
【発明の効果】
以上のように本発明によれば、発熱性が大きい電子部品素子と熱により電気特性が変動する電子部品素子を同じ回路基板に搭載しても、発生する熱をシールドケースに吸収して回路基板の温度の上昇を低減することができるとともに、小型で接合強度が高くすぐれた特性を持つ表面実装型電子部品を提供するものである。
【図面の簡単な説明】
【図１】本発明の表面実装型電子部品の外観斜視図である。
【図２】本発明の表面実装型電子部品をマザーボードに実装した断面図である。
【図３】本発明の表面実装型電子部品をマザーボードに実装した他の断面図である。
【図４】従来の表面実装型電子部品の断面図である。
【図５】従来の表面実装型電子部品の他の断面図である。
【符号の説明】
１、４１・・・第１の電子部品素子
２ａ〜２ｆ・・・絶縁層
２、４２、５２・・・回路基板
３、４３、５３・・・チップ部品
４、５４・・・第２の電子部品素子
５、４５、５５・・・シールドケース
５ａ・・・キャップ部
５ｂ・・・脚部
６、４６、５６・・・端子電極
７、５７・・・蓋体
８、４８、５８・・・ボンディングワイヤ
４９・・・ビアホール導体
２１、３１・・・半田
２２、３２・・・マザーボード
２３、３３・・・バンプ
２４、３４、７２、７３・・・キャビティ
２６、３６・・・アンダーフィル樹脂
７１・・・封止樹脂
１０・・・表面実装型電子部品
【発明の属する技術分野】
本発明は、電子部品素子を搭載した表面実装型電子部品に関するものである。
【０００２】
【従来の技術】
近年における各種の電子機器に対しては小型化や薄型化・高機能化・低コスト化等の要求が絶えることがない。それらの要求を実現するために、電子機器に用いられる表面実装型電子部品に対しても同様に小型化・薄型化・高機能化・低コスト化の検討が急速に押し進められている。その中で、表面実装型電子部品は、電子機器のマザーボードへの実装性において、高密度化の効果が大きいため特に小型化が求められる用途において主流となっているものである。
【０００３】
かかる表面実装型電子部品の断面図を図４に示す。図４において、回路基板４２の表面側にはコンデンサなどのチップ部品４３を搭載し、回路基板４２に形成されたキャビティ７２内にはＩＣなどの電子部品素子４１を搭載して封止樹脂７１により封止され、回路基板４２と側面で固定したシールドケース４５により保護されている。回路基板４２は、絶縁層４２ａ〜４２ｆの積層部品であり、下面若しくは側面には端子電極４６、内部にはビアホール導体４９などの内部導体が形成されている。電子部品素子４１は、ボンディングワイヤ４８によって回路基板４２と電気的に接続し、樹脂７１により封止されている。
【０００４】
一方、近年においては表面実装型電子部品にも多くの機能が求められており、ＳＡＷ素子などのフィルタ特性のある電子部品素子を搭載したものが製品化されている。このような表面実装型電子部品の断面図を図5に示す。
【０００５】
図５において、回路基板５２の上面にはコンデンサなどのチップ部品５３とＳＡＷ素子などの電子部品素子５４が搭載され、シールドケース５５により保護されている。電子部品素子５４は回路基板５２に形成されたキャビティ７３に収容され、ボンディングワイヤ５８により回路基板５２と接続され、蓋体５７により気密封止されている。
【０００６】
【発明が解決しようとする課題】
表面実装型電子部品を組合せることで、さらなる高機能化と低コスト化が実現できる。前出した二つの表面実装型電子部品を組合せた構成についても検討が進められている。
【０００７】
ところが、これら二つの表面実装型電子部品を組合せた構造は、次の２つの特性が対立するため、実現が困難である。
【０００８】
１つには、ＩＣなどの電子部品素子４１はその動作時に熱を発生することである。その発生する熱が電子部品素子４１にたまると電子部品素子４１の温度が上昇し、動作効率が悪くなってしまう。従来は、発生する熱をビアホール導体４９で吸収し基板に熱を放熱することにより、電子部品素子４１の温度が上昇するのを防いでいた。
【０００９】
２つには、ＳＡＷ素子などの電子部品素子５４は、熱が加えられると通過特性が変動することである。これは、ＳＡＷ素子などの電子部品素子５４は形状の変化によりその特性が変動するためである。ＳＡＷ素子などの電子部品素子５４は、固定している回路基板５２とそれぞれの熱膨張係数が異なるために、熱が加えられたときに熱膨張差が生じ、微小な変形が起きる。この変形によって、電子部品素子５４に反りなどが発生し、特性を変動させてしまう。また、ＳＡＷ素子などの電子部品素子５４は表面波振動する面が空間にある必要があり、気密性の高い金属製の蓋体５７を溶接することで封止している。また、回路基板５２と蓋体５７の熱膨張差により変形する可能性も考えられる。封止には気密性が求められるため、回路基板５２の熱膨張に追従できる樹脂封止などは使えない。
【００１０】
以上のように、ＩＣなどの電子部品素子とＳＡＷ素子などの電子部品素子を組合せた構成については、一方から発生する熱が、他方の特性を変動させるため、実現が困難であった。
【００１１】
本発明は上述の課題に鑑みて案出されたものであり、その目的は、発熱性が大きい電子部品素子と熱により電気特性が変動する電子部品素子を同じ回路基板に用いても、小型で充分な接合強度が得られ、すぐれた特性を持つ表面実装型電子部品を提供するものである。
【００１２】
【課題を解決するための手段】
以上の問題を解決するために請求項１記載の発明は、回路基板と、該回路基板の上面に搭載した発熱性が大きい第１の電子部品素子と、前記回路基板の上面又は下面に搭載した熱により電気特性が変動する第２の電子部品素子と、前記回路基板の下面に形成した、マザーボードと接合する複数の端子電極と、前記回路基板の上面を覆うキャップ部を有するとともに、該キャップ部の内面と前記第１の電子部品素子とを接合したシールドケースとから成る表面実装型部品において、前記シールドケースは前記キャップ部から前記回路基板の側面に対向するように延出した脚部を有しており、前記回路基板の側面と前記シールドケースの脚部の間に間隙が形成されており、前記脚部の先端が前記マザーボードに接合可能に形成されていることを特徴とする。
【００１３】
さらに請求項２記載の発明では、請求項１記載の発明において、前記第１の電子部品素子は前記回路基板の上面にフェイスダウンボンディングにより接合して成ることを特徴とする。
【００１４】
【作用】
本発明の請求項１によれば回路基板の上面を覆うシールドケースのキャップ部内面に発熱性の大きい第１の電子部品素子を接合している。この構造であれば、第１の電子部品素子から発生した熱は、キャップ部の内面からシールドケース全体に伝わって外部に放熱され、第１の電子部品素子の温度の上昇が抑えられる。また、回路基板の側面とシールドケースの脚部の間に間隙が形成されている。この構造であれば、第１の電子部品素子からシールドケースに伝わった熱が回路基板に伝えられにくいので、第２の電子部品素子は温度の上昇がさらに抑えられ、電気特性の変動は少なくなる。
【００１５】
また、シールドケースはキャップ部から回路基板の側面に対向するように延出した脚部を有しており、回路基板の側面とシールドケースの脚部の間に間隙が形成されており、脚部の先端がマザーボードに接合可能に形成されている。この構造であれば、複数の端子電極とシールドケースの脚部とにより接合強度を高めることができる。しかも、シールドケースに伝わった熱は、マザーボードと接合する半田にも伝熱することができるとともに、回路基板に伝えられにくいので、シールドケースの温度の上昇が抑えられる。このため、第１の電子部品素子から発生する熱はさらにシールドケースに伝わりやすくなり、回路基板へは熱が伝わりにくい。従って、回路基板自体の温度上昇が抑えられ、第２の電子部品素子に熱が伝わりにくいので電気特性の変動が少ない。
【００１６】
また本発明の請求項２によれば、第１の電子部品は回路基板の上面にフェイスダウンボンディングされている。この構造であれば、第１の電子部品とシールドケースは隣接するので、第１の電子部品から発生する熱は、効率よくシールドケースに伝えられる。
【００１７】
さらに、第１の電子部品と回路基板を電気的に接合するバンプは、回路基板の下面に形成されている複数の端子電極とシールドケースの脚部の先端がマザーボードに接合されることにより、保持力が強化されている。
【００１９】
【発明の実施の形態】
本発明の実施の形態を、図を用いて説明する。図１は本発明の表面実装型電子部品の外観斜視図であり、図２は本発明の表面実装型電子部品をマザーボードに実装した断面図である。
【００２０】
表面実装型電子部品１０は、回路基板２の上面に電子部品素子１とチップ部品３が搭載され、電子部品素子４は回路基板２の上面に形成されたキャビティ２４に搭載収納されて蓋体７により気密封止されている。そして、シールドケース５により、回路基板２の上面を覆っている。個々の部品について以下に詳説する。
【００２１】
回路基板２は、絶縁層２ａ〜２ｆが積層された、高い気密性でパッケージングができるセラミック多層基板であり、不図示であるが所望の配線を内蔵することで実装密度を高めることができる。内蔵配線には主としてタングステン（Ｗ）やモリブデン（Ｍｏ）などが使われてきたが、最近では気密性が高い低温焼成セラミックスが出現し、銀（Ａｇ）や銅（Ｃｕ）などの低インピーダンス材料も使われている。回路基板２の下面には複数の端子電極６が形成され、マザーボード２２と半田２１を介して接合される。また、端子電極６の上面は防錆や半田濡れ性を考慮してメッキ処理される。このようなメッキ処理は金（Ａｕ）メッキが一般的であり、例えば、金（Ａｕ）メッキの下にニッケル（Ｎｉ）などの中間メッキを形成することが望ましい。
【００２２】
電子部品素子１は、発熱性が大きいＩＣなどの半導体素子であり、材料はＳｉＯ2やＧａＡｓなどの基板にアルミニウム（Ａｌ）などの配線が形成され、電気信号の増幅回路などに用いられ複数のトランジスタで構成されている。第１の電子部品素子１はバンプ２３によって、回路基板２の上面にフェイスダウンボンディングされている。また、電子部品素子１と回路基板２との間にアンダーフィル樹脂２４を形成して接合力を強化している。
【００２３】
電子部品素子４は、熱により電気特性が変動するＳＡＷ素子などの圧電振動素子であり、リチウムタンタレート（ＬｉＴａＯ3）などの圧電基板の表面にアルミニウム（Ａｌ）などの櫛歯電極が形成されている。そして、圧電振動素子の櫛歯電極形成面に特定の共振周波数で表面波振動することで共振器を構成している。ＳＡＷ素子は、表面波が超音波振動であるため、電磁波に比べて非常に小型の共振器にすることができる。水蒸気等により周波数特性が変動するので、特に気密性が求められる。そのため、回路基板２に形成されたキャビティ２４に搭載され、蓋体７により気密封止している。そして、回路基板２とボンディングワイヤ８により電気的に接合されている。
【００２４】
蓋体７は、熱膨張係数が回路基板２の熱膨張係数に近似する材料が選択され、平板形状となっている。例えば、回路基板２が低温焼成セラミックス（熱膨張係数が９〜１１×１０-6／℃）であれば、蓋体７は熱膨張係数が８×１０-6／℃の４５アロイなどが用いられる。また、蓋体７の内面側の全面または外周部には、ニッケル（Ｎｉ）メッキ、金（Ａｕ）メッキで被覆され、封止するためのろう付けが可能となるようにしている。封止工程は、酸素濃度２０ｐｐｍ以下に管理されたＮ2チャンバー内で行われ、表面波の特性を信頼性的に保持しつつ気密封止される。
【００２５】
シールドケース５は、キャップ部５ａと脚部５ｂで構成している。キャップ部５ａは回路基板２の上面を覆い、表面実装型電子部品１０を物理的に保護するだけでなく、電磁波を遮蔽する作用を有する。脚部５ｂはキャップ部から回路基板２の側面に対向するように延出し、脚部５ｂの先端がマザーボードと２２と半田２１を介して接合される。そして、シールドケース５は電磁波を遮蔽するため金属材料であるが、特にりん青銅などが使われる。また、表面には、半田濡れのためにスズ（Ｓｎ）メッキなどが形成されている。
【００２６】
かくして、本発明の表面実装型電子部品１０によれば、シールドケース５の回路基板２の上面を覆うキャップ５ａ部の内面と発熱性の大きい第１の電子部品素子１とを接合している。第１の電子部品素子１は上述のように電気信号の増幅に用いられる複数のトランジスタが集まったＩＣであるので、その動作とともに熱が発生する。そして、この熱により第１の電子部品自体の温度を上昇させるため、その動作の効率を著しく劣化させてしまう。しかし、本発明の構造では、第１の電子部品素子１から発生した熱は、熱伝導性の良いシールドケース５のキャップ部５ａの内面から吸収し、シールドケース５全体に熱が伝わり、第１の電子部品素子１の温度の上昇を抑えている。
【００２７】
一方、この構造であれば、第１の電子部品素子１は、発生する熱がシールドケース５に多くを吸収され回路基板２内の、温度の上昇が低減される。そして、回路基板２内に伝熱する熱量が少なくなり、回路基板２は温度の上昇が抑えられるので、第２の電子部品素子４に熱が伝わりにくくなる。従って、第２の電子部品素子４は温度の上昇が低減され、電気特性の変動は少なくなる。
【００２８】
さらに、シールドケース５から回路基板２の側面に対向するように延出した脚部５ｂの先端がマザーボード２２と半田２１によりに接合している。この構造であれば、第１の電子部品素子１からシールドケース５に伝わった熱は、マザーボード２２と接合する半田２１に伝熱することができる。そして、その熱は、マザーボード２２上面の電極に伝熱するので、シールドケース５の温度は大きく上昇することがない。従って、第１の電子部品素子１は発生する熱がよりシールドケース５に吸収されやすくなり、動作の効率が保持される。そして、第２の電子部品素子４は温度の上昇がより低減され、電気特性の変動がより少なくなる。
【００２９】
また、第１の電子部品素子１とシールドケース５は直接接合するので、第１の電子部品１から発生する熱は、効率よくシールドケース５に伝えられる。
【００３０】
さらに、第１の電子部品１と回路基板２を電気的に接合するバンプ２３は、アンダーフィル樹脂２４が形成されながら接合の信頼性が不安定である。この構造であれば、回路基板２の下面に形成されている複数の端子電極６とシールドケース５の脚部５ｂの先端がマザーボード２２と半田２１により接合されるので、間接的に回路基板２と第１の電子部品１の保持力が強化されている。
【００３１】
さらに、シールドケース５との接合する面にグランド電極が形成されていれば、シールドケース５をグランド電位とすることで第１の電子部品１の接地性が向上する。
【００３２】
また、回路基板２の側面とシールドケース５の立脚部の間に間隙が形成されている。この間隙により、回路基板２とシールドケース５の熱は分離される。そして、シールドケース５の脚部５ｂのみでマザーボード２２と半田２１により接合できる。この構造であれば、シールドケース５及び半田２１の熱が側面から回路基板２に伝えられることを防ぐことができる。
【００３３】
次に本発明の他の実施の形態を図３を用いて説明する。
図３は本発明の表面実装型電子部品をマザーボードに実装した他の断面図である。図１の構成と異なるところは、第２の電子部品素子４の回路基板２への搭載は上面に搭載する構造に代えて、回路基板２の下面に搭載することにある。即ち、回路基板２の下面のデッドスペースにキャビティ３４を形成し、電子部品素子４を搭載している。この構造であれば、上面に集中していた部品の搭載を、一部下面に搭載できるのでさらに小型の表面実装型電子部品が構成できる。
【００３４】
【発明の効果】
以上のように本発明によれば、発熱性が大きい電子部品素子と熱により電気特性が変動する電子部品素子を同じ回路基板に搭載しても、発生する熱をシールドケースに吸収して回路基板の温度の上昇を低減することができるとともに、小型で接合強度が高くすぐれた特性を持つ表面実装型電子部品を提供するものである。
【図面の簡単な説明】
【図１】本発明の表面実装型電子部品の外観斜視図である。
【図２】本発明の表面実装型電子部品をマザーボードに実装した断面図である。
【図３】本発明の表面実装型電子部品をマザーボードに実装した他の断面図である。
【図４】従来の表面実装型電子部品の断面図である。
【図５】従来の表面実装型電子部品の他の断面図である。
【符号の説明】
１、４１・・・第１の電子部品素子
２ａ〜２ｆ・・・絶縁層
２、４２、５２・・・回路基板
３、４３、５３・・・チップ部品
４、５４・・・第２の電子部品素子
５、４５、５５・・・シールドケース
５ａ・・・キャップ部
５ｂ・・・脚部
６、４６、５６・・・端子電極
７、５７・・・蓋体
８、４８、５８・・・ボンディングワイヤ
４９・・・ビアホール導体
２１、３１・・・半田
２２、３２・・・マザーボード
２３、３３・・・バンプ
２４、３４、７２、７３・・・キャビティ
２６、３６・・・アンダーフィル樹脂
７１・・・封止樹脂
１０・・・表面実装型電子部品
Claims (2)
- 回路基板と、該回路基板の上面に搭載した発熱性が大きい第１の電子部品素子と、前記回路基板の上面又は下面に搭載した熱により電気特性が変動する第２の電子部品素子と、前記回路基板の下面に形成した、マザーボードと接合する複数の端子電極と、前記回路基板の上面を覆うキャップ部を有するとともに、該キャップ部の内面と前記第１の電子部品素子とを接合したシールドケースとから成る表面実装型部品において、前記シールドケースは前記キャップ部から前記回路基板の側面に対向するように延出した脚部を有しており、前記回路基板の側面と前記シールドケースの脚部の間に間隙が形成されており、前記脚部の先端が前記マザーボードに接合可能に形成されていることを特徴とする表面実装型電子部品。
- 前記第１の電子部品素子は前記回路基板の上面にフェイスダウンボンディングにより接合して成ることを特徴とする請求項１記載の表面実装型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392933A JP3924463B2 (ja) | 2001-12-25 | 2001-12-25 | 表面実装型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392933A JP3924463B2 (ja) | 2001-12-25 | 2001-12-25 | 表面実装型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197838A JP2003197838A (ja) | 2003-07-11 |
| JP3924463B2 true JP3924463B2 (ja) | 2007-06-06 |
Family
ID=27600050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001392933A Expired - Lifetime JP3924463B2 (ja) | 2001-12-25 | 2001-12-25 | 表面実装型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3924463B2 (ja) |
-
2001
- 2001-12-25 JP JP2001392933A patent/JP3924463B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197838A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3982876B2 (ja) | 弾性表面波装置 | |
| US7816794B2 (en) | Electronic device and method of fabricating the same | |
| KR101460401B1 (ko) | 모듈 및 모듈 제조 방법 | |
| JPH11214578A (ja) | Ｍｍｉｃパッケージ | |
| US8363422B2 (en) | Electronic component module and method for manufacturing the same | |
| JP2013131711A (ja) | 電子部品 | |
| KR100638779B1 (ko) | 탄성 표면파 디바이스 및 그 제조 방법 | |
| JP5853702B2 (ja) | 圧電振動デバイス | |
| JP4858985B2 (ja) | 弾性表面波フィルタパッケージ | |
| JP2009088338A (ja) | 電子部品収容用パッケージ | |
| JP3520414B2 (ja) | 弾性表面波装置およびその製造方法、通信装置 | |
| JPH11122072A (ja) | 弾性表面波装置 | |
| JP2003152124A (ja) | 高周波用パッケージ | |
| JP3924463B2 (ja) | 表面実装型電子部品 | |
| JP6253306B2 (ja) | 電子デバイス | |
| JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
| JP2003229521A (ja) | 半導体モジュール及びその製造方法 | |
| JP7361343B2 (ja) | モジュール | |
| JP7465515B1 (ja) | 弾性波デバイス | |
| JP2018056303A (ja) | バンプ端子及びこれを内蔵した圧電デバイス並びにそれらの製造方法 | |
| KR100893028B1 (ko) | 반도체 소자 패키지 및 그 제조방법 | |
| JP2011097247A (ja) | 高周波モジュールおよびその製造方法 | |
| JPH10215139A (ja) | 圧電部品及びその製造方法 | |
| JP2005244146A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
| JP3339964B2 (ja) | 表面実装型水晶発振器及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |