JP2003229521A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法

Info

Publication number
JP2003229521A
JP2003229521A JP2002025752A JP2002025752A JP2003229521A JP 2003229521 A JP2003229521 A JP 2003229521A JP 2002025752 A JP2002025752 A JP 2002025752A JP 2002025752 A JP2002025752 A JP 2002025752A JP 2003229521 A JP2003229521 A JP 2003229521A
Authority
JP
Japan
Prior art keywords
circuit board
board
substrate
wiring
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002025752A
Other languages
English (en)
Inventor
Toshiaki Morita
俊章 守田
Yasutoshi Kurihara
保敏 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002025752A priority Critical patent/JP2003229521A/ja
Publication of JP2003229521A publication Critical patent/JP2003229521A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】実装面積の縮小化、及び薄型化が達成できる高
周波パワーモジュールを提供する。 【解決手段】多層配線基板１の一方の面側に凹部１０２
を設けるとともに該凹部の底面にバンプを形成し、該バ
ンプ１０４を介して半導体素子１０１の一方面側の端子
と接続する多層配線基板１と、放熱性配線板１０５を備
え、該放熱性配線板１０５をＳｎ系のろう材を介して前
記半導体素子１０１の他方の面側の端子と接続してなる
回路基板とからなり、前記バンプ１０４は、Ａｌあるい
はＡｌ合金またはＡｕあるいはＡｕ合金からなり、且つ
前記多層配線基板１は少なくとも受動部品を含む回路部
品を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体モジュール及
びその製造方法に係り、特に小型の半導体モジュール及
びその製造方法に関する。
【０００２】
【従来の技術】半導体装置として、ＰＤＣ(Personal Di
gital Cellular)方式の自動車電話、及び携帯電話、或
いはＰＨＳ(Personal Handyphone System)方式の携帯電
話等の携帯通信機器に組み込まれる高周波電力増幅器
（半導体モジュール）が知られている。この高周波電力
増幅器は、複数の増幅手段を多段に接続した多段式増幅
回路構成になっている。
【０００３】前記高周波電力増幅器は、主面に増幅手段
が形成された半導体チップを配線基板の主面側に塔載
し、半導体チップの前記主面に形成された電極と配線基
板の前記主面に形成された電極とを導電性のワイヤで電
気的に接続している。増幅手段は、例えば複数の電界効
果トランジスタの夫々を電気的に並列に接続した構成に
なっており、増幅手段のゲート端子（入力部）は半導体
チップの一主面に形成されたチップ側入力用電極と電気
的に接続され、増幅手段のドレイン端子（出力部）は半
導体チップの前記主面に形成されたチップ側出力用電極
と電気的に接続されている。チップ側入力用電極は半導
体チップの一辺側に配置され、チップ側出力用電極は半
導体チップの一辺と対向する他の辺側に配置されてい
る。増幅手段のソース端子は半導体チップの前記主面と
対向する他の面（裏面）に形成された裏面電極と電気的
に接続され、この裏面電極は基準電位に電位固定され
る。チップ側入力用電極は、半導体チップの一辺と向か
い合うようにして配線基板の前記主面に形成された基板
側入力用電極と入力用ワイヤを介して電気的に接続さ
れ、チップ側出力用電極は、半導体チップの他の辺と向
かい合うにようにして配線基板の前記主面に形成された
基板側出力用電極と出力用ワイヤを介して電気的に接続
されている。
【０００４】具体的な半導体モジュールの構造について
は、日立評論社発行「日立評論」１９９３年第４号、同
年４月２５日発行、Ｐ１２ないしＰ２６に記載されてい
る。この半導体モジュール（高周波電力増幅器用ＭＯＳ
・パワーモジュール）は、パワーＭＯＳＦＥＴを三段に
組み込み、出力の向上を図っている。
【０００５】また、前記文献には、各種のパッケージ
（封止）形態の半導体モジュールが紹介されている。携
帯用電話に組み込まれる半導体モジュールは、小型化の
ために金属カバーと表面実装型が採用されている。
【０００６】このような、金属カバー（以下、本明細書
ではキャップと称する）と表面実装型が採用される従来
の半導体モジュールの構造を図１８に示す。すなわち、
矩形板状の放熱フランジ２０１の主面（上面）には、図
示しないはんだによってガラス−セラミックス基板２０
２が固定されている。この基板２０２の主面（上面）に
は、パワーＭＯＳＦＥＴ（図示せず）等の能動部品や抵
抗、コンデンサ（図示せず）等の受動部品が搭載されて
いる。ＭＯＳＦＥＴ等の能動部品と外部端子はワイヤボ
ンディング法により接続される。
【０００７】また、前記ガラス−セラミックス基板２０
２の主面側を覆うように、放熱フランジ２０１にはキャ
ップ２０３が取り付けられている。また、前記キャップ
２０３の一側面には開口部分が設けられ、この開口部分
を通して内端が前記ガラス−セラミックス基板２０２に
固定されたリード２０４が取り付けられている。また、
前記放熱フランジ２０１の側縁からは、面付用フィン２
０５が階段状に一段だけ外方に突出するように配設され
ている。この面付用フィン２０５は、高周波パワーモジ
ュール２０６が実装される図示しないシャーシに熱を伝
達する役割を果たすとともにグランドピンともなってい
る。また、放熱フランジ２０１は前記ガラス−セラミッ
ク基板２０２に設けられたスルーホールに充填された導
体を介してガラス−セラミックス基板２０２の主面のグ
ランド配線に電気的に接続されている。
【０００８】また、特開平１０−５０９２６号公報に
は、回路基板の凹部に発熱性を有する回路部品を収納
し、該回路部品のはんだバンプを回路基板のランド電極
にはんだ付けすること、及びこのようにして得た回路基
板を親回路基板上に熱伝導部材を介して搭載し、更に回
路基板の側面に設けた端子電極を親回路基板上のランド
電極にはんだ付けすることにより、回路部品からの発熱
を親回路基板に伝達して放熱する放熱モジュールが示さ
れている。
【０００９】
【発明が解決しようとする課題】前記従来の半導体モジ
ュールは、放熱フランジ２０１とキャップ２０３とによ
り構成される半導体モジュール２０６本体部分の寸法
は、たとえば縦２１ｍｍ，横１０ｍｍ，高さ３．７ｍｍ
と小型化されている。しかし半導体モジュール２０６の
周囲には、例えば２ｍｍ程度の長さの面付用フィン２０
５を有している。この面付用フィン２０５は高周波パワ
ーモジュール２０６の３辺側にそれぞれ設けられること
から、実装面積の更なる縮小化の妨げとなる。また、前
記能動部品と外部配線とを結線するボンディングワイヤ
は半導体モジュールの高さを低くすること、すなわち更
なる薄型化の妨げとなる。
【００１０】また、前記公報に示されるモジュールは、
前記回路基板と回路部品及び回路部品と親基板との接合
はいずれもはんだ接合を用いており、これらの接合温度
に階層を設けることは比較的困難である。また、前記回
路部品と親基板は膜状の熱伝導部材を介して接着され、
更に回路的な接合は回路基板の側面に設けた端子電極を
親回路基板上のランド電極にはんだ付けすることにより
行われている。このためモジュールを構成する前記回路
部品の放熱及びモジュールの高集積化に不利である。
【００１１】本発明はこれらの問題点に鑑みてなされた
もので、実装面積の縮小化、薄型化が達成できる高周波
パワーモジュールを提供する。
【００１２】
【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を採用した。
【００１３】多層配線基板１の一方の面側に凹部を設け
るとともに該凹部の底面にバンプを形成し、該バンプを
介して半導体素子の一方面側の端子と接続する多層配線
基板１と、放熱性配線板を備え、該放熱性配線板をＳｎ
系のろう材を介して前記半導体素子の他方の面側の端子
と接続してなる回路基板とからなり、前記バンプは、Ａ
ｌあるいはＡｌ合金またはＡｕあるいはＡｕ合金からな
り、且つ前記多層配線基板１は少なくとも受動部品を含
む回路部品を備える。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照しながら説明する。
【００１５】（実施例１）図１は、本発明の一実施例で
ある半導体モジュール１００の構成を示した概略図であ
り、図２は図１のＡ−Ａ’部の断面図である。本実施例
の半導体モジュールの厚さは０．４５ｍｍである。
【００１６】図１及び図２において、１はガラス−セラ
ミックス製基板である。ガラス−セラミックス基板１は
多層構造になっており、層間に伝送配線１０７が形成さ
れ、該配線間にはコンデンサ、抵抗、インダクタ等の受
動素子も形成されている。
【００１７】また、ガラス−セラミックス基板１には、
半導体材料で構成されたＭＯＳＦＥＴ素子１０１を実装
するための凹部１０２が形成されている。１０３はガラ
ス−セラミックス基板１を実装する回路基板、１０４は
ＭＯＳＦＥＴ素子１０１とガラス−セラミックス基板１
とを電気的に接続するためのＡｌ製バンプ（突起物）で
ある。ＭＯＳＦＥＴ素子１０１の前記接続面とは反対側
の面（下面）と回路基板１０３上に形成した放熱配線板
１０５とは、Ｓｎ系のろう材（Snと、Ag、Au、Al、Cu、
Ni、Ge、Ga、In、P、Bi、Znの群から選択された少なく
とも１元素、及び不可避的な不純物を含むろう材）１０
６を介して接続される。放熱配線板１０５は、ＭＯＳＦ
ＥＴ素子１０１より幅広く、かつ凹部１０２より狭くな
るよう配置される。１０８は回路基板１０３上に形成し
た配線であり、ガラス−セラミックス基板１とＳｎ系ろ
う材１０６を介して電気的に接続されている。放熱配線
板１０５は、回路基板１０３上に形成した配線１０８の
一部としても機能する。
【００１８】なお、本実施例における半導体モジュール
は、放熱配線板１０５、回路基板１０３上に形成した配
線１０８、Ｓｎ系ろう材１０６、ＭＯＳＦＥＴ素子１０
１、及びＭＯＳＦＥＴ素子１０１を実装したガラス−セ
ラミックス基板１で構成される集合体を指す。
【００１９】次に、本発明におけるコンデンサ、抵抗、
インダクタを構成したガラス−セラミックス基板につい
て詳細に説明する。
【００２０】基板に形成するコンデンサ素子は、２つの
金属電極で無機材料からなる誘電体材料を挟んだ構造の
１つあるいは複数のコンデンサ素子群と、２つの金属電
極で誘電体材料を挟んだ構造の１つあるいは複数のコン
デンサ素子群とからなる。さらに無機材料とは一般にコ
ンデンサ用誘電体材料として用いられているものであれ
ば制限はなく、例えばＴａ、Ｍｇ、Ｓｒ等の酸化物が挙
げられる。その形成法も特に制限はなく、スパッタ法、
プラズマＣＶＤ法などのドライ法、陽極酸化法などのウ
ェット法を用いることもできる。
【００２１】基板に形成するインダクタ素子は、いわゆ
る誘導性回路要素であれば特に制限はなく、例えば平面
に形成されたスパイラル型、さらにはそれを複数個重ね
たもの、あるいはソレノイド型などが用いられる。更に
インダクタ素子および金属配線とは同一の素材であって
も異なる素材であっても良く、電気伝導性、および周囲
の材料との接着性、形成法などによって適宜選択され
る。さらにその形成方法も特に制限されるものではな
い。例えばスパッタ法などを用いてＣｕを形成しても良
く、周囲の材料との接着性を考慮してその界面にＴｉ、
Ｃｒなどを形成しても良い。更にスパッタ法などで種膜
となる薄膜をＣｕ等で形成した後、電解めっき法などで
形成してもかまわない。さらに配線およびインダクタ素
子のパターンニング法としては、エッチング法、リフト
オフ法などの一般の配線パターンニング法を用いること
ができる。また、Ａｇなどの金属を含有する樹脂ペース
トを用いて印刷法などで形成しても良い。さらに、前記
無機誘電体の形成温度が高い場合には、Ｐｔなどの耐酸
化性、耐熱性の高い金属を用いることもできる。
【００２２】基板に形成する抵抗素子は、２つの金属電
極で抵抗材料を挟んだ構造であり、抵抗材料としては一
般に抵抗体材料として用いられているものであれば特に
制限はなく、例えばＣｒ−Ｓｉ系材料、ＴｉＮなどが用
いられる。その形成法も特に制限はなく、例えばスパッ
タ法、プラズマＣＶＤ法などが用いられる。
【００２３】ガラス−セラミックス基板は、各素子の効
率を落とさないよう、絶縁性の高い基板であれば特に制
限はなく、強度、加工性などを考慮して選択される。特
にＳｃ，Ｙ，Ｌａ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇ
ｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕの群か
ら選ばれた少なくとも１種の希土類元素を含有すること
が望ましい。さらには、希土類元素はＬｎ２Ｏ３（Ｌｎ
は希土類元素）の酸化物換算で、ガラス全体に対して
０．５ 〜２０重量％含有し、他の成分としてＳｉＯ２
：４０〜８０重量％，Ｂ２Ｏ３：０〜２０重量％，Ｒ
２Ｏ （Ｒはアルカリ金属）：０〜２０重量％，ＲＯ
（Ｒはアルカリ土類金属）：０〜２０重量％，Ａｌ２Ｏ
３：０〜１７重量％を含み、かつＲ２Ｏ＋ＲＯ：１０〜
３０重量％であることが望ましい。こうすることでガラ
ス−セラミックス基板の強度が大幅に向上し加工性も格
段に良好となる。また、より小型化を達成するためガラ
ス−セラミックス基板は多層構造であることが望まし
い。
【００２４】ガラス−セラミックス基板の各素子の配置
は特に制限はないが、各素子のカップリングによる寄生
容量の発生による性能の低下、及び求められる電子回路
部品の大きさに基づくその集積度に応じて、各素子の配
置を適宜設計する必要がある。たとえば小型化をさほど
必要としない電子回路部品であれば、各素子は同一面上
に並べる、あるいは各層間の距離を大きくして各素子間
の影響を小さくすることが必要である。設置面すなわち
グランド層を設けるのも一つの方法である。また、より
小型化を求めるのならば、基板の両面に多数の面上に各
素子を形成することが必要である。
【００２５】このように、従来単体部品で搭載していた
インダクタ、コンデンサ、抵抗などの受動素子を基板上
に集積化することで、実装面積を半分にすることがで
き、より小型にすることができる。基板に絶縁性の高い
材料を用いることで、各素子の効率の低下を防ぐことが
でき、従来のシリコン基板を用いたものと比較して約５
倍の効率が得られる。さらにはシリコン基板を用いたも
のの半分のコストで製造できる。
【００２６】次に図１及び図２に示す本実施例モジュー
ルについて、その製造方法を述べる。
【００２７】まず、焼結法により伝送配線及び前記受動
素子を形成した多層構造のガラス−セラミックス基板
（０．３５ｍｍ厚）を用意した。該ガラス−セラミック
ス基板１の回路基板搭載側には、ガラス−セラミックス
基板形成加工時、ＭＯＳＦＥＴ１０１が実装可能な程度
の大きさの凹部１０２を形成しておく。該凹部の深さ
は、ＭＯＳＦＥＴ搭載後、ＭＯＳＦＥＴ１０１の裏面が
ガラス−セラミックス基板の回路基板搭載側の面と同等
の高さになるような寸法にする。前記凹部のＭＯＳＦＥ
Ｔ搭載面にはＡｌ配線が形成されており、該Ａｌ配線上
にはＭＯＳＦＥＴとの接続用バンプ１０４が、例えば固
相接合により形成されている。
【００２８】次に、図３を参照してＭＯＳＦＥＴ搭載か
ら回路基板搭載までの製造フローを説明する。
【００２９】先ず、ＭＯＳＦＥＴを、上記ガラス−セラ
ミックス基板の凹部に超音波を併用したフリップチップ
接続法で接続（固相接合）する（（ａ）〜（ｂ））。こ
のとき熱を加えても良い。なお、前述のようにＡｌ配線
上にＭＯＳＦＥＴとの接続用バンプ１０４を予め形成し
ておくことにより、前記ガラス−セラミックス基板上に
ＭＯＳＦＥＴを搭載する際におけるＭＯＳＦＥＴに加わ
る接合圧力の印加回数を１回に限定することができる。
【００３０】次に、回路基板上に形成された、ガラス−
セラミックス基板の回路基板搭載部及びガラス−セラミ
ックス基板に搭載したＭＯＳＦＥＴの裏面に対応する配
線上にＳｎ系ろう材ペーストをスクリーン印刷する。こ
のときのＳｎ系ろう材ペーストの厚さはおよそ５００μ
ｍである。
【００３１】次に、このＳｎ系ろう材ペーストが印刷さ
れた回路基板上に、ＭＯＳＦＥＴを搭載した一体型基板
を所定の位置になるよう位置合せして載置し（ｃ）、そ
の後、ピーク温度２５０℃のリフロー炉を通させる。こ
れによりＭＯＳＦＥＴを搭載した一体型基板の回路基板
への搭載が完了し、本実施例の高周波パワーモジュール
が完成する（ｄ）。本実施例ではペーストろう材を用い
るため、ＭＯＳＦＥＴを搭載した一体型基板の高さのば
らつきをキャンセルすることができる。なお、このとき
の高周波パワーモジュールは、同一の回路基板上に搭載
された他の部品の何れよりも高さが低いことが望まし
い。
【００３２】発熱源であるパワーＭＯＳＦＥＴの放熱対
策として、従来はＭＯＳＦＥＴ搭載基板にサーマルビア
ホールを設け、前記発熱をＭＯＳＦＥＴ搭載基板内に分
散させていた。これに対して本実施例ではパワーＭＯＳ
ＦＥＴの裏面全体から熱伝導性に優れる金属材料（Ｓｎ
系ろう材、及び回路基板上に形成した放熱電極板）を介
して放熱するため、放熱を高効率に行うことができる。
なお、ＭＯＳＦＥＴを搭載する一体型基板の凹部には、
機械的衝撃及び湿気等を原因とする化学変化からＭＯＳ
ＦＥＴを保護するため樹脂を充填することが望ましい
（ｂ）。
【００３３】また、図１、及び図２は本発明の一実施例
であり、各素子の配置はこれに限定されるものではな
い。ＭＯＳＦＥＴのような能動素子は単数、あるいは３
素子以上搭載してもよい。また、図２において、回路基
板１０３上に形成した放熱配線板１０５は回路基板１０
３上に形成した配線１０８とは独立している構造であっ
てもよい。また、本実施例において、ガラス−セラミッ
クス基板に形成した凹部のＭＯＳＦＥＴ搭載面に、Ａｕ
配線を形成し、かつＭＯＳＦＥＴとの接続用バンプがＡ
ｕ製であってもよい。また、ガラス−セラミックス基板
の代わりに、アルミナ製、窒化アルミ製、ガラス製、及
び有機材料製多層配線基板であってもよい。
【００３４】（実施例２）図４は、本発明の一実施例で
ある半導体モジュール１００の構成を示した概略図であ
り、図５は、図４のＢ−Ｂ’部の断面図である。本実施
例半導体モジュールの厚さは０．５５ｍｍである。
【００３５】図４及び図５において、１はアルミナ製基
板である。基板１は多層構造になっており、層間に伝送
配線１０７が形成され、コンデンサ、抵抗、インダクタ
等の受動素子も形成されている。また、基板１には、半
導体材料で構成されたＭＯＳＦＥＴ素子１０１を実装す
るための凹部１０２が形成されている。１０３は基板１
を実装する回路基板、１０４はＭＯＳＦＥＴ素子１０１
と基板１とを電気的に接続するためのＡｌ製バンプであ
る。ＭＯＳＦＥＴ素子１０１の前記接続面とは反対側の
面（下面）と回路基板１０３上に形成した放熱配線板１
０５とは、Ｓｎ系ろう材１０６を介して接続される。放
熱配線板１０５は、ＭＯＳＦＥＴ素子１０１より幅広
く、かつ凹部１０２より狭くなるよう配置される。１０
８は回路基板１０３上に形成した配線であり、ガラス−
セラミックス基板１とＳｎ系ろう材１０６を介して電気
的に接続されている。放熱配線板１０５は、回路基板１
０３上に形成した配線１０８の一部としても機能する。
１１１は基板１上に金属ろう材（図示せず）を介して搭
載したコンデンサ、ソレノイド、抵抗等の部品、１０９
は基板１上に金属ろう材（図示せず）を介して搭載した
集積回路素子、１１５は集積回路素子１０９と基板１上
に形成した電極とを電気的に接続するためのボンディン
グワイヤ、１１４は集積回路素子１０９を搭載するため
の基板１に形成した凹部、１１０は基板１上に搭載され
たコンデンサ、ソレノイド、抵抗等の部品１１１、集積
回路素子１０９及びボンディングワイヤ１１５を覆うよ
うに形成したエポキシ樹脂である。
【００３６】なお、本実施例における半導体モジュール
は、放熱配線板１０５、回路基板１０３上に形成した配
線１０８、Ｓｎ系ろう材１０６、ＭＯＳＦＥＴ素子１０
１、ＭＯＳＦＥＴ素子１０１を実装した基板１、基板１
上に搭載されたコンデンサ、ソレノイド、抵抗等の部品
１１１、集積回路素子１０９、ボンディングワイヤ１１
５、並びに基板１上に搭載されたコンデンサ、ソレノイ
ド、抵抗等の部品１１１、集積回路素子１０９及びボン
ディングワイヤ１１５を覆うように形成したエポキシ樹
脂からなる集合体を指す。また、本実施例におけるコン
デンサ、抵抗、インダクタを構成した基板１については
実施例１と同様である。
【００３７】次に、図４及び図５を参照して、本実施例
のモジュールについてその製造方法を説明する。
【００３８】まず、焼結法により伝送配線及び前記受動
素子を形成した多層構造のアルミナ基板（０．５ｍｍ
厚）を用意する。該アルミナ基板１の回路基板搭載側に
は、アルミナ基板形成加工時、ＭＯＳＦＥＴ１０１が実
装可能な程度の大きさの凹部１０２を形成しておく。凹
部１０２の深さは、ＭＯＳＦＥＴ１０１搭載後、ＭＯＳ
ＦＥＴの裏面がアルミナ基板１の回路基板搭載側の面と
同等の高さになるような寸法にする。凹部１０２のＭＯ
ＳＦＥＴ搭載面にはＡｌ配線が形成されており、ＭＯＳ
ＦＥＴとの接続用バンプ１０４も同時に形成されてい
る。
【００３９】また、アルミナ基板の上面にはコンデン
サ、ソレノイド、抵抗等の部品１１１の搭載に対応する
ように電極配線が形成され、集積回路素子１０９を搭載
する領域にはＭＯＳＦＥＴ搭載部と同様の凹部１１４が
設けられている。この凹部１１４はアルミナ基板形成加
工時に同時に形成することができる。なお、前記凹部１
１４の底面には集積回路搭載用配線、放熱用配線、ある
いはグランド接続用配線等を形成しても良い。しかし、
金属バンプは形成しない。
【００４０】次に、図６を参照して、アルミナ基板への
ＭＯＳＦＥＴ搭載からアルミナ基板の回路基板への搭載
までの製造フローを説明する。
【００４１】先ず、超音波を併用したフリップチップ接
続法を用い、上記アルミナ基板の凹部にＭＯＳＦＥＴを
接続する（（ａ）〜（ｂ））。なお、接続に際して熱を
加えても良い。次に、アルミナ基板上の所定の位置（ア
ルミナ基板のＭＯＳＦＥＴ搭載面の裏側）に、コンデン
サ、ソレノイド、抵抗等の部品をＰｂを９０ｗｔ％、Ｓ
ｎを１０ｗｔ％含むペーストろう材を介して配置する。
このＰｂを主体としたペーストろう材の融点は、ＭＯＳ
ＦＥＴ搭載後のアルミナ基板を回路基板上に搭載する際
に用いられるＳｎを主体としたペーストろう材よりも高
い。また、集積回路素子は凹部に同様に配置する。次い
で、３３０℃程度の高温下でコンデンサ、ソレノイド、
抵抗等の部品、及び集積回路素子をろう付けする
（ｃ）。
【００４２】次に、集積回路素子上に形成した電極パッ
ドとアルミナ基板上に形成した電極とを、φ３０μｍの
Ａｕワイヤを用いて超音波振動を併用したワイヤボンデ
ィング法により接続する（ｄ）。次に、アルミナ基板上
に搭載したコンデンサ、ソレノイド、抵抗、集積回路素
子等の部品上にエポキシ樹脂を所定の型を用いて流し込
み、そのまま１２０℃程度の高温下でエポキシ樹脂を固
化させる（ｅ）。
【００４３】次に、アルミナ基板の回路基板搭載部、及
びアルミナ基板に搭載したＭＯＳＦＥＴの裏面に対応す
る配線上にＳｎ系ろう材ペーストをスクリーン印刷す
る。このときのＳｎ系ろう材ペーストの厚さはおよそ５
００μｍである。次に、前記Ｓｎ系ろう材ペーストが印
刷された回路基板上に、ＭＯＳＦＥＴを搭載したアルミ
ナ基板を位置合せして載置し（ｆ）、その後、ピーク温
度２６０℃のリフロー炉を通す。これによりＭＯＳＦＥ
Ｔを搭載したアルミナ基板の回路基板への搭載が完了
し、本実施例の高周波パワーモジュールが完成する
（ｇ）。
【００４４】本実施例では、ペーストろう材を用いるた
め、ＭＯＳＦＥＴを搭載したアルミナ基板の高さのばら
つきはキャンセルされる。また、コンデンサ、ソレノイ
ド、抵抗、集積回路素子等の部品搭載に用いたペースト
ろう材はＰｂ主成分のろう材でＳｎ系ろう材よりも融点
が高いため、アルミナ基板の回路基板搭載時に再溶融す
ることはない。なお、高周波パワーモジュールは、同一
の回路基板上に搭載された他の部品の何れかよりも高さ
が低いことが望ましい（ｂ）。
【００４５】なお、ＭＯＳＦＥＴを搭載したアルミナ基
板の凹部には、機械的衝撃及び湿気等を原因とする化学
変化からＭＯＳＦＥＴを保護するため、樹脂を充填する
ことが望ましい。また、図４及び図５は本発明の一実施
例であり、各素子の配置はこれに限定されるものではな
い。また、ＭＯＳＦＥＴのような能動素子は単数、また
は３素子以上搭載してもよい。発熱源であるパワーＭＯ
ＳＦＥＴからの放熱は、パワーＭＯＳＦＥＴの裏面全体
から熱伝導性に優れる金属材料（Ｓｎ系ろう材、及び回
路基板上に形成した放熱電極板）を介して放熱するた
め、放熱を高効率に行うことができる また、図５において、回路基板１０３上に形成した放熱
配線板１０５が回路基板１０３上に形成した配線１０８
と独立している構造であってもよい。なお、本実施例に
おいて、アルミナ基板凹部のＭＯＳＦＥＴ搭載面に、Ａ
ｕ配線が形成され、かつＭＯＳＦＥＴとの接続用バンプ
がＡｕ製であってもよい。また、アルミナ基板の代わり
に、ガラス−セラミック製、窒化アルミ製、ガラス製、
及び有機材料製の多層配線基板であってもよい。また、
図７、図８に示すように基板の集積回路素子１０９搭載
部に凹部を設けないで、基板上に集積回路素子を直接配
置することができる。
【００４６】（実施例３）図９は、本発明の一実施例で
ある半導体モジュール１００の構成を示した概略図であ
り、図１０は図９のＣ−Ｃ’部の断面図である。本実施
例半導体モジュールの厚さは０．４５ｍｍである。
【００４７】図９及び図１０において、１はガラス−セ
ラミック製基板である。基板１は多層構造になってお
り、層間に伝送配線１０７が形成され、コンデンサ、抵
抗、インダクタ等の受動素子も形成されている。また、
基板１には、半導体材料で構成されたＭＯＳＦＥＴ素子
１０１を実装するための凹部１０２が形成されている。
１０３は基板１を実装する回路基板、１０４はＭＯＳＦ
ＥＴ素子１０１と基板１とを電気的に接続するためのＡ
ｌ製バンプである。ＭＯＳＦＥＴ素子１０１の実装面と
は反対側の面（下面）と回路基板１０３とは、回路基板
１０３上に形成した放熱配線板１０５とＳｎ系ろう材１
０６とを介して接続されている。放熱配線板１０５は、
ＭＯＳＦＥＴ素子１０１より幅広く、かつ凹部１０２よ
り狭くなるよう配置されている。１０８は回路基板１０
３上に形成した配線であり、基板１とＳｎ系ろう材１０
６を介して電気的に接続されている。放熱配線板１０５
は、回路基板１０３上に形成した配線１０８の一部とし
ても機能する。１１１は基板１上に金属ろう材（図示せ
ず）を介して搭載されたコンデンサ、ソレノイド、抵抗
等の部品、１０９は基板１上に金属ろう材（図示せず）
を介して搭載さた集積回路素子、１１４は集積回路素子
１０９を搭載するための基板１に形成した凹部、１１０
は基板１上に搭載されたコンデンサ、ソレノイド、抵抗
等の部品１１１及び集積回路素子１０９を覆うように形
成されたエポキシ樹脂である。
【００４８】本実施例における半導体モジュールは、放
熱配線板１０５、回路基板１０３上に形成した配線１０
８、Ｓｎ系ろう材１０６、ＭＯＳＦＥＴ素子１０１、Ｍ
ＯＳＦＥＴ素子１０１を実装した基板１、基板１上に搭
載されたコンデンサ、ソレノイド、抵抗等の部品１１
１、集積回路素子１０９、並びに基板１上に搭載された
部品１１１及び集積回路素子１０９を覆うように形成し
たエポキシ樹脂からなる集合体を指す。なお、本実施例
におけるコンデンサ、抵抗、インダクタを構成した基板
については実施例１と同様である。
【００４９】次に、図９及び図１０を参照して本実施例
モジュールについてその製造方法を説明する。
【００５０】まず、焼結法により伝送配線及び前記受動
素子が形成された多層構造のガラス−セラミック基板
（０．３０ｍｍ厚）を用意した。ガラス−セラミック基
板１の回路基板搭載側には、ＭＯＳＦＥＴが実装可能な
程度の大きさの凹部１０２がガラス−セラミック基板形
成加工時に同時に形成されている。凹部１０２の深さ
は、ＭＯＳＦＥＴ搭載後、ＭＯＳＦＥＴの裏面がガラス
−セラミック基板１の回路基板搭載側の面と同等の高さ
になるような寸法にする。凹部１０２のＭＯＳＦＥＴ搭
載面にはＡｌ配線が形成されており、ＭＯＳＦＥＴとの
接続用バンプも同時に形成されている。コンデンサ、ソ
レノイド、抵抗等の部品１１１及び集積回路素子１０９
を搭載する側の面にはコンデンサ、ソレノイド、抵抗等
の部品搭載に対応するように電極配線が形成され、集積
回路素子１０９を搭載する領域にはＭＯＳＦＥＴ搭載部
と同様の凹部１１４が設けられている。この凹部１１４
はガラス−セラミック基板形成加工時に同時に形成され
る。この集積回路搭載用凹部の底面には集積回路搭載用
配線が形成されている。
【００５１】次に、図１１を参照して、ガラス−セラミ
ック基板へのＭＯＳＦＥＴ搭載からガラス−セラミック
基板の回路基板への搭載までの製造フローを説明する。
【００５２】先ず、超音波を併用したフリップチップ接
続法を用い、上記ガラス−セラミック基板の凹部にＭＯ
ＳＦＥＴを接続する（（ａ）〜（ｂ））。なお、このと
き熱を加えても良い。次に、ガラス−セラミック基板上
の所定の位置にコンデンサ、ソレノイド、抵抗等の部品
をＰｂ９０ｗｔ％、Ｓｎを１０ｗｔ％含むペーストろう
材を介して配置する。このＰｂを主体としたペーストろ
う材の融点は、ＭＯＳＦＥＴ搭載後のアルミナ基板を回
路基板上に搭載する際に用いられるＳｎを主体としたペ
ーストろう材よりも高い。また、集積回路素子は凹部に
同様に配置する。なお、集積回路素子主面に形成した外
部配線との結線用電極（電極パッド）上には、めっき法
により前記Ｐｂを主体としたペーストろう材と同等の組
成のＰｂ９０ｗｔ％−Ｓｎ１０ｗｔ％バンプが形成され
ている。このため、集積回路素子は、前記バンプが対応
するアルミナ基板凹部の底面に形成した配線電極上に位
置するように配置する。
【００５３】次に、３３０℃程度の温度下でコンデン
サ、ソレノイド、抵抗等の部品、及び集積回路素子をろ
う付けする（ｃ）。次に、ガラス−セラミック基板上に
搭載したコンデンサ、ソレノイド、抵抗、集積回路素子
等の部品上にエポキシ樹脂を所定の型を用いて流し込
み、そのまま１２０℃程度の高温下でエポキシ樹脂を固
化させる（ｄ）。次に、ガラス−セラミック基板の回路
基板搭載部、及びガラス−セラミック基板に搭載したＭ
ＯＳＦＥＴの裏面に対応する配線上に、Ｓｎ系ろう材ペ
ーストをスクリーン印刷する。このときのＳｎ系ろう材
ペーストの厚さはおよそ５００μｍである。次に、Ｓｎ
系ろう材ペーストが印刷された回路基板上に、ＭＯＳＦ
ＥＴを搭載したガラス−セラミック基板を所定の位置に
なるよう位置合せして配置し（ｅ）、その後、ピーク温
度２５０℃のリフロー炉を通す。これによりＭＯＳＦＥ
Ｔを搭載したガラス−セラミック基板の回路基板への搭
載が完了し、本実施例の高周波パワーモジュールが完成
する（ｆ）。
【００５４】本実施例では、ペーストろう材を用いるた
め、ＭＯＳＦＥＴを搭載したガラス−セラミック基板の
高さばらつきはキャンセルされる。コンデンサ、ソレノ
イド、抵抗、集積回路素子等の部品搭載に用いたペース
トろう材はＰｂ主成分のろう材でＳｎ系ろう材よりも融
点が高いため、ガラス−セラミック基板搭載時に再溶融
することはない。なお、高周波パワーモジュールは、同
一の回路基板上に搭載された他の部品の何れかよりも高
さが低いことが望ましい（ｂ）。
【００５５】なお、ＭＯＳＦＥＴを搭載したガラス−セ
ラミック基板の凹部には、機械的衝撃及び湿気等を原因
とする化学変化からＭＯＳＦＥＴを保護するため、樹脂
を充填することが望ましい。また、図９及び図１０は本
発明の一実施例であり、各素子の配置はこれに限定され
るものではない。また、ＭＯＳＦＥＴのような能動素子
は単数、または３素子以上搭載してもよい。発熱源であ
るパワーＭＯＳＦＥＴからの放熱は、パワーＭＯＳＦＥ
Ｔの裏面全体から熱伝導性に優れる金属材料（Ｓｎ系ろ
う材、及び回路基板上に形成した放熱電極板）を介して
放熱させるため、放熱を高効率に行うことができる。
【００５６】また、図１０において、回路基板１０３上
に形成した放熱配線板１０５が回路基板１０３上に形成
した配線１０８とは独立している構造であってもよい。
なお、本実施例において、ガラス−セラミック基板凹部
のＭＯＳＦＥＴ搭載面に、Ａｕ配線が形成され、かつＭ
ＯＳＦＥＴとの接続用バンプがＡｕ製であってもよい。
ガラス−セラミック基板の代わりに、アルミナ製、窒化
アルミ製、ガラス製、及び有機材料製多層配線基板であ
ってもよい。また、本実施例において、図１２に示すよ
うに基板の集積回路素子１０９搭載部に凹部を設けなく
てもよい。
【００５７】（実施例４）図１３は本発明の一実施例で
ある半導体モジュール１００の構成を示した概略断面図
である。本実施例半導体モジュールの厚さは０．６５ｍ
ｍである。
【００５８】図１３において１は窒化アルミ製基板であ
る。基板１は多層構造になっており、層間に伝送配線１
０７が形成され、コンデンサ、抵抗、インダクタ等の受
動素子も形成されている。
【００５９】また、基板１には半導体材料で構成された
ＭＯＳＦＥＴ素子１０１を実装するための凹部１０２が
形成されている。１０３は基板１を実装する回路基板、
１０４はＭＯＳＦＥＴ素子１０１と基板１とを電気的に
接続するためのＡｌ製バンプである。ＭＯＳＦＥＴ素子
１０１の実装面とは反対側の面（下面）と回路基板１０
３とは、回路基板１０３上に形成した放熱配線板１０５
とＳｎ系ろう材１０６とを介して接続されている。放熱
配線板１０５はＭＯＳＦＥＴ素子１０１より幅広く、か
つ凹部１０２より狭くなるよう配置されている。１０８
は回路基板１０３上に形成した配線であり、基板１とＳ
ｎ系ろう材１０６を介して電気的に接続されている。放
熱配線板１０５は、回路基板１０３上に形成した配線１
０８の一部としても機能している。１１１は基板１上に
金属ろう材（図示せず）を介して搭載したコンデンサ、
ソレノイド、抵抗等の部品、１０９は基板１上に金属ろ
う材（図示せず）を介して搭載さた集積回路素子、１１
５は集積回路素子１０９と基板１上に形成した電極とを
電気的に接続するためのボンディングワイヤ、１１４は
集積回路素子１０９を搭載するための基板１に形成した
凹部、１１２は基板１上に搭載されたコンデンサ、ソレ
ノイド、抵抗等の部品１１１、及び集積回路素子１０
９、ボンディングワイヤ１１５等を覆うようにポッティ
ング法により形成された封止樹脂、１１３は基板１上に
搭載されたコンデンサ、ソレノイド、抵抗、集積回路素
子等の部品１１１、１０９及び封止樹脂１１２を保護
し、かつ外部からの磁場、高調波等を遮蔽するための金
属製のキャップである。
【００６０】なお、本実施例における半導体モジュール
は、放熱配線板１０５、回路基板１０３上に形成した配
線１０８、Ｓｎ系ろう材１０６、ＭＯＳＦＥＴ素子１０
１、ＭＯＳＦＥＴ素子１０１を実装した基板１、基板１
上に搭載されたコンデンサ、ソレノイド、抵抗等の部品
１１１、集積回路素子１０９、封止樹脂１１２、及びキ
ャップ１１３からなる集合体を指す。なお、本実施例に
おけるコンデンサ、抵抗、インダクタを構成した基板に
ついては実施例１と同様である。
【００６１】次に、本実施例のモジュールについてその
製造方法を説明刷る。
【００６２】まず、焼結法により伝送配線及び前記受動
素子を形成した多層構造の窒化アルミ基板（０．５ｍｍ
厚）を用意する。窒化アルミ基板１の回路基板搭載側に
は、ＭＯＳＦＥＴ１０１が実装可能な程度の大きさの凹
部１０２が窒化アルミ基板形成加工時に同時に形成され
ている。凹部の深さは、ＭＯＳＦＥＴ搭載後、ＭＯＳＦ
ＥＴの裏面が窒化アルミ基板１の回路基板搭載側の面と
同等の高さになるような寸法にする。凹部のＭＯＳＦＥ
Ｔ搭載面にはＡｌ配線が形成されており、ＭＯＳＦＥＴ
との接続用バンプも同時に形成されている。コンデン
サ、ソレノイド、抵抗等の部品１１１、及び集積回路素
子１０９を搭載する側の面にはコンデンサ、ソレノイ
ド、抵抗等の部品搭載に対応するように電極配線が形成
され、集積回路素子を搭載する領域にはＭＯＳＦＥＴ搭
載部と同様の凹部１１４が設けられている。この凹部１
１４は窒化アルミ基板形成加工時に同時に形成すること
ができる。この集積回路搭載用凹部１１４の底面には集
積回路搭載用配線、放熱用配線、あるいはグランド接続
用配線等を形成しても良い。しかし、金属バンプは形成
しない。
【００６３】次に、図１４を参照して、窒化アルミ基板
へのＭＯＳＦＥＴ搭載から窒化Ａｌ基板の回路基板への
搭載までの製造フローを示す。
【００６４】先ず、ＭＯＳＦＥＴを、上記窒化アルミ基
板の凹部に超音波を併用したフリップチップ接続法で接
続する（（ａ）〜（ｂ））。このとき熱を加えても良
い。次に、窒化アルミ基板上の所定の位置に、コンデン
サ、ソレノイド、抵抗等の部品をＰｂ９０ｗｔ％、Ｓｎ
を１０ｗｔ％含むペーストろう材を介して配置する。こ
のＰｂを主体としたペーストろう材の融点は、ＭＯＳＦ
ＥＴ搭載後のアルミナ基板を回路基板上に搭載する際に
用いられるＳｎを主体としたペーストろう材よりも高
い。また、集積回路素子は凹部に同様に配置する。この
とき、３３０℃程度の高温下でコンデンサ、ソレノイ
ド、抵抗等の部品、集積回路素子をろう付けする
（ｃ）。
【００６５】次に、集積回路素子上に形成した電極パッ
ドとアルミナ基板上に形成した電極とを、φ３０μｍの
Ａｕワイヤを用いて超音波振動を併用したワイヤボンデ
ィング法により接続する（ｄ）。次に、窒化アルミ基板
上に搭載したコンデンサ、ソレノイド、抵抗、集積回路
素子等の部品上にポッティング法によりゲル状の封止樹
脂を流し込み、１２０℃程度の高温下で樹脂を固化させ
る（ｅ）。その後、金属キャップを窒化アルミ基板上に
被せる（ｆ）。
【００６６】次に、窒化アルミ基板の回路基板搭載部及
び窒化アルミ基板に搭載したＭＯＳＦＥＴの裏面に対応
する配線上にＳｎ系ろう材ペーストをスクリーン印刷す
る。このときのＳｎ系ろう材ペーストの厚さはおよそ５
００μｍである。次に、Ｓｎ系ろう材ペーストが印刷さ
れた回路基板上に、ＭＯＳＦＥＴを搭載した窒化アルミ
基板を所定の位置になるよう位置合せして載置し
（ｇ）、その後、ピーク温度２６０℃のリフロー炉を通
す。これによりＭＯＳＦＥＴを搭載した窒化アルミ基板
の回路基板への搭載が完了し、本実施例の高周波パワー
モジュールが完成する（ｈ）。
【００６７】本実施例では、ペーストろう材を用いるた
め、ＭＯＳＦＥＴを搭載した一体型基板の高さのばらつ
きはキャンセルされる。また、コンデンサ、ソレノイ
ド、抵抗、集積回路素子等の部品搭載に用いたペースト
ろう材はＰｂ主成分のろう材でＳｎ系ろう材よりも融点
が高いため、窒化アルミ基板搭載時に再溶融することは
ない。なお、高周波パワーモジュールは、同一の回路基
板上に搭載された他の部品の何れかよりも高さが低いこ
とが望ましい（ｂ）。
【００６８】なお、ＭＯＳＦＥＴを搭載した窒化アルミ
基板の凹部には、機械的衝撃及び湿気等を原因とする化
学変化からＭＯＳＦＥＴを保護するため、樹脂を充填す
ることが望ましい。また、図１３は本発明の一実施例で
あり、各素子の配置はこれに限定されるものではない。
ＭＯＳＦＥＴのような能動素子は単数、または３素子以
上搭載してもよい。発熱源であるパワーＭＯＳＦＥＴか
らの放熱は、パワーＭＯＳＦＥＴの裏面全体から熱伝導
性に優れる金属材料（Ｓｎ系ろう材、及び回路基板上に
形成した放熱電極板）を介して分散させるため、高効率
である。
【００６９】また、図１３において、回路基板１０３上
に形成した放熱配線板１０５が回路基板１０３上に形成
した配線１０８とは独立している構造であってもよい。
なお、本実施例において、窒化アルミ基板凹部のＭＯＳ
ＦＥＴ搭載面に、Ａｕ配線が形成され、かつＭＯＳＦＥ
Ｔとの接続用バンプがＡｕ製であってもよい。窒化アル
ミ基板の代わりに、ガラス−セラミック製、アルミナ
製、ガラス製、及び有機材料製多層配線基板であっても
よい。なお、本実施例において、基板の集積回路素子１
０９搭載部に凹部を設けなくてもよい。
【００７０】（実施例５）図１５は、本発明の一実施例
である半導体モジュール１００の構成を示した概略図で
ある。本実施例の半導体モジュールの厚さは０．５５ｍ
ｍである。
【００７１】図１５において、１はガラス−セラミック
製基板である。基板１は多層構造になっており、層間に
伝送配線１０７が形成され、コンデンサ、抵抗、インダ
クタ等の受動素子も形成されている。
【００７２】また、基板１には、半導体材料で構成され
たＭＯＳＦＥＴ素子１０１を実装するための凹部１０２
が形成されている。１０３は基板１が実装される回路基
板、１０４はＭＯＳＦＥＴ素子１０１と基板１とを電気
的に接続するためのＡｌ製バンプである。ＭＯＳＦＥＴ
素子１０１の実装面とは反対側の面（下面）と回路基板
１０３とは、回路基板１０３上に形成した放熱配線板１
０５とＳｎ系ろう材１０６とを介して接続されている。
放熱配線板１０５は、ＭＯＳＦＥＴ素子１０１より幅広
く、かつ凹部１０２より狭くなるよう配置されている。
１０８は回路基板１０３上に形成した配線であり、基板
１とＳｎ系ろう材１０６を介して電気的に接続されてい
る。放熱配線板１０５は、回路基板１０３上に形成した
配線１０８の一部としても機能している。１１１は基板
１上に金属ろう材（図示せず）を介して搭載されたコン
デンサ、ソレノイド、抵抗等の部品、１０９は基板１上
に金属ろう材（図示せず）を介して搭載さた集積回路素
子、１１５は集積回路素子１０９と基板１上に形成した
電極とを電気的に接続するためのボンディングワイヤ、
１１４は集積回路素子１０９を搭載するための基板１に
形成した凹部、１１２は基板１上に搭載されたコンデン
サ、ソレノイド、抵抗等の部品１１１、及び集積回路素
子１０９、ボンディングワイヤ１１５等を覆うようにポ
ッティング法により形成された封止樹脂、１１３は基板
１上に搭載されたコンデンサ、ソレノイド、抵抗、集積
回路素子等の部品１１１、１０９、封止樹脂１１２を保
護し、かつ外部からの磁場、高調波等を遮蔽するための
金属製のキャップである。
【００７３】なお、本実施例における半導体モジュール
は、放熱配線板１０５、回路基板１０３上に形成した配
線１０８、Ｓｎ系ろう材１０６、ＭＯＳＦＥＴ素子１０
１、ＭＯＳＦＥＴ素子１０１を実装した基板１、基板１
上に搭載されたコンデンサ、ソレノイド、抵抗等の部品
１１１、集積回路素子１０９、封止樹脂１１２、キャッ
プ１１３で構成される集合体を指す。また、本実施例に
おけるコンデンサ、抵抗、インダクタを構成した基板に
ついては実施例１と同様である。
【００７４】次に、図１５に示す本実施例モジュールに
ついてその製造方法を説明する。まず、焼結法により伝
送配線、及び前記受動素子１１１を形成した多層構造の
ガラス−セラミック基板（０．３０ｍｍ厚）を用意し
た。ガラス−セラミック基板１の回路基板搭載側には、
ＭＯＳＦＥＴ１０１が実装可能な程度の大きさの凹部１
０２がガラス−セラミック基板形成加工時に同時に形成
されている。凹部１０２の深さは、ＭＯＳＦＥＴ搭載
後、ＭＯＳＦＥＴの裏面がガラス−セラミック基板１の
回路基板搭載側の面と同等の高さになるような寸法にす
る。凹部のＭＯＳＦＥＴ搭載面にはＡｌ配線が形成され
ており、ＭＯＳＦＥＴとの接続用バンプ１０４も同時に
形成されている。コンデンサ、ソレノイド、抵抗等の部
品１１１、及び集積回路素子を搭載する側の面には前記
コンデンサ、ソレノイド、抵抗等の部品搭載に対応する
ように電極配線が形成され、集積回路素子１０９を搭載
する領域にはＭＯＳＦＥＴ搭載部と同様の凹部１１４が
設けられている。これもガラス−セラミック基板形成加
工時に同時に形成される。この集積回路搭載用凹部の底
面には集積回路搭載用配線が形成されている。
【００７５】次に、図１６を参照して、ガラス−セラミ
ック基板へのＭＯＳＦＥＴ搭載からガラス−セラミック
基板の回路基板への搭載までの製造フローを説明する。
【００７６】先ず、ＭＯＳＦＥＴを、上記アルミナ基板
の凹部に超音波を併用したフリップチップ接続法で接続
する（（ａ）〜（ｂ））。このとき熱を加えても良い。
次に、ガラス−セラミック基板上の所定の位置に、コン
デンサ、ソレノイド、抵抗等の部品をＰｂ９０ｗｔ％、
Ｓｎを１０ｗｔ％含むペーストろう材を介して配置す
る。このＰｂを主体としたペーストろう材の融点は、Ｍ
ＯＳＦＥＴ搭載後のガラス−セラミック基板を回路基板
上に搭載する際に用いられるＳｎを主体としたペースト
ろう材よりも高い。なお、集積回路素子主面に形成した
外部配線との結線用電極（電極パッド）上には、めっき
法により前記Ｐｂを主体としたペーストろう材と同等の
組成のＰｂ９０ｗｔ％−Ｓｎ１０ｗｔ％バンプが形成さ
れている。このため、集積回路素子は、前記バンプを対
応するアルミナ基板凹部の底面に形成した配線電極上に
位置するように配置する。この後、３３０℃程度の温度
下でコンデンサ、ソレノイド、抵抗等の部品、及び集積
回路素子をろう付けする（ｃ）。
【００７７】次に、基板上に搭載したコンデンサ、ソレ
ノイド、抵抗、集積回路素子等の部品上にポッティング
法によりゲル状の封止樹脂を流し込み、１２０℃程度の
高温下で樹脂を固化させる（ｄ）。その後、金属キャッ
プをガラス−セラミック基板上に被せる（ｅ）。
【００７８】次に、回路基板上に形成された、ガラス−
セラミック基板の回路基板搭載部、及びガラス−セラミ
ック基板に搭載したＭＯＳＦＥＴの裏面に対応する配線
上に、Ｓｎ系ろう材ペーストをスクリーン印刷する。こ
のときのＳｎ系ろう材ペーストの厚さはおよそ５００μ
ｍである。次に、このＳｎ系ろう材ペーストが印刷され
た回路基板上に、ＭＯＳＦＥＴを搭載したガラス−セラ
ミック基板を所定の位置になるよう位置合せして置かれ
（ｆ）、その後、ピーク温度２５０℃のリフロー炉を通
す。これによりＭＯＳＦＥＴを搭載したガラス−セラミ
ック基板の回路基板への搭載が完了し、本実施例の高周
波パワーモジュールが完成する（ｇ）。
【００７９】本実施例では、ペーストろう材を用いるた
め、ＭＯＳＦＥＴを搭載したガラス−セラミック基板の
高さばらつきはキャンセルされる。コンデンサ、ソレノ
イド、抵抗、集積回路素子等の部品搭載に用いたペース
トろう材はＰｂ主成分のろう材でＳｎ系ろう材よりも融
点が高いため、ガラス−セラミック基板搭載時に再溶融
することはない。なお、高周波パワーモジュールは、同
一の回路基板上に搭載された他の部品の何れかよりも高
さが低いことが望ましい（ｂ）。
【００８０】なお、ＭＯＳＦＥＴが搭載されたガラス−
セラミック基板の凹部には、機械的衝撃及び湿気等を原
因とする化学変化からＭＯＳＦＥＴを保護するため、樹
脂を充填することが望ましい。また、図１５は本発明の
一実施例であり、各素子の配置はこれに限定されるもの
ではない。ＭＯＳＦＥＴのような能動素子は単数、また
は３素子以上搭載してもよい。発熱源であるパワーＭＯ
ＳＦＥＴからの放熱は、パワーＭＯＳＦＥＴの裏面全体
から熱伝導性に優れる金属材料（Ｓｎ系ろう材、及び回
路基板上に形成した放熱電極板）を介して分散するた
め、放熱を高効率に行うことができる。
【００８１】また、図１５において、回路基板１０３上
に形成した放熱配線板１０５が回路基板１０３上に形成
した配線１０８とは独立している構造であってもよい。
なお、本実施例において、ガラス−セラミック基板凹部
のＭＯＳＦＥＴ搭載面に、Ａｕ配線が形成され、かつＭ
ＯＳＦＥＴとの接続用バンプがＡｕ製であってもよい。
また、ガラス−セラミック基板の代わりに、アルミナ
製、窒化アルミ製、ガラス製、及び有機材料製多層配線
基板であってもよい。また、ガラス−セラミック基板の
集積回路素子１０９搭載部に凹部を設けなくてもよい。
【００８２】（実施例６）本実施例では、図２、図５、
図８、図１０、図１２、図１３、及び図１５におけるＡ
ｌ製バンプ１０４をＡｕ製バンプに置換する。また、モ
ジュールの製造に際しては、ＭＯＳＦＥＴの電極パッド
部に超音波併用熱圧着法によりＡｕ、またはＡｕ合金製
バンプを形成する（これ以外はは全て実施例１、実施例
２、実施例３、実施例４、及び実施例５と同様であ
る）。超音波併用熱圧着法による前記Ａｕバンプ形成は
接合温度１７０℃で行うことができる。なお、このとき
基板のＭＯＳＦＥＴ搭載用凹部にはＡｌ製バンプは形成
されていない。さらにフリップチップ接続前には、基板
の表面にＡｒガスによるプラズマクリーニングを施して
おくことが望ましい。
【００８３】以上説明した各実施例は、セルラー電話機
等の送信部に用いる高周波電力増幅装置の製造に適用で
きる。
【００８４】図１７は、本実施例の半導体モジュールを
適用した携帯電話の回路ブロック図である。マイクロホ
ンから入力する入力音声信号は混合器において発信器か
らの高周波信号に変換され、電力増幅器である絶縁型半
導体装置（ＭＯＳＦＥＴ）、アンテナ共用器を通してア
ンテナから電波として発射される。送信電力は結合器に
よってモニタされ、該モニタ出力を電力増幅器である絶
縁型半導体装置に帰還することによって一定に保たれて
いる。この携帯電話には８００〜１０００ＭＨｚ帯の電
波が使用されている。以上、本発明の実施例を高周波電
力増幅器に関連して説明したが、本発明の半導体モジュ
ール１００は、実施例記載の範囲に限定されるものでは
ない。
【００８５】以上説明したように、本発明の各実施例に
よれば、例えば抵抗、コンデンサ、ソレノイド等を含む
回路を内部に形成した多層基板の一方の面に凹部を設
け、該凹部の底面に形成した配線と半導体素子の主面
を、前記配線側に予め形成した金属突起物（バンプ）を
介して接続し、更にこのようにして形成した多層基板と
回路基板をＳｎを含む１種類の金属ろう材を介して接合
するので、半導体モジュールの小型化、薄型化を達成す
ることができる。
【００８６】
【発明の効果】以上説明したように本発明によれば、実
装面積を縮小化し薄型化可能な高周波パワーモジュール
を提供することができる。
【図面の簡単な説明】
【図１】実施例１の半導体モジュールの構成を示した概
略図である。
【図２】図１のＡ−Ａ’部の断面図である。
【図３】実施例１のＭＯＳＦＥＴ搭載から回路基板搭載
までの製造フローを示す図である。
【図４】実施例２の半導体モジュールの構成を示した概
略図である。
【図５】図４のＢ−Ｂ’部の断面図である。
【図６】実施例２のＭＯＳＦＥＴ搭載から回路基板搭載
までの製造フローを示す図である。
【図７】実施例２の変形例を示した概略図である。
【図８】図７のＢ−Ｂ’部の断面図である。
【図９】実施例３の半導体モジュールの構成を示した概
略図である。
【図１０】図９のＣ−Ｃ’部の断面図である。
【図１１】実施例３のＭＯＳＦＥＴ搭載から回路基板搭
載までの製造フローである。
【図１２】実施例３の変形例を示した概略図である。
【図１３】実施例４の半導体モジュールの構成を示した
概略図である。
【図１４】実施例４のＭＯＳＦＥＴ搭載から回路基板搭
載までの製造フローである。
【図１５】実施例５の半導体モジュールの構成を示した
概略図である。
【図１６】実施例５のＭＯＳＦＥＴ搭載から回路基板搭
載までの製造フローである。
【図１７】本発明の実施例の半導体モジュールを適用し
た携帯電話の回路ブロック図である。
【図１８】従来例を示した図である。
【符号の説明】
１…基板（多層基板）、１００…半導体モジュール、１
０１…ＭＯＳＦＥＴ、１０２…凹部、１０３…回路基
板、１０４…バンプ、１０５…放熱配線板、１０６…Ｓ
ｎ系ろう材、１０７…伝送配線、１０８…配線、１０９
…集積回路素子、１１０…樹脂、１１１…受動部品、１
１２…封止樹脂、１１３…キャップ、１１４…凹部、１
１５…ボンディングワイヤ、２０１…放熱フランジ、２
０２…ガラス−セラミックス基板、２０３…キャップ、
２０４…リード、２０５…面付用フィン、２０６…高周
波パワーモジュール

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 多層配線基板の一方の面側に凹部を設け
    るとともに該凹部の底面にバンプを形成し、該バンプを
    介して半導体素子の一方面側の端子と接続する多層配線
    基板と、 放熱性配線板を備え、該放熱性配線板をＳｎ系のろう材
    を介して前記半導体素子の他方の面側の端子と接続して
    なる回路基板とからなり、 前記凹部底面に形成したバンプと前記半導体素子の一方
    の面側の端子とは固相接合してなることを特徴とする半
    導体モジュール。
  2. 【請求項２】 多層配線基板の一方の面側に凹部を設け
    るとともに該凹部の底面にバンプを形成し、該バンプを
    介して半導体素子の一方面側の端子と接続する多層配線
    基板と、 放熱性配線板を備え、該放熱性配線板をＳｎ系のろう材
    を介して前記半導体素子の他方の面側の端子と接続して
    なる回路基板とからなり、 前記バンプは、ＡｌあるいはＡｌ合金からなり、且つ前
    記多層配線基板は少なくとも受動部品を含む回路部品を
    備えることを特徴とする半導体モジュール。
  3. 【請求項３】 請求項１ないし請求項２の何れか１の記
    載において、 前記回路部品は、前記多層配線基板の前記回路基板と対
    向しない面に配置するとともに樹脂で包囲したことを特
    徴とする半導体モジュール。
  4. 【請求項４】 請求項３の記載において、多層配線基板
    の前記回路基板と対向しない面に配置する回路部品は金
    属製の蓋で被覆したことを特徴とする半導体モジュー
    ル。
  5. 【請求項５】 請求項１ないし請求項３の何れか１の記
    載において、 前記多層配線基板の前記回路基板と対向しない面には凹
    部を設け、該凹部に前記回路部品を装填したことを特徴
    とする半導体モジュール。
  6. 【請求項６】 半導体モジュールであって、受動素子を
    少なくとも一つ以上含む回路を内部に形成した多層配線
    基板の少なくとも一方の面に凹部を設け、前記多層基板
    を搭載する回路基板と対向する面側に形成した前記凹部
    の底面に形成した配線と半導体素子の主面がAl、あるい
    はAl合金で構成されたバンプを介して電気的に接続さ
    れ、かつ前記半導体素子の他方の面、及び、前記多層基
    板に設けた、前記配線基板と電気的導通を取るための配
    線が、前記回路基板上に形成した金属配線上にSnと、A
    g、Au、Al、Cu、Ni、Ge、Ga、In、P、Bi、Znの群から選
    択された少なくとも１元素、及び不可避的な不純物を含
    む1種類のろう材を介して接合されている構造の半導体
    モジュール。
  7. 【請求項７】 半導体モジュールであって、受動素子を
    少なくとも１つ以上含む回路を内部に形成した多層基板
    の少なくとも一方の面に凹部を設け、かつ前記多層基板
    の前記多層基板を搭載する回路基板とは対向しない側の
    面に部品が搭載され、かつ前記多層基板の前記回路基板
    とは対向しない側の面に搭載された部品を樹脂で包埋
    し、かつ前記回路基板と対向する側に形成した凹部の底
    面に形成した配線と半導体素子の主面がAl、あるいはAl
    合金で構成された突起物を介して電気的に接続され、か
    つ前記半導体素子の他方の面、及び、前記多層基板に設
    けた、前記回路基板と電気的導通を取るための配線が、
    前記回路基板上に形成した金属配線上にSnと、Ag、Au、
    Al、Cu、Ni、Ge、Ga、In、P、Bi、Znの群から選択され
    た少なくとも１元素、及び不可避的な不純物を含む１種
    類のろう材を介して接合されている構造の半導体モジュ
    ール。
  8. 【請求項８】 半導体モジュールであって、受動素子を
    少なくとも１つ以上含む回路を内部に形成した多層基板
    の少なくとも一方の面に凹部を設け、かつ前記多層基板
    の前記多層基板を搭載する回路基板とは対向しない側の
    面に部品が搭載され、かつ前記多層基板の前記回路基板
    とは対向しない側の面に搭載された部品を樹脂で包埋
    し、かつ前記多層基板の前記回路基板とは対向しない側
    に金属製の蓋が装備され、かつ前記回路基板と対向する
    側に形成した前記多層基板の凹部の底面に形成した配線
    と半導体素子の主面がAl、あるいはAl合金で構成された
    突起物を介して電気的に接続され、かつ前記半導体素子
    の他方の面、及び、前記多層基板に設けた、前記回路基
    板と電気的導通を取るための配線が、前記回路基板上に
    形成した金属配線上にSnと、Ag、Au、Al、Cu、Ni、Ge、
    Ga、In、P、Bi、Znの群から選択された少なくとも１元
    素、及び不可避的な不純物を含む1種類のろう材を介し
    て接合されている構造の半導体モジュール。
  9. 【請求項９】 半導体モジュールであって、受動素子を
    少なくとも１つ以上含む回路を内部に形成した多層基板
    の少なくとも一方の面に凹部を設け、かつ前記多層基板
    の前記多層基板を搭載する回路基板とは対向しない側の
    面に部品が搭載され、かつ前記回路基板と面する側に形
    成した前記多層基板の凹部の底面に形成した配線と半導
    体素子の主面がAl、あるいはAl合金で構成された突起物
    を介して電気的に接続され、かつ前記半導体素子の他方
    の面、及び、前記多層基板に設けた、前記回路基板と電
    気的導通を取るための配線が、前記回路基板上に形成し
    た金属配線上にSnと、Ag、Au、Al、Cu、Ni、Ge、Ga、I
    n、P、Bi、Znの群から選択された少なくとも１元素、及
    び不可避的な不純物を含む1種類のろう材を介して接合
    されている構造の半導体モジュール。
  10. 【請求項１０】 多層配線基板の一方の面側に凹部を設
    ける工程と、 該凹部の底面にバンプを形成し、該バンプを介して半導
    体素子の一方面側の端子を前記多層配線基板に超音波を
    併用したフリップチップ接続法により接続する工程と、 放熱性配線板を備えた回路基板の前記放熱性配線板上に
    Ｓｎ系のろう材をスクリーン印刷する工程と、 前記ろう材をスクリーン印刷した回路基板上に前記半導
    体素子を搭載した多層配線基板を載置し、リフロー炉を
    通過させる工程を含むことを特徴とする半導体モジュー
    ルの製造方法。
  11. 【請求項１１】 多層配線基板の一方の面及び他方の側
    に凹部を設ける工程と、 一方の凹部の底面にバンプを形成し、該バンプを介して
    半導体素子の一方面側の端子を前記多層配線基板に超音
    波を併用したフリップチップ接続法により接続する工程
    と、 他方の凹部の底面にペーストろう材を介して回路素子を
    配置し、該回路素子と前記多層配線基板をワイヤボンデ
    ィング法により接続する工程と、 前記回路素子上に所定の型を用いて樹脂を注入し、固化
    させる工程と、 放熱性配線板を備えた回路基板の前記放熱性配線板上に
    Ｓｎ系のろう材をスクリーン印刷する工程と、 前記ろう材をスクリーン印刷した回路基板上に前記半導
    体素子を搭載した多層配線基板を載置し、リフロー炉を
    通過させる工程を含むことを特徴とする半導体モジュー
    ルの製造方法。
JP2002025752A 2002-02-01 2002-02-01 半導体モジュール及びその製造方法 Pending JP2003229521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002025752A JP2003229521A (ja) 2002-02-01 2002-02-01 半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025752A JP2003229521A (ja) 2002-02-01 2002-02-01 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003229521A true JP2003229521A (ja) 2003-08-15

Family

ID=27747797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025752A Pending JP2003229521A (ja) 2002-02-01 2002-02-01 半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003229521A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
WO2009066504A1 (ja) * 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュール
JP2015090924A (ja) * 2013-11-06 2015-05-11 株式会社豊田自動織機 半導体装置
JP2018200990A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子機器
CN112202318A (zh) * 2019-07-08 2021-01-08 夏普株式会社 功率模块

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
WO2009066504A1 (ja) * 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュール
US8139368B2 (en) 2007-11-20 2012-03-20 Murata Manufacturing Co., Ltd. Component-containing module
JP2015090924A (ja) * 2013-11-06 2015-05-11 株式会社豊田自動織機 半導体装置
JP2018200990A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子機器
CN112202318A (zh) * 2019-07-08 2021-01-08 夏普株式会社 功率模块

Similar Documents

Publication Publication Date Title
US7268426B2 (en) High-frequency chip packages
JP3013831B2 (ja) Ｍｍｉｃパッケージ
US7393771B2 (en) Method for mounting an electronic part on a substrate using a liquid containing metal particles
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US5909058A (en) Semiconductor package and semiconductor mounting part
JPH09283700A (ja) 高周波用電力増幅器
US11688673B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
JP2003197835A (ja) 電力増幅モジュール及び電力増幅モジュール用要素集合体
JP4412072B2 (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
JP2000299427A (ja) 高周波集積回路装置
JP2003229521A (ja) 半導体モジュール及びその製造方法
US20210280478A1 (en) Radio Frequency Package Implementing a Window Frame with Edge Plating and Processes of Implementing the Same
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
JP2000133765A (ja) 高周波集積回路装置
US20230197597A1 (en) Configurable metal - insulator - metal capacitor and devices and processes implementing the same
US20240213184A1 (en) Integrated passive devices (ipd) having a baseband damping resistor for radiofrequency power devices and devices and processes implementing the same
JPWO2006001087A1 (ja) 半導体装置
WO1996012296A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JP4157449B2 (ja) 高周波用モジュール
JPH10275879A (ja) 半導体パッケージ
JPH0746007A (ja) 電力用基板および高周波用電力増幅器
JP2003197825A (ja) 半導体装置及びその製造方法
WO2024137486A1 (en) Integrated passive devices (ipd) having a baseband damping resistor for radiofrequency power devices and devices and processes implementing the same
JPH08167674A (ja) 半導体素子搭載用パッケージ
JP2006165383A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050524