JP2011097247A - 高周波モジュールおよびその製造方法 - Google Patents

高周波モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2011097247A
JP2011097247A JP2009247760A JP2009247760A JP2011097247A JP 2011097247 A JP2011097247 A JP 2011097247A JP 2009247760 A JP2009247760 A JP 2009247760A JP 2009247760 A JP2009247760 A JP 2009247760A JP 2011097247 A JP2011097247 A JP 2011097247A
Authority
JP
Japan
Prior art keywords
chip
sealing
substrate
sealing solder
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009247760A
Other languages
English (en)
Inventor
Kazue Hatayama
和重 畑山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2009247760A priority Critical patent/JP2011097247A/ja
Publication of JP2011097247A publication Critical patent/JP2011097247A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】気密性および信頼性が高く、かつ小型化が可能な高周波モジュールを提供すること。
【解決手段】本発明は、絶縁体からなり、キャビティ14を有する基板10と、キャビティ14内に実装されたチップ部品20と、キャビティ14を覆うように基板10の上面にフリップチップ実装されたSAWデバイスチップ24と、基板10の上面に設けられ、SAWデバイスチップ24とチップ部品20とを封止する封止半田28と、を具備する高周波モジュールである。
【選択図】図1

Description

本発明は、高周波モジュールおよびその製造方法に関し、特に、チップ部品が実装された基板にデバイスチップをフリップチップ実装する高周波モジュールおよびその製造方法に関する。
近年、電子部品の小型化、低コスト化、高機能化の要求に伴い、基板上にデバイスチップだけでなく、チップインダクタ、チップキャパシタ、およびチップ抵抗などのいわゆるチップ部品も実装し、高集積化を図った高周波モジュールが利用されている。こうした高周波モジュールに、異物付着や外部からの水分の浸入などがあると、デバイスチップの機能が損なわれることがある。特に、デバイスチップが、SAWデバイスチップ(Surface Acoustic Wave:弾性表面波)やFBAR(Film Bulk Acoustic Resonator:薄膜圧電共振器)などの弾性波デバイスチップである場合は、特性が悪化しやすい。特性の悪化を抑制するために、デバイスチップを封止する技術が知られている。
例えば、特許文献1には、基板上にSAWチップとはんだ部品とを混載し、かつ樹脂側壁および樹脂蓋により封止する技術が開示されている。
特開2002−76832号公報
しかしながら、特許文献1によれば、樹脂側壁および樹脂蓋による封止は、気密性が十分ではなく、また外部からの電波による影響などを遮断し難いことから、高周波モジュールの信頼性が低下するばかりでなく、特性悪化が発生する可能性もある。
また、SAWチップとはんだ部品とを基板の同一平面上に実装しているため、小型化が難しいという課題もある。
本発明は、上記課題に鑑みなされたものであり、気密性および信頼性が高く、かつ小型化が可能な高周波モジュールおよびその製造方法を提供することを目的とする。
本発明は、絶縁体からなり、キャビティを有する基板と、前記キャビティ内に実装されたチップ部品と、前記キャビティを覆うように前記基板の上面にフリップチップ実装されたデバイスチップと、前記基板の上面に設けられ、前記デバイスチップと前記チップ部品とを封止する封止半田と、を具備することを特徴とする高周波モジュールである。本発明によれば、気密性および信頼性が高く、かつ小型化が可能な高周波モジュールが得られる。
上記構成において、前記デバイスチップと前記封止半田との上に設けられたリッドを具備する構成とすることができる。この構成によれば、封止半田の形状が損なわれることを抑制できる。
上記構成において、前記封止半田および前記リッドの少なくとも一方を覆う保護膜を具備する構成とすることができる。この構成によれば、高周波モジュールの信頼性をより向上できる。
上記構成において、前記基板は多層セラミック基板である構成とすることができる。この構成によれば、キャビティを有する基板が容易に得られる。
上記構成において、前記基板の上面に設けられた金属からなる封止パターンを具備し、前記封止半田は前記封止パターンに接合するように設けられている構成とすることができる。この構成によれば、封止をより確実にでき、高い気密性を保つことができる。
上記構成において、前記デバイスチップは、弾性波デバイスチップである構成とすることができる。この構成によれば、弾性波デバイスチップの特性の悪化を抑制できる。
本発明は、絶縁体からなりキャビティを有する基板の前記キャビティ内にチップ部品を実装する工程と、前記キャビティを覆うように前記基板の上面にデバイスチップをフリップチップ実装する工程と、前記基板の上面に、前記デバイスチップと前記チップ部品とを封止する封止半田を形成する工程と、を有することを特徴とする高周波モジュールの製造方法である。本発明によれば、気密性および信頼性が高く、かつ小型化が可能な高周波モジュールが得られる。
上記構成において、前記封止半田を形成する工程は、前記デバイスチップと前記基板の上に前記封止半田を供給し、リッドにより前記封止半田を加圧しつつ前記封止半田を溶解させることで、前記フリップチップ実装する工程により実装された複数の前記デバイスチップのうち、隣接する前記デバイスチップの間に前記封止半田を供給することで、前記封止半田を形成する工程であり、前記隣接するデバイスチップの間に供給された前記封止半田に溝部を形成する工程と、前記溝部で露出された前記封止半田と前記リッドとを覆うように保護膜を形成する工程と、を有する構成とすることができる。この構成によれば、信頼性がより向上した高周波モジュールが得られる。
本発明によれば、気密性および信頼性が高く、かつ小型化が可能な高周波モジュールが得られる。
図1(a)は実施例に係る高周波モジュールの例を示す上面模式図であり、図1(b)は図1(a)のA−A間の断面模式図、図1(c)は図1(a)のB−B間の断面模式図である。 図2(a)および図2(b)は実施例の変形例に係る高周波モジュールの例を示す断面模式図である。 図3(a)から図3(c)は実施例に係る高周波モジュールの製造方法の例を示す断面模式図(その1)である。 図4(a)から図4(c)は実施例に係る高周波モジュールの製造方法の例を示す断面模式図(その2)である。
以下、図面を参照して、本発明の実施例について説明する。
図1(a)は実施例に係る高周波モジュールの例を示す上面模式図であり、図1(b)は図1(a)のA−A間の断面模式図、図1(c)は図1(a)のB−B間の断面模式図である。なお、図1(a)においては、保護膜32およびリッド26を透視してSAWデバイスチップ24を図示しており、また、チップ部品20、Cuペースト18、電極16、およびバンプ22は、SAWデバイスチップ24を透視して図示している。
図1(a)から図1(c)のように、基板10は、例えばセラミックなどの絶縁体からなる層が4層積層された多層セラミック基板である。基板10の各層間には内部配線12が形成されている。基板10には、凹部であるキャビティ14が設けられている。キャビティ14の底面には、例えばAuなどの金属からなる電極16が設けられている。キャビティ14内には、例えばCuペースト18を用いて、3つのチップ部品20が実装されている。チップ部品20の上面は基板10の上面より低い位置にある。Cuペースト18とキャビティ14の底面に設けられた電極16とは接続されている。
基板10の上面に、例えばAuなどの金属からなるバンプ22を用いて、IDTなどの電極パターンを有する2つのSAWデバイスチップ24がフリップチップ実装されている。SAWデバイスチップ24はキャビティ14の上方に設けられている。2つのSAWデバイスチップ24の間隔Tは狭く、2つのSAWデバイスチップ24によりキャビティ14はほぼ覆われている。バンプ22と基板10の上面に設けられた例えばAuなどの金属からなる電極16とは接続されている。
SAWデバイスチップ24の周辺に、例えばSn−Agからなる封止半田28が設けられている。封止半田28は、基板10の上面に設けられた、例えばAuなどの金属からなる封止パターン30に接合されている。SAWデバイスチップ24および封止半田28の上面には、例えばコバールなどの金属からなるリッド26が設けられている。封止半田28およびリッド26によりSAWデバイスチップ24とチップ部品20とは封止されている。基板10とリッド26とは封止半田28により接合されている。封止半田28およびリッド26の表面を覆うように、例えばNiなどの金属からなる保護膜32が設けられている。
図2は、実施例の変形例に係る高周波モジュールの例を示す断面模式図である。図2(a)は、図1(b)に相当する部分の断面模式図であり、図2(b)は、図1(c)に相当する部分の断面模式図である。図2(a)および図2(b)のように、2つのSAWデバイスチップ24は、互いに接するように設けられている。つまり、2つのSAWデバイスチップ24の間に間隔はなく、キャビティ14は、2つのSAWデバイスチップ24により完全に覆われている。SAWデバイスチップ24の上面には封止半田28が存在し、封止半田28の上にリッド26が設けられている。つまり、SAWデバイスチップ24は封止半田28により覆われている。その他の構成は実施例と同じであり、図1で説明しているためここでの説明は省略する。実施例の変形例では、SAWデバイスチップ24とチップ部品20とは、封止半田28により封止されている。
次に、実施例に係る高周波モジュールの製造方法について説明する。図3(a)から図4(c)は、実施例に係る高周波モジュールの製造方法の例を示す断面模式図である。図3(a)から図4(c)は、図1(b)に相当する部分を示す断面模式図である。
図3(a)のように、まず、例えば多層セラミック基板からなり、マトリクス状に複数のキャビティ14が設けられた基板10を準備する。Cuペースト18を用いてキャビティ14の底面に設けられた電極16にチップ部品20を接続する。つまり、キャビティ14内にチップ部品20を実装する。
図3(b)のように、次に、キャビティ14を覆うように、バンプ22を用いて基板10の上面に設けられた電極16にSAWデバイスチップ24を実装する。つまり、キャビティ14を覆うように、基板10の上面にSAWデバイスチップ24をフリップチップ実装する。
図3(c)のように、基板10およびSAWデバイスチップ24の上に封止半田28を配置する。封止半田28のさらに上にはリッド26を配置する。封止半田28を例えば270℃に加熱しながら、リッド26を用い封止半田28を基板10側に加圧する。
図4(a)のように、溶解した封止半田28が、隣接するキャビティ14それぞれの上方に形成された隣接するSAWデバイスチップ24の間に供給され、封止パターン30上に流動し接合する。リッド26は、封止半田28とSAWデバイスチップ24との上面に形成される。これにより、SAWデバイスチップ24とチップ部品20とは封止される。なお、図1(a)に示したような、1つのキャビティ14上方に設けられた2つのSAWデバイスチップ24の間隔Tでは、間隔Tが狭いことから、図3(c)の工程を実行しても、表面張力により封止半田28が間隔Tからキャビティ14内に供給されることはない。
また、実施例の変形例に係る高周波モジュールを製造する場合は、図3(c)の工程で、SAWデバイスチップ24の上面に封止半田28が残存するようにリッド26を加圧すればよい。これにより、図4(a)の工程で、SAWデバイスチップ24の上部と側部とに封止半田28が形成され、SAWデバイスチップ24とチップ部品20とが封止される。
図4(b)のように、例えばダイシングブレード36を用い、隣接するキャビティ14それぞれの上方に設けられた隣接するSAWデバイスチップ24の間で、リッド26と封止半田28とを切断する。この工程により、隣接するSAWデバイスチップ24の間に、リッド26と封止半田28とが除去された溝部34が形成される。
図4(c)のように、例えばメッキ法を用いて、リッド26の表面と溝部34で露出した封止半田28の表面とに、例えばNiからなる保護膜32を形成する。その後、例えばダンシングブレード36を用い、溝部34で基板10を切断する。以上の工程により、図1に示すような実施例に係る高周波モジュールが完成する。
以上説明してきたように、実施例および実施例の変形例によれば、基板10に設けられたキャビティ14内にチップ部品20を実装し、キャビティ14上方にキャビティ14を覆うようにSAWデバイスチップ24をフリップチップ実装する。このように、チップ部品20とSAWデバイスチップ24とを垂直方向で重ねて実装することで、高周波モジュールの小型化が実現できる。また、キャビティ14を覆うようにSAWデバイスチップ24が実装されていることで、キャビティ14内に封止半田28が侵入することを抑制でき、チップ部品20が封止半田28に触れることを抑制できる。
実施例では、SAWデバイスチップ24とチップ部品20とは金属製のリッド26と封止半田28により封止され、実施例の変形例では、SAWデバイスチップ24とチップ部品20とは封止半田28により封止されている。このように、SAWデバイスチップ24とチップ部品20とが、金属製のリッド26および/または封止半田28により封止されることで、樹脂で封止される場合に比べて気密性が向上する。また、金属製のリッド26および/または封止半田28により封止することで、SAWデバイスチップ24とチップ部品20とを外部の電波などから遮断できる。つまり、気密性および信頼性の向上が実現できる。なお、リッド26は、樹脂の表面に金属膜が設けられている場合でもよい。この場合でも、気密性と信頼性とを向上できる。また、実施例の変形例のように、SAWデバイスチップ24が封止半田28により封止されている場合は、リッド26は樹脂製である場合でもよい。
また、図3(c)で示したように、基板10とSAWデバイスチップ24の上に封止半田28を配置し、その上にリッド26を配置し、そして、リッド26を用いて封止半田28を基板10側に加圧することで、封止半田28の加圧が容易にできると共に、封止半田28の形状が損なわれることを抑制できる。このような製造方法で製造されることで、図1(b)から図2(b)に示すように、SAWデバイスチップ24と封止半田28との上にリッド26が設けられる構造となる。
リッド26と封止半田28とを覆うように保護膜32が形成されていることで、外部からの衝撃や温度から高周波モジュールを保護することができ、信頼性をより向上できる。また、実施例および実施例の変形例では、保護膜32は、リッド26と封止半田28との両方を覆うように形成されている場合を例に示したが、保護膜32は、リッド26と封止半田28との少なくとも一方を覆うように形成されていればよい。この場合でも、信頼性を向上させることができる。なお、保護膜32はNiなどの金属膜である場合の他に、例えばエポキシ樹脂などの樹脂膜である場合でもよい。
基板10は、多層セラミック基板であることが好ましい。多層セラミック基板を用いることで、基板10にキャビティ14を容易に形成できる。
基板10の上面に金属からなる封止パターン30が設けられていて、封止半田28は封止パターン30に接合されている場合が好ましい。これにより、封止をより確実に行うことができ、高い気密性を保つことができる。封止パターン30は、封止半田28に対して濡れ性の高い金属により形成されることが好ましい。
図3(a)から図4(a)で説明したように、基板10が有するキャビティ14内にチップ部品20を実装し、キャビティ14を覆うように基板10の上面にSAWデバイスチップ24をフリップチップ実装する。そして、SAWデバイスチップ24と基板10の上に封止半田28を供給し、封止半田28を加圧しつつ溶解させることで、基板10の上面に、SAWデバイスチップ24とチップ部品20とを封止する封止半田28を形成する。このような製造工程により、気密性と信頼性の向上、および小型化が可能な高周波モジュールが得られる。
また、図3(c)から図4(c)で説明したように、リッド26を用いて封止半田28を加圧しつつ封止半田28を溶解して、隣接するSAWデバイスチップ24の間に封止半田28を供給する。そして、隣接するSAWデバイスチップ24の間に供給された封止半田28に溝部34を形成した後、リッド26と溝部34で露出した封止半田28とを覆うように保護膜32を形成する。このような製造工程により、リッド26と封止半田28とを覆う保護膜32を容易に形成でき、信頼性がより向上される高周波モジュールが得られる。
実施例および実施例の変形例においては、デバイスチップがSAWデバイスチップである場合を例に示したが、デバイスチップは例えば弾性境界波デバイスやFBARなどの弾性波デバイスであってもよい。また、デバイスチップは弾性波デバイスチップ以外のデバイスチップであってもよい。特に、高周波デバイスチップである弾性波デバイスチップの場合、気密封止と外部からの電波を遮断できることにより、特性の悪化が抑制される。また、キャビティ14内に実装されるチップ部品20の個数は3つに限らず、1つや2つ、あるいは4つ以上である場合でもよい。キャビティ14を覆うように実装されるSAWデバイスチップ24の個数は2つに限らず、1つや3つ以上の場合でもよい。また、キャビティ14は、SAWデバイスチップ24で完全に覆われている場合が好ましいが、SAWデバイスチップ24により大部分が覆われ、表面張力により封止半田28が侵入できない程度の間隔がある場合でもよい。
また、チップ部品20はCuペースト18を用いて実装される場合を例に示したが、Agペーストなどの導電性ペーストや半田を用いてもよい。チップ部品20を実装した後、封止半田28を用いて封止する工程が実行されるため、封止半田28の融点よりも高い融点を有する材料を用いてチップ部品20は実装されることが好ましい。
図1で示したように、キャビティ14を覆うように設けられた2つのSAWデバイスチップ24の間に間隔Tがある場合でも、間隔Tが狭ければ、間隔T上に設けられた封止半田28は表面張力によりキャビティ14内に落ちないため、図2で示したような、SAWデバイスチップ24の上面に封止半田28が存在し、封止半田28によりSAWデバイスチップ24が封止されている場合でもよい。また、図2で示したように、キャビティ14を覆う2つのSAWデバイスチップ24が互いに接していて間隔がない場合、SAWデバイスチップ24の側部に封止半田28が、上面にリッド26が設けられ、封止半田28とリッド26により封止されている場合や、SAWデバイスチップ24の側部に封止半田28が設けられて封止半田28により封止されている場合でもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
12 内部配線
14 キャビティ
16 電極
18 Cuペースト
20 チップ部品
22 バンプ
24 SAWデバイスチップ
26 リッド
28 封止半田
30 封止パターン
32 保護膜
34 溝部
36 ダイシングブレード

Claims (8)

  1. 絶縁体からなり、キャビティを有する基板と、
    前記キャビティ内に実装されたチップ部品と、
    前記キャビティを覆うように前記基板の上面にフリップチップ実装されたデバイスチップと、
    前記基板の上面に設けられ、前記デバイスチップと前記チップ部品とを封止する封止半田と、
    を具備することを特徴とする高周波モジュール。
  2. 前記デバイスチップと前記封止半田との上に設けられたリッドを具備することを特徴とする請求項1記載の高周波モジュール。
  3. 前記封止半田および前記リッドの少なくとも一方を覆う保護膜を具備することを特徴とする請求項2記載の高周波モジュール。
  4. 前記基板は多層セラミック基板であることを特徴とする請求項1から3のいずれか一項記載の高周波モジュール。
  5. 前記基板の上面に設けられた金属からなる封止パターンを具備し、
    前記封止半田は前記封止パターンに接合するように設けられていることを特徴とする請求項1から4のいずれか一項記載の高周波モジュール。
  6. 前記デバイスチップは、弾性波デバイスチップであることを特徴とする請求項1から5のいずれか一項記載の高周波モジュール。
  7. 絶縁体からなりキャビティを有する基板の前記キャビティ内にチップ部品を実装する工程と、
    前記キャビティを覆うように前記基板の上面にデバイスチップをフリップチップ実装する工程と、
    前記基板の上面に、前記デバイスチップと前記チップ部品とを封止する封止半田を形成する工程と、を有することを特徴とする高周波モジュールの製造方法。
  8. 前記封止半田を形成する工程は、前記デバイスチップと前記基板の上に前記封止半田を供給し、リッドにより前記封止半田を加圧しつつ前記封止半田を溶解させることで、前記フリップチップ実装する工程により実装された複数の前記デバイスチップのうち、隣接する前記デバイスチップの間に前記封止半田を供給することにより、前記封止半田を形成する工程であり、
    前記隣接するデバイスチップの間に供給された前記封止半田に溝部を形成する工程と、
    前記溝部で露出された前記封止半田と前記リッドとを覆うように保護膜を形成する工程と、を有することを特徴とする請求項7記載の高周波モジュールの製造方法。
JP2009247760A 2009-10-28 2009-10-28 高周波モジュールおよびその製造方法 Withdrawn JP2011097247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009247760A JP2011097247A (ja) 2009-10-28 2009-10-28 高周波モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009247760A JP2011097247A (ja) 2009-10-28 2009-10-28 高周波モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2011097247A true JP2011097247A (ja) 2011-05-12

Family

ID=44113718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009247760A Withdrawn JP2011097247A (ja) 2009-10-28 2009-10-28 高周波モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2011097247A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768335A (zh) * 2018-05-25 2018-11-06 张琴 气密性声表面波元件封装结构及制作方法
CN109687058A (zh) * 2018-12-25 2019-04-26 上海思彼安德智能***有限公司 Ka全频段气密等级微波开关模块结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768335A (zh) * 2018-05-25 2018-11-06 张琴 气密性声表面波元件封装结构及制作方法
CN109687058A (zh) * 2018-12-25 2019-04-26 上海思彼安德智能***有限公司 Ka全频段气密等级微波开关模块结构

Similar Documents

Publication Publication Date Title
KR100695255B1 (ko) 전자 부품 및 그 제조 방법
JP5686943B2 (ja) 弾性波デバイス及びその製造方法
JP3303791B2 (ja) 電子部品の製造方法
KR100654054B1 (ko) 압전 부품 및 그 제조 방법
JP4712632B2 (ja) 弾性波デバイス及びその製造方法
US11444596B2 (en) Acoustic wave device
US20060249824A1 (en) Stack type surface acoustic wave package, and method for manufacturing the same
JP4555369B2 (ja) 電子部品モジュール及びその製造方法
JP5177516B2 (ja) 電子部品
JP2012151698A (ja) 弾性波デバイス
JP5206377B2 (ja) 電子部品モジュール
KR20060095092A (ko) 고주파 모듈 부품 및 그 제조 방법
US20180062611A1 (en) Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device
JP6360678B2 (ja) モジュールおよびその製造方法
JP2007096519A (ja) 高周波モジュールおよびその製造方法
JP2011097247A (ja) 高周波モジュールおよびその製造方法
US9386703B2 (en) Electronic device
US8093101B2 (en) Electronic device and method of fabricating the same
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
JP2010212379A (ja) 電子部品モジュール及びその製造方法
JP4234088B2 (ja) 電子部品及びその製造方法
JP2005129855A (ja) 高周波モジュール
JP5340884B2 (ja) 高周波モジュールの製造方法
JP2010147348A (ja) 電子部品及びその製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130108