JP3922853B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3922853B2 JP3922853B2 JP34746399A JP34746399A JP3922853B2 JP 3922853 B2 JP3922853 B2 JP 3922853B2 JP 34746399 A JP34746399 A JP 34746399A JP 34746399 A JP34746399 A JP 34746399A JP 3922853 B2 JP3922853 B2 JP 3922853B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- unit
- pixel
- signal
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/715—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame interline transfer [FIT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マルチプル・フレーム・インターライン・トランスファー型ＣＣＤを用いた固体撮像装置に関するものである。
【０００２】
【従来の技術】
フレーム・インターライン・トランスファー型チャージ・カップルド・デバイス（以下、ＦＩＴ型ＣＣＤという）は、スミアが少ないという理由から、従来より放送業務用カメラ等に使用されてきた。また新しい画像フォーマットとして、プログレス（順次）走査が注目されており、これを実現するデバイスとして、マルチプル・フレーム・インターライン・トランスファー型ＣＣＤ（以下、ＭＦＩＴ型ＣＣＤという）が開発されている。
【０００３】
ＭＦＩＴ型ＣＣＤについては、アイ・エス・エス・シー・シー、ダイジェスト・オブ・テクニカルペーパーズ（ISSCC Digest of Technical Papers）1993年の190 頁−191 頁に発表されている。なおＭＦＩＴ型ＣＣＤはプログレス走査だけではなく、従来のインターレース走査も可能である。
【０００４】
図９はＭＦＩＴ型ＣＣＤの内部構成を示すブロック図である。このＭＦＩＴ型ＣＣＤ６０は半導体基板上に、光電素子の集合体であるフォトダイオード群（以下、ＰＤ群という）６１と垂直ＣＣＤ（以下、ＶＣＣＤという）６２とで構成される画素部６５、水平ＣＣＤ（以下、ＨＣＣＤという）６３、出力アンプ６４、ダミー部７０が２次元的に形成された撮像素子である。第１の蓄積部６６、第２の蓄積部６７はＰＤ群が形成されず、ＶＣＣＤ６２が遮光されたものと等価である。
【０００５】
画素部６５において、光電変換部であるＰＤ群６１で光電変換された信号電荷は、垂直転送部であるＶＣＣＤ６２へ読み出され、垂直転送パルスφＶ１〜φＶ４によって蓄積部６６、６７に転送される。また蓄積部６６、６７に保持された信号電荷は垂直転送パルスφＳ１〜φＳ４によって水平転送部であるＨＣＣＤ６３に転送される。ＨＣＣＤ６３の信号電荷は水平転送パルスφＨ１、φＨ２によって出力アンプ６４に転送される。ポリシリコンで構成されるＶＣＣＤ６２の電極（ゲート）は、垂直転送パルスφＶ１〜φＶ４、φＳ１〜φＳ４が供給されることで、ゲート下のポテンシャルが変化し、信号電荷を転送する。ＨＣＣＤ６３も同様である。
【０００６】
ＭＦＩＴ型ＣＣＤの画素部６５での動作は、まずＰＤ群６１のうち、奇数画素を最初の第１の転送時にＶＣＣＤ６２へ転送する。そして垂直転送パルスφＶ１〜φＶ４によって奇数画素の信号電荷を蓄積部６６へ垂直転送する。次に、同じくＰＤ６１の偶数画素を第２の転送時にＶＣＣＤ６２へ転送する。その後は、蓄積部６６に保持された奇数画素の信号電荷を蓄積部６７へ垂直転送し、ＶＣＣＤ６２に保持された偶数画素の信号電荷を蓄積部６６に垂直転送する。
【０００７】
蓄積部６７に保持された奇数画素の信号電荷は、垂直転送パルスφＳ１〜φＳ４よってＨＣＣＤ６３に垂直転送され、水平転送パルスφＨ１、φＨ２によって出力アンプ６４に水平転送される。また蓄積部６６に保持された偶数画素の信号電荷は、垂直転送パルスφＳ１〜φＳ４よって蓄積部６７に垂直転送され、更に垂直転送パルスφＳ１〜φＳ４よってＨＣＣＤ６３に垂直転送される。ＨＣＣＤ６３に保持された偶数画素の信号電荷は、次の周期の水平転送パルスφＨ１、φＨ２によって出力アンプ６４に水平転送される。
【０００８】
従って出力アンプ６４へは奇数画素がすべて転送された後、偶数画素が転送されることになる。なお、奇数画素、偶数画素の転送順は逆でも問題ない。出力アンプ６４は信号電荷を電圧信号に変換し、外部に設けられたプリアンプ６８に供給する。プリアンプ６８は入力信号を増幅してノイズ除去等を行い、更にＡ／Ｄ変換する。その後、並べ換え回路６９は奇数画素（ｎ−１，・・・３，１）と偶数画素（ｎ，・・・４，２）を並べ換え、正規の順序（ｎ，ｎ−１，・・・４，３，２，１）で図示しない信号処理回路に供給する。信号処理回路はガンマ処理やニー処理等を行い、画素信号を出力する。
【０００９】
図１０はＭＦＩＴ型ＣＣＤの駆動タイミング図である。図１０（ａ）に示す垂直ブランク（Ｖ期間）中の最初の期間において、不要電荷の掃出し動作の後、図１０（ｂ）に示すように電圧ＶＨの転送パルスを用いて奇数画素群と偶数画素群に分けてＶＣＣＤ６２に一斉転送する。そして電圧ＶＭ（ＶＭ＜ＶＨ）の垂直転送パルスを用いて蓄積部６６、６７へ信号電荷を高速転送する。
【００１０】
図１１及び図１２はＭＦＩＴ型ＣＣＤの読み出しタイミング図であり、図１１はインターレース時、図１２はプログレス時のタイミングを示す。図１１及び図１２において説明を容易にするため、ＰＤ群６１のフォトダイオードの一部をＰ７１，Ｐ７２，Ｐ７３とする。図１１及び図１２の（ｂ）に示すＶＣＣＤ６２のゲートは前述したようにポリシリコンで構成され、隣接する２つのＰＤを単位として垂直転送パルスφＶ１〜φＶ４が供給される。図１１（ｃ）に示す電位変化は、期間ｔ１〜ｔ４におけるＶＣＣＤ６２の各ゲートのポテンシャルを示し、ハッチングは信号電荷を示している。一般的にフォトダイオードから信号電荷をＶＣＣＤへ読み出す（転送）場合、まずφＶ１のゲートに対して図１０（ｂ）に示すような電圧ＶＨのパルスが印加される。図１１（ｃ）の期間ｔ１はこのようにして信号電荷が、フォトダイオードＰ７１、Ｐ７３から、ＶＣＣＤ６２のφＶ１のゲートに転送された状態を示している。またφＶ３のゲートに対して電圧ＶＨのパルスが印加されると、図１１（ｃ）の期間ｔ２で示すように、フォトダイオードＰ７２、Ｐ７４（図示せず）から、ＶＣＣＤ６２のφＶ３のゲートに信号電荷が転送される。
【００１１】
インターレース走査時は、図１１（ｃ）の期間ｔ３で示すように、φＶ２のゲートがオン状態となって、フォトダイオードＰ７１とＰ７２の信号電荷が加算される。同様にフォトダイオードＰ７３とＰ７４の信号電荷も加算される。その後、図１１（ｃ）の期間ｔ４で示すように、加算された信号電荷はφＶ２及びφＶ３のゲート下に集められる。その後のＶＣＣＤ６２内での転送は、尺取り虫のように期間ｔ３の状態と期間ｔ４の状態とを繰り返すことで行われる。
【００１２】
また図１２に示すプログレス時においては、（ｃ）に示す期間ｔ’１まではインターレース時と同じである。ただしプログレス時は、奇数画素のみを読み出した後、期間ｔ’２を経て信号電荷を転送する。全ての奇数画素を転送した後、図１２（ｃ）に示す期間ｔ”１のように、偶数画素（例えばフォトダイオードＰ７２）の信号電荷を読み出し、期間ｔ”２の状態を経て転送する。
【００１３】
【発明が解決しようとする課題】
以上のプログレス動作時には、いくつかの課題が存在する。図１３は図１２のような読み出しを行った場合のＭＦＩＴ型ＣＣＤの出力信号のプロフィールを示している。図１３（ａ）は低輝度被写体、図１３（ｂ）は高輝度被写体の場合の出力信号のレベルを示す。低輝度被写体の場合、ＣＣＤの出力信号には奇数画素も偶数画素も出力レベルに差は生じない。しかしながら高輝度被写体の場合、偶数画素の出力信号が先に飽和してしまい、奇数画素の出力信号の方が偶数画素より大きくなる。また奇数画素と偶数画素の読み出す順序を逆にした場合、上記の現象も逆になってしまう。つまり図１３（ｂ）に示すように、最初に読み出す画素の飽和電圧の方が高くなり、２回目に読み出す画素の飽和電圧が低くなる。
【００１４】
これらの原因について、はっきりしたことは判っていない。あくまで推定ではあるが、最初の画素を読み出す場合は、次に読み出す画素（フォトダイオード）に蓄積されていた信号電荷の一部が基盤側に流れてしまったものと思われる。または最初に読み出すフォトダイオードに信号電荷の一部が流れ込んでしまったのではないかと思われる。その結果、最初に読み出す画素の飽和電圧の方が高くなり、２回目に読み出す画素の飽和電圧が低くなると推定される。
【００１５】
さて、図９に示したように奇数画素及び偶数画素の出力信号は、並べ換え回路６９で昇順に変換される。この結果、高輝度被写体を写した場合は、１画素毎に出力信号のレベルが異なるため、１フレームの画像に横筋が入り、画像が破綻した状態になる。
【００１６】
またこの他に、図９のダミー部７０の電荷読み出しにも課題が存在する。図１４はＭＦＩＴ型ＣＣＤの境界部における読み出しタイミングを示す説明図である。図１４（ａ）はダミー部７０と画素部６５の境界部、及びＶＣＣＤ６２のポテンシャルの関係を示す。また図１４（ｂ）は画素部６５と蓄積部６６の境界部、及びＶＣＣＤ６２のポテンシャルの関係を示す。画素部６５では、その端部と中央部での画素形成度合いが異なってくるので、その差異をなくす目的でダミー部７０が形成される。一般的にダミー部７０は５〜１０画素程度の幅を有し、出力信号は必要がないために遮光されている。ダミー部７０には図１４（ａ）に示すように、遮光されたフォトダイオードＤ１〜Ｄ６が存在している。但しダミー部７０の端ではフォトダイオードが形成されない場合が多い。
【００１７】
従来の固体撮像装置においては、奇数画素に連続して偶数画素を出力する構成としていた。しかしながら図１４（ａ）に示すように、ダミー部７０からも僅かながら信号（不要電荷）が出力されてしまう。このため図１４（ｂ）のように偶数画素、例えばフォトダイオードＰ２，Ｐ４，Ｐ６の信号電荷を読み出そうとすると、期間ｔ１で示すフォトダイオードＤ１，Ｄ３，Ｄ５の電荷と加算され、期間ｔ２のような状態になる。当然ながらフォトダイオードＰ２，Ｐ４，Ｐ６の出力信号は正常値よりも大きくなり、奇数画素と並べ換えた場合は横筋となる。またダミー部７０にフォトダイオードが形成されていない場合でも、若干の信号出力が観測され、横筋は解消できなかった。
【００１８】
図１５は蓄積部６６、６７の暗電流量の時間変化を示す説明図である。一般的なＦＩＴ型ＣＣＤも含めて、熱励起等により蓄積部での暗電流発生は避けられない現象と言える。しかしながら、ＭＦＩＴ型ＣＣＤのプログレス動作では、その影響度は更に大きくなる。暗電流は蓄積時間に依存して変動するため、画素部６５に近い位置に蓄積されたものほど暗電流の数値は大きくなる。図１５からも判るように、奇数画素は蓄積時間が短いので暗電流は少なくなり、偶数画素は蓄積時間が長いので暗電流が多くなる。従って前述した課題と同様に、並べ換えた後に横筋が発生するという問題点があった。
【００１９】
本発明は、このような従来の問題点に鑑みてなされたものであって、ＭＦＩＴ型ＣＣＤを用いたプログレス動作時でも、横筋の発生しない、即ち画像破綻のない固体撮像装置を実現することを目的とする。
【００２１】
【課題を解決するための手段】
本願の請求項１の発明は、半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、及び前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部を有する固体撮像素子と、前記固体撮像素子のダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与える制御手段と、を具備する固体撮像装置であって、前記制御手段は、前記ダミー部で生じた不要電荷を前記第１の転送時に前記第１の蓄積部に転送するよう垂直転送パルスを前記ダミー部の画素数分更に追加して生成すると共に、前記固体撮像素子から前記不要電荷信号を出力するとき、前記不要電荷信号を廃棄するよう指示する制御信号を生成することを特徴とするものである。
【００２２】
本願の請求項２の発明は、半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、及び前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部を有する固体撮像素子と、前記固体撮像素子のダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与える制御手段と、を具備する固体撮像装置であって、前記制御手段は、前記第１の蓄積部及び第２の蓄積部の信号電荷を転送終了後は、前記第１及び第２の蓄積部に対する垂直転送パルスの発生を一時中断させ、前記ダミー部の画素数分の不要電荷を前記第１の蓄積部の始端部ゲートに圧縮転送するよう、垂直転送パルスを更に生成すると共に、前記始端部ゲートに保持された不要電荷信号を前記固体撮像素子から出力するとき廃棄するよう指示する制御信号を生成することを特徴とするものである。
【００２３】
本願の請求項３の発明は、半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部、及び前記第１の蓄積部及び第２の蓄積部から順次に垂直転送される信号電荷を水平方向に水平転送する水平転送部を有する固体撮像素子と、前記固体撮像素子の前記ダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与えると共に、前記水平転送部に保持された信号電荷を水平転送するための水平転送パルスを前記水平転送部に与える制御手段と、を具備する固体撮像装置であって、前記制御手段は、前記ダミー部で生じた不要電荷を前記第１の転送時に前記第１の蓄積部に転送するよう垂直転送パルスを前記ダミー部の画素数分更に追加して生成すると共に、不要電荷の掃出し及び信号電荷の高速転送期間以外でも、一水平期間の特定時間内に前記第１及び第２の蓄積部に保持された不要電荷を前記水平転送部へ転送するための垂直転送パルスを更に生成し、前記固体撮像素子から前記不要電荷信号を出力するとき、前記不要電荷信号を廃棄するよう指示する制御信号を生成することを特徴とするものである。
【００２６】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態１における固体撮像装置とその駆動方法について図面を用いて説明する。図１は実施の形態１〜４の固体撮像装置の構成を示すブロック図である。この固体撮像装置は、固体撮像素子としてのＭＦＩＴ型ＣＣＤ１、プリアンプ２、並べ換え回路３、制御回路４（制御手段）を含んで構成される。ＭＦＩＴ型ＣＣＤ１の構成は、図９に示すものと同一である。制御回路４からＭＦＩＴ型ＣＣＤ１に対して垂直転送パルスφＶ１〜φＶ４、垂直転送パルスφＳ１〜φＳ４、水平転送パルスφＨ１、φＨ２が夫々供給され、並べ換え回路３に対して切換信号５とイネーブル信号６とが供給される。
【００２７】
ＭＦＩＴ型ＣＣＤ１で生成された撮像信号は奇数画素、偶数画素の順で出力され、プリアンプ２でノイズ除去とＡ／Ｄ変換がなされる。並べ換え回路３はプリアンプ２から出力されたデジタルの撮像信号を入力し、奇数画素（ｎ−１，ｎ−３，・・・５，３，１）と、偶数画素（ｎ，ｎ−２，・・・６，４，２）を順番に切り換えることで、正規の順（ｎ，ｎ−１，ｎ−２，・・・６，５，４，３，２，１）に並べ換えて画素信号を出力する。実施の形態１では、制御回路４から供給する垂直転送パルスφＶ１〜φＶ４を従来例の形態から後述する形態に変更する。また以降で述べる実施の形態２と実施の形態３では、垂直転送パルスφＶ１〜φＶ４と垂直転送パルスφＳ１〜φＳ４のタイミングをずらすことで所望の機能を実現している。
【００２８】
図２及び図３は実施の形態１による固体撮像装置において、その駆動方法を示す読み出しタイミング図である。図２は第１の転送時における奇数画素の読み出しタイミングを示し、図３は第２の転送時における偶数画素の読み出しタイミングを示す。本実施の形態による駆動方法は、読み出し時、即ちＰＤ群６１からＶＣＣＤ６２への転送時の各ゲートのポテンシャル変化を、従来の形態から各種の実験結果により最適化したことが特徴である。
【００２９】
図２及び図３の（ａ）において説明を容易にするため、ＰＤ群６１のフォトダイオードの一部をＰ７１，Ｐ７２，Ｐ７３とする。図２（ｃ）の期間ｔ１に示すように、奇数画素であるフォトダイオードＰ７１，Ｐ７３の信号電荷を読み出す場合は、φＶ２のゲート及びφＶ１のゲートをオン状態にする。これは図１０で示した垂直ブランク期間Ｖに電圧ＶＭの信号を印加することにより行う。その後φＶ１のゲートに電圧ＶＨのパルスを印加することで、信号電荷をＰＤ群６１からＶＣＣＤ６２へ転送する。ＶＣＣＤ６２内での垂直転送は、図２（ｃ）の期間ｔ２の状態と期間ｔ３の状態とを繰り返すことで実行される。
【００３０】
また偶数画素の場合には、図３（ｃ）に示す期間ｔ’１に示すように、奇数画素の場合と同様にφＶ４のゲート及びφＶ３のゲートに電圧ＶＭの信号を印加し、続いてφＶ３のゲートに電圧ＶＨのパルスを印加する。その結果、フォトダイオードＰ７２，Ｐ７４（図示せず）の信号電荷をＶＣＣＤ６２に転送する。この後、図３（ｃ）の期間ｔ’２の状態と期間ｔ’３の状態とを繰り返すことで、信号電荷をＶＣＣＤ６２内で蓄積部の方向に垂直転送する。
【００３１】
本実施の形態の駆動方法は、数多くの実験を繰り返して得られた結果であり、試行錯誤の結果ではあるが、奇数画素及び偶数画素の飽和電圧を揃える最良の対策である。上記の結果は、フォトダイオードからＶＣＣＤの読み出し前において、電圧ＶＭの信号が加わったことによる各ポリシリコン・ゲートの待機状態が形成され、これによって基盤側への信号電荷の流れが変化したものと思われる。つまり奇数画素ではφＶ１、φＶ２のゲートに電圧ＶＭの信号を印加し、偶数画素ではφＶ４、φＶ３のゲートに電圧ＶＭの信号を印加して待機状態を作る。この後に、φＶ１、φＶ３のゲートに電圧ＶＨのパルスを加える。
【００３２】
以上の動作によって、高輝度被写体の撮像において偶数画素（２度目の読み出し群の画素）だけが先に飽和するという現象は解消された。
【００３３】
（実施の形態２）
次に本発明の実施の形態２における固体撮像装置の駆動方法について、図４を用いて説明する。図４は実施の形態２におけるＣＣＤの読み出しタイミング図であり、特に画素部６５と蓄積部６６との境界部分を示している。本実施の形態は、奇数画素の転送時にダミー部７０の画素数分だけ余分に不要電荷を垂直転送することを特徴とするものである。図４に示すように、読み出すべき偶数番目のフォトダイオードＰ２，Ｐ４，Ｐ６の信号電荷と、ダミー部７０のフォトダイオードＤ１，Ｄ３，Ｄ５の電荷とが蓄積部の始端部ゲートで重ならないよう制御回路４が垂直転送パルスを余分に発生させてＶＣＣＤ６２に与える。そして、不要電荷（ダミー部７０の信号）を奇数画素の信号電荷に引き続いて垂直転送する。こうすると図１４の期間ｔ２に示す状態が避けられ、不要電荷が正規の信号電荷に混合しなくなる。
【００３４】
その後プリアンプ２を介して撮像信号の読み出しを行うが、並べ換え回路３でダミー部７０で生じた不要信号を削除（廃棄）することにより、正規の画素信号が得られる。こうすると、一部の偶数画素の信号電荷に、前述した不要電荷が混合されることにより発生する横筋が解消される。通常、蓄積部は若干の余裕があるようにゲートが形成されているため、本実施の形態のような転送手法を用いても問題ない。
【００３５】
（実施の形態３）
次に本発明の実施の形態３における固体撮像装置の駆動方法について、図５を用いて説明する。図５は本実施の形態におけるＣＣＤの読み出しタイミング図である。本実施の形態は、実施の形態２で示したダミー部７０の複数の不要電荷を１つのゲートに蓄積することにある。図５（ａ）は画素部６５と蓄積部６６との境界部分を示し、特にＰＤ群６１とＶＣＣＤ６２との位置関係を示す説明図である。また図５（ｂ）はＶＣＣＤ６２の各ゲートの電荷蓄積関係を示す状態説明図である。
【００３６】
まず奇数画素の信号電荷を読み出した後、ＶＣＣＤ６２内を転送する。そして図５（ｂ）の期間ｔ１で示すように、ダミー部７０の最初のＤ１の電荷が、蓄積部６６に入った時点で、蓄積部６６及び蓄積部６７内の電荷の転送を停止する。このとき、画素部６５では転送が続行されるため、Ｄ３の電荷及びＤ５の電荷がＤ１の電荷に次々と加算され、期間ｔ２及び期間ｔ３のような状態に変化する。従ってＤ１、Ｄ３、Ｄ５の各電荷は１つのゲートで加算され、期間ｔ３のような１つの信号となる。しかし、フォトダイオード（Ｐ１，Ｐ３，・・・Ｐｎ−１）による奇数画素の信号電荷と、フォトダイオード（Ｐ２，Ｐ４，・・・Ｐｎ）による偶数画素の信号電荷は互いに加算されることはない。これらの一連の動作は、画素部６５、蓄積部６６，６７に印加されている垂直転送パルスφＶ１〜φＶ４、φＳ１〜φＳ４を夫々独立して動作又は停止させることで容易に実行できる。
【００３７】
（実施の形態４）
次に本発明の実施の形態４における固体撮像装置の駆動方法について、図６を用いて説明する。図６は本実施の形態におけるＣＣＤの駆動方法を示すタイミング図である。本実施の形態は、ＶＣＣＤ６２内に存在するダミー部７０の電荷をＨＣＣＤ６３内で加算圧縮することを特徴とする。図６（ａ）は実施の形態２の固体撮像装置に対して本駆動方法を適用した場合の説明図である。Ｈブランク期間はＨＣＣＤ６３の停止状態であり、このときに垂直転送パルスφＳ１〜φＳ４を３回動作させることで、３画素分の電荷をＨＣＣＤ６３内で加算する。こうすると３画素が１画素分に圧縮されたことになる。
【００３８】
しかしながら圧縮された１画素分は無駄な信号であり、従来のままの動作では意味のない画素信号が出力されてしまう。そこで図６（ａ）に示すように、撮像信号の出力時に図１の制御回路４から並べ換え回路３に対して与えるイネーブル信号５の極性を反転させ、無駄な画素信号の記憶を停止させる。つまりイネーブル信号５は、通常状態ではＨブランク期間の記憶を停止させるよう作用するのに加え、ダミー部７０の信号が出力される期間についても記憶を停止させるように作用する。並べ換え回路３から画素信号を出力するには、切換信号５を用いるが、無駄な画素信号は記憶されていないため、切換信号５については従来通りの動作で問題はない。
【００３９】
図６（ｂ）はダミー部７０の画素数が多い場合のＣＣＤの駆動方法を示すタイミング図である。ダミー部７０の画素数が多いと、Ｈブランク期間中に不要電荷を加算できなくなる。このためここではＨブランク期間以外も含めて垂直転送パルスφＳ１〜φＳ４をｎ回動作させ加算する。その場合、複数回の水平期間が必要となる。並べ換え回路３は、イネーブル信号６がＬレベルの期間に画素信号の記憶をストップする。またダミー部７０にフォトダイオードが設けられている場合、光の不正規な反射により画素部６５と大差ない電荷が現れる場合がある。その場合、実施の形態３の構成ではＶＣＣＤ６２内の特定のゲートで不要電荷が溢れてしまい、隣接画素まで影響することがある。実施の形態３はダミー部７０にフォトダイオードがない場合や、十分に遮光される場合に適用し、ＶＣＣＤ６２内の不要電荷の加算を最小限に留めるものとする。
【００４０】
（実施の形態５）
次に本発明の実施の形態５における固体撮像装置の駆動方法について、図７及び図８を用いて説明する。図７は本実施の形態５における固体撮像装置の構成を示すブロック図である。この固体撮像装置は、ＣＣＤ１０、プリアンプ１２、制御回路１１を含んで構成される。ここではＣＣＤ１０は図９に示すＭＦＩＴ型ＣＣＤ１０、又はＦＩＴ型ＣＣＤのいずれの撮像素子であってもよい。また制御回路１１とＣＣＤ１０及びプリアンプ１２との関係は図１と同様である。ただし、切換信号１３を制御回路１１に入力し、場合によって垂直転送パルスφＳ１〜φＳ４の駆動状態を変更する。
【００４１】
図８は本実施の形態における蓄積部の駆動方法を示すタイミングである。図８（ａ）はＣＣＤ１０の蓄積部において、ポリシリコンゲートの構造を示す半導体基板の垂直断面図である。図８（ｂ）、（ｃ）は各期間ｔにおけるゲート下のポテンシャルの状態を示す説明である。従来の蓄積部では、連続する異層の２つのポリシリコンゲートに信号電荷を蓄えていた。本実施の形態は、同層のポリシリコンゲート下に信号電荷を蓄積することである。つまり図８（ｂ）の期間ｔ１のように、垂直転送パルスφＳ１、φＳ３が印加されている第１層のポリシリコンゲート下に信号電荷を蓄える。転送する場合は期間ｔ２のように、垂直転送パルスφＳ２がオン状態になってから、期間ｔ３，・・・ｔｎ−２，ｔｎ−１のように、尺取り虫状の駆動を繰り返す。最後に垂直転送パルスφＳ２がオフすることで期間ｔｎの状態となり、期間ｔ１と同等の状態に戻る。
【００４２】
また図８（ｃ）に示す期間ｔ’１は、垂直転送パルスφＳ２、φＳ４が印加される第２層のポリシリコンゲートに蓄積した場合であり、転送に関しては前述したものと同様である。なおこの蓄積動作に関しては、ＭＦＩＴ型ＣＣＤでもＦＩＴ型ＣＣＤでも同じであることは言うまでもない。
【００４３】
数多くの実験によれば、蓄積部で発生する暗電流は蓄積部のゲート構造による依存性が高く、特に第１層のポリシリコンと第２層のポリシリコンとの差異が大きくなりやすい。但し製造方法によっては、暗電流の多いポリシリコン層が逆転する場合もある。そこで本実施の形態では、蓄積すべきポリシリコンの層を、切換信号１３で変更できるようにしている。従って第１層でも、第２層でも、暗電流の少ない方のポリシリコンの層を選択して蓄積することで、蓄積部で発生する暗電流量を大幅に減少させることができる。
【００４４】
なお、以上の実施の形態では、第１の転送時に奇数画素の電荷を垂直転送し、第１の転送時に続く第２の転送時に偶数画素の電荷を垂直転送した。しかし、第１の転送時に偶数画素の電荷を垂直転送し、第１の転送時に続く第２の転送時に奇数画素の電荷を垂直転送してもよい。
【００４５】
【発明の効果】
以上説明したように本発明によれば、ＭＦＩＴ型ＣＣＤを用いたプログレス動作時でも横筋の発生しない（画像破綻のない）固体撮像装置が得られ、且つその機能を付加するための構成を簡易な方法で実現できる。またＭＦＩＴ型ＣＣＤの製造プロセスの変更や、ＣＣＤの光電変換部、各転送部、蓄積部のパターンを変更することなく実現できるので、実用上極めて有効である。
【図面の簡単な説明】
【図１】本発明の実施の形態１〜４による固体撮像装置の構成を示すブロック図である。
【図２】本発明の実施の形態１による固体撮像装置において、奇数画素の読み出しタイミングを示す説明図である。
【図３】実施の形態１による固体撮像装置において、偶数画素の読み出しタイミングを示す説明図である。
【図４】本発明の実施の形態２による固体撮像装置において、画素部と蓄積部との境界の信号電荷を読み出す場合の説明図である。
【図５】本発明の実施の形態３による固体撮像装置において、画素部と蓄積部との境界の信号電荷を読み出す場合のタイミングを示す説明図である。
【図６】本発明の実施の形態４による固体撮像装置において、不要電荷の読み出しタイミングを示す説明図である。
【図７】本発明の実施の形態５による固体撮像装置の構成を示すブロック図である。
【図８】実施の形態５における蓄積部の駆動タイミングを示す説明図である。
【図９】ＭＦＩＴ型ＣＣＤの内部構成と、並べ替え回路の概略構成を示すブロック図である。
【図１０】ＭＦＩＴ型ＣＣＤの駆動タイミングを示す説明図である。
【図１１】ＭＦＩＴ型ＣＣＤをインターレース駆動する場合の読み出しタイミング図である。
【図１２】ＭＦＩＴ型ＣＣＤをプログレス駆動する場合の読み出しタイミング図である。
【図１３】従来のＣＣＤの駆動方法において、低輝度と高輝度時の奇数画素と偶数画素の出力レベルを示す説明図である。
【図１４】従来の駆動方法において、画素部と他の領域との境界部における電荷の分布を示す説明図である。
【図１５】ＣＣＤにおいて、蓄積部の暗電流量の時間変化を示す説明図である。
【符号の説明】
１，６０ ＭＦＩＴ型ＣＣＤ
２，１２ プリアンプ
３ 並べ換え回路
４，１１ 制御回路
５，１３ 切換信号
６ イネーブル信号
１０ ＣＣＤ
６１ ＰＤ群
６２ ＶＣＣＤ
６３ ＨＣＣＤ
６５ 画素部
６６，６７ 蓄積部
７０ ダミー部
【発明の属する技術分野】
本発明は、マルチプル・フレーム・インターライン・トランスファー型ＣＣＤを用いた固体撮像装置に関するものである。
【０００２】
【従来の技術】
フレーム・インターライン・トランスファー型チャージ・カップルド・デバイス（以下、ＦＩＴ型ＣＣＤという）は、スミアが少ないという理由から、従来より放送業務用カメラ等に使用されてきた。また新しい画像フォーマットとして、プログレス（順次）走査が注目されており、これを実現するデバイスとして、マルチプル・フレーム・インターライン・トランスファー型ＣＣＤ（以下、ＭＦＩＴ型ＣＣＤという）が開発されている。
【０００３】
ＭＦＩＴ型ＣＣＤについては、アイ・エス・エス・シー・シー、ダイジェスト・オブ・テクニカルペーパーズ（ISSCC Digest of Technical Papers）1993年の190 頁−191 頁に発表されている。なおＭＦＩＴ型ＣＣＤはプログレス走査だけではなく、従来のインターレース走査も可能である。
【０００４】
図９はＭＦＩＴ型ＣＣＤの内部構成を示すブロック図である。このＭＦＩＴ型ＣＣＤ６０は半導体基板上に、光電素子の集合体であるフォトダイオード群（以下、ＰＤ群という）６１と垂直ＣＣＤ（以下、ＶＣＣＤという）６２とで構成される画素部６５、水平ＣＣＤ（以下、ＨＣＣＤという）６３、出力アンプ６４、ダミー部７０が２次元的に形成された撮像素子である。第１の蓄積部６６、第２の蓄積部６７はＰＤ群が形成されず、ＶＣＣＤ６２が遮光されたものと等価である。
【０００５】
画素部６５において、光電変換部であるＰＤ群６１で光電変換された信号電荷は、垂直転送部であるＶＣＣＤ６２へ読み出され、垂直転送パルスφＶ１〜φＶ４によって蓄積部６６、６７に転送される。また蓄積部６６、６７に保持された信号電荷は垂直転送パルスφＳ１〜φＳ４によって水平転送部であるＨＣＣＤ６３に転送される。ＨＣＣＤ６３の信号電荷は水平転送パルスφＨ１、φＨ２によって出力アンプ６４に転送される。ポリシリコンで構成されるＶＣＣＤ６２の電極（ゲート）は、垂直転送パルスφＶ１〜φＶ４、φＳ１〜φＳ４が供給されることで、ゲート下のポテンシャルが変化し、信号電荷を転送する。ＨＣＣＤ６３も同様である。
【０００６】
ＭＦＩＴ型ＣＣＤの画素部６５での動作は、まずＰＤ群６１のうち、奇数画素を最初の第１の転送時にＶＣＣＤ６２へ転送する。そして垂直転送パルスφＶ１〜φＶ４によって奇数画素の信号電荷を蓄積部６６へ垂直転送する。次に、同じくＰＤ６１の偶数画素を第２の転送時にＶＣＣＤ６２へ転送する。その後は、蓄積部６６に保持された奇数画素の信号電荷を蓄積部６７へ垂直転送し、ＶＣＣＤ６２に保持された偶数画素の信号電荷を蓄積部６６に垂直転送する。
【０００７】
蓄積部６７に保持された奇数画素の信号電荷は、垂直転送パルスφＳ１〜φＳ４よってＨＣＣＤ６３に垂直転送され、水平転送パルスφＨ１、φＨ２によって出力アンプ６４に水平転送される。また蓄積部６６に保持された偶数画素の信号電荷は、垂直転送パルスφＳ１〜φＳ４よって蓄積部６７に垂直転送され、更に垂直転送パルスφＳ１〜φＳ４よってＨＣＣＤ６３に垂直転送される。ＨＣＣＤ６３に保持された偶数画素の信号電荷は、次の周期の水平転送パルスφＨ１、φＨ２によって出力アンプ６４に水平転送される。
【０００８】
従って出力アンプ６４へは奇数画素がすべて転送された後、偶数画素が転送されることになる。なお、奇数画素、偶数画素の転送順は逆でも問題ない。出力アンプ６４は信号電荷を電圧信号に変換し、外部に設けられたプリアンプ６８に供給する。プリアンプ６８は入力信号を増幅してノイズ除去等を行い、更にＡ／Ｄ変換する。その後、並べ換え回路６９は奇数画素（ｎ−１，・・・３，１）と偶数画素（ｎ，・・・４，２）を並べ換え、正規の順序（ｎ，ｎ−１，・・・４，３，２，１）で図示しない信号処理回路に供給する。信号処理回路はガンマ処理やニー処理等を行い、画素信号を出力する。
【０００９】
図１０はＭＦＩＴ型ＣＣＤの駆動タイミング図である。図１０（ａ）に示す垂直ブランク（Ｖ期間）中の最初の期間において、不要電荷の掃出し動作の後、図１０（ｂ）に示すように電圧ＶＨの転送パルスを用いて奇数画素群と偶数画素群に分けてＶＣＣＤ６２に一斉転送する。そして電圧ＶＭ（ＶＭ＜ＶＨ）の垂直転送パルスを用いて蓄積部６６、６７へ信号電荷を高速転送する。
【００１０】
図１１及び図１２はＭＦＩＴ型ＣＣＤの読み出しタイミング図であり、図１１はインターレース時、図１２はプログレス時のタイミングを示す。図１１及び図１２において説明を容易にするため、ＰＤ群６１のフォトダイオードの一部をＰ７１，Ｐ７２，Ｐ７３とする。図１１及び図１２の（ｂ）に示すＶＣＣＤ６２のゲートは前述したようにポリシリコンで構成され、隣接する２つのＰＤを単位として垂直転送パルスφＶ１〜φＶ４が供給される。図１１（ｃ）に示す電位変化は、期間ｔ１〜ｔ４におけるＶＣＣＤ６２の各ゲートのポテンシャルを示し、ハッチングは信号電荷を示している。一般的にフォトダイオードから信号電荷をＶＣＣＤへ読み出す（転送）場合、まずφＶ１のゲートに対して図１０（ｂ）に示すような電圧ＶＨのパルスが印加される。図１１（ｃ）の期間ｔ１はこのようにして信号電荷が、フォトダイオードＰ７１、Ｐ７３から、ＶＣＣＤ６２のφＶ１のゲートに転送された状態を示している。またφＶ３のゲートに対して電圧ＶＨのパルスが印加されると、図１１（ｃ）の期間ｔ２で示すように、フォトダイオードＰ７２、Ｐ７４（図示せず）から、ＶＣＣＤ６２のφＶ３のゲートに信号電荷が転送される。
【００１１】
インターレース走査時は、図１１（ｃ）の期間ｔ３で示すように、φＶ２のゲートがオン状態となって、フォトダイオードＰ７１とＰ７２の信号電荷が加算される。同様にフォトダイオードＰ７３とＰ７４の信号電荷も加算される。その後、図１１（ｃ）の期間ｔ４で示すように、加算された信号電荷はφＶ２及びφＶ３のゲート下に集められる。その後のＶＣＣＤ６２内での転送は、尺取り虫のように期間ｔ３の状態と期間ｔ４の状態とを繰り返すことで行われる。
【００１２】
また図１２に示すプログレス時においては、（ｃ）に示す期間ｔ’１まではインターレース時と同じである。ただしプログレス時は、奇数画素のみを読み出した後、期間ｔ’２を経て信号電荷を転送する。全ての奇数画素を転送した後、図１２（ｃ）に示す期間ｔ”１のように、偶数画素（例えばフォトダイオードＰ７２）の信号電荷を読み出し、期間ｔ”２の状態を経て転送する。
【００１３】
【発明が解決しようとする課題】
以上のプログレス動作時には、いくつかの課題が存在する。図１３は図１２のような読み出しを行った場合のＭＦＩＴ型ＣＣＤの出力信号のプロフィールを示している。図１３（ａ）は低輝度被写体、図１３（ｂ）は高輝度被写体の場合の出力信号のレベルを示す。低輝度被写体の場合、ＣＣＤの出力信号には奇数画素も偶数画素も出力レベルに差は生じない。しかしながら高輝度被写体の場合、偶数画素の出力信号が先に飽和してしまい、奇数画素の出力信号の方が偶数画素より大きくなる。また奇数画素と偶数画素の読み出す順序を逆にした場合、上記の現象も逆になってしまう。つまり図１３（ｂ）に示すように、最初に読み出す画素の飽和電圧の方が高くなり、２回目に読み出す画素の飽和電圧が低くなる。
【００１４】
これらの原因について、はっきりしたことは判っていない。あくまで推定ではあるが、最初の画素を読み出す場合は、次に読み出す画素（フォトダイオード）に蓄積されていた信号電荷の一部が基盤側に流れてしまったものと思われる。または最初に読み出すフォトダイオードに信号電荷の一部が流れ込んでしまったのではないかと思われる。その結果、最初に読み出す画素の飽和電圧の方が高くなり、２回目に読み出す画素の飽和電圧が低くなると推定される。
【００１５】
さて、図９に示したように奇数画素及び偶数画素の出力信号は、並べ換え回路６９で昇順に変換される。この結果、高輝度被写体を写した場合は、１画素毎に出力信号のレベルが異なるため、１フレームの画像に横筋が入り、画像が破綻した状態になる。
【００１６】
またこの他に、図９のダミー部７０の電荷読み出しにも課題が存在する。図１４はＭＦＩＴ型ＣＣＤの境界部における読み出しタイミングを示す説明図である。図１４（ａ）はダミー部７０と画素部６５の境界部、及びＶＣＣＤ６２のポテンシャルの関係を示す。また図１４（ｂ）は画素部６５と蓄積部６６の境界部、及びＶＣＣＤ６２のポテンシャルの関係を示す。画素部６５では、その端部と中央部での画素形成度合いが異なってくるので、その差異をなくす目的でダミー部７０が形成される。一般的にダミー部７０は５〜１０画素程度の幅を有し、出力信号は必要がないために遮光されている。ダミー部７０には図１４（ａ）に示すように、遮光されたフォトダイオードＤ１〜Ｄ６が存在している。但しダミー部７０の端ではフォトダイオードが形成されない場合が多い。
【００１７】
従来の固体撮像装置においては、奇数画素に連続して偶数画素を出力する構成としていた。しかしながら図１４（ａ）に示すように、ダミー部７０からも僅かながら信号（不要電荷）が出力されてしまう。このため図１４（ｂ）のように偶数画素、例えばフォトダイオードＰ２，Ｐ４，Ｐ６の信号電荷を読み出そうとすると、期間ｔ１で示すフォトダイオードＤ１，Ｄ３，Ｄ５の電荷と加算され、期間ｔ２のような状態になる。当然ながらフォトダイオードＰ２，Ｐ４，Ｐ６の出力信号は正常値よりも大きくなり、奇数画素と並べ換えた場合は横筋となる。またダミー部７０にフォトダイオードが形成されていない場合でも、若干の信号出力が観測され、横筋は解消できなかった。
【００１８】
図１５は蓄積部６６、６７の暗電流量の時間変化を示す説明図である。一般的なＦＩＴ型ＣＣＤも含めて、熱励起等により蓄積部での暗電流発生は避けられない現象と言える。しかしながら、ＭＦＩＴ型ＣＣＤのプログレス動作では、その影響度は更に大きくなる。暗電流は蓄積時間に依存して変動するため、画素部６５に近い位置に蓄積されたものほど暗電流の数値は大きくなる。図１５からも判るように、奇数画素は蓄積時間が短いので暗電流は少なくなり、偶数画素は蓄積時間が長いので暗電流が多くなる。従って前述した課題と同様に、並べ換えた後に横筋が発生するという問題点があった。
【００１９】
本発明は、このような従来の問題点に鑑みてなされたものであって、ＭＦＩＴ型ＣＣＤを用いたプログレス動作時でも、横筋の発生しない、即ち画像破綻のない固体撮像装置を実現することを目的とする。
【００２１】
【課題を解決するための手段】
本願の請求項１の発明は、半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、及び前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部を有する固体撮像素子と、前記固体撮像素子のダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与える制御手段と、を具備する固体撮像装置であって、前記制御手段は、前記ダミー部で生じた不要電荷を前記第１の転送時に前記第１の蓄積部に転送するよう垂直転送パルスを前記ダミー部の画素数分更に追加して生成すると共に、前記固体撮像素子から前記不要電荷信号を出力するとき、前記不要電荷信号を廃棄するよう指示する制御信号を生成することを特徴とするものである。
【００２２】
本願の請求項２の発明は、半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、及び前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部を有する固体撮像素子と、前記固体撮像素子のダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与える制御手段と、を具備する固体撮像装置であって、前記制御手段は、前記第１の蓄積部及び第２の蓄積部の信号電荷を転送終了後は、前記第１及び第２の蓄積部に対する垂直転送パルスの発生を一時中断させ、前記ダミー部の画素数分の不要電荷を前記第１の蓄積部の始端部ゲートに圧縮転送するよう、垂直転送パルスを更に生成すると共に、前記始端部ゲートに保持された不要電荷信号を前記固体撮像素子から出力するとき廃棄するよう指示する制御信号を生成することを特徴とするものである。
【００２３】
本願の請求項３の発明は、半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部、及び前記第１の蓄積部及び第２の蓄積部から順次に垂直転送される信号電荷を水平方向に水平転送する水平転送部を有する固体撮像素子と、前記固体撮像素子の前記ダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与えると共に、前記水平転送部に保持された信号電荷を水平転送するための水平転送パルスを前記水平転送部に与える制御手段と、を具備する固体撮像装置であって、前記制御手段は、前記ダミー部で生じた不要電荷を前記第１の転送時に前記第１の蓄積部に転送するよう垂直転送パルスを前記ダミー部の画素数分更に追加して生成すると共に、不要電荷の掃出し及び信号電荷の高速転送期間以外でも、一水平期間の特定時間内に前記第１及び第２の蓄積部に保持された不要電荷を前記水平転送部へ転送するための垂直転送パルスを更に生成し、前記固体撮像素子から前記不要電荷信号を出力するとき、前記不要電荷信号を廃棄するよう指示する制御信号を生成することを特徴とするものである。
【００２６】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態１における固体撮像装置とその駆動方法について図面を用いて説明する。図１は実施の形態１〜４の固体撮像装置の構成を示すブロック図である。この固体撮像装置は、固体撮像素子としてのＭＦＩＴ型ＣＣＤ１、プリアンプ２、並べ換え回路３、制御回路４（制御手段）を含んで構成される。ＭＦＩＴ型ＣＣＤ１の構成は、図９に示すものと同一である。制御回路４からＭＦＩＴ型ＣＣＤ１に対して垂直転送パルスφＶ１〜φＶ４、垂直転送パルスφＳ１〜φＳ４、水平転送パルスφＨ１、φＨ２が夫々供給され、並べ換え回路３に対して切換信号５とイネーブル信号６とが供給される。
【００２７】
ＭＦＩＴ型ＣＣＤ１で生成された撮像信号は奇数画素、偶数画素の順で出力され、プリアンプ２でノイズ除去とＡ／Ｄ変換がなされる。並べ換え回路３はプリアンプ２から出力されたデジタルの撮像信号を入力し、奇数画素（ｎ−１，ｎ−３，・・・５，３，１）と、偶数画素（ｎ，ｎ−２，・・・６，４，２）を順番に切り換えることで、正規の順（ｎ，ｎ−１，ｎ−２，・・・６，５，４，３，２，１）に並べ換えて画素信号を出力する。実施の形態１では、制御回路４から供給する垂直転送パルスφＶ１〜φＶ４を従来例の形態から後述する形態に変更する。また以降で述べる実施の形態２と実施の形態３では、垂直転送パルスφＶ１〜φＶ４と垂直転送パルスφＳ１〜φＳ４のタイミングをずらすことで所望の機能を実現している。
【００２８】
図２及び図３は実施の形態１による固体撮像装置において、その駆動方法を示す読み出しタイミング図である。図２は第１の転送時における奇数画素の読み出しタイミングを示し、図３は第２の転送時における偶数画素の読み出しタイミングを示す。本実施の形態による駆動方法は、読み出し時、即ちＰＤ群６１からＶＣＣＤ６２への転送時の各ゲートのポテンシャル変化を、従来の形態から各種の実験結果により最適化したことが特徴である。
【００２９】
図２及び図３の（ａ）において説明を容易にするため、ＰＤ群６１のフォトダイオードの一部をＰ７１，Ｐ７２，Ｐ７３とする。図２（ｃ）の期間ｔ１に示すように、奇数画素であるフォトダイオードＰ７１，Ｐ７３の信号電荷を読み出す場合は、φＶ２のゲート及びφＶ１のゲートをオン状態にする。これは図１０で示した垂直ブランク期間Ｖに電圧ＶＭの信号を印加することにより行う。その後φＶ１のゲートに電圧ＶＨのパルスを印加することで、信号電荷をＰＤ群６１からＶＣＣＤ６２へ転送する。ＶＣＣＤ６２内での垂直転送は、図２（ｃ）の期間ｔ２の状態と期間ｔ３の状態とを繰り返すことで実行される。
【００３０】
また偶数画素の場合には、図３（ｃ）に示す期間ｔ’１に示すように、奇数画素の場合と同様にφＶ４のゲート及びφＶ３のゲートに電圧ＶＭの信号を印加し、続いてφＶ３のゲートに電圧ＶＨのパルスを印加する。その結果、フォトダイオードＰ７２，Ｐ７４（図示せず）の信号電荷をＶＣＣＤ６２に転送する。この後、図３（ｃ）の期間ｔ’２の状態と期間ｔ’３の状態とを繰り返すことで、信号電荷をＶＣＣＤ６２内で蓄積部の方向に垂直転送する。
【００３１】
本実施の形態の駆動方法は、数多くの実験を繰り返して得られた結果であり、試行錯誤の結果ではあるが、奇数画素及び偶数画素の飽和電圧を揃える最良の対策である。上記の結果は、フォトダイオードからＶＣＣＤの読み出し前において、電圧ＶＭの信号が加わったことによる各ポリシリコン・ゲートの待機状態が形成され、これによって基盤側への信号電荷の流れが変化したものと思われる。つまり奇数画素ではφＶ１、φＶ２のゲートに電圧ＶＭの信号を印加し、偶数画素ではφＶ４、φＶ３のゲートに電圧ＶＭの信号を印加して待機状態を作る。この後に、φＶ１、φＶ３のゲートに電圧ＶＨのパルスを加える。
【００３２】
以上の動作によって、高輝度被写体の撮像において偶数画素（２度目の読み出し群の画素）だけが先に飽和するという現象は解消された。
【００３３】
（実施の形態２）
次に本発明の実施の形態２における固体撮像装置の駆動方法について、図４を用いて説明する。図４は実施の形態２におけるＣＣＤの読み出しタイミング図であり、特に画素部６５と蓄積部６６との境界部分を示している。本実施の形態は、奇数画素の転送時にダミー部７０の画素数分だけ余分に不要電荷を垂直転送することを特徴とするものである。図４に示すように、読み出すべき偶数番目のフォトダイオードＰ２，Ｐ４，Ｐ６の信号電荷と、ダミー部７０のフォトダイオードＤ１，Ｄ３，Ｄ５の電荷とが蓄積部の始端部ゲートで重ならないよう制御回路４が垂直転送パルスを余分に発生させてＶＣＣＤ６２に与える。そして、不要電荷（ダミー部７０の信号）を奇数画素の信号電荷に引き続いて垂直転送する。こうすると図１４の期間ｔ２に示す状態が避けられ、不要電荷が正規の信号電荷に混合しなくなる。
【００３４】
その後プリアンプ２を介して撮像信号の読み出しを行うが、並べ換え回路３でダミー部７０で生じた不要信号を削除（廃棄）することにより、正規の画素信号が得られる。こうすると、一部の偶数画素の信号電荷に、前述した不要電荷が混合されることにより発生する横筋が解消される。通常、蓄積部は若干の余裕があるようにゲートが形成されているため、本実施の形態のような転送手法を用いても問題ない。
【００３５】
（実施の形態３）
次に本発明の実施の形態３における固体撮像装置の駆動方法について、図５を用いて説明する。図５は本実施の形態におけるＣＣＤの読み出しタイミング図である。本実施の形態は、実施の形態２で示したダミー部７０の複数の不要電荷を１つのゲートに蓄積することにある。図５（ａ）は画素部６５と蓄積部６６との境界部分を示し、特にＰＤ群６１とＶＣＣＤ６２との位置関係を示す説明図である。また図５（ｂ）はＶＣＣＤ６２の各ゲートの電荷蓄積関係を示す状態説明図である。
【００３６】
まず奇数画素の信号電荷を読み出した後、ＶＣＣＤ６２内を転送する。そして図５（ｂ）の期間ｔ１で示すように、ダミー部７０の最初のＤ１の電荷が、蓄積部６６に入った時点で、蓄積部６６及び蓄積部６７内の電荷の転送を停止する。このとき、画素部６５では転送が続行されるため、Ｄ３の電荷及びＤ５の電荷がＤ１の電荷に次々と加算され、期間ｔ２及び期間ｔ３のような状態に変化する。従ってＤ１、Ｄ３、Ｄ５の各電荷は１つのゲートで加算され、期間ｔ３のような１つの信号となる。しかし、フォトダイオード（Ｐ１，Ｐ３，・・・Ｐｎ−１）による奇数画素の信号電荷と、フォトダイオード（Ｐ２，Ｐ４，・・・Ｐｎ）による偶数画素の信号電荷は互いに加算されることはない。これらの一連の動作は、画素部６５、蓄積部６６，６７に印加されている垂直転送パルスφＶ１〜φＶ４、φＳ１〜φＳ４を夫々独立して動作又は停止させることで容易に実行できる。
【００３７】
（実施の形態４）
次に本発明の実施の形態４における固体撮像装置の駆動方法について、図６を用いて説明する。図６は本実施の形態におけるＣＣＤの駆動方法を示すタイミング図である。本実施の形態は、ＶＣＣＤ６２内に存在するダミー部７０の電荷をＨＣＣＤ６３内で加算圧縮することを特徴とする。図６（ａ）は実施の形態２の固体撮像装置に対して本駆動方法を適用した場合の説明図である。Ｈブランク期間はＨＣＣＤ６３の停止状態であり、このときに垂直転送パルスφＳ１〜φＳ４を３回動作させることで、３画素分の電荷をＨＣＣＤ６３内で加算する。こうすると３画素が１画素分に圧縮されたことになる。
【００３８】
しかしながら圧縮された１画素分は無駄な信号であり、従来のままの動作では意味のない画素信号が出力されてしまう。そこで図６（ａ）に示すように、撮像信号の出力時に図１の制御回路４から並べ換え回路３に対して与えるイネーブル信号５の極性を反転させ、無駄な画素信号の記憶を停止させる。つまりイネーブル信号５は、通常状態ではＨブランク期間の記憶を停止させるよう作用するのに加え、ダミー部７０の信号が出力される期間についても記憶を停止させるように作用する。並べ換え回路３から画素信号を出力するには、切換信号５を用いるが、無駄な画素信号は記憶されていないため、切換信号５については従来通りの動作で問題はない。
【００３９】
図６（ｂ）はダミー部７０の画素数が多い場合のＣＣＤの駆動方法を示すタイミング図である。ダミー部７０の画素数が多いと、Ｈブランク期間中に不要電荷を加算できなくなる。このためここではＨブランク期間以外も含めて垂直転送パルスφＳ１〜φＳ４をｎ回動作させ加算する。その場合、複数回の水平期間が必要となる。並べ換え回路３は、イネーブル信号６がＬレベルの期間に画素信号の記憶をストップする。またダミー部７０にフォトダイオードが設けられている場合、光の不正規な反射により画素部６５と大差ない電荷が現れる場合がある。その場合、実施の形態３の構成ではＶＣＣＤ６２内の特定のゲートで不要電荷が溢れてしまい、隣接画素まで影響することがある。実施の形態３はダミー部７０にフォトダイオードがない場合や、十分に遮光される場合に適用し、ＶＣＣＤ６２内の不要電荷の加算を最小限に留めるものとする。
【００４０】
（実施の形態５）
次に本発明の実施の形態５における固体撮像装置の駆動方法について、図７及び図８を用いて説明する。図７は本実施の形態５における固体撮像装置の構成を示すブロック図である。この固体撮像装置は、ＣＣＤ１０、プリアンプ１２、制御回路１１を含んで構成される。ここではＣＣＤ１０は図９に示すＭＦＩＴ型ＣＣＤ１０、又はＦＩＴ型ＣＣＤのいずれの撮像素子であってもよい。また制御回路１１とＣＣＤ１０及びプリアンプ１２との関係は図１と同様である。ただし、切換信号１３を制御回路１１に入力し、場合によって垂直転送パルスφＳ１〜φＳ４の駆動状態を変更する。
【００４１】
図８は本実施の形態における蓄積部の駆動方法を示すタイミングである。図８（ａ）はＣＣＤ１０の蓄積部において、ポリシリコンゲートの構造を示す半導体基板の垂直断面図である。図８（ｂ）、（ｃ）は各期間ｔにおけるゲート下のポテンシャルの状態を示す説明である。従来の蓄積部では、連続する異層の２つのポリシリコンゲートに信号電荷を蓄えていた。本実施の形態は、同層のポリシリコンゲート下に信号電荷を蓄積することである。つまり図８（ｂ）の期間ｔ１のように、垂直転送パルスφＳ１、φＳ３が印加されている第１層のポリシリコンゲート下に信号電荷を蓄える。転送する場合は期間ｔ２のように、垂直転送パルスφＳ２がオン状態になってから、期間ｔ３，・・・ｔｎ−２，ｔｎ−１のように、尺取り虫状の駆動を繰り返す。最後に垂直転送パルスφＳ２がオフすることで期間ｔｎの状態となり、期間ｔ１と同等の状態に戻る。
【００４２】
また図８（ｃ）に示す期間ｔ’１は、垂直転送パルスφＳ２、φＳ４が印加される第２層のポリシリコンゲートに蓄積した場合であり、転送に関しては前述したものと同様である。なおこの蓄積動作に関しては、ＭＦＩＴ型ＣＣＤでもＦＩＴ型ＣＣＤでも同じであることは言うまでもない。
【００４３】
数多くの実験によれば、蓄積部で発生する暗電流は蓄積部のゲート構造による依存性が高く、特に第１層のポリシリコンと第２層のポリシリコンとの差異が大きくなりやすい。但し製造方法によっては、暗電流の多いポリシリコン層が逆転する場合もある。そこで本実施の形態では、蓄積すべきポリシリコンの層を、切換信号１３で変更できるようにしている。従って第１層でも、第２層でも、暗電流の少ない方のポリシリコンの層を選択して蓄積することで、蓄積部で発生する暗電流量を大幅に減少させることができる。
【００４４】
なお、以上の実施の形態では、第１の転送時に奇数画素の電荷を垂直転送し、第１の転送時に続く第２の転送時に偶数画素の電荷を垂直転送した。しかし、第１の転送時に偶数画素の電荷を垂直転送し、第１の転送時に続く第２の転送時に奇数画素の電荷を垂直転送してもよい。
【００４５】
【発明の効果】
以上説明したように本発明によれば、ＭＦＩＴ型ＣＣＤを用いたプログレス動作時でも横筋の発生しない（画像破綻のない）固体撮像装置が得られ、且つその機能を付加するための構成を簡易な方法で実現できる。またＭＦＩＴ型ＣＣＤの製造プロセスの変更や、ＣＣＤの光電変換部、各転送部、蓄積部のパターンを変更することなく実現できるので、実用上極めて有効である。
【図面の簡単な説明】
【図１】本発明の実施の形態１〜４による固体撮像装置の構成を示すブロック図である。
【図２】本発明の実施の形態１による固体撮像装置において、奇数画素の読み出しタイミングを示す説明図である。
【図３】実施の形態１による固体撮像装置において、偶数画素の読み出しタイミングを示す説明図である。
【図４】本発明の実施の形態２による固体撮像装置において、画素部と蓄積部との境界の信号電荷を読み出す場合の説明図である。
【図５】本発明の実施の形態３による固体撮像装置において、画素部と蓄積部との境界の信号電荷を読み出す場合のタイミングを示す説明図である。
【図６】本発明の実施の形態４による固体撮像装置において、不要電荷の読み出しタイミングを示す説明図である。
【図７】本発明の実施の形態５による固体撮像装置の構成を示すブロック図である。
【図８】実施の形態５における蓄積部の駆動タイミングを示す説明図である。
【図９】ＭＦＩＴ型ＣＣＤの内部構成と、並べ替え回路の概略構成を示すブロック図である。
【図１０】ＭＦＩＴ型ＣＣＤの駆動タイミングを示す説明図である。
【図１１】ＭＦＩＴ型ＣＣＤをインターレース駆動する場合の読み出しタイミング図である。
【図１２】ＭＦＩＴ型ＣＣＤをプログレス駆動する場合の読み出しタイミング図である。
【図１３】従来のＣＣＤの駆動方法において、低輝度と高輝度時の奇数画素と偶数画素の出力レベルを示す説明図である。
【図１４】従来の駆動方法において、画素部と他の領域との境界部における電荷の分布を示す説明図である。
【図１５】ＣＣＤにおいて、蓄積部の暗電流量の時間変化を示す説明図である。
【符号の説明】
１，６０ ＭＦＩＴ型ＣＣＤ
２，１２ プリアンプ
３ 並べ換え回路
４，１１ 制御回路
５，１３ 切換信号
６ イネーブル信号
１０ ＣＣＤ
６１ ＰＤ群
６２ ＶＣＣＤ
６３ ＨＣＣＤ
６５ 画素部
６６，６７ 蓄積部
７０ ダミー部
Claims (3)
- 半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、及び前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部を有する固体撮像素子と、
前記固体撮像素子のダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与える制御手段と、を具備する固体撮像装置であって、
前記制御手段は、
前記ダミー部で生じた不要電荷を前記第１の転送時に前記第１の蓄積部に転送するよう垂直転送パルスを前記ダミー部の画素数分更に追加して生成すると共に、前記固体撮像素子から前記不要電荷信号を出力するとき、前記不要電荷信号を廃棄するよう指示する制御信号を生成することを特徴とする固体撮像装置。 - 半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、及び前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部を有する固体撮像素子と、
前記固体撮像素子のダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与える制御手段と、を具備する固体撮像装置であって、
前記制御手段は、
前記第１の蓄積部及び第２の蓄積部の信号電荷を転送終了後は、前記第１及び第２の蓄積部に対する垂直転送パルスの発生を一時中断させ、前記ダミー部の画素数分の不要電荷を前記第１の蓄積部の始端部ゲートに圧縮転送するよう、垂直転送パルスを更に生成すると共に、前記始端部ゲートに保持された不要電荷信号を前記固体撮像素子から出力するとき廃棄するよう指示する制御信号を生成することを特徴とする固体撮像装置。 - 半導体基板上に複数の光電素子が２次元状に形成された光電変換部、及び前記光電変換部の信号電荷を第１の転送時及び第２の転送時に分割して垂直方向に転送する垂直転送部を有する画素部、前記画素部に隣接して遮光状態になるよう設けられ、前記光電変換部と同様の光電素子が形成されたダミー部、前記画素部から第１の転送時に垂直転送された奇数画素群又は偶数画素群の信号電荷を保持する第１の蓄積部、前記画素部から第２の転送時に垂直転送された偶数画素群又は奇数画素群の信号電荷を保持する第２の蓄積部、及び前記第１の蓄積部及び第２の蓄積部から順次に垂直転送される信号電荷を水平方向に水平転送する水平転送部を有する固体撮像素子と、
前記固体撮像素子の前記ダミー部、前記画素部、前記第１の蓄積部、及び前記第２の蓄積部に対して、信号電荷を垂直転送するための垂直転送パルスを夫々与えると共に、前記水平転送部に保持された信号電荷を水平転送するための水平転送パルスを前記水平転送部に与える制御手段と、を具備する固体撮像装置であって、
前記制御手段は、
前記ダミー部で生じた不要電荷を前記第１の転送時に前記第１の蓄積部に転送するよう垂直転送パルスを前記ダミー部の画素数分更に追加して生成すると共に、不要電荷の掃出し及び信号電荷の高速転送期間以外でも、一水平期間の特定時間内に前記第１及び第２の蓄積部に保持された不要電荷を前記水平転送部へ転送するための垂直転送パルスを更に生成し、前記固体撮像素子から前記不要電荷信号を出力するとき、前記不要電荷信号を廃棄するよう指示する制御信号を生成することを特徴とする固体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34746399A JP3922853B2 (ja) | 1999-12-07 | 1999-12-07 | 固体撮像装置 |
| US09/731,043 US6980242B2 (en) | 1999-12-07 | 2000-12-07 | Solid state image sensing device |
| US09/773,494 US20010005228A1 (en) | 1999-12-07 | 2001-02-02 | Solid state image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34746399A JP3922853B2 (ja) | 1999-12-07 | 1999-12-07 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001169187A JP2001169187A (ja) | 2001-06-22 |
| JP3922853B2 true JP3922853B2 (ja) | 2007-05-30 |
Family
ID=18390403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34746399A Expired - Fee Related JP3922853B2 (ja) | 1999-12-07 | 1999-12-07 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6980242B2 (ja) |
| JP (1) | JP3922853B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3474863B2 (ja) * | 2001-03-29 | 2003-12-08 | 株式会社東芝 | 電界放出型電子源の製造方法とマトリックス型電子源アレイ基板の製造方法 |
| JP4212095B2 (ja) * | 2003-07-15 | 2009-01-21 | シャープ株式会社 | 固体撮像装置およびその駆動方法 |
| JP4367910B2 (ja) * | 2003-10-02 | 2009-11-18 | キヤノン株式会社 | 固体撮像装置 |
| US7304673B2 (en) * | 2003-10-22 | 2007-12-04 | Eastman Kodak Company | Image sensor array with substitutional circuit distribution |
| JP2006033631A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びサンプリング回路 |
| JP2007124479A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Ｃｃｄカメラ用アナログ信号処理回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4656503A (en) * | 1985-08-27 | 1987-04-07 | Texas Instruments Incorporated | Color CCD imager with minimal clock lines |
| US4972254A (en) * | 1987-02-24 | 1990-11-20 | Kabushiki Kaisha Toshiba | Solid state image sensors for reproducing high definition images |
| EP0547697B1 (en) * | 1991-12-18 | 1999-03-24 | Koninklijke Philips Electronics N.V. | Solid state imaging device and camera provided with such an imaging device |
| JPH06205298A (ja) * | 1992-11-06 | 1994-07-22 | Sharp Corp | 電荷結合型固体撮像装置 |
| JP4329128B2 (ja) * | 1996-07-12 | 2009-09-09 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法およびカメラ |
| EP0888685B1 (en) * | 1996-10-03 | 2004-12-29 | Dalsa Corporation | Charge coupled imaging device, and method of operating such a device |
| JPH11112885A (ja) * | 1997-10-03 | 1999-04-23 | Olympus Optical Co Ltd | カメラ |
| JP2000106678A (ja) * | 1998-09-28 | 2000-04-11 | Victor Co Of Japan Ltd | 撮像装置 |
| US6549647B1 (en) * | 2000-01-07 | 2003-04-15 | Cyberoptics Corporation | Inspection system with vibration resistant video capture |
-
1999
- 1999-12-07 JP JP34746399A patent/JP3922853B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-07 US US09/731,043 patent/US6980242B2/en not_active Expired - Fee Related
-
2001
- 2001-02-02 US US09/773,494 patent/US20010005228A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6980242B2 (en) | 2005-12-27 |
| US20010005228A1 (en) | 2001-06-28 |
| US20010022623A1 (en) | 2001-09-20 |
| JP2001169187A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400404B2 (en) | Solid-state imaging device and camera using the same | |
| JP4305970B2 (ja) | 固体撮像素子の駆動方法 | |
| JP4428235B2 (ja) | 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置 | |
| KR100842165B1 (ko) | 고체 촬상 소자의 구동 방법 | |
| US5376967A (en) | Method and apparatus for driving a high resolution CCD image pickup device by transferring empty packets | |
| JP3922853B2 (ja) | 固体撮像装置 | |
| JP5473951B2 (ja) | 固体撮像装置及びカメラ | |
| JP2983401B2 (ja) | 電荷転送方法及び電荷転送装置並びにこれを用いた固体撮像装置 | |
| JP2011077939A (ja) | 固体撮像装置及びそれを備えるカメラ | |
| JPH04268764A (ja) | 固体撮像装置 | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH10200819A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
| JP2006157624A (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| KR20000035716A (ko) | 고체 촬상 장치 및 그 구동 방법 | |
| JP3100011B2 (ja) | 固体撮像装置とその駆動方法 | |
| JPH0473347B2 (ja) | ||
| JP3494723B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS6210974A (ja) | 固体撮像装置の駆動方法 | |
| JPH06311433A (ja) | 固体撮像装置の駆動方法 | |
| JP2007019823A (ja) | Ｃｃｄ型固体撮像装置及びその転送制御方法 | |
| JP2002112116A (ja) | 撮像装置 | |
| JPH10336522A (ja) | Ｆｉｔ型固体撮像装置およびその駆動方法 | |
| JPH05236355A (ja) | 固体撮像装置の駆動方法 | |
| JPH10215414A (ja) | 固体撮像装置、および固体撮像素子の駆動方法 | |
| JPH06343143A (ja) | 固体撮像素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |