JP3494723B2

JP3494723B2 - 固体撮像装置の駆動方法

Info

Publication number: JP3494723B2
Application number: JP31062294A
Authority: JP
Inventors: 哲夫笘; 亜紀夫迫田
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1994-12-14
Filing date: 1994-12-14
Publication date: 2004-02-09
Anticipated expiration: 2019-02-09
Also published as: JPH08168034A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は撮像装置に関し、特に半
導体ホトダイオード等の光電変換素子と電荷結合デバイ
ス（ＣＣＤ）で形成された電荷転送路とを用いた固体撮
像装置の駆動方法に関する。

【０００２】

【従来の技術】固体撮像装置として、ＣＣＤ転送方式の
ものが知られており、電子カメラ、複写機、その他の映
像機器に利用されている。

【０００３】インターライン型固体撮像装置において
は、多数のホトダイオードを垂直、水平方向に配列して
画素行列を形成し、各ホトダイオード列に隣接して電荷
結合デバイス（ＣＣＤ）の垂直電荷転送路（ＶＣＣＤ）
を形成する。各ＶＣＣＤの終端に隣接してＣＣＤの水平
電荷転送路（ＨＣＣＤ）を形成し、１行ずつ画像電荷信
号を読み出す。

【０００４】近年、固体撮像装置に対する小型化の要求
が強い。チップサイズを１インチから２／３インチ、１
／２インチ、１／３インチと縮小する時も、固体撮像装
置の垂直方向画素数はＮＴＳＣ、ＰＡＬ等の規格で定ま
っているためホトダイオードの数はほぼ変わらない。

【０００５】ホトダイオードの電荷を一度に全て独立に
読みだすためには電荷を蓄積するためと電荷を互いに分
離するためとに、ホトダイオード１個当たり最低２つ電
極が必要である。しかし、これでは電荷を転送できな
い。各電荷を混合せずに転送するためには、ホトダイオ
ード１個当たり３つ以上の転送電極が必要である。

【０００６】ところが、チップサイズを減少していくと
微細加工には限界があり、ホトダイオード１個当たり３
つ以上の電極を形成することは困難になる。ところで、
ＮＴＳＣ、ＰＡＬ等の規格ではインタレース方式の画像
信号が得られればよいので、１ラインおきのフィールド
を２回走査して１画面（フレーム）が得られればよい。
そこで、ホトダイオードの１行当たり２つの転送電極を
有するＶＣＣＤが用いられる。

【０００７】図１０に、このような固体撮像装置の構成
を概略的に示す。ホトダイオードＰＤが行列状に配置さ
れ、ホトダイオードＰＤの各列に近接して垂直電荷転送
路ＶＣＣＤが配置されている。垂直電荷転送路ＶＣＣＤ
上には破線で示すように各ＰＤ当たり２つの転送電極が
配置されている。各ホトダイオードＰＤは、ＶＣＣＤの
１つの電極下と結合され、電荷を移動させることができ
る。各ＶＣＣＤの下端は水平電荷転送路ＨＣＣＤに結合
されている。ＶＣＣＤから１行分の電荷がパラレルにＨ
ＣＣＤに転送され、ＨＣＣＤはこれらの電荷を図中左方
にシリアルに転送する。

【０００８】ホトダイオードＰＤはＡフィールド用、Ｂ
フィールド用の２種類に分類され、列方向に交互に配列
される。Ａフィールド読み出し時にはＡ１、Ａ２のホト
ダイオードＰＤの電荷のみがＶＣＣＤに読み出される。
すると電荷１つ当たり４つの転送電極が存在するので、
通常の４相駆動でＶＣＣＤ中を電荷転送することができ
る。

【０００９】ＶＣＣＤに読み出された電荷は、水平ブラ
ンキング期間中に１行づつＶＣＣＤからＨＣＣＤにパラ
レルに転送され、水平走査期間中にＨＣＣＤ中を横方向
に転送されてシリアルに読み出される。

【００１０】ところが、高精細なスチル画像を撮像する
ような要求に対しては全ホトダイオードの電荷を一度に
取り出すことが望まれている。高精細な画像を得るには
画素数は多いほど望ましいからである。全画素の電荷を
一度にＶＣＣＤに読み出すと、ＶＣＣＤ中では１つ置き
の転送電極下に画像電荷が存在することになる。

【００１１】この種の装置において全蓄積電荷を同時に
読み出す方式として、アコーディオン転送方式が提案さ
れている（ PHILIPS TECHNICAL REVIEW VOL.43, No.1/
2, 1986, A. J. P. Theuwissen および C. H. L. Weijt
ens）。

【００１２】まず、ＶＣＣＤ中の最下行の電荷のみをＨ
ＣＣＤに転送する。次に下から２行目の電荷をＨＣＣＤ
に転送する。この時２行目の電荷が１電極分下に移動す
ると、３行目の電荷と２行目の電荷との間に２電極分の
スペースが生じる。すると３行目の電荷も転送できる状
態となる。このようにして、ＶＣＣＤ下側から徐々に、
２電極当たり１個の電荷分布を４電極当たり１個の電荷
分布に変換して電荷転送を行なう。

【００１３】

【発明が解決しようとする課題】本発明の目的は、上述
のアコーディオン転送方式等に適したＶＣＣＤの駆動方
法を提供することである。

【００１４】

【００１５】

【００１６】

【００１７】

【課題を解決するための手段】本発明の固体撮像装置の
駆動方法は、行列状に配置された多数個の光電変換素子
と、前記光電変換素子ごとに設けられ、前記光電変換素
子に蓄積された電荷を下方のチャネル領域に取り込むこ
とができる転送電極が列方向に配列して構成され、駆動
信号に同期して前記電荷を列方向に転送する複数列の垂
直ＣＣＤと、前記複数列の垂直ＣＣＤに接続され、垂直
ＣＣＤから転送される電荷を並列に受け、直列に出力す
ることのできる水平ＣＣＤと、前記垂直ＣＣＤを構成
する転送電極のうち、連続した複数の転送電極からなる
単位駆動領域ごとに設けられ、シフト信号及びシフト停
止信号のいずれか一方を出力するシフト段が縦続接続さ
れ、前記水平ＣＣＤ側の端部の単位駆動領域に対応する
シフト段に第１のレベル及び第２のレベルのいずれか一
方をとる制御信号が入力される入力接点が設けられたシ
フトレジスタであって、前記入力接点に入力されている
制御信号が、外部から与えられるクロック信号に同期し
てシフト段を順次移動し、前記シフト段の各々は、当該
シフト段に入力されている制御信号が第１のレベルの時
前記シフト停止信号を出力し、第２のレベルの時前記シ
フト信号を出力する前記シフトレジスタと、前記シフト
信号が出力されているシフト段に対応する単位駆動領域
の転送電極に前記駆動信号を供給し、前記シフト停止信
号が出力されているシフト段に対応する単位駆動領域の
転送電極には前記駆動信号を供給しない駆動信号制御手
段とを有する固体撮像装置を駆動する方法であって、前
記多数個の光電変換素子に蓄積された信号電荷を前記転
送電極下のチャネル領域に取り込む電荷取り込み工程
と、前記入力接点に入力される制御信号を第１のレベル
にし、前記シフトレジスタへ前記クロック信号を与え、
全ての前記シフト段に与えられる制御信号を第１のレベ
ルとし、全ての前記シフト段からシフト停止信号を出力
するリセット工程と、前記入力接点に入力される制御信
号を第２のレベルにし、前記シフトレジスタへ前記クロ
ック信号を与え、第２のレベルの制御信号を、シフト段
から次のシフト段へと順次移動させ、シフト信号を出力
するシフト段を順次移動しつつ、シフト信号が出力され
ているシフト段に対応する単位転送領域の各転送電極に
前記駆動信号を与え転送電極下に蓄積された電荷を前記
垂直ＣＣＤに沿って転送する垂直転送工程とを含む。

【００１８】前記リセット工程の前記クロック信号を、
前記垂直転送工程の前記クロック信号よりも高い周波数
とすることが好ましい。

【００１９】

【作用】垂直ＣＣＤを構成する転送電極のうち、連続し
た複数の転送電極からなる単位転送領域ごとにシフト信
号あるいはシフト停止信号を供給することにより、垂直
ＣＣＤの駆動信号をシフト信号が供給されている単位転
送領域にのみ与えることができる。水平ＣＣＤに接続さ
れた端部側の単位転送領域にのみ駆動信号を与え、他の
単位転送領域に駆動信号を与えないようにすれば、端部
側の単位転送領域に水平ＣＣＤから電荷の存在しない状
態である空パケットを送り込むことができる。

【００２０】駆動信号を与える単位駆動領域を順次移動
させることにより、垂直ＣＣＤ内で単位駆動領域にまた
がって空パケットを転送することができる。空パケット
が通過した転送電極下の電荷は１行分水平ＣＣＤに向け
て移動する。このように、１行分の電荷転送を行う間
に、空パケットが２行分以上転送されるため、空パケッ
トは高速で垂直ＣＣＤ内を移動する。垂直ＣＣＤ内の電
荷は、空パケットの移動によってその位置を変更する。

【００２１】蓄積電荷に対する暗電流の影響は、蓄積電
荷の滞在時間が長くなると顕著になる。空パケットを高
速で移動して蓄積電荷を移動させることにより、蓄積電
荷に対する暗電流の影響を低減することができる。ま
た、蓄積電荷がその位置を変えることにより、場所的分
布を有する暗電流の影響は平均化され、固定パターンノ
イズの発生を防止することができる。

【００２２】シフトレジスタの初段に第２のレベルの制
御信号を入力して、この制御信号を順次転送することに
より、シフトレジスタをリセットすることができる。こ
のように、第２のレベルの制御信号を順次転送してリセ
ットするため、シフト段ごとにリセット回路を設ける必
要がない。シフトレジスタのシフト段は、垂直CCDの転
送電極に対応して形成されるため、チップサイズを減少
し、あるいは高解像度化して転送電極をより微細化する
場合に有効である。

【００２３】シフトレジスタリセット時のクロックを、
電荷転送時のクロックよりも速くすることにより、迅速
にリセットすることができる。

【００２４】

【実施例】まず、本出願人が先に提案した空パケット転
送型固体撮像装置について説明する。

【００２５】図１（Ａ）は垂直ＣＣＤ（ＶＣＣＤ）２お
よび水平ＣＣＤ（ＨＣＣＤ）５における電荷分布の時間
変化を示す。図中、縦方向にＶＣＣＤ２およびＨＣＣＤ
５内における電荷の分布を示し、横方向にその時間変化
を示す。

【００２６】また、図１（Ｂ）においては、光電変換素
子であるホトダイオード（ＰＤ）１およびＶＣＣＤ２の
位置的関係を概略的に示す。図１（Ａ）の左端に示すサ
イクルｃ１において、全ホトダイオード１からＶＣＣＤ
２に蓄積電荷が取り込まれる。なお、図中ハッチングを
付した四角が蓄積電荷の存在する電極を示す。実際に
は、これら電極の間に電位障壁を形成している電極が存
在するが、図示を省略する。すなわち、ホトダイオード
１行当たり１つの電極のみが図示されている。

【００２７】図１（Ｂ）に示すように、ＶＣＣＤ２にお
いては、１行当たり２つの転送電極３、４が形成されて
おり、その１つの転送電極３がホトダイオード１にトラ
ンスファゲート７を介して接続されている。

【００２８】したがって、全ホトダイオード１からＶＣ
ＣＤ２に電荷が取り込まれたサイクルｃ１においては、
ＶＣＣＤ２の１つおきの電極３下に電荷が取り込まれて
いる。この状態においては、電荷の取り込まれた相互に
隣接する転送電極３の間のバリアを形成している電極４
の下のポテンシャルを低くすれば、電荷混合が生じてし
まう。

【００２９】なお、サイクルｃ１において、ＨＣＣＤ５
は蓄積電荷を保有せず、空パケット６を有している。次
のサイクルｃ２においては、ＨＣＣＤ５に存在していた
空パケット６が、ＶＣＣＤの下から２番目の電極下まで
転送されている。このため、ＶＣＣＤ２の下から２番目
までの電極下に蓄積されていた電荷は、それぞれ１つず
つ下に転送される。この時、ＶＣＣＤ２の１番下にあっ
た電荷を、まずＨＣＣＤ５に転送し、次に２番目の電極
下に存在していた電荷を１番下の電極下に転送すること
により、電荷混合を生じさせずに空パケット６をＶＣＣ
Ｄ内に下から２行目まで送り込むことができる。

【００３０】その後、サイクルｃ３、ｃ４、ｃ５と進む
間に空パケット６を順次２行分ずつ上に送る。このよう
にして、サイクルｃｎにおいては、空パケット６が下か
ら（ｎ−１）×２番目の電極下まで送り込まれる。

【００３１】サイクルｃ１からｃｎまでを１周期とし、
ここでＨＣＣＤ５の電荷転送を行なう。ＨＣＣＤ５に転
送されていた電荷は、出力されることによってＨＣＣＤ
５内には１行分の空パケットが形成される。この状態を
サイクルｃ（ｎ＋１）で示す。

【００３２】サイクルｃ（ｎ＋２）から、再びＨＣＣＤ
５内の空パケット６をＶＣＣＤ２内に送り込み、順次上
方に転送する。サイクルｃ２でＶＣＣＤ２内に送り込ま
れた空パケット６も順次上方に転送される。この工程
は、サイクルｃ２からｃｎまでの工程と同様である。

【００３３】このようにして、サイクルｃ（２ｎ）には
サイクルｃ（ｎ＋２）でＶＣＣＤ２内に送り込まれた空
パケット６が、再び所定の位置まで転送される。ここ
で、サイクルｃ（２ｎ＋１）において、再びＨＣＣＤ内
に蓄積された電荷を転送し、ＨＣＣＤ５内に空パケット
を形成する。

【００３４】このような動作を繰り返すことにより、Ｈ
ＣＣＤ５が水平電荷転送を１回行なう度に、ＶＣＣＤ内
で空パケット６は２（ｎ−１）行分移動する。空パケッ
ト６が通過する際、その位置における電荷は一行分位置
を変更する。

【００３５】空パケットの移動速度は１周期当たり１行
の蓄積電荷の移動速度よりも十分速いものとすることが
できる。このため、従来の電荷転送方式において、ＨＣ
ＣＤから離れた位置の電荷が長時間一定箇所に保持され
ることが防止され、電荷は所定時間毎にその位置を変化
させる。したがって、暗電流の影響が低減し、さらに固
定パターン（白キズ）の発生が防止される。

【００３６】図２は、このようなＶＣＣＤ内の電荷転送
の様子を示すポテンシャルダイヤグラムである。縦軸は
ポテンシャルを示す。電荷が電子の場合は下方向が電圧
の正方向である。図中、上側のポテンシャルがローレベ
ル電圧であり、下側のポテンシャルがミドルレベル電圧
である。ハイレベル電圧はホトダイオードからＶＣＣＤ
に電荷を読み出す時に用いられ、図２では表れない。

【００３７】ＶＣＣＤ２を２行分ずつの単位に分け、
Ａ、Ｂ、Ｃ、…の符号を付して図中横方向に示す。ま
た、図中縦方向には時間経過を示す。８段の時間経過、
たとえばｔ１１〜ｔ１８が、図１に示す１サイクルｃに
相当する。

【００３８】また、図１においては、空パケットは２
（ｎ−１）行毎に１つ分布したが、図２においては、１
０行おきに１つの空パケットを分布する場合を示す。ま
た、図１においては、ＶＣＣＤ中ホトダイオード１に接
続された位置の電極のみを示したが、図２においては、
ホトダイオードに接続された電極３およびそれらの間の
電極４を共に示す。

【００３９】時刻ｔ０８においては、電極Ａ４とＦ４下
に空パケットが分布している。次の時刻ｔ１１において
は、Ｂ１電極およびＧ１電極の電位をミドルレベルＶ_M
とし、その電極下にポテンシャル井戸を形成する。この
ため、Ｂ２電極とＧ２電極下に収容されていた電荷は３
つの電極Ａ４〜Ｂ２およびＦ４〜Ｇ２下に亘って分布す
るようになる。

【００４０】次に時刻ｔ１２において、電極Ｂ２とＧ２
下のポテンシャルが上げられる。このため、３電極分に
分布していた電荷は、電極Ａ４、Ｂ１下およびＦ４、Ｇ
１下の２電極分に押し込められる。

【００４１】次に時刻ｔ１３においては、２電極分に亘
って形成されていた電位障壁の右側部分、すなわち電極
Ｂ３およびＦ３下のポテンシャルが下げられ、電極Ｂ４
およびＧ４下に蓄積されていた電荷を２電極分にわたっ
て分布させる。

【００４２】時刻ｔ１４においては、電極Ｂ１およびＧ
１下のポテンシャルが上げられ、電極Ａ４、Ｂ１の２電
極分および電極Ｆ４、Ｇ１の２電極分に亘って分布して
いた電荷を１つの電極Ａ４およびＦ４下に閉じ込める。
この段階で電極Ｂ２、Ｆ２下に蓄積されていた電荷は、
電極Ａ４、Ｆ４下に１行分移動している。

【００４３】次のタイミングｔ１５においては、電極Ｂ
２およびＧ２下のポテンシャルを下げることによって２
電極分にわたって形成されたバリア部を１電極分とし、
２電極分Ｂ３、Ｂ４およびＧ３、Ｇ４にわたって分布し
ていた電荷を、３電極分Ｂ２〜Ｂ４およびＧ２〜Ｇ４に
わたって分布させる。

【００４４】次に時刻ｔ１６において、電極Ｂ４および
Ｇ４下のポテンシャルを上げ、３電極分にわたって分布
していた電荷を２電極分に縮める。続いて時刻ｔ１７に
おいては、さらに電極Ｂ３およびＧ３下のポテンシャル
を上げ、２電極分にわたって分布していた電荷を１電極
分に閉じ込める。この段階で電極Ｂ４、Ｆ４下に蓄積さ
れていた電荷は、電極Ｂ２、Ｆ２に１行分移動してい
る。

【００４５】次に時刻ｔ１８において、電極Ｂ４および
Ｇ４下のポテンシャルを下げると、そこに空パケットが
形成される。このような動作により、時刻ｔ０８におい
てＡ４およびＦ４に存在していた空パケットは、時刻ｔ
１８においては２行分移動した位置Ｂ４およびＧ４に移
動されている。すなわち、Ｂ段の各電荷が１行移動する
間に空パケットは２行移動している。

【００４６】なお、時刻ｔ１１からｔ１８までの期間に
おける電荷移動は、Ｂ段およびＧ段の各電極下のポテン
シャルを制御することのみによって行なわれる。すなわ
ち、この間Ａ段、Ｃ〜Ｆ段は停止状態に保持される。Ａ
段からＥ段までの蓄積電荷が各々１行移動するには、同
様のサイクルが５回繰り返される。

【００４７】時刻ｔ２１からｔ２８においては、Ｃ段お
よびＨ段（図示せず）のポテンシャルを制御し、時刻ｔ
１１からｔ１８までと同様の動作をさせることにより、
Ｂ４およびＧ４に存在していた空パケットをＣ４および
Ｈ４（図示せず）に移動させる。このような電荷転送を
繰り返すことにより、ＶＣＣＤ内での電荷転送速度より
も１０倍の速度で空パケットをＶＣＣＤ内に移動させる
ことができる。

【００４８】また、たとえば電極Ｂ２およびＢ４下に存
在していた電荷は、時刻ｔ１１からｔ１８までの１サイ
クルによって電極Ａ４およびＢ２下に移動される。この
ように電荷位置が移動することにより、暗電流の発生は
低減する。また、同一電荷が同一位置に保持される時間
が制限される。このため、固定パターンノイズの発生も
防止される。

【００４９】図３は、上述のような電荷転送を制御する
固体撮像装置の回路を示す。図中、左側にはホトダイオ
ードＰＤ１の行列、ホトダイオード行列の各列に結合し
た垂直電荷転送路ＶＣＣＤ２、複数のＶＣＣＤ２の下端
に接続された水平電荷転送路ＨＣＣＤ５が示されてい
る。

【００５０】読み出しパルス制御回路１７は、ホトダイ
オードＰＤからＶＣＣＤへ電荷を読み出すための転送ゲ
ート信号φＴＧを供給する。転送パルス制御回路１８
は、図２に示す２行単位内の４種類の転送電極に印加す
る４種類の駆動信号φＶ１、φＶ２、φＶ３、φＶ４を
供給する。また、制御回路１８は駆動信号が与えられな
い組の転送電極へバリア形成用電圧ＢＡＷ、蓄積ウェル
形成用電圧ＳＴＰを、これらの電圧印加を制御するタイ
ミング信号φＩＮＶに従って供給する。

【００５１】シフトレジスタ１９は、制御信号φＡ、φ
Ｂ、φＩＮ、φＳＲＬを受け、転送パルス制御回路１８
が電荷転送を行なう部分に対してのみ転送信号を供給す
るように制御する信号Ｓを発生する。

【００５２】図４は、図３に示す固体撮像装置の読出パ
ルス制御回路１７、転送パルス制御回路１８をより具体
的に示す。ホトダイオードＰＤとＶＣＣＤの構成は図１
に示すものと基本的に同様である。シフトレジスタ１９
は、ＶＣＣＤの駆動領域を順次シフトさせるためのシフ
ト信号Ｓを出力する。シフト信号Ｓ１が出力されている
間は、第１行目および第２行目に対応するＶＣＣＤの転
送電極のみが駆動される。同様に、シフト信号Ｓ２が出
力されている間は、第３行目、第４行目に対応するＶＣ
ＣＤの転送電極のみが駆動される。シフト信号Ｓが出力
されていない期間はシフト停止信号が出力される。

【００５３】シフト停止信号が供給されている領域にお
いては、ＶＣＣＤ中の電荷転送は行なわれない。垂直方
向に電荷転送が行なわれない間、蓄積された電荷を保持
するために、信号φＩＮＶが供給される。シフト信号Ｓ
が供給されているときは、転送パルス制御回路１８右側
のトランジスタ列がオンになり、駆動信号φＶ１、φＶ
２、φＶ３、φＶ４がＶＣＣＤに供給される。シフト停
止信号が供給されているときは、転送パルス制御回路１
８左側に２列で示されたトランジスタがオンになり、Ｖ
ＣＣＤの電荷が蓄積される電極にはストレージ電圧ＳＴ
Ｐ（ミドルレベル）、障壁となっている電極にはバリア
電圧ＢＡＷ（ローレベル）が各ＶＣＣＤ電極に供給され
る。また、ホトダイオードＰＤからＶＣＣＤに電荷を読
み出す際には、読出パルス制御回路１７を介して読出信
号φＴＧが与えられる。

【００５４】なお、図３に示すＨＣＣＤには２相駆動信
号φＨ１、φＨ２が供給される。ＨＣＣＤの出力は、出
力アンプを介して読み出される。リセット信号φＲＳ
は、電荷信号読み出し毎に出力アンプ部のリセットを行
なう。

【００５５】図５は、図２に示すような電荷転送を行な
うための制御信号のタイミングチャートを示す。図５
（Ａ）は制御回路への入力信号φＩＮ、φＡ、φＢ、お
よび図２に示す４種類の電極に印加する駆動信号φＶ
１、φＶ２、φＶ３、φＶ４およびＨＣＣＤ５に印加す
る駆動信号φＨを示す。

【００５６】図５（Ｂ）は、４種類の電極に印加される
駆動信号φＶ１、φＶ２、φＶ３、φＶ４を拡大して示
すタイミングチャートである。制御信号φＡがハイレベ
ルになっている期間に、４相の駆動信号φＶ１〜φＶ４
がそれぞれ所定の位相で１つのパルスを発生する。

【００５７】図５（Ｂ）において、時刻ｔ８においては
駆動信号φＶ１およびφＶ３がローレベルＬにあり、φ
Ｖ２およびφＶ４がミドルレベルＭにある。この状態
が、図２におけるｔ０８、ｔ１８、ｔ２８に相当する。

【００５８】時刻ｔ１においては、駆動信号φＶ１がロ
ーレベルＬからミドルレベルＭに変化する。ローレベル
は、たとえば−８〜−９Ｖの電位であり、ミドルレベル
Ｍは、たとえば０Ｖの電位である。駆動信号φＶ１がミ
ドルレベルに変化すると、対応する電極の下はバリア状
態からウェル状態に変化する。

【００５９】図２において、時刻ｔ１１の電極Ｂ１、Ｇ
１および時刻ｔ２１の電極Ｃ１がこの状態に相当する。
図５（Ｂ）において、時刻ｔ２においては、駆動信号φ
Ｖ２がミドルレベルＭからローレベルＬに変化する。こ
の駆動信号φＶ２の変化により、対応する２番目の電極
下はウェル状態からバリア状態に変化する。図５（Ｂ）
の時刻ｔ２は、図２におけるｔ１２、ｔ２２、…に対応
する。

【００６０】図５（Ｂ）における時刻ｔ３においては、
駆動信号φＶ３がローレベルＬからミドルレベルＭに変
化する。この駆動信号φＶ３の変化により、対応する３
番目の電極下はバリア状態からウェル状態に変化する。
図５（Ｂ）の時刻ｔ３は、図２における時刻ｔ１３、ｔ
２３、…に対応する。

【００６１】図５（Ｂ）における時刻ｔ４においては、
駆動信号φＶ１がミドルレベルＭからローレベルＬに変
化する。この駆動信号φＶ１の変化により、対応する１
番目の電極下はウェル状態からバリア状態に変化する。
この状態は図２における時刻ｔ１４、ｔ２４、…に対応
する。

【００６２】図５（Ｂ）における時刻ｔ５においては、
駆動信号φＶ２がローレベルＬからミドルレベルＭに変
化する。すなわち、対応する２番目の電極下は、バリア
状態からウェル状態に変化する。この状態は図２におけ
る時刻ｔ１５、ｔ２５、…に対応する。

【００６３】図５（Ｂ）における時刻ｔ６においては、
駆動信号φＶ４がミドルレベルＭからローレベルＬに変
化する。対応する４番目の電極下は、ウェル状態からバ
リア状態に変化する。この状態は図２における時刻ｔ１
６、ｔ２６、…に対応する。

【００６４】図５（Ｂ）における時刻ｔ７においては、
駆動信号φＶ３がミドルレベルＭからローレベルＬに変
化する。対応する３番目の電極下は、ウェル状態からバ
リア状態に変化する。この状態は図２における時刻ｔ１
７、ｔ２７、…に対応する。

【００６５】図５（Ｂ）における時刻ｔ８においては、
初めの時刻ｔ８と同様な状態が実現され、ＶＣＣＤ内に
おいては１つおきにウェルとバリアが分布する。ｔ１か
らｔ８までの１サイクルによって、ＶＣＣＤ内に配置さ
れていた空パケットは２行分移動する。

【００６６】なお、このような制御信号は、空パケット
を移動しようとする段にのみ印加される。その他の段
は、蓄積電荷を保持する停止状態に保たれる。たとえ
ば、電荷を蓄積している電極３下にはミドルレベルの電
位を印加し、電荷を蓄積せず、バリア部を形成している
電極４下には、ローレベルの電位が印加される。

【００６７】上述の例においては、ＶＣＣＤからＨＣＣ
Ｄに電荷を転送する速度よりも十分速い速度、たとえば
数倍ないし数十倍速い速度で空パケットをＶＣＣＤ内に
分布することができる。このため、ＶＣＣＤ内上部に取
り込まれた電荷も、速やかにその位置を変更することに
なる。電荷が一定位置に止まらず、その位置を移動させ
ることにより、暗電流の発生は低減し、固定パターンの
発生は防止される。

【００６８】上述の例においては、最初にＨＣＣＤから
ＶＣＣＤに送り込まれた空パケットが一定距離移動する
毎にＨＣＣＤ内における電荷転送が行なわれる。最初の
空パケットがＶＣＣＤ上端に到達するまでは、ＶＣＣＤ
上段に取り込まれた電荷は同じ位置に保持され、その間
に何回かの水平電荷転送が行なわれる。

【００６９】図６は、図３に示すシフトレジスタ１９の
構成をより具体的に示す。シフト段ＳＦ１、ＳＦ２、…
が直列に接続され、終了段ＥＸで終端している。各シフ
ト段は同等の構成を有しているので代表的に最初のシフ
ト段ＳＦ１の回路を説明する。

【００７０】図６に示すように３個のｎＭＯＳトランジ
スタＴ１１、Ｔ１２、Ｔ１３の直列回路が、制御信号φ
Ｂの信号線と制御信号φＳＲＬの信号線との間に接続さ
れている。トランジスタＴ１１のゲート接点とソース接
点間にはブートストラップ用コンデンサＣ１１が接続さ
れている。トランジスタＴ１２のゲート接点とドレイン
接点が相互に接続され、ドレイン接点はｎＭＯＳトラン
ジスタＴ１４のドレイン接点に接続されている。トラン
ジスタＴ１４のソース接点は制御信号φＳＲＬの信号線
に、ゲート接点は制御信号φＡの信号線にそれぞれ接続
されている。

【００７１】さらに、ｎＭＯＳトランジスタＴ１１、Ｔ
１２、Ｔ１３、Ｔ１４及びコンデンサＣ１１で構成され
る回路と同一の回路がｎＭＯＳトランジスタＴ２１、Ｔ
２２、Ｔ２３、Ｔ２４及びコンデンサＣ２１で形成さ
れ、トランジスタＴ１３のドレイン接点とトランジスタ
Ｔ２１のゲート接点が、抵抗Ｒ２１を介して接続されて
いる。ただし、信号φＡと信号φＢの接続は逆になる。

【００７２】トランジスタＴ１１のゲート接点には抵抗
Ｒ１１の一端が接続されており、抵抗Ｒ１１の他端がシ
フト段ＳＦ１の入力点になる。トランジスタＴ２３のド
レイン接点がシフト段ＳＦ１の出力点になる。このよう
に構成されたシフト段が複数形成され、各シフト段の入
力点に前段の出力点が接続されている。

【００７３】シフト段ＳＦ１の入力点には、ｎＭＯＳト
ランジスタＴ００を介して入力信号φＩＮが供給され
る。トランジスタＴ００のゲ−ト接点は制御信号φＡの
信号線に接続され、制御信号φＡがハイレベルの時のみ
入力信号φＩＮがシフト段ＳＦ１に供給される。

【００７４】各シフト段のトランジスタＴ１３、Ｔ２３
のゲート接点は、それぞれ次段のトランジスタＴ１１、
Ｔ２１のソース接点に接続されている。各シフト段ＳＦ
ｎのトランジスタＴ２１のソース接点が抵抗Ｒ２１とコ
ンデンサＣ２１の直列回路を介して接地電位に接続さ
れ、抵抗Ｒ２１とコンデンサＣ２１との相互接続点がシ
フト信号Ｓｎを形成出力する。

【００７５】終了段ＥＸは次段に信号を出力する必要が
ないため、トランジスタＴ２２、Ｔ２３は接続されてい
ない。また、終了段ＥＸには次段がないため、トランジ
スタＴ１３のゲート接点に与える信号を形成するための
回路が、ｎＭＯＳトランジスタＴ３１、Ｔ３３、Ｔ３４
により形成されている。トランジスタＴ３１、Ｔ３３、
Ｔ３４がそれぞれ次段のトランジスタＴ１１、Ｔ１３、
Ｔ１４に相当している。次段のトランジスタＴ１２に対
応するトランジスタは接続されておらず、トランジスタ
Ｔ３１とＴ３３が直接接続されている。

【００７６】トランジスタＴ３１のゲート接点は制御信
号φＢの信号線に接続され、トランジスタＴ３３のゲー
ト接点は終了段のトランジスタＴ１１のソース接点に接
続されている。

【００７７】次に、図７を参照してシフトレジスタの動
作を説明する。図７は、図１、図２で説明した空パケッ
ト転送時のシフトレジスタのタイミングチャートを示
す。上段の４行は、上から順番に制御信号φＩＮ、φ
Ａ、φＢ及びφＳＲＬを示している。五段目以下は上か
ら順番にシフトレジスタ内の各点の電位φＰ００、φＰ
１１〜φＰ１４、φＰ２１〜φＰ２４を示す。ここで、
φＰ００はトランジスタＴ１１のゲート接点の電位を表
す。

【００７８】φＰｉ１〜φＰｉ４は、第ｉ段目のシフト
段ＳＦｉの各点の電位を表す。φＰｉ１はトランジスタ
Ｔ１１のソース接点、φＰｉ２はトランジスタＴ１３の
ドレイン接点、φＰｉ３はトランジスタＴ２１のソース
接点、及びφＰｉ４はトランジスタＴ２３のドレイン接
点の電位を表す。

【００７９】時刻ｕ１において、制御信号φＩＮとφＡ
がハイレベルになっている。トランジスタＴ００が導通
し電位φＰ００がハイレベルになる。時刻ｕ２におい
て、制御信号φＩＮがローレベルになっているが、その
前に制御信号φＡがローレベルになりトランジスタＴ０
０が非導通状態になっているため、電位φＰ００はハイ
レベル状態に保たれる。

【００８０】時刻ｕ３において、制御信号φＡがローレ
ベル、φＢがハイレベルになる。このとき、電位φＰ０
０がハイレベルであるためトランジスタＴ１１は導通し
ている。従って、制御信号φＢに同期して電位φＰ１１
がハイレベルになる。電位φＰ１１がハイレベルになる
とトランジスタＴ１２が導通し、電位φＰ１２もハイレ
ベルになる。

【００８１】時刻ｕ４において、制御信号φＢがローレ
ベルになる。トランジスタＴ１１は導通しているため、
制御信号φＢに同期して電位φＰ１１がローレベルにな
る。時刻ｕ５において、制御信号φＡがハイレベルにな
る。制御信号φＡがハイレベルになるとトランジスタＴ
００が導通する。このとき制御信号φＩＮはローレベル
になっているため、制御信号φＡの立ち上がりに同期し
て電位φＰ００がローレベルになる。

【００８２】また、このとき電位φＰ１２がハイレベル
であるためトランジスタＴ１２は導通している。従っ
て、制御信号φＡの立ち上がりに同期して電位φＰ１３
がハイレベルになる。トランジスタＴ２３が導通し、電
位φＰ１４もハイレベルになる。

【００８３】時刻ｕ６において、トランジスタＴ２１が
導通状態であるため、制御信号φＡがローレベルになる
と、電位φＰ１３もローレベルになる。電位φＰ１３が
ハイレベルになっている期間、電位φＰ１３が抵抗Ｒ２
１とコンデンサＣ２１により分圧されシフト信号Ｓ１が
出力される。このように、今周期においてシフト信号Ｓ
１は制御信号φＡに同期して出力される。

【００８４】また、時刻ｕ６における２段目のシフト段
ＳＦ２の入力点の電位φＰ１４はハイレベルであり、内
部の電位φＰ２１〜φＰ２４は全てローレベルである。
これは、時刻ｕ２における１段目のシフト段ＳＦ１の状
態と等価である。また、時刻ｕ２とｕ６における制御信
号φＩＮ、φＡ、φＢ及びφＳＲＬの位相も等しい。従
って、次の周期におけるシフト段ＳＦ２内の各点の電位
は、今周期におけるシフト段ＳＦ１の対応する点の電位
と同様の変化を示す。このように、制御信号φＡに同期
してシフト信号Ｓ１、Ｓ２、…が順番に出力される。

【００８５】次に、図８〜図９を参照して、図３に示す
固体撮像装置を用いた撮像方法について説明する。撮像
工程は、スミア掃き出し期間、露光時間、シフトレジス
タリセット期間及び本駆動期間の４つの工程から構成さ
れている。

【００８６】まず、ＶＣＣＤに蓄積されたスミア電荷を
掃き出し、ＶＣＣＤをピニング状態にしてピニング露光
を行う。図８は、撮像工程全期間の主要信号のタイミン
グチャートを示す。上段から水平同期信号ＨＤ、垂直同
期信号ＶＤ、ＶＣＣＤ駆動信号φＶ１〜φＶ４、ホトダ
イオードからの画像信号読出信号φＴＧ、シフトレジス
タに与えられる制御信号φＩＮ、φＡ、φＢ及びφＳＲ
Ｌ、ＨＣＣＤ駆動信号φＨ１、φＨ２が示されている。

【００８７】スミア電荷掃き出し期間には、シフトレジ
スタに与えられる制御信号φＩＮ、φＡ、φＢ及びφＳ
ＲＬを全てハイレベルにし、駆動信号φＶ１〜φＶ４を
例えば図５（Ｂ）に示すタイミングで変化させる。制御
信号φＩＮ、φＡ、φＢ及びφＳＲＬが全てハイレベル
であるため、図６からわかるように、シフト信号Ｓは全
てハイレベルになる（シフト信号Ｓが出力される）。シ
フト信号Ｓが全てハイレベルになると、図４で説明した
ようにＶＣＣＤの全ての転送電極に駆動信号が供給され
る。

【００８８】ＶＣＣＤの転送電極下に蓄積されていた電
荷は、駆動信号に同期してＨＣＣＤに向かって転送され
る。ＨＣＣＤに取り込まれた電荷は駆動信号φＨ１、φ
Ｈ２に同期して外部に排出される。なお、全ての転送電
極下の電荷を同時に転送するため、隣接する転送電極下
のスミア電荷が混合されるが、スミア電荷を外部に廃棄
することが目的であるため問題はない。

【００８９】スミア電荷掃き出しが終了すると、駆動信
号φＶ１〜φＶ４をローレベルに固定する。ホトダイオ
ードに蓄積されている電荷を基板に流して露光を開始す
る。駆動信号φＶ１〜φＶ４をローレベルに固定する
と、転送電極下のチャネル領域表面が反転状態になり、
界面準位が正孔で埋められる（ピニング）。このため、
界面準位が原因となって発生する暗電流を抑制すること
ができる。

【００９０】露光終了直前に駆動信号φＶ１、φＶ３を
ミドルレベルにし、その後φＴＧを一時的にハイレベル
にしてホトダイードに蓄積された電荷をＶＣＣＤの転送
電極下に取り込む。φＴＧのパルスにより露光が終了す
る。

【００９１】次に、ＶＣＣＤに取り込まれた電荷を本駆
動期間に図１、図２に示す方法で転送する。図２で説明
したように、電荷混合を生じることなく電荷を転送する
ためには、シフトレジスタからＶＣＣＤの所定の転送領
域に対してのみシフト信号Ｓを送出する（ハイレベルに
する）必要がある。図７に示すように、露光が終了した
時点では制御信号φＩＮ、φＡ、φＢ及びφＳＲＬが全
てハイレベルであり、シフト信号Ｓは全てハイレベルに
なっている。従って、本駆動期間の前にシフトレジスタ
をリセットしシフト信号Ｓを全てローレベルにする（シ
フト停止信号を出力する）必要がある。

【００９２】図９（Ａ）は、シフトレジスタリセット期
間のタイミングチャートを示す。上段から順番に制御信
号φＩＮ、φＡ、φＢ及びφＳＲＬを示している。制御
信号φＳＲＬ及びφＩＮをローレベルにして、制御信号
φＡ及びφＢにパルスを印加する。制御信号φＡとφＢ
の位相関係は、図７と同等である。φＩＮがローレベル
に固定されているので、新たなシフト信号の発生はな
く、φＡ、φＢによってシフト信号の移動のみが生じ
る。従って、制御信号φＡ、φＢに同期してシフトレジ
スタ内の各シフト段ＳＦが順次リセットされ、シフト信
号Ｓの出力が停止する。

【００９３】図９（Ｂ）は、制御信号φＡとφＢとの位
相関係が図９（Ａ）の場合と異なる場合のタイミングチ
ャートを示す。図９（Ａ）の場合には、図７と同様に制
御信号φＡとφＢが共にローレベルになる期間（図７の
時刻ｕ２、ｕ４）がある。これに対し、図９（Ｂ）の場
合には、両信号が共にローレベルになる期間がなく、逆
に共にハイレベルになる期間がある。図３に示すシフト
レジスタは、原理的には図７（若しくは図９（Ａ））で
示したタイミングで駆動されるが、図９（Ｂ）のタイミ
ングでもリセットすることができる。なお、図９（Ａ）
又は図９（Ｂ）のタイミングでリセットしたところ、図
９（Ｂ）のタイミングの方がより安定にリセットされて
いるように観測された。

【００９４】ＶＣＣＤに取り込まれた電荷を図１、図２
に示す方法で転送する場合には、図５（Ａ）に示すよう
に、制御信号φＡがハイレベルの間に駆動信号φＶ１〜
φＶ４を１周期分送出する必要がある。このため、φＡ
のパルス幅はφＢのパルス幅よりも広くなっている。

【００９５】これに対し、シフトレジスタをリセットす
る場合には、駆動信号φＶ１〜φＶ４を送出する必要が
ないため、φＡとφＢのパルス幅を等しくし、かつＶＣ
ＣＤ電荷転送の場合に比べてパルス幅を狭くすることが
できる。パルス幅を狭くすることにより、より短期間に
シフトレジスタをリセットすることができる。

【００９６】例えば、最小クロック単位１ｆＨが７０ｎ
ｓである場合、図５（Ａ）に示すＶＣＣＤ電荷転送時の
制御信号φＡ、φＢの周期は、８８ｆＨ（６１６０ｎ
ｓ）程度を必要とする。これに対し、図９に示すシフト
レジスタリセット時の制御信号φＡ、φＢの周期は、１
６ｆＨ（１１２０ｎｓ）程度とすることができる。すな
わち、図９に示すタイミングでシフトレジスタをリセッ
トすることにより、図５（Ａ）に示すタイミングでリセ
ットする場合に比べて約５．５倍の速さでリセットする
ことができる。

【００９７】なお、リセット期間中ＶＣＣＤの転送電極
には、図４に示す電荷保持用電圧ＳＴＰとバリア用電圧
ＢＡＷが与えられている。これにより、ホトダイードＰ
ＤからＶＣＣＤに取り込まれた電荷はその場に保持され
た状態になっている。

【００９８】シフトレジスタの各シフト段をリセットす
るためには、シフト段ごとにリセット回路を設けて全段
を同時にリセットすることもできる。しかし、このシフ
トレジスタの各シフト段はＶＣＣＤのホトダイオードＰ
Ｄに対応して形成されるため、レイアウト上の制約があ
る。本実施例によるリセット方法によれば、各シフト段
ごとのリセット回路を設けることなくリセットすること
ができる。

【００９９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。

【０１００】

【発明の効果】以上説明したように、本発明によれば、
ＶＣＣＤの所望の転送電極にのみ駆動信号を供給して、
その部分の電荷を転送することができる。

【図面の簡単な説明】

【図１】先の提案による固体撮像装置を説明するための
ＶＣＣＤ、ＨＣＣＤ及びホトダイオードの概略図であ
る。

【図２】図１の固体撮像装置におけるＶＣＣＤ内の電荷
転送を説明するためのチャネル領域のポテンシャルを示
す概略図である。

【図３】図１に示す固体撮像装置の構成をより具体的に
示す概略図である。

【図４】図１に示す構成をより具体的に示す回路図であ
る。

【図５】図４の構成における制御信号のタイミングチャ
ートである。

【図６】図３の構成におけるシフトレジスタの回路図で
ある。

【図７】図６の構成における制御信号及びシフトレジス
タ内の各点の電位を示すタイミングチャートである。

【図８】図３に示す固体撮像素子を使用して撮像する場
合の、主要信号のタイミングチャートである。

【図９】図６の構成のシフトレジスタをリセットする方
法を示す制御信号のタイミングチャートである。

【図１０】４相駆動ＶＣＣＤを有する固体撮像装置の概
略図である。

【符号の説明】

１ホトダイオード（光電変換素子）２ＶＣＣＤ３、４転送電極５ＨＣＣＤ６空パケット７トランスファゲート１７読出パルス制御回路１８転送パルス制御回路１９シフトレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者迫田亜紀夫宮城県黒川郡大和町松坂平１丁目６番地富士フイルムマイクロデバイス株式会社内 (56)参考文献特開平４−286283（ＪＰ，Ａ) 特開平８−102891（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】行列状に配置された多数個の光電変換素
子と、前記光電変換素子ごとに設けられ、前記光電変換素子に
蓄積された電荷を下方のチャネル領域に取り込むことが
できる転送電極が列方向に配列して構成され、駆動信号
に同期して前記電荷を列方向に転送する複数列の垂直Ｃ
ＣＤと、前記複数列の垂直ＣＣＤに接続され、垂直ＣＣＤから転
送される電荷を並列に受け、直列に出力することのでき
る水平ＣＣＤと、前記垂直ＣＣＤを構成する転送電極のうち、連続した複
数の転送電極からなる単位駆動領域ごとに設けられ、シ
フト信号及びシフト停止信号のいずれか一方を出力する
シフト段が縦続接続され、前記水平ＣＣＤ側の端部の単
位駆動領域に対応するシフト段に第１のレベル及び第２
のレベルのいずれか一方をとる制御信号が入力される入
力接点が設けられたシフトレジスタであって、前記入力
接点に入力されている制御信号が、外部から与えられる
クロック信号に同期してシフト段を順次移動し、前記シ
フト段の各々は、当該シフト段に入力されている制御信
号が第１のレベルの時前記シフト停止信号を出力し、第
２のレベルの時前記シフト信号を出力する前記シフトレ
ジスタと、前記シフト信号が出力されているシフト段に対応する単
位駆動領域の転送電極に前記駆動信号を供給し、前記シ
フト停止信号が出力されているシフト段に対応する単位
駆動領域の転送電極には前記駆動信号を供給しない駆動
信号制御手段とを有する固体撮像装置を駆動する方法で
あって、前記多数個の光電変換素子に蓄積された信号電荷を前記
転送電極下のチャネル領域に取り込む電荷取り込み工程
と、前記入力接点に入力される制御信号を第１のレベルに
し、前記シフトレジスタへ前記クロック信号を与え、全
ての前記シフト段に与えられる制御信号を第１のレベル
とし、全ての前記シフト段からシフト停止信号を出力す
るリセット工程と、前記入力接点に入力される制御信号を第２のレベルに
し、前記シフトレジスタへ前記クロック信号を与え、第
２のレベルの制御信号を、シフト段から次のシフト段へ
と順次移動させ、シフト信号を出力するシフト段を順次
移動しつつ、シフト信号が出力されているシフト段に対
応する単位転送領域の各転送電極に前記駆動信号を与え
転送電極下に蓄積された電荷を前記垂直ＣＣＤに沿って
転送する垂直転送工程とを含む固体撮像装置の駆動方
法。
【請求項２】前記リセット工程の前記クロック信号
は、前記垂直転送工程の前記クロック信号よりも周波数
が高い請求項１記載の固体撮像装置の駆動方法。
【請求項３】前記電荷取り込み工程の前に、さらに、全ての前記シフト段からシフト信号を出力し、前記垂直
ＣＣＤに駆動信号を供給し、前記転送電極下の電荷を前
記垂直ＣＣＤに沿って前記水平ＣＣＤに転送すると共
に、前記水平ＣＣＤを駆動し、水平ＣＣＤに転送された
電荷を外部に掃き出すスミア掃き出し工程を含む請求項
１または２記載の固体撮像装置の駆動方法。
【請求項４】前記スミア掃き出し工程の後、さらに、
全ての前記シフト段からシフト信号を出力して全ての前
記単位駆動領域に前記駆動信号が供給される状態とし、
前記駆動信号を停止して前記垂直ＣＣＤをピニング状態
にして露光する工程を含む請求項３に記載の固体撮像装
置の駆動方法。