JP2007124479A - Ｃｃｄカメラ用アナログ信号処理回路 - Google Patents

Ｃｃｄカメラ用アナログ信号処理回路 Download PDF

Info

Publication number
JP2007124479A
JP2007124479A JP2005316237A JP2005316237A JP2007124479A JP 2007124479 A JP2007124479 A JP 2007124479A JP 2005316237 A JP2005316237 A JP 2005316237A JP 2005316237 A JP2005316237 A JP 2005316237A JP 2007124479 A JP2007124479 A JP 2007124479A
Authority
JP
Japan
Prior art keywords
during
term
period
circuit
ccd camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005316237A
Other languages
English (en)
Inventor
Koji Yamaguchi
浩二 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005316237A priority Critical patent/JP2007124479A/ja
Priority to US11/553,514 priority patent/US20070096800A1/en
Publication of JP2007124479A publication Critical patent/JP2007124479A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】プリブランキング期間（以下、ＰＢ期間という）以外の通常期間中に信号振幅の劣化やノイズ量悪化などがなく、ＰＢ期間中およびＰＢ期間直後の誤動作を防止する。
【解決手段】スイッチトキャパシタアンプ回路１に、スイッチ回路部５のスイッチ回路ＳＷ５１，５２と、バイアス回路部６のバイアス回路Ｖｒｅｆ６１を追加構成する。スイッチ回路ＳＷ１０２，１０３をパルス波形Ｄで制御して、プリブランキング期間（ＰＢ期間）中はオフ固定させ、ＰＢ期間以外の通常期間は、オン／オフしてサンプリング動作をする。また、スイッチ回路ＳＷ５１，５２をパルス波形Ｅで制御して、ＰＢ期間中はオン／オフしてサンプリング動作させ、ＰＢ期間以外の通常期間はオフ固定させる。スイッチ回路ＳＷ１０２，１０３，５１，５２をパルス波形Ｄ，Ｅにより制御し、ＰＢ期間中の予期せぬ過大入力信号の影響によるＰＢ期間中およびＰＢ期間直後の誤動作を防止する。
【選択図】図１

Description

本発明は、カメラの撮像素子にＣＣＤを用いたデジタルスチルカメラ，ビデオカメラ，カメラ付き携帯電話，監視カメラなどにおけるアナログ信号処理回路であって、アナログ信号処理回路に要求されるプリブランキング期間中の予期せぬ過大入力信号の影響によるプリブランキング期間中およびプリブランキング期間直後の誤動作防止に有効なＣＣＤカメラ用アナログ信号処理回路に関するものである。
従来のＣＣＤカメラ用アナログ信号処理回路は、図３に示したように構成されている。図３において、１のスイッチトキャパシタアンプ回路は、ＯＰ１０のオペアンプ回路、ＳＷ１０２〜ＳＷ１１２のスイッチ回路、Ｃ１２〜Ｃ１５の容量、Ｖｒｅｆ１１〜Ｖｒｅｆ１６のバイアス回路から構成される。２の黒レベルサンプルホールド回路は、ＳＷ２１のスイッチ回路、Ｃ２１の容量から構成される。３の入力ＤＣレベル回路は、Ｒ３１の抵抗、Ｖｒｅｆ３０のバイアス回路から構成される。また、ＳＷ１０のスイッチ回路は、入力端子４に直列に接続されている。
以上のように構成された従来のＣＣＤカメラ用アナログ信号処理回路について説明する。ＣＣＤカメラ用アナログ信号処理回路は、入力信号から所望の信号成分のみを抽出しかつ増幅するための回路であり、黒レベルサンプルホールド回路２は、図４に示す入力信号波形に対して、スイッチ回路を制御するパルス波形Ａのハイ期間中にオンすることで入力信号の基準レベル（黒レベル）をサンプルホールドする。
また、スイッチトキャパシタアンプ回路１は、図４に示す入力信号波形に対して、スイッチ回路ＳＷ１０２，１０３，１０５，１０６，１０７，１０８，１１１，１１２が、図４に示す制御信号のパルス波形Ｂのハイ期間中にオンすることでサンプリング動作をし、またスイッチ回路ＳＷ１０４，１０９，１１０が、図４に示す制御信号のパルス波形Ｃのハイ期間中にオンすることでアンプ動作をする。
図４に示すＶＯＰ，ＶＯＮ波形は、スイッチトキャパシタアンプ回路１のサンプリング動作とアンプ動作の一連の動作により入力信号波形から所望の信号成分のみ増幅したＣＣＤカメラ用アナログ信号処理回路の出力波形である。
また、図３の入力端子４に直列に接続されているスイッチ回路ＳＷ１０をプリブランキング期間中にオフさせることで、プリブランキング期間中の予期せぬ過大入力信号の影響によるＣＣＤカメラ用アナログ信号処理回路のプリブランキング期間中およびプリブランキング期間直後の誤動作を防止することを実現する。
特開平５−３２８２３０号公報
しかしながら、このような構成のＣＣＤカメラ用アナログ信号処理回路では、プリブランキング期間中の予期せぬ過大入力信号の影響によるプリブランキング期間中およびプリブランキング期間直後の誤動作を防止する目的で図３に示す入力端子４に直列にスイッチ回路ＳＷ１０が挿入されている。
そのためプリブランキング期間以外の通常期間中に入力された信号は、スイッチ回路ＳＷ１０の抵抗成分と入力ＤＣレベル回路３の抵抗Ｒ３１との抵抗分割により信号振幅が劣化してしまう。かつ、スイッチ回路ＳＷ１０の抵抗成分がノイズ源となりノイズも悪化させることになるという２つの問題があった。
本発明は、前記従来技術の問題を解決することに指向するものであり、プリブランキング期間以外の通常期間中においても信号振幅の劣化やノイズ量悪化などをさせることなく、プリブランキング期間中およびプリブランキング期間直後の誤動作を防止するＣＣＤカメラ用アナログ信号処理回路を提供することを目的とする。
前記の目的を達成するために、本発明に係るＣＣＤカメラ用アナログ信号処理回路は、入力端子に直接接続され、入力端子から入力される入力信号波形に対してサンプリング動作及びアンプ動作を実行するスイッチトキャパシタアンプ回路を備えたＣＣＤカメラ用アナログ処理回路であって、スイッチトキャパシタアンプ回路は、通常期間中ではオン／オフすることでサンプリング動作を可能とし、プリブランキング期間中ではオフに固定される第１のスイッチ回路部と、第１のスイッチ回路部の次段に配置されると共に、通常期間中ではオフに固定され、プリブランキング期間中ではオン／オフすることでサンプリング動作を可能とする第２のスイッチ回路部とを具備することを特徴とする。
前記構成によれば、プリブランキング期間以外の通常期間中においても信号振幅の劣化やノイズ量悪化などをさせることなく、プリブランキング期間中の予期せぬ過大入力信号の影響によるプリブランキング期間中およびプリブランキング期間直後の誤動作の防止ができる。
本発明によれば、プリブランキング期間中の予期せぬ過大入力信号の影響によるプリブランキング期間中およびプリブランキング期間直後の誤動作防止が要求されるＣＣＤカメラ用アナログ信号処理回路において、プリブランキング期間以外の通常期間中においても信号振幅の劣化やノイズ量悪化などをさせることなくプリブランキング期間中およびプリブランキング期間直後の誤動作防止を実現することができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図１は本発明の実施の形態におけるＣＣＤカメラ用アナログ信号処理回路の構成を示す回路図である。ここで、前記従来例を示す図３において説明した構成部材に対応し同等の機能を有するものには同一の符号を付して示す。
図１において、１のスイッチトキャパシタアンプ回路は、オペアンプ回路ＯＰ１０、第１のスイッチ回路部であるスイッチ回路ＳＷ１０２，１０３、スイッチ回路ＳＷ１０４〜ＳＷ１１２、容量Ｃ１２〜Ｃ１５、バイアス回路Ｖｒｅｆ１１〜Ｖｒｅｆ１６、新たに追加された第２のスイッチ回路部としてＳＷ５１，５２のスイッチ回路からなるスイッチ回路部５およびＶｒｅｆ６１のバイアス回路からなるバイアス回路部６から構成される。
また、黒レベルサンプルホールド回路２は、スイッチ回路ＳＷ２１、容量Ｃ２１から構成され、入力ＤＣレベル回路３は、抵抗Ｒ３１、バイアス回路Ｖｒｅｆ３０から構成される。
以上のように構成されたＣＣＤカメラ用アナログ信号処理回路について、以下に説明する。本実施の形態において、入力信号から所望の信号成分のみを抽出しかつ増幅するという基本動作については、前述した従来の技術で説明したものと同じである。
一方、図２に示すようにプリブランキング期間中の予期せぬ過大入力信号の影響によるプリブランキング期間中およびプリブランキング期間直後の誤動作を防止するため本実施の形態では、まず図１のスイッチ回路ＳＷ１０２，１０３を制御手段（図示せず）から出力されるパルス波形Ｄで制御することによりプリブランキング期間中はオフ固定させる。ただし、プリブランキング期間以外の通常期間は、従来通りオン／オフすることでサンプリング動作をする。
次に、図１のスイッチ回路ＳＷ５１，５２を制御手段（図示せず）から出力されるパルス波形Ｅで制御することにより、プリブランキング期間中はオン／オフすることでサンプリング動作させる。ただし、プリブランキング期間以外の通常期間は、オフ固定させる。
以上のように、スイッチトキャパシタアンプ回路１に、スイッチ回路部５のスイッチ回路ＳＷ５１，５２と、バイアス回路部６のバイアス回路Ｖｒｅｆ６１を追加し、かつスイッチ回路ＳＷ１０２，１０３，５１，５２を図２のパルス波形Ｄ，Ｅで制御することにより、プリブランキング期間中の予期せぬ過大入力信号の影響によるプリブランキング期間中およびプリブランキング期間直後の誤動作を防止することができる。
ＣＣＤカメラ用アナログ信号処理回路において、プリブランキング期間以外の通常期間中においても信号振幅の劣化やノイズ量悪化などをさせることなく前述のプリブランキング期間中およびプリブランキング期間直後の誤動作防止を実現することができる。
本発明に係るＣＣＤカメラ用アナログ信号処理回路は、プリブランキング期間以外の通常期間中においても信号振幅の劣化やノイズ量悪化などをさせることなくプリブランキング期間中およびプリブランキング期間直後の誤動作防止を実現することができ、誤動作を防止するアナログ信号処理回路として有用である。
本発明のＣＣＤカメラ用アナログ信号処理回路を示す回路図 ＣＣＤカメラ用アナログ信号処理回路の過大入力信号発生時の動作を説明するタイミングチャート 従来のＣＣＤカメラ用アナログ信号処理回路を示す回路図 ＣＣＤカメラ用アナログ信号処理回路の動作を説明するタイミングチャート
符号の説明
１ スイッチトキャパシタアンプ回路
２ 黒レベルサンプルホールド回路
３ 入力ＤＣレベル回路
４ 入力端子
５ スイッチ回路部
６ バイアス回路部

Claims (1)

  1. 入力端子に直接接続され、前記入力端子から入力される入力信号波形に対してサンプリング動作及びアンプ動作を実行するスイッチトキャパシタアンプ回路を備えたＣＣＤカメラ用アナログ処理回路であって、
    前記スイッチトキャパシタアンプ回路は、
    通常期間中ではオン／オフすることで前記サンプリング動作を可能とし、プリブランキング期間中ではオフに固定される第１のスイッチ回路部と、
    前記第１のスイッチ回路部の次段に配置されると共に、通常期間中ではオフに固定され、プリブランキング期間中ではオン／オフすることで前記サンプリング動作を可能とする第２のスイッチ回路部と
    を具備することを特徴とするＣＣＤカメラ用アナログ信号処理回路。
JP2005316237A 2005-10-31 2005-10-31 Ｃｃｄカメラ用アナログ信号処理回路 Pending JP2007124479A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005316237A JP2007124479A (ja) 2005-10-31 2005-10-31 Ｃｃｄカメラ用アナログ信号処理回路
US11/553,514 US20070096800A1 (en) 2005-10-31 2006-10-27 Analog signal processing circuit for ccd camera, and analog signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316237A JP2007124479A (ja) 2005-10-31 2005-10-31 Ｃｃｄカメラ用アナログ信号処理回路

Publications (1)

Publication Number Publication Date
JP2007124479A true JP2007124479A (ja) 2007-05-17

Family

ID=37995480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316237A Pending JP2007124479A (ja) 2005-10-31 2005-10-31 Ｃｃｄカメラ用アナログ信号処理回路

Country Status (2)

Country Link
US (1) US20070096800A1 (ja)
JP (1) JP2007124479A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523055A (ja) * 2010-03-22 2013-06-13 クゥアルコム・インコーポレイテッド スイッチドキャパシタ回路のためのディスクリートタイムオペレーショナルトランスコンダクタンス増幅器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177767A (ja) * 1988-12-28 1990-07-10 Nec Corp 映像信号処理回路
JPH04258093A (ja) * 1991-02-13 1992-09-14 Nec Corp 映像信号処理回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264491A (ja) * 1994-03-24 1995-10-13 Sharp Corp 固体撮像装置の出力回路
US6437833B1 (en) * 1998-11-18 2002-08-20 Kabushiki Kaisha Toshiba Automatic white balance adjusting circuit in color image display
JP3922853B2 (ja) * 1999-12-07 2007-05-30 松下電器産業株式会社 固体撮像装置
US6445331B1 (en) * 2001-08-14 2002-09-03 National Semiconductor Corporation Apparatus and method for common-mode regulation in a switched capacitor circuit
JP4299588B2 (ja) * 2003-05-29 2009-07-22 株式会社ルネサステクノロジ 半導体集積回路装置
JP4649155B2 (ja) * 2004-09-22 2011-03-09 キヤノン株式会社 撮像装置及び撮像方法
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177767A (ja) * 1988-12-28 1990-07-10 Nec Corp 映像信号処理回路
JPH04258093A (ja) * 1991-02-13 1992-09-14 Nec Corp 映像信号処理回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523055A (ja) * 2010-03-22 2013-06-13 クゥアルコム・インコーポレイテッド スイッチドキャパシタ回路のためのディスクリートタイムオペレーショナルトランスコンダクタンス増幅器

Also Published As

Publication number Publication date
US20070096800A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
US7148833B1 (en) Sharing operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry
US7208983B2 (en) Image-sensor signal processing circuit
US20030117676A1 (en) Solid-state image pickup device and clamp control method therefor
EP2360912A1 (en) Solid-state image pickup apparatus and driving method therefor
JP6953448B2 (ja) アナログ−デジタル変換器、固体撮像素子、及び、電子機器
US9331683B2 (en) Ramp signal generator with noise canceling function
KR20200105187A (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US7508427B2 (en) Apparatus and method for amplifying analog signal and analog preprocessing circuits and image pick-up circuits
JP2013175859A5 (ja)
US20110205098A1 (en) Switched capacitor amplifier
JP3801112B2 (ja) 画像読取信号処理装置
JP2008060708A (ja) 固体撮像装置及びこれを用いた撮像装置
JP2007124479A (ja) Ｃｃｄカメラ用アナログ信号処理回路
JP4127480B2 (ja) 測光回路
JP2006295593A (ja) スイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置
JP3357858B2 (ja) アナログデジタル変換器
JP2005210335A (ja) 相関二重サンプリング回路、信号処理回路及び固体撮像装置
JP2006033815A (ja) 固体撮像装置
US7015850B2 (en) Bandwidth limited sampling circuit of high linearity
JP4910405B2 (ja) アナログ入力装置
US7786794B2 (en) Amplifier circuit
KR100800255B1 (ko) 지연 감소를 위한 단위 이득 버퍼 회로 및 이를 이용한지연 감소 방법
JP3960999B2 (ja) デジタルビデオエンコーダ
JP2002176342A (ja) 半導体集積回路装置
US20120112041A1 (en) Method and system for an image sensor capable of performing selective analog binning operation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802