JP3895912B2 - 制御ユニット及び、多重通信システム - Google Patents
制御ユニット及び、多重通信システム Download PDFInfo
- Publication number
- JP3895912B2 JP3895912B2 JP2000265108A JP2000265108A JP3895912B2 JP 3895912 B2 JP3895912 B2 JP 3895912B2 JP 2000265108 A JP2000265108 A JP 2000265108A JP 2000265108 A JP2000265108 A JP 2000265108A JP 3895912 B2 JP3895912 B2 JP 3895912B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- clock pulse
- processing unit
- switching
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 22
- 230000005856 abnormality Effects 0.000 claims description 71
- 230000007704 transition Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 description 15
- 230000002159 abnormal effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 6
- 241001125929 Trisopterus luscus Species 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、制御ユニット及び、多重通信システムに係わり、特に、所定条件となったとき、当該制御ユニット内に備えられた中央演算処理装置のクロックパルスの周波数を、より小さい値に切り替える制御ユニット及び、該制御ユニットをバスラインにより複数接続して、各制御ユニット間でデータ通信を行う多重通信システムに関する。
【０００２】
【従来の技術】
従来、上述した制御ユニットとして、図７に示すようなものが知られている。上記制御ユニットは、例えば車両内の各部に複数配置され、これらが図示しないバスラインを介して相互接続されることによって、多重通信システムを構成している。
【０００３】
同図において、制御ユニットは、予め定めたプログラムに従って各種の処理や制御などを行う中央演算処理装置（ＣＰＵ）１０と、ＣＰＵ１０のためのプログラム等を格納した読み出し専用メモリであるＲＯＭ２０と、各種のデータを格納すると共に、ＣＰＵ１０の処理作業に必要なエリアを有する読み出し書き込み自在のメモリであるＲＡＭ３０を内蔵している。
【０００４】
ＣＰＵ１０には、ＣＰＵ１０を第１の周波数で動作させる第１のクロックパルスＰ１を出力する高周波発振器４１と、第１の周波数より低い第２の周波数で動作させる第２のクロックパルスＰ２を出力する低周波発振器４２とが接続されている。
【０００５】
上記ＣＰＵ１０は、イグニッションスイッチがオフされ、かつドアロックされたとき、車両内の電装品の使用が行われない状態にあると判断し、ＣＰＵ１０を動作させるクロックパルスを、第１のクロックパルスＰ１から第２のクロックパルスＰ２に切り替えて、低電力消費状態に移行する機能を有している。ＣＰＵ１０は、自身の低電力消費状態の移行と同時に、他の制御ユニットに対して低電力消費状態に移行を要求する信号を出力し、多重通信システム全体を低電力消費状態に移行する機能も有している。
【０００６】
なお、ＣＰＵ１０は、ドアアンロックなどを検出して、車両内の電装品が使用される状態にあると判断したときは、ＣＰＵ１０自身を動作させるクロックパルスを、第２のクロックパルスＰ２から第１のクロックパルスＰ１に切り替えて、高速処理状態に戻る。
【０００７】
上述したように、制御ユニットは、車両内の電装品が使用されない状態となったとき、ＣＰＵ１０を動作させるクロックパルスを、高周波の第１のクロックパルスＰ１から低周波数の第２のクロックパルスＰ２に切り替えることにより、消費電力の低減を図り、バッテリ上がり防止を図っている。
【発明が解決しようとする課題】
【０００８】
上記ＣＰＵ１０には、一般的に、ＣＰＵ１０内で動作しているプログラム処理を用いて周期的にポート出力信号Ｓ１を出力する出力ポートＰoutが設けられ、この出力ポートＰoutに、外部監視手段として、ウォッチドッグ・タイマ５０が接続されている。
【０００９】
このウォッチドッグ・タイマ５０は、常時、出力ポートＰoutから出力されるポート出力信号Ｓ１を監視する。そして、上記監視の結果、ＣＰＵ１０の異常状態（具体的には、一定時間の間、ポート出力信号Ｓ１が検出されない状態）を検出すると、リセット信号Ｓ２を、ＣＰＵ１０内のリセットポートＰrstに対して、送信する。
【００１０】
このリセット信号Ｓ２を受け取ったＣＰＵ１０は、自身を初期状態にして、異常状態からの復帰を図る。従って、ＣＰＵ１０は、暴走などの異常状態となったときに、ウォッチドッグ・タイマ５０から出力されるリセット信号Ｓ２に応じて、初期状態に戻ることにより、異常状態から復帰できるようになっている。
【００１１】
ところが、ＣＰＵ１０が、上記低周波発振器４２が故障した状態で、低電力消費状態に移行すると、ＣＰＵ１０が動作しなくなる。このとき、ウオッチドッグ・タイマ５０は、上記ＣＰＵ１０の動作停止を異常と判断して、リセット信号Ｓ２を出力する。そして、このリセット信号Ｓ２の出力に応じて、ＣＰＵ１０が、初期状態に戻り、再び高速処理状態に復帰する。その後、また低電力消費状態に切替られ、上述した低電力消費状態への移行、リセット動作、高速処理状態への復帰が繰り返し行われる。
【００１２】
なお、制御ユニットは、リセット動作が行われると、バスラインを介して他の制御ユニットに対してもリセットを要求する信号を出力するように構成されている。従って、リセット動作が行われるたびに全ての制御ユニットの低電力消費状態が解除され、高速処理状態に移行してしまう。
【００１３】
すなわち、多重通信システムを構成する制御ユニット内の低周波発振器４０が１つでも故障すると、多重通信システム全体が低消費状態に移行することができない。このため、消費電力の低減を図ることができず、最悪の場合は、バッテリ上がりを招いてしまうという問題があった。また、上記リセット動作に伴ってＲＡＭ内に記憶された情報が消失してしまうという問題もあった。
【００１４】
そこで、本発明は、上記のような問題点に着目し、低周波発振器に異常が生じた場合であっても、中央演算処理装置のリセットによる情報の消失を防ぐと共に、他の制御ユニットの低電力消費状態の解除が繰り返されないようにすることができる制御ユニット及び、多重通信システムを提供することを課題とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するためになされた請求項１記載の発明は、図１の基本構成図に示すように、予め定めたプログラムに従って動作する中央演算処理装置１０と、前記中央演算処理装置を第１の周波数で動作させる第１のクロックパルスＰ１を出力する高周波発振器４１と、前記中央演算処理装置を前記第１の周波数より低い第２の周波数で動作させる第２のクロックパルスＰ２を出力する低周波発振器４２と、所定条件となったとき前記中央演算処理装置を動作させるクロックパルスを前記第１のクロックパルスから前記第２のクロックパルスに切り替えて前記中央演算処理装置を低電力消費状態に移行させる切替手段１０ａとを備え、バスラインを介して他の制御ユニットとのデータ通信を行って前記他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する制御ユニットにおいて、前記低周波発振器の異常を検出する異常検出手段６００と、前記所定条件となったときに、前記異常検出手段が異常を検出している場合、前記切替手段１０ａによる前記クロックパルスの切り替えを停止する切替停止手段１０ｂとを備え、そして、前記所定条件となったとき、前記切替停止手段によって当該中央演算処理装置が低電力消費状態に移行できない場合であっても、他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信することを特徴とする制御ユニットに存する。
【００１６】
請求項１記載の発明によれば、通常、中央演算処理装置は、第１の周波数で動作する高速処理状態となっている。異常検出手段が、中央演算処理装置を第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器の異常を検出する。そして、所定条件となったとき、異常検出手段により低周波発振器の異常検出がなければ、切替手段が、中央演算処理装置を動作させるクロックパルスを、第１のクロックパルスから第２のクロックパルスに切り替えて、中央演算処理装置を低電力消費状態に移行させる。
【００１７】
一方、所定条件となったとき、異常検出手段により低周波発振器の異常検出が行われていれば、切替停止手段が、切替手段によるクロックパルスの切替を停止する。従って、異常検出毎に中央演算処理装置をリセットする外部監視手段とは別途に設けた異常検出手段によって、低周波発振器の異常を検出すると共に、切替停止手段によりクロックパルスの切替を停止しているため、低周波発振器に異常があっても、中央演算処理装置のリセットが繰り返されることがないようにすることができる。
しかも、制御ユニットが、他の低電力消費状態への移行を要求する切替要求信号を送信するユニットであるとき、当該制御ユニット自身が低電力消費状態に移行できない場合であっても、所定条件となったとき、他の制御ユニットに対して切替要求信号をバスラインを介して送信する。従って、低電力消費状態への移行を要求する制御ユニット内の低周波発振器に異常が生じたとしても、所定条件となったとき、他の制御ユニットは切替要求信号を受信して低電力消費状態へ移行することができる。
【００１８】
請求項２記載の発明は、図１の基本構成図に示すように、請求項１記載の制御ユニットであって、前記異常検出手段は、前記中央演算処理装置を前記第１の周波数で動作させている間、前記低周波発振器から出力される前記第２のクロックパルスを計数する計数手段６０を有し、前記計数手段が計数した計数値に基づき、異常を検出することを特徴とする制御ユニットに存する。
【００１９】
請求項２記載の発明によれば、低周波発振器に異常が生じていれば、第２のクロックパルスの計数値にも異常が現れることに着目し、異常検出手段において、計数手段が、中央演算処理装置を第１の周波数で動作させている間、低周波発振器から出力される第２のクロックパルスを計数する。その計数値に基づき、異常を検出する。従って、第２のクロックパルスを計数する計数手段を設けるだけで、簡単に低周波発振器の異常を検出することができる。
【００２２】
請求項３記載の発明は、予め定めたプログラムに従って動作する中央演算処理装置と、前記中央演算処理装置を第１の周波数で動作させる第１のクロックパルスを出力する高周波発振器と、前記中央演算処理装置を前記第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器と、所定条件となったとき前記中央演算処理装置を動作させるクロックパルスを前記第１のクロックパルスから前記第２のクロックパルスに切り替えて前記中央演算処理装置を低電力消費状態に移行させる切替手段とを有する複数の制御ユニットをバスラインにより相互接続して前記制御ユニット間でのデータ通信を行って前記制御ユニットから前記他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する多重通信システムにおいて、前記制御ユニットが、前記低周波発振器の異常を検出する異常検出手段と、前記所定条件となったときに、前記異常検出手段が異常を検出している場合、前記切替手段による前記クロックパルスの切り替えを停止する切替停止手段とを有し、そして、前記所定条件となったとき、前記切替停止手段によって当該中央演算処理装置が低電力消費状態に移行できない場合であっても、他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信することを特徴とする多重通信システムに存する。
【００２３】
請求項３記載の発明によれば、通常、中央演算処理装置は、第１の周波数で動作する高速処理状態となっている。異常検出手段が、中央演算処理装置を第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器の異常を検出する。そして、所定条件となったとき、異常検出手段により低周波発振器の異常検出がなければ、切替手段が、中央演算処理装置を動作させるクロックパルスを、第１のクロックパルスから第２のクロックパルスに切り替えて、中央演算処理装置を低電力消費状態に移行させる。
【００２４】
一方、所定条件となったとき、異常検出手段により低周波発振器の異常検出が行われていれば、切替停止手段が、切替手段によるクロックパルスの切替を停止する。従って、異常検出毎に中央演算処理装置をリセットする外部監視手段とは別途に設けた異常検出手段によって、低周波発振器の異常を検出すると共に、切替停止手段によりクロックパルスの切替を停止しているため、低周波発振器に異常があっても、中央演算処理装置のリセットが繰り返されることがないようにすることができる。
しかも、制御ユニットが、他の低電力消費状態への移行を要求する切替要求信号を送信するユニットであるとき、当該制御ユニット自身が低電力消費状態に移行できない場合であっても、所定条件となったとき、他の制御ユニットに対して切替要求信号をバスラインを介して送信する。従って、低電力消費状態への移行を要求する制御ユニット内の低周波発振器に異常が生じたとしても、所定条件となったとき、他の制御ユニットは切替要求信号を受信して低電力消費状態へ移行することができる。
【００２５】
【発明の実施の形態】
以下、この発明の一実施の形態を図面を参照して説明する。
図１は、本発明の制御ユニットを示すブロック図である。同図において、図７について上述した従来の制御ユニットと同等の部分には同一符号を付してその詳細な説明を省略する。
【００２６】
本発明の制御ユニットは、低周波発振器４２から出力される第２のクロックパルスＰ２の数をカウントする計数手段としてのカウンタ６０を更に備えている。このカウンタ６０は、そのカウント値をＣＰＵ１０に対して出力している。上記構成の制御ユニットは、図３に示すように、車両の各部に各々配置されている。そして、これら制御ユニット１００〜５００は、バスラインＬを介して接続され、制御ユニット間でデータ通信を行う多重通信システムを構成している。
【００２７】
なお、運転席側に設けられた制御ユニット１００内のＣＰＵ１０には、イグニッションスイッチＳＷ１（以下、ＩＧスイッチＳＷ１と略す。）のオフ端子が、ドアスイッチＳＷ２のロック端子及び、アンロック端子がそれぞれ接続されている。従って、制御ユニット１００内のＣＰＵ１０は、ＩＧスイッチＳＷ１がオフ状態、ドアロックの状態を把握することができる。
【００２８】
上述した制御ユニット１００〜５００内に各々備えられたＣＰＵ１０は、所定条件となったとき、ＣＰＵ１０を動作させるクロックパルスを、第１のクロックパルスＰ１から第２のクロックパルスＰ２に切り替えて、ＣＰＵ１０を低電力消費状態に移行させる切替処理、低周波発振器４２の異常を検出する異常検出処理及び、所定条件となったときに、低周波発振器４２の異常を検出した場合、クロックパルスの切替を停止する切替停止処理を行う。
【００２９】
上述した構成の制御ユニットを組み込んだ多重通信システムの動作を図４〜図６に示すＣＰＵ１０の処理手順を参照して以下説明する。まず、ＩＧスイッチＳＷ１のオフ端子、ドアスイッチＳＷ１のドアロック端子及び、ドアアンロック端子が接続されている制御ユニット１００の動作について、制御ユニット１００内に備えられたＣＰＵ１０の処理手順を示す図４のフローチャートを参照して説明する。
【００３０】
制御ユニット１００内のＣＰＵ１０は、例えば図３に示す車載バッテリＶＢの投入によって動作を開始し、図示しない初期ステップにおいて、ＲＡＭ３０内に形成した各種のエリアの初期設定を行う。まず、ＣＰＵ１０は、ＩＧスイッチＳＷ１がオフであり（ステップＳ１でＹ）、ドアがロック状態であるとき（ステップＳ２でＹ）、フラグＦ１がオンであるか否かを判断する（ステップＳ３）。フラグＦ１は、ＣＰＵ１０が低電力状態であることを示すフラグである。
【００３１】
このとき、まだ低電力状態となっておらず、上記フラグＦ１がオフ状態であれば（ステップＳ３でＮ）、運転者等が、ＩＧスイッチＳＷ１をオフにして、車外に出て、ドアをロック状態したばかりであり、これから車載電装品などが使用されない状態がつづくと判断し、次のステップＳ４へ進む。一方、フラグＦ１がオン状態であれば（ステップＳ３でＹ）、すでに低電力状態に移行したと判断し、ステップＳ１へ戻って低電力状態を保持する。ステップＳ４において、ＣＰＵ１０は、異常検出手段として働き、カウンタ６０が計数したカウント値を取り込み、そのカウント値が適正か否かを判断する。
【００３２】
なお、ＩＧスイッチＳＷ１がオン状態である間、ＣＰＵ１０は、第１のクロックパルスＰ１によって動作され、高速処理状態となっている。そして、カウンタ６０は、ＣＰＵ１０が高速処理状態にある間、低周波発振器４２から出力される第２のクロックパルスＰ２のカウントを行っている。
【００３３】
従って、低周波発振器４２に故障等の異常が発生しておらず、カウント値が適正値を示している場合（ステップＳ４でＹ）、ＣＰＵ１０は、切替手段として働き、自身を動作させるクロックパルスを、上記第１のクロックパルスＰ１から第２のクロックパルスＰ２に切り替え、低電力消費状態に移行する（ステップＳ５）。同時にＣＰＵ１０は、低電力消費状態であることを示すためフラグＦ１をオンする（ステップＳ６）。
【００３４】
一方、低周波発振器４２に故障等の異常が発生して、例えばカウント値が零などの異常値を示している場合（ステップＳ４でＮ）、ＣＰＵ１０は、切替停止手段として働き、クロックパルスの切り替えを行うステップＳ５及び、Ｓ６を実行することなく、そのまま高速処理状態を維持する。そして、ＣＰＵ１０は、自身の状態に拘わらず、他の制御ユニット２００〜５００宛に、バスラインＬを介して、第２の切替要求信号を出力した後（ステップＳ７）、ステップＳ１へ戻る。
【００３５】
第２の切替要求信号は、他の制御ユニット２００〜５００に対して、低電力消費状態への切り替えを要求する信号であり、請求項中の切替要求信号に相当する。上述したように、自身の状態に拘わらず、ステップＳ６で第２の切替要求信号を送信することにより、制御ユニット１００内の低周波発振器４２に異常が生じたとしても、所定条件となったとき、他の制御ユニット２００〜５００は第２の切替要求信号を受信して低電力消費状態へ移行することができる。
【００３６】
なお、カウンタ６０のカウント値は、予め適正値を示すように初期設定されている。従って、車載バッテリ投入直後に、ステップＳ４に進んだときは、異常と判断されないようにしてある。
【００３７】
その後、車内に残っている人がＩＧスイッチＳＷ１をオンするか（ステップＳ１でＮ）、運転者等が車両内に入るために、ドアをアンロック状態にすると（ステップＳ２でＹ）、ＣＰＵ１０は、フラグＦ１の状態を取り込み、現在低電力消費状態であるか否かを判断する（ステップＳ８）。このとき、すでに高速処理状態であれば（ステップＳ８でＮ）、直ちにステップＳ１へ戻り、高速処理状態を維持する。一方、低電力消費状態であると判断できれば（ステップＳ８でＹ）、ＣＰＵ１０は、自身のクロックパルスを第２のクロックパルスＰ２から第１のクロックパルスＰ１へ切り替えて、高速処理状態へ戻す（ステップＳ９）。同時にＣＰＵ１０は、高速処理状態を示すためフラグＦ１をオフする（ステップＳ１０）。
【００３８】
その後、ＣＰＵ１０は、他の制御ユニット２００〜５００宛に、バスラインＬを介して、第１の切替要求信号を出力すると共に、カウンタ６０のカウント値をリセットする信号を出力する（ステップＳ１１及び、Ｓ１２）。第１の切替要求信号とは、他の制御ユニット２００〜５００に対して、高速処理状態へ戻ることを要求する信号である。
【００３９】
また、上述した制御ユニット１００を含めた制御ユニット１００〜５００を構成するＣＰＵ１０は、一定時間ごとに図５に示すような、割込処理を行う。すなわち、ＣＰＵ１０は、バスラインＬを介して信号を受信したとき（ステップＳ２０でＹ）、その信号の送り先アドレスが自分宛か否かを判断する（ステップＳ２１）。
【００４０】
信号の送り先アドレスが自分宛であった場合（ステップＳ２１でＹ）、その信号をＲＡＭ３０内に保持してリターンする（ステップＳ２２）。一方、信号の送り先アドレスが他の制御ユニット宛であり、自分宛でなかった場合（ステップＳ２１でＮ）、ＲＡＭ３０内に保持することなく、その信号をバスラインＬに対して送信する（ステップＳ３）。上記図５に示すＣＰＵ１０の処理により、自分宛に送信される信号がＲＡＭ３０内に保持される。
【００４１】
次に、制御ユニット２００〜５００内の動作を、当該制御ユニット２００〜５００内のＣＰＵ１０の処理手順を示す図６のフローチャートを参照して以下説明する。
このＣＰＵ１０も、上記制御ユニット１００内のものと同様に、車載バッテリＶＢの投入によって動作を開始し、図示しない初期ステップにおいて、ＲＡＭ３０内に形成した各種のエリアの初期設定を行う。
【００４２】
その後、ＣＰＵ１０は、ＲＡＭ３０内の状態を読み取り、第２の切替要求信号又は、第１の切替要求信号を受信したか否かを判定する（ステップＳ３０及び、３１）。両信号とも受信していなければ（ステップＳ３０でＮ、ステップＳ３１でＮ）、ＣＰＵ１０は、現在の状態を維持して、ステップＳ３０へ戻る。このとき、ＣＰＵ１０が高速処理状態であれば、カウンタ６０は、その間に低周波発振器４２から出力される第２のクロックパルスＰ２のカウントを行っている。
【００４３】
その後、所定条件、すなわち制御ユニット１００から第２の切替要求信号が送信されると（ステップＳ３０でＹ）、ＣＰＵ１０は、異常検出手段として働き、カウンタ６０のカウント値を取り込み、そのカウント値が適正か否かを判断する（ステップＳ３２）。低周波発振器４２に故障等の異常が発生しておらず、カウント値が適正値を示している場合（ステップＳ３２でＹ）、ＣＰＵ１０は、切替手段として働き、上記第２の切替要求信号に従い、自身を低電力消費状態に移行させる（ステップＳ３３）。同時にＣＰＵ１０は、低電力消費状態であることを示すためフラグＦ１をオンする（ステップＳ３４）。
【００４４】
一方、低周波発振器４２に故障等の異常が発生して、例えばカウント値が零などの異常値を示している場合（ステップＳ３２でＮ）、ＣＰＵ１０は、切替停止手段として働き、クロックパルスの切り替えを行うステップＳ３３及び、Ｓ３４を実行することなく、そのまま高速処理状態を維持して、ステップＳ３０へ戻る。なお、カウンタ６０のカウント値は、予め適正値を示すように初期設定されている。従って、車載バッテリ投入直後に、ステップＳ３２に進んだときは、異常と判断されないようにしてある。
【００４５】
その後、制御ユニット１００から第１の切替要求信号を受信すると（ステップＳ３１でＹ）、ＣＰＵ１０は、フラグＦ１がオン状態であり、現在低電力消費状態であるか否かを判断する（ステップＳ３５）。低電力消費状態であると判断できれば（ステップＳ３５でＹ）、ＣＰＵ１０は、第１の切替要求信号に従い、高速処理状態へもどる（ステップＳ３６）。
【００４６】
同時にＣＰＵ１０は、高速処理状態を示すためフラグＦ１をオフする（ステップＳ３７）。その後、ＣＰＵ１０は、カウンタ６０のカウント値をリセットする信号を出力した後（ステップＳＳ３８）、ステップＳ３０へ戻る。
【００４７】
上述したように、本発明の制御ユニット１００〜５００は、異常検出毎にＣＰＵ１０をリセットするウォッチドッグ・タイマ５０（＝外部監視手段）とは別途に設けたカウンタ６０のカウント値に基づいて、低周波発振器４２の異常を検出すると共に、異常を検出したときに、第１のクロックパルスＰ１から第２のクロックパルスＰ２への切替を停止している。このため、低周波発振器４２に異常があっても、ＣＰＵ１０のリセットが繰り返されることがないようにすることができる。従って、低周波発振器４２に異常が生じた場合であっても、ＣＰＵ１０のリセットによる情報の消失を防ぐと共に、他の制御ユニットの低電力消費状態の解除が繰り返されることがない。
【００４８】
また、低周波発振器４２の異常を、カウンタ６０が計数したカウント値に基づいて、検出することにより、第２のクロックパルスＰ２をカウントするカウンタ６０を設けるだけで、簡単に低周波発振器４２の異常を検出することができ、構成が簡単となり、コストダウンを図ることができる。
【００４９】
なお、上述した実施の形態では、第２のクロックパルスＰ２を計数するカウンタ６０のカウント値により、低周波発振器の異常を検出していた。しかしながら、例えば、第２のクロックパルスＰ２の立ち上がりで、トリガされるリトリガブルマルチバイブレータ（以下、ＲＭＢと略す。）の出力により異常を検出してもよい。
ＲＭＢは、第２のクロックパルスＰ２の立ち上がりから時間Ｔの間Ｈレベルを保持するように構成され、Ｈレベルを保持している間に、第２のクロックパルスＰ２により重ねてトリガされると出力Ｈレベルが延長されるリトリガ機能を有しているものである。従って、時間Ｔを第２のクロックパルスＰ２の立ち上がり周期より長くしていれば、低周波発振器が正常の間、ＲＭＢは出力Ｈレベルを維持する。一方、低周波発振器に故障等の異常が発生し、第２のクロックパルスＰ２が出力されなくなると、ＲＭＢの出力はＬレベルとなる。
【００５０】
以上説明したように、請求項１及び、３記載の発明によれば、異常検出毎に中央演算処理装置をリセットする外部監視手段とは別途に設けた異常検出手段によって、低周波発振器の異常を検出すると共に、切替停止手段によりクロックパルスの切替を停止しているため、低周波発振器に異常があっても、中央演算処理装置のリセットが繰り返されることがないようにすることができるので、低周波発振器に異常が生じた場合であっても、中央演算処理装置のリセットによる情報の消失を防ぐと共に、他の制御ユニットの低電力消費状態の解除が繰り返されないようにすることができる。
しかも、低電力消費状態への移行を要求する制御ユニット内の低周波発振器に異常が生じたとしても、所定条件となったとき、他の制御ユニットは切替要求信号を受信して低電力消費状態へ移行することができるので、消費電力の低減を図る。
【００５１】
請求項２記載の発明によれば、第２のクロックパルスを計数する計数手段を設けるだけで、簡単に低周波発振器の異常を検出することができるので、構成が簡単となり、コストダウンを図った制御ユニットを得ることができる。
【図面の簡単な説明】
【図１】本発明の制御ユニット及び、多重通信システムの基本構成図を示すブロック図である。
【図２】本発明の制御ユニットの一実施の形態を示すブロック図である。
【図３】本発明の制御ユニットを組み込んだ多重通信システムの一実施の形態を示すブロック図である。
【図４】図２の制御ユニットを構成するＣＰＵの割込処理の手順を示すフローチャートである。
【図５】図３の制御ユニット１００を構成するＣＰＵの処理手順を示すフローチャートである。
【図６】図３の制御ユニット２００〜５００を構成するＣＰＵの処理手順を示すフローチャートである。
【図７】従来の制御ユニットの一例を示すブロック図である。
【符号の説明】
１０ 中央演算処理装置
１０ａ 切替手段（中央演算処理装置）
１０ｂ 切替停止手段（中央演算処理装置）
４１ 高周波発振器
４２ 低周波発振器
６０ カウンタ（計数手段）
１００〜５００ 制御ユニット
６００ 異常検出手段
Ｌ バスライン
Ｐ１ 第１のクロックパルス
Ｐ２ 第２のクロックパルス
【発明の属する技術分野】
この発明は、制御ユニット及び、多重通信システムに係わり、特に、所定条件となったとき、当該制御ユニット内に備えられた中央演算処理装置のクロックパルスの周波数を、より小さい値に切り替える制御ユニット及び、該制御ユニットをバスラインにより複数接続して、各制御ユニット間でデータ通信を行う多重通信システムに関する。
【０００２】
【従来の技術】
従来、上述した制御ユニットとして、図７に示すようなものが知られている。上記制御ユニットは、例えば車両内の各部に複数配置され、これらが図示しないバスラインを介して相互接続されることによって、多重通信システムを構成している。
【０００３】
同図において、制御ユニットは、予め定めたプログラムに従って各種の処理や制御などを行う中央演算処理装置（ＣＰＵ）１０と、ＣＰＵ１０のためのプログラム等を格納した読み出し専用メモリであるＲＯＭ２０と、各種のデータを格納すると共に、ＣＰＵ１０の処理作業に必要なエリアを有する読み出し書き込み自在のメモリであるＲＡＭ３０を内蔵している。
【０００４】
ＣＰＵ１０には、ＣＰＵ１０を第１の周波数で動作させる第１のクロックパルスＰ１を出力する高周波発振器４１と、第１の周波数より低い第２の周波数で動作させる第２のクロックパルスＰ２を出力する低周波発振器４２とが接続されている。
【０００５】
上記ＣＰＵ１０は、イグニッションスイッチがオフされ、かつドアロックされたとき、車両内の電装品の使用が行われない状態にあると判断し、ＣＰＵ１０を動作させるクロックパルスを、第１のクロックパルスＰ１から第２のクロックパルスＰ２に切り替えて、低電力消費状態に移行する機能を有している。ＣＰＵ１０は、自身の低電力消費状態の移行と同時に、他の制御ユニットに対して低電力消費状態に移行を要求する信号を出力し、多重通信システム全体を低電力消費状態に移行する機能も有している。
【０００６】
なお、ＣＰＵ１０は、ドアアンロックなどを検出して、車両内の電装品が使用される状態にあると判断したときは、ＣＰＵ１０自身を動作させるクロックパルスを、第２のクロックパルスＰ２から第１のクロックパルスＰ１に切り替えて、高速処理状態に戻る。
【０００７】
上述したように、制御ユニットは、車両内の電装品が使用されない状態となったとき、ＣＰＵ１０を動作させるクロックパルスを、高周波の第１のクロックパルスＰ１から低周波数の第２のクロックパルスＰ２に切り替えることにより、消費電力の低減を図り、バッテリ上がり防止を図っている。
【発明が解決しようとする課題】
【０００８】
上記ＣＰＵ１０には、一般的に、ＣＰＵ１０内で動作しているプログラム処理を用いて周期的にポート出力信号Ｓ１を出力する出力ポートＰoutが設けられ、この出力ポートＰoutに、外部監視手段として、ウォッチドッグ・タイマ５０が接続されている。
【０００９】
このウォッチドッグ・タイマ５０は、常時、出力ポートＰoutから出力されるポート出力信号Ｓ１を監視する。そして、上記監視の結果、ＣＰＵ１０の異常状態（具体的には、一定時間の間、ポート出力信号Ｓ１が検出されない状態）を検出すると、リセット信号Ｓ２を、ＣＰＵ１０内のリセットポートＰrstに対して、送信する。
【００１０】
このリセット信号Ｓ２を受け取ったＣＰＵ１０は、自身を初期状態にして、異常状態からの復帰を図る。従って、ＣＰＵ１０は、暴走などの異常状態となったときに、ウォッチドッグ・タイマ５０から出力されるリセット信号Ｓ２に応じて、初期状態に戻ることにより、異常状態から復帰できるようになっている。
【００１１】
ところが、ＣＰＵ１０が、上記低周波発振器４２が故障した状態で、低電力消費状態に移行すると、ＣＰＵ１０が動作しなくなる。このとき、ウオッチドッグ・タイマ５０は、上記ＣＰＵ１０の動作停止を異常と判断して、リセット信号Ｓ２を出力する。そして、このリセット信号Ｓ２の出力に応じて、ＣＰＵ１０が、初期状態に戻り、再び高速処理状態に復帰する。その後、また低電力消費状態に切替られ、上述した低電力消費状態への移行、リセット動作、高速処理状態への復帰が繰り返し行われる。
【００１２】
なお、制御ユニットは、リセット動作が行われると、バスラインを介して他の制御ユニットに対してもリセットを要求する信号を出力するように構成されている。従って、リセット動作が行われるたびに全ての制御ユニットの低電力消費状態が解除され、高速処理状態に移行してしまう。
【００１３】
すなわち、多重通信システムを構成する制御ユニット内の低周波発振器４０が１つでも故障すると、多重通信システム全体が低消費状態に移行することができない。このため、消費電力の低減を図ることができず、最悪の場合は、バッテリ上がりを招いてしまうという問題があった。また、上記リセット動作に伴ってＲＡＭ内に記憶された情報が消失してしまうという問題もあった。
【００１４】
そこで、本発明は、上記のような問題点に着目し、低周波発振器に異常が生じた場合であっても、中央演算処理装置のリセットによる情報の消失を防ぐと共に、他の制御ユニットの低電力消費状態の解除が繰り返されないようにすることができる制御ユニット及び、多重通信システムを提供することを課題とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するためになされた請求項１記載の発明は、図１の基本構成図に示すように、予め定めたプログラムに従って動作する中央演算処理装置１０と、前記中央演算処理装置を第１の周波数で動作させる第１のクロックパルスＰ１を出力する高周波発振器４１と、前記中央演算処理装置を前記第１の周波数より低い第２の周波数で動作させる第２のクロックパルスＰ２を出力する低周波発振器４２と、所定条件となったとき前記中央演算処理装置を動作させるクロックパルスを前記第１のクロックパルスから前記第２のクロックパルスに切り替えて前記中央演算処理装置を低電力消費状態に移行させる切替手段１０ａとを備え、バスラインを介して他の制御ユニットとのデータ通信を行って前記他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する制御ユニットにおいて、前記低周波発振器の異常を検出する異常検出手段６００と、前記所定条件となったときに、前記異常検出手段が異常を検出している場合、前記切替手段１０ａによる前記クロックパルスの切り替えを停止する切替停止手段１０ｂとを備え、そして、前記所定条件となったとき、前記切替停止手段によって当該中央演算処理装置が低電力消費状態に移行できない場合であっても、他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信することを特徴とする制御ユニットに存する。
【００１６】
請求項１記載の発明によれば、通常、中央演算処理装置は、第１の周波数で動作する高速処理状態となっている。異常検出手段が、中央演算処理装置を第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器の異常を検出する。そして、所定条件となったとき、異常検出手段により低周波発振器の異常検出がなければ、切替手段が、中央演算処理装置を動作させるクロックパルスを、第１のクロックパルスから第２のクロックパルスに切り替えて、中央演算処理装置を低電力消費状態に移行させる。
【００１７】
一方、所定条件となったとき、異常検出手段により低周波発振器の異常検出が行われていれば、切替停止手段が、切替手段によるクロックパルスの切替を停止する。従って、異常検出毎に中央演算処理装置をリセットする外部監視手段とは別途に設けた異常検出手段によって、低周波発振器の異常を検出すると共に、切替停止手段によりクロックパルスの切替を停止しているため、低周波発振器に異常があっても、中央演算処理装置のリセットが繰り返されることがないようにすることができる。
しかも、制御ユニットが、他の低電力消費状態への移行を要求する切替要求信号を送信するユニットであるとき、当該制御ユニット自身が低電力消費状態に移行できない場合であっても、所定条件となったとき、他の制御ユニットに対して切替要求信号をバスラインを介して送信する。従って、低電力消費状態への移行を要求する制御ユニット内の低周波発振器に異常が生じたとしても、所定条件となったとき、他の制御ユニットは切替要求信号を受信して低電力消費状態へ移行することができる。
【００１８】
請求項２記載の発明は、図１の基本構成図に示すように、請求項１記載の制御ユニットであって、前記異常検出手段は、前記中央演算処理装置を前記第１の周波数で動作させている間、前記低周波発振器から出力される前記第２のクロックパルスを計数する計数手段６０を有し、前記計数手段が計数した計数値に基づき、異常を検出することを特徴とする制御ユニットに存する。
【００１９】
請求項２記載の発明によれば、低周波発振器に異常が生じていれば、第２のクロックパルスの計数値にも異常が現れることに着目し、異常検出手段において、計数手段が、中央演算処理装置を第１の周波数で動作させている間、低周波発振器から出力される第２のクロックパルスを計数する。その計数値に基づき、異常を検出する。従って、第２のクロックパルスを計数する計数手段を設けるだけで、簡単に低周波発振器の異常を検出することができる。
【００２２】
請求項３記載の発明は、予め定めたプログラムに従って動作する中央演算処理装置と、前記中央演算処理装置を第１の周波数で動作させる第１のクロックパルスを出力する高周波発振器と、前記中央演算処理装置を前記第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器と、所定条件となったとき前記中央演算処理装置を動作させるクロックパルスを前記第１のクロックパルスから前記第２のクロックパルスに切り替えて前記中央演算処理装置を低電力消費状態に移行させる切替手段とを有する複数の制御ユニットをバスラインにより相互接続して前記制御ユニット間でのデータ通信を行って前記制御ユニットから前記他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する多重通信システムにおいて、前記制御ユニットが、前記低周波発振器の異常を検出する異常検出手段と、前記所定条件となったときに、前記異常検出手段が異常を検出している場合、前記切替手段による前記クロックパルスの切り替えを停止する切替停止手段とを有し、そして、前記所定条件となったとき、前記切替停止手段によって当該中央演算処理装置が低電力消費状態に移行できない場合であっても、他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信することを特徴とする多重通信システムに存する。
【００２３】
請求項３記載の発明によれば、通常、中央演算処理装置は、第１の周波数で動作する高速処理状態となっている。異常検出手段が、中央演算処理装置を第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器の異常を検出する。そして、所定条件となったとき、異常検出手段により低周波発振器の異常検出がなければ、切替手段が、中央演算処理装置を動作させるクロックパルスを、第１のクロックパルスから第２のクロックパルスに切り替えて、中央演算処理装置を低電力消費状態に移行させる。
【００２４】
一方、所定条件となったとき、異常検出手段により低周波発振器の異常検出が行われていれば、切替停止手段が、切替手段によるクロックパルスの切替を停止する。従って、異常検出毎に中央演算処理装置をリセットする外部監視手段とは別途に設けた異常検出手段によって、低周波発振器の異常を検出すると共に、切替停止手段によりクロックパルスの切替を停止しているため、低周波発振器に異常があっても、中央演算処理装置のリセットが繰り返されることがないようにすることができる。
しかも、制御ユニットが、他の低電力消費状態への移行を要求する切替要求信号を送信するユニットであるとき、当該制御ユニット自身が低電力消費状態に移行できない場合であっても、所定条件となったとき、他の制御ユニットに対して切替要求信号をバスラインを介して送信する。従って、低電力消費状態への移行を要求する制御ユニット内の低周波発振器に異常が生じたとしても、所定条件となったとき、他の制御ユニットは切替要求信号を受信して低電力消費状態へ移行することができる。
【００２５】
【発明の実施の形態】
以下、この発明の一実施の形態を図面を参照して説明する。
図１は、本発明の制御ユニットを示すブロック図である。同図において、図７について上述した従来の制御ユニットと同等の部分には同一符号を付してその詳細な説明を省略する。
【００２６】
本発明の制御ユニットは、低周波発振器４２から出力される第２のクロックパルスＰ２の数をカウントする計数手段としてのカウンタ６０を更に備えている。このカウンタ６０は、そのカウント値をＣＰＵ１０に対して出力している。上記構成の制御ユニットは、図３に示すように、車両の各部に各々配置されている。そして、これら制御ユニット１００〜５００は、バスラインＬを介して接続され、制御ユニット間でデータ通信を行う多重通信システムを構成している。
【００２７】
なお、運転席側に設けられた制御ユニット１００内のＣＰＵ１０には、イグニッションスイッチＳＷ１（以下、ＩＧスイッチＳＷ１と略す。）のオフ端子が、ドアスイッチＳＷ２のロック端子及び、アンロック端子がそれぞれ接続されている。従って、制御ユニット１００内のＣＰＵ１０は、ＩＧスイッチＳＷ１がオフ状態、ドアロックの状態を把握することができる。
【００２８】
上述した制御ユニット１００〜５００内に各々備えられたＣＰＵ１０は、所定条件となったとき、ＣＰＵ１０を動作させるクロックパルスを、第１のクロックパルスＰ１から第２のクロックパルスＰ２に切り替えて、ＣＰＵ１０を低電力消費状態に移行させる切替処理、低周波発振器４２の異常を検出する異常検出処理及び、所定条件となったときに、低周波発振器４２の異常を検出した場合、クロックパルスの切替を停止する切替停止処理を行う。
【００２９】
上述した構成の制御ユニットを組み込んだ多重通信システムの動作を図４〜図６に示すＣＰＵ１０の処理手順を参照して以下説明する。まず、ＩＧスイッチＳＷ１のオフ端子、ドアスイッチＳＷ１のドアロック端子及び、ドアアンロック端子が接続されている制御ユニット１００の動作について、制御ユニット１００内に備えられたＣＰＵ１０の処理手順を示す図４のフローチャートを参照して説明する。
【００３０】
制御ユニット１００内のＣＰＵ１０は、例えば図３に示す車載バッテリＶＢの投入によって動作を開始し、図示しない初期ステップにおいて、ＲＡＭ３０内に形成した各種のエリアの初期設定を行う。まず、ＣＰＵ１０は、ＩＧスイッチＳＷ１がオフであり（ステップＳ１でＹ）、ドアがロック状態であるとき（ステップＳ２でＹ）、フラグＦ１がオンであるか否かを判断する（ステップＳ３）。フラグＦ１は、ＣＰＵ１０が低電力状態であることを示すフラグである。
【００３１】
このとき、まだ低電力状態となっておらず、上記フラグＦ１がオフ状態であれば（ステップＳ３でＮ）、運転者等が、ＩＧスイッチＳＷ１をオフにして、車外に出て、ドアをロック状態したばかりであり、これから車載電装品などが使用されない状態がつづくと判断し、次のステップＳ４へ進む。一方、フラグＦ１がオン状態であれば（ステップＳ３でＹ）、すでに低電力状態に移行したと判断し、ステップＳ１へ戻って低電力状態を保持する。ステップＳ４において、ＣＰＵ１０は、異常検出手段として働き、カウンタ６０が計数したカウント値を取り込み、そのカウント値が適正か否かを判断する。
【００３２】
なお、ＩＧスイッチＳＷ１がオン状態である間、ＣＰＵ１０は、第１のクロックパルスＰ１によって動作され、高速処理状態となっている。そして、カウンタ６０は、ＣＰＵ１０が高速処理状態にある間、低周波発振器４２から出力される第２のクロックパルスＰ２のカウントを行っている。
【００３３】
従って、低周波発振器４２に故障等の異常が発生しておらず、カウント値が適正値を示している場合（ステップＳ４でＹ）、ＣＰＵ１０は、切替手段として働き、自身を動作させるクロックパルスを、上記第１のクロックパルスＰ１から第２のクロックパルスＰ２に切り替え、低電力消費状態に移行する（ステップＳ５）。同時にＣＰＵ１０は、低電力消費状態であることを示すためフラグＦ１をオンする（ステップＳ６）。
【００３４】
一方、低周波発振器４２に故障等の異常が発生して、例えばカウント値が零などの異常値を示している場合（ステップＳ４でＮ）、ＣＰＵ１０は、切替停止手段として働き、クロックパルスの切り替えを行うステップＳ５及び、Ｓ６を実行することなく、そのまま高速処理状態を維持する。そして、ＣＰＵ１０は、自身の状態に拘わらず、他の制御ユニット２００〜５００宛に、バスラインＬを介して、第２の切替要求信号を出力した後（ステップＳ７）、ステップＳ１へ戻る。
【００３５】
第２の切替要求信号は、他の制御ユニット２００〜５００に対して、低電力消費状態への切り替えを要求する信号であり、請求項中の切替要求信号に相当する。上述したように、自身の状態に拘わらず、ステップＳ６で第２の切替要求信号を送信することにより、制御ユニット１００内の低周波発振器４２に異常が生じたとしても、所定条件となったとき、他の制御ユニット２００〜５００は第２の切替要求信号を受信して低電力消費状態へ移行することができる。
【００３６】
なお、カウンタ６０のカウント値は、予め適正値を示すように初期設定されている。従って、車載バッテリ投入直後に、ステップＳ４に進んだときは、異常と判断されないようにしてある。
【００３７】
その後、車内に残っている人がＩＧスイッチＳＷ１をオンするか（ステップＳ１でＮ）、運転者等が車両内に入るために、ドアをアンロック状態にすると（ステップＳ２でＹ）、ＣＰＵ１０は、フラグＦ１の状態を取り込み、現在低電力消費状態であるか否かを判断する（ステップＳ８）。このとき、すでに高速処理状態であれば（ステップＳ８でＮ）、直ちにステップＳ１へ戻り、高速処理状態を維持する。一方、低電力消費状態であると判断できれば（ステップＳ８でＹ）、ＣＰＵ１０は、自身のクロックパルスを第２のクロックパルスＰ２から第１のクロックパルスＰ１へ切り替えて、高速処理状態へ戻す（ステップＳ９）。同時にＣＰＵ１０は、高速処理状態を示すためフラグＦ１をオフする（ステップＳ１０）。
【００３８】
その後、ＣＰＵ１０は、他の制御ユニット２００〜５００宛に、バスラインＬを介して、第１の切替要求信号を出力すると共に、カウンタ６０のカウント値をリセットする信号を出力する（ステップＳ１１及び、Ｓ１２）。第１の切替要求信号とは、他の制御ユニット２００〜５００に対して、高速処理状態へ戻ることを要求する信号である。
【００３９】
また、上述した制御ユニット１００を含めた制御ユニット１００〜５００を構成するＣＰＵ１０は、一定時間ごとに図５に示すような、割込処理を行う。すなわち、ＣＰＵ１０は、バスラインＬを介して信号を受信したとき（ステップＳ２０でＹ）、その信号の送り先アドレスが自分宛か否かを判断する（ステップＳ２１）。
【００４０】
信号の送り先アドレスが自分宛であった場合（ステップＳ２１でＹ）、その信号をＲＡＭ３０内に保持してリターンする（ステップＳ２２）。一方、信号の送り先アドレスが他の制御ユニット宛であり、自分宛でなかった場合（ステップＳ２１でＮ）、ＲＡＭ３０内に保持することなく、その信号をバスラインＬに対して送信する（ステップＳ３）。上記図５に示すＣＰＵ１０の処理により、自分宛に送信される信号がＲＡＭ３０内に保持される。
【００４１】
次に、制御ユニット２００〜５００内の動作を、当該制御ユニット２００〜５００内のＣＰＵ１０の処理手順を示す図６のフローチャートを参照して以下説明する。
このＣＰＵ１０も、上記制御ユニット１００内のものと同様に、車載バッテリＶＢの投入によって動作を開始し、図示しない初期ステップにおいて、ＲＡＭ３０内に形成した各種のエリアの初期設定を行う。
【００４２】
その後、ＣＰＵ１０は、ＲＡＭ３０内の状態を読み取り、第２の切替要求信号又は、第１の切替要求信号を受信したか否かを判定する（ステップＳ３０及び、３１）。両信号とも受信していなければ（ステップＳ３０でＮ、ステップＳ３１でＮ）、ＣＰＵ１０は、現在の状態を維持して、ステップＳ３０へ戻る。このとき、ＣＰＵ１０が高速処理状態であれば、カウンタ６０は、その間に低周波発振器４２から出力される第２のクロックパルスＰ２のカウントを行っている。
【００４３】
その後、所定条件、すなわち制御ユニット１００から第２の切替要求信号が送信されると（ステップＳ３０でＹ）、ＣＰＵ１０は、異常検出手段として働き、カウンタ６０のカウント値を取り込み、そのカウント値が適正か否かを判断する（ステップＳ３２）。低周波発振器４２に故障等の異常が発生しておらず、カウント値が適正値を示している場合（ステップＳ３２でＹ）、ＣＰＵ１０は、切替手段として働き、上記第２の切替要求信号に従い、自身を低電力消費状態に移行させる（ステップＳ３３）。同時にＣＰＵ１０は、低電力消費状態であることを示すためフラグＦ１をオンする（ステップＳ３４）。
【００４４】
一方、低周波発振器４２に故障等の異常が発生して、例えばカウント値が零などの異常値を示している場合（ステップＳ３２でＮ）、ＣＰＵ１０は、切替停止手段として働き、クロックパルスの切り替えを行うステップＳ３３及び、Ｓ３４を実行することなく、そのまま高速処理状態を維持して、ステップＳ３０へ戻る。なお、カウンタ６０のカウント値は、予め適正値を示すように初期設定されている。従って、車載バッテリ投入直後に、ステップＳ３２に進んだときは、異常と判断されないようにしてある。
【００４５】
その後、制御ユニット１００から第１の切替要求信号を受信すると（ステップＳ３１でＹ）、ＣＰＵ１０は、フラグＦ１がオン状態であり、現在低電力消費状態であるか否かを判断する（ステップＳ３５）。低電力消費状態であると判断できれば（ステップＳ３５でＹ）、ＣＰＵ１０は、第１の切替要求信号に従い、高速処理状態へもどる（ステップＳ３６）。
【００４６】
同時にＣＰＵ１０は、高速処理状態を示すためフラグＦ１をオフする（ステップＳ３７）。その後、ＣＰＵ１０は、カウンタ６０のカウント値をリセットする信号を出力した後（ステップＳＳ３８）、ステップＳ３０へ戻る。
【００４７】
上述したように、本発明の制御ユニット１００〜５００は、異常検出毎にＣＰＵ１０をリセットするウォッチドッグ・タイマ５０（＝外部監視手段）とは別途に設けたカウンタ６０のカウント値に基づいて、低周波発振器４２の異常を検出すると共に、異常を検出したときに、第１のクロックパルスＰ１から第２のクロックパルスＰ２への切替を停止している。このため、低周波発振器４２に異常があっても、ＣＰＵ１０のリセットが繰り返されることがないようにすることができる。従って、低周波発振器４２に異常が生じた場合であっても、ＣＰＵ１０のリセットによる情報の消失を防ぐと共に、他の制御ユニットの低電力消費状態の解除が繰り返されることがない。
【００４８】
また、低周波発振器４２の異常を、カウンタ６０が計数したカウント値に基づいて、検出することにより、第２のクロックパルスＰ２をカウントするカウンタ６０を設けるだけで、簡単に低周波発振器４２の異常を検出することができ、構成が簡単となり、コストダウンを図ることができる。
【００４９】
なお、上述した実施の形態では、第２のクロックパルスＰ２を計数するカウンタ６０のカウント値により、低周波発振器の異常を検出していた。しかしながら、例えば、第２のクロックパルスＰ２の立ち上がりで、トリガされるリトリガブルマルチバイブレータ（以下、ＲＭＢと略す。）の出力により異常を検出してもよい。
ＲＭＢは、第２のクロックパルスＰ２の立ち上がりから時間Ｔの間Ｈレベルを保持するように構成され、Ｈレベルを保持している間に、第２のクロックパルスＰ２により重ねてトリガされると出力Ｈレベルが延長されるリトリガ機能を有しているものである。従って、時間Ｔを第２のクロックパルスＰ２の立ち上がり周期より長くしていれば、低周波発振器が正常の間、ＲＭＢは出力Ｈレベルを維持する。一方、低周波発振器に故障等の異常が発生し、第２のクロックパルスＰ２が出力されなくなると、ＲＭＢの出力はＬレベルとなる。
【００５０】
以上説明したように、請求項１及び、３記載の発明によれば、異常検出毎に中央演算処理装置をリセットする外部監視手段とは別途に設けた異常検出手段によって、低周波発振器の異常を検出すると共に、切替停止手段によりクロックパルスの切替を停止しているため、低周波発振器に異常があっても、中央演算処理装置のリセットが繰り返されることがないようにすることができるので、低周波発振器に異常が生じた場合であっても、中央演算処理装置のリセットによる情報の消失を防ぐと共に、他の制御ユニットの低電力消費状態の解除が繰り返されないようにすることができる。
しかも、低電力消費状態への移行を要求する制御ユニット内の低周波発振器に異常が生じたとしても、所定条件となったとき、他の制御ユニットは切替要求信号を受信して低電力消費状態へ移行することができるので、消費電力の低減を図る。
【００５１】
請求項２記載の発明によれば、第２のクロックパルスを計数する計数手段を設けるだけで、簡単に低周波発振器の異常を検出することができるので、構成が簡単となり、コストダウンを図った制御ユニットを得ることができる。
【図面の簡単な説明】
【図１】本発明の制御ユニット及び、多重通信システムの基本構成図を示すブロック図である。
【図２】本発明の制御ユニットの一実施の形態を示すブロック図である。
【図３】本発明の制御ユニットを組み込んだ多重通信システムの一実施の形態を示すブロック図である。
【図４】図２の制御ユニットを構成するＣＰＵの割込処理の手順を示すフローチャートである。
【図５】図３の制御ユニット１００を構成するＣＰＵの処理手順を示すフローチャートである。
【図６】図３の制御ユニット２００〜５００を構成するＣＰＵの処理手順を示すフローチャートである。
【図７】従来の制御ユニットの一例を示すブロック図である。
【符号の説明】
１０ 中央演算処理装置
１０ａ 切替手段（中央演算処理装置）
１０ｂ 切替停止手段（中央演算処理装置）
４１ 高周波発振器
４２ 低周波発振器
６０ カウンタ（計数手段）
１００〜５００ 制御ユニット
６００ 異常検出手段
Ｌ バスライン
Ｐ１ 第１のクロックパルス
Ｐ２ 第２のクロックパルス
Claims (3)
- 予め定めたプログラムに従って動作する中央演算処理装置と、前記中央演算処理装置を第１の周波数で動作させる第１のクロックパルスを出力する高周波発振器と、前記中央演算処理装置を前記第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器と、所定条件となったとき前記中央演算処理装置を動作させるクロックパルスを前記第１のクロックパルスから前記第２のクロックパルスに切り替えて前記中央演算処理装置を低電力消費状態に移行させる切替手段とを備え、バスラインを介して他の制御ユニットとのデータ通信を行って前記他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する制御ユニットにおいて、
前記低周波発振器の異常を検出する異常検出手段と、
前記所定条件となったときに、前記異常検出手段が異常を検出している場合、前記切替手段による前記クロックパルスの切り替えを停止する切替停止手段とを備え、
そして、前記所定条件となったとき、前記切替停止手段によって当該中央演算処理装置が低電力消費状態に移行できない場合であっても、他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する
ことを特徴とする制御ユニット。 - 請求項１記載の制御ユニットであって、
前記異常検出手段は、前記中央演算処理装置を前記第１の周波数で動作させている間、前記低周波発振器から出力される前記第２のクロックパルスを計数する計数手段を有し、
前記計数手段が計数した計数値に基づき、異常を検出する
ことを特徴とする制御ユニット。 - 予め定めたプログラムに従って動作する中央演算処理装置と、前記中央演算処理装置を第１の周波数で動作させる第１のクロックパルスを出力する高周波発振器と、前記中央演算処理装置を前記第１の周波数より低い第２の周波数で動作させる第２のクロックパルスを出力する低周波発振器と、所定条件となったとき前記中央演算処理装置を動作させるクロックパルスを前記第１のクロックパルスから前記第２のクロックパルスに切り替えて前記中央演算処理装置を低電力消費状態に移行させる切替手段とを有する複数の制御ユニットをバスラインにより相互接続して前記制御ユニット間でのデータ通信を行って前記制御ユニットから前記他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する多重通信システムにおいて、
前記制御ユニットが、前記低周波発振器の異常を検出する異常検出手段と、
前記所定条件となったときに、前記異常検出手段が異常を検出している場合、前記切替手段による前記クロックパルスの切り替えを停止する切替停止手段とを有し、
そして、前記所定条件となったとき、前記切替停止手段によって当該中央演算処理装置が低電力消費状態に移行できない場合であっても、他の制御ユニットに対して前記低電力消費状態への移行を要求する切替要求信号を送信する
ことを特徴とする多重通信システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265108A JP3895912B2 (ja) | 2000-09-01 | 2000-09-01 | 制御ユニット及び、多重通信システム |
| US09/941,701 US6925576B2 (en) | 2000-09-01 | 2001-08-30 | Control unit and multiplex communication system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265108A JP3895912B2 (ja) | 2000-09-01 | 2000-09-01 | 制御ユニット及び、多重通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002073200A JP2002073200A (ja) | 2002-03-12 |
| JP3895912B2 true JP3895912B2 (ja) | 2007-03-22 |
Family
ID=18752426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000265108A Expired - Lifetime JP3895912B2 (ja) | 2000-09-01 | 2000-09-01 | 制御ユニット及び、多重通信システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6925576B2 (ja) |
| JP (1) | JP3895912B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328245A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 通信装置 |
| JP5347631B2 (ja) * | 2009-03-26 | 2013-11-20 | 株式会社デンソー | マイクロコンピュータ |
| JP2012147220A (ja) * | 2011-01-12 | 2012-08-02 | Panasonic Corp | 無線通信装置 |
| CN106066817B (zh) * | 2016-05-30 | 2023-04-07 | 珠海市一微半导体有限公司 | 时钟监控电路及其方法 |
| EP3316385B1 (en) * | 2016-10-26 | 2019-04-17 | Samsung SDI Co., Ltd. | Battery system with internally powered real time clock, power supply circuit for a real time clock and method for operating a real time clock of a battery system |
| US11218002B2 (en) | 2016-10-26 | 2022-01-04 | Samsung Sdi Co., Ltd. | Battery system comprising real-time clock to which power is supplied internally, and power supply circuit for real-time clock |
| FR3103037B1 (fr) * | 2019-11-08 | 2022-05-06 | Thales Sa | Dispositif de surveillance de l'execution d'une application, ensemble et systeme avionique associes |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1257623A (ja) * | 1967-12-11 | 1971-12-22 | Post Office | |
| JP2546048B2 (ja) * | 1990-08-31 | 1996-10-23 | 富士通株式会社 | クロック分配方式 |
| JPH06138975A (ja) | 1992-10-27 | 1994-05-20 | Hitachi Ltd | 半導体装置 |
| JPH06152581A (ja) * | 1992-11-10 | 1994-05-31 | Fujitsu Ltd | クロック供給装置 |
| JPH1021101A (ja) | 1996-06-27 | 1998-01-23 | Nec Home Electron Ltd | マイクロコンピュータ装置 |
| US6662234B2 (en) * | 1998-03-26 | 2003-12-09 | National Semiconductor Corporation | Transmitting data from a host computer in a reduced power state by an isolation block that disconnects the media access control layer from the physical layer |
| US6266780B1 (en) * | 1998-12-23 | 2001-07-24 | Agere Systems Guardian Corp. | Glitchless clock switch |
| US6311296B1 (en) * | 1998-12-29 | 2001-10-30 | Intel Corporation | Bus management card for use in a system for bus monitoring |
-
2000
- 2000-09-01 JP JP2000265108A patent/JP3895912B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-30 US US09/941,701 patent/US6925576B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6925576B2 (en) | 2005-08-02 |
| JP2002073200A (ja) | 2002-03-12 |
| US20020044530A1 (en) | 2002-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633537A (en) | Multiplex transmission apparatus | |
| US20020012325A1 (en) | Abnormality detection method and system having sleep mode check function | |
| JP2010285001A (ja) | 電子制御システム、機能代行方法 | |
| KR20010032846A (ko) | 네트워크 구성요소를 조정하기 위한 방법 | |
| JP3895912B2 (ja) | 制御ユニット及び、多重通信システム | |
| JP2003191804A (ja) | 車両用通信システム | |
| CN107428297B (zh) | 车辆用控制装置及其控制方法 | |
| JP2004090787A (ja) | バス方式通信ネットワークにおける通信エラー検出方法 | |
| JP2013106200A (ja) | 車両用通信中継装置、スリープ制御方法 | |
| JP2006253921A (ja) | 車両用ネットワークシステム | |
| JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
| JP4124427B2 (ja) | 車両制御装置およびその通信方法 | |
| JP2004348274A (ja) | 通信故障の診断装置 | |
| US6529530B1 (en) | Multiplex communicating method | |
| JP3696471B2 (ja) | 情報電源管理装置 | |
| JP4866214B2 (ja) | 制御ユニットおよび車載用の多重通信システム | |
| JPH0799688A (ja) | 多重伝送システム | |
| JP3526949B2 (ja) | ローカルエリアネットワークの通信回路 | |
| EP1221752B1 (en) | Battery charging/discharging system | |
| KR101039926B1 (ko) | 차량용 자기진단 제어 시스템 | |
| CN111791702A (zh) | 一种仪表指示灯的处理方法、装置、车辆及存储介质 | |
| JP2017168993A (ja) | 監視装置、及び、通信システム | |
| JP3298290B2 (ja) | 多重通信装置 | |
| JP5700426B2 (ja) | 車両用ネットワークシステム | |
| JP2008222051A (ja) | マイクロコンピュータ、プログラム、電子制御装置、及び通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3895912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |