JP2002073200A - 制御ユニット及び、多重通信システム - Google Patents
制御ユニット及び、多重通信システムInfo
- Publication number
- JP2002073200A JP2002073200A JP2000265108A JP2000265108A JP2002073200A JP 2002073200 A JP2002073200 A JP 2002073200A JP 2000265108 A JP2000265108 A JP 2000265108A JP 2000265108 A JP2000265108 A JP 2000265108A JP 2002073200 A JP2002073200 A JP 2002073200A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- switching
- abnormality
- control unit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 23
- 230000005856 abnormality Effects 0.000 claims abstract description 75
- 238000012545 processing Methods 0.000 claims description 67
- 230000002159 abnormal effect Effects 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 6
- 241001125929 Trisopterus luscus Species 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 低周波発振器に異常が生じた場合であって
も、中央演算処理装置のリセットによる情報の消失を防
ぐと共に、他の制御ユニットの低電力消費状態の解除が
繰り返されないようにすることができる制御ユニット及
び、多重通信システムを提供する。 【解決手段】 異常検出手段６００が、低周波発振器の
異常を検出する。所定条件となったとき、異常検出手段
６００により低周波発振器４２の異常検出がなければ、
切替手段１０ａが、中央演算処理装置１０を動作させる
クロックパルスを、第１のクロックパルスＰ１から第２
のクロックパルスＰ２に切り替えて、中央演算処理装置
１０を低電力消費状態に移行させる。異常検出が行われ
ていれば、切替停止手段１０ｂが、切替手段１０ａによ
るクロックパルスの切替を停止する。
も、中央演算処理装置のリセットによる情報の消失を防
ぐと共に、他の制御ユニットの低電力消費状態の解除が
繰り返されないようにすることができる制御ユニット及
び、多重通信システムを提供する。 【解決手段】 異常検出手段６００が、低周波発振器の
異常を検出する。所定条件となったとき、異常検出手段
６００により低周波発振器４２の異常検出がなければ、
切替手段１０ａが、中央演算処理装置１０を動作させる
クロックパルスを、第１のクロックパルスＰ１から第２
のクロックパルスＰ２に切り替えて、中央演算処理装置
１０を低電力消費状態に移行させる。異常検出が行われ
ていれば、切替停止手段１０ｂが、切替手段１０ａによ
るクロックパルスの切替を停止する。
Description
【０００１】
【発明の属する技術分野】この発明は、制御ユニット及
び、多重通信システムに係わり、特に、所定条件となっ
たとき、当該制御ユニット内に備えられた中央演算処理
装置のクロックパルスの周波数を、より小さい値に切り
替える制御ユニット及び、該制御ユニットをバスライン
により複数接続して、各制御ユニット間でデータ通信を
行う多重通信システムに関する。
び、多重通信システムに係わり、特に、所定条件となっ
たとき、当該制御ユニット内に備えられた中央演算処理
装置のクロックパルスの周波数を、より小さい値に切り
替える制御ユニット及び、該制御ユニットをバスライン
により複数接続して、各制御ユニット間でデータ通信を
行う多重通信システムに関する。
【０００２】
【従来の技術】従来、上述した制御ユニットとして、図
７に示すようなものが知られている。上記制御ユニット
は、例えば車両内の各部に複数配置され、これらが図示
しないバスラインを介して相互接続されることによっ
て、多重通信システムを構成している。
７に示すようなものが知られている。上記制御ユニット
は、例えば車両内の各部に複数配置され、これらが図示
しないバスラインを介して相互接続されることによっ
て、多重通信システムを構成している。
【０００３】同図において、制御ユニットは、予め定め
たプログラムに従って各種の処理や制御などを行う中央
演算処理装置（ＣＰＵ）１０と、ＣＰＵ１０のためのプ
ログラム等を格納した読み出し専用メモリであるＲＯＭ
２０と、各種のデータを格納すると共に、ＣＰＵ１０の
処理作業に必要なエリアを有する読み出し書き込み自在
のメモリであるＲＡＭ３０を内蔵している。
たプログラムに従って各種の処理や制御などを行う中央
演算処理装置（ＣＰＵ）１０と、ＣＰＵ１０のためのプ
ログラム等を格納した読み出し専用メモリであるＲＯＭ
２０と、各種のデータを格納すると共に、ＣＰＵ１０の
処理作業に必要なエリアを有する読み出し書き込み自在
のメモリであるＲＡＭ３０を内蔵している。
【０００４】ＣＰＵ１０には、ＣＰＵ１０を第１の周波
数で動作させる第１のクロックパルスＰ１を出力する高
周波発振器４１と、第１の周波数より低い第２の周波数
で動作させる第２のクロックパルスＰ２を出力する低周
波発振器４２とが接続されている。
数で動作させる第１のクロックパルスＰ１を出力する高
周波発振器４１と、第１の周波数より低い第２の周波数
で動作させる第２のクロックパルスＰ２を出力する低周
波発振器４２とが接続されている。
【０００５】上記ＣＰＵ１０は、イグニッションスイッ
チがオフされ、かつドアロックされたとき、車両内の電
装品の使用が行われない状態にあると判断し、ＣＰＵ１
０を動作させるクロックパルスを、第１のクロックパル
スＰ１から第２のクロックパルスＰ２に切り替えて、低
電力消費状態に移行する機能を有している。ＣＰＵ１０
は、自身の低電力消費状態の移行と同時に、他の制御ユ
ニットに対して低電力消費状態に移行を要求する信号を
出力し、多重通信システム全体を低電力消費状態に移行
する機能も有している。
チがオフされ、かつドアロックされたとき、車両内の電
装品の使用が行われない状態にあると判断し、ＣＰＵ１
０を動作させるクロックパルスを、第１のクロックパル
スＰ１から第２のクロックパルスＰ２に切り替えて、低
電力消費状態に移行する機能を有している。ＣＰＵ１０
は、自身の低電力消費状態の移行と同時に、他の制御ユ
ニットに対して低電力消費状態に移行を要求する信号を
出力し、多重通信システム全体を低電力消費状態に移行
する機能も有している。
【０００６】なお、ＣＰＵ１０は、ドアアンロックなど
を検出して、車両内の電装品が使用される状態にあると
判断したときは、ＣＰＵ１０自身を動作させるクロック
パルスを、第２のクロックパルスＰ２から第１のクロッ
クパルスＰ１に切り替えて、高速処理状態に戻る。
を検出して、車両内の電装品が使用される状態にあると
判断したときは、ＣＰＵ１０自身を動作させるクロック
パルスを、第２のクロックパルスＰ２から第１のクロッ
クパルスＰ１に切り替えて、高速処理状態に戻る。
【０００７】上述したように、制御ユニットは、車両内
の電装品が使用されない状態となったとき、ＣＰＵ１０
を動作させるクロックパルスを、高周波の第１のクロッ
クパルスＰ１から低周波数の第２のクロックパルスＰ２
に切り替えることにより、消費電力の低減を図り、バッ
テリ上がり防止を図っている。
の電装品が使用されない状態となったとき、ＣＰＵ１０
を動作させるクロックパルスを、高周波の第１のクロッ
クパルスＰ１から低周波数の第２のクロックパルスＰ２
に切り替えることにより、消費電力の低減を図り、バッ
テリ上がり防止を図っている。
【０００８】上記ＣＰＵ１０には、一般的に、ＣＰＵ１
０内で動作しているプログラム処理を用いて周期的にポ
ート出力信号Ｓ１を出力する出力ポートＰoutが設けら
れ、この出力ポートＰoutに、外部監視手段として、ウ
ォッチドッグ・タイマ５０が接続されている。
０内で動作しているプログラム処理を用いて周期的にポ
ート出力信号Ｓ１を出力する出力ポートＰoutが設けら
れ、この出力ポートＰoutに、外部監視手段として、ウ
ォッチドッグ・タイマ５０が接続されている。
【０００９】このウォッチドッグ・タイマ５０は、常
時、出力ポートＰoutから出力されるポート出力信号Ｓ
１を監視する。そして、上記監視の結果、ＣＰＵ１０の
異常状態（具体的には、一定時間の間、ポート出力信号
Ｓ１が検出されない状態）を検出すると、リセット信号
Ｓ２を、ＣＰＵ１０内のリセットポートＰrstに対し
て、送信する。
時、出力ポートＰoutから出力されるポート出力信号Ｓ
１を監視する。そして、上記監視の結果、ＣＰＵ１０の
異常状態（具体的には、一定時間の間、ポート出力信号
Ｓ１が検出されない状態）を検出すると、リセット信号
Ｓ２を、ＣＰＵ１０内のリセットポートＰrstに対し
て、送信する。
【００１０】このリセット信号Ｓ２を受け取ったＣＰＵ
１０は、自身を初期状態にして、異常状態からの復帰を
図る。従って、ＣＰＵ１０は、暴走などの異常状態とな
ったときに、ウォッチドッグ・タイマ５０から出力され
るリセット信号Ｓ２に応じて、初期状態に戻ることによ
り、異常状態から復帰できるようになっている。
１０は、自身を初期状態にして、異常状態からの復帰を
図る。従って、ＣＰＵ１０は、暴走などの異常状態とな
ったときに、ウォッチドッグ・タイマ５０から出力され
るリセット信号Ｓ２に応じて、初期状態に戻ることによ
り、異常状態から復帰できるようになっている。
【００１１】ところが、ＣＰＵ１０が、上記低周波発振
器４２が故障した状態で、低電力消費状態に移行する
と、ＣＰＵ１０が動作しなくなる。このとき、ウオッチ
ドッグ・タイマ５０は、上記ＣＰＵ１０の動作停止を異
常と判断して、リセット信号Ｓ２を出力する。そして、
このリセット信号Ｓ２の出力に応じて、ＣＰＵ１０が、
初期状態に戻り、再び高速処理状態に復帰する。その
後、また低電力消費状態に切替られ、上述した低電力消
費状態への移行、リセット動作、高速処理状態への復帰
が繰り返し行われる。
器４２が故障した状態で、低電力消費状態に移行する
と、ＣＰＵ１０が動作しなくなる。このとき、ウオッチ
ドッグ・タイマ５０は、上記ＣＰＵ１０の動作停止を異
常と判断して、リセット信号Ｓ２を出力する。そして、
このリセット信号Ｓ２の出力に応じて、ＣＰＵ１０が、
初期状態に戻り、再び高速処理状態に復帰する。その
後、また低電力消費状態に切替られ、上述した低電力消
費状態への移行、リセット動作、高速処理状態への復帰
が繰り返し行われる。
【００１２】なお、制御ユニットは、リセット動作が行
われると、バスラインを介して他の制御ユニットに対し
てもリセットを要求する信号を出力するように構成され
ている。従って、リセット動作が行われるたびに全ての
制御ユニットの低電力消費状態が解除され、高速処理状
態に移行してしまう。
われると、バスラインを介して他の制御ユニットに対し
てもリセットを要求する信号を出力するように構成され
ている。従って、リセット動作が行われるたびに全ての
制御ユニットの低電力消費状態が解除され、高速処理状
態に移行してしまう。
【００１３】すなわち、多重通信システムを構成する制
御ユニット内の低周波発振器４０が１つでも故障する
と、多重通信システム全体が低消費状態に移行すること
ができない。このため、消費電力の低減を図ることがで
きず、最悪の場合は、バッテリ上がりを招いてしまうと
いう問題があった。また、上記リセット動作に伴ってＲ
ＡＭ内に記憶された情報が消失してしまうという問題も
あった。
御ユニット内の低周波発振器４０が１つでも故障する
と、多重通信システム全体が低消費状態に移行すること
ができない。このため、消費電力の低減を図ることがで
きず、最悪の場合は、バッテリ上がりを招いてしまうと
いう問題があった。また、上記リセット動作に伴ってＲ
ＡＭ内に記憶された情報が消失してしまうという問題も
あった。
【００１４】そこで、本発明は、上記のような問題点に
着目し、低周波発振器に異常が生じた場合であっても、
中央演算処理装置のリセットによる情報の消失を防ぐと
共に、他の制御ユニットの低電力消費状態の解除が繰り
返されないようにすることができる制御ユニット及び、
多重通信システムを提供することを課題とする。
着目し、低周波発振器に異常が生じた場合であっても、
中央演算処理装置のリセットによる情報の消失を防ぐと
共に、他の制御ユニットの低電力消費状態の解除が繰り
返されないようにすることができる制御ユニット及び、
多重通信システムを提供することを課題とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
になされた請求項１記載の発明は、図１の基本構成図に
示すように、バスラインを介して他の制御ユニットとの
データ通信を行う制御ユニットであって、予め定めたプ
ログラムに従って動作する中央演算処理装置１０と、前
記中央演算処理装置を第１の周波数で動作させる第１の
クロックパルスＰ１を出力する高周波発振器４１と、前
記中央演算処理装置を前記第１の周波数より低い第２の
周波数で動作させる第２のクロックパルスＰ２を出力す
る低周波発振器と４２、所定条件となったとき、前記中
央演算処理装置を動作させるクロックパルスを、前記第
１のクロックパルスから前記第２のクロックパルスに切
り替えて、前記中央演算処理装置を低電力消費状態に移
行させる切替手段１０ａと、前記低周波発振器の異常を
検出する異常検出手段６００と、前記所定条件となった
ときに、前記異常検出手段が異常を検出している場合、
前記切替手段による前記クロックパルスの切り替えを停
止する切替停止手段１０ｂとを備えることを特徴とする
制御ユニットに存する。
になされた請求項１記載の発明は、図１の基本構成図に
示すように、バスラインを介して他の制御ユニットとの
データ通信を行う制御ユニットであって、予め定めたプ
ログラムに従って動作する中央演算処理装置１０と、前
記中央演算処理装置を第１の周波数で動作させる第１の
クロックパルスＰ１を出力する高周波発振器４１と、前
記中央演算処理装置を前記第１の周波数より低い第２の
周波数で動作させる第２のクロックパルスＰ２を出力す
る低周波発振器と４２、所定条件となったとき、前記中
央演算処理装置を動作させるクロックパルスを、前記第
１のクロックパルスから前記第２のクロックパルスに切
り替えて、前記中央演算処理装置を低電力消費状態に移
行させる切替手段１０ａと、前記低周波発振器の異常を
検出する異常検出手段６００と、前記所定条件となった
ときに、前記異常検出手段が異常を検出している場合、
前記切替手段による前記クロックパルスの切り替えを停
止する切替停止手段１０ｂとを備えることを特徴とする
制御ユニットに存する。
【００１６】請求項１記載の発明によれば、通常、中央
演算処理装置は、第１の周波数で動作する高速処理状態
となっている。異常検出手段が、中央演算処理装置を第
１の周波数より低い第２の周波数で動作させる第２のク
ロックパルスを出力する低周波発振器の異常を検出す
る。そして、所定条件となったとき、異常検出手段によ
り低周波発振器の異常検出がなければ、切替手段が、中
央演算処理装置を動作させるクロックパルスを、第１の
クロックパルスから第２のクロックパルスに切り替え
て、中央演算処理装置を低電力消費状態に移行させる。
演算処理装置は、第１の周波数で動作する高速処理状態
となっている。異常検出手段が、中央演算処理装置を第
１の周波数より低い第２の周波数で動作させる第２のク
ロックパルスを出力する低周波発振器の異常を検出す
る。そして、所定条件となったとき、異常検出手段によ
り低周波発振器の異常検出がなければ、切替手段が、中
央演算処理装置を動作させるクロックパルスを、第１の
クロックパルスから第２のクロックパルスに切り替え
て、中央演算処理装置を低電力消費状態に移行させる。
【００１７】一方、所定条件となったとき、異常検出手
段により低周波発振器の異常検出が行われていれば、切
替停止手段が、切替手段によるクロックパルスの切替を
停止する。従って、異常検出毎に中央演算処理装置をリ
セットする外部監視手段とは別途に設けた異常検出手段
によって、低周波発振器の異常を検出すると共に、切替
停止手段によりクロックパルスの切替を停止しているた
め、低周波発振器に異常があっても、中央演算処理装置
のリセットが繰り返されることがないようにすることが
できる。
段により低周波発振器の異常検出が行われていれば、切
替停止手段が、切替手段によるクロックパルスの切替を
停止する。従って、異常検出毎に中央演算処理装置をリ
セットする外部監視手段とは別途に設けた異常検出手段
によって、低周波発振器の異常を検出すると共に、切替
停止手段によりクロックパルスの切替を停止しているた
め、低周波発振器に異常があっても、中央演算処理装置
のリセットが繰り返されることがないようにすることが
できる。
【００１８】請求項２記載の発明は、図１の基本構成図
に示すように、請求項１記載の制御ユニットであって、
前記異常検出手段は、前記中央演算処理装置を前記第１
の周波数で動作させている間、前記低周波発振器から出
力される前記第２のクロックパルスを計数する計数手段
６０を有し、前記計数手段が計数した計数値に基づき、
異常を検出することを特徴とする制御ユニットに存す
る。
に示すように、請求項１記載の制御ユニットであって、
前記異常検出手段は、前記中央演算処理装置を前記第１
の周波数で動作させている間、前記低周波発振器から出
力される前記第２のクロックパルスを計数する計数手段
６０を有し、前記計数手段が計数した計数値に基づき、
異常を検出することを特徴とする制御ユニットに存す
る。
【００１９】請求項２記載の発明によれば、低周波発振
器に異常が生じていれば、第２のクロックパルスの計数
値にも異常が現れることに着目し、異常検出手段におい
て、計数手段が、中央演算処理装置を第１の周波数で動
作させている間、低周波発振器から出力される第２のク
ロックパルスを計数する。その計数値に基づき、異常を
検出する。従って、第２のクロックパルスを計数する計
数手段を設けるだけで、簡単に低周波発振器の異常を検
出することができる。
器に異常が生じていれば、第２のクロックパルスの計数
値にも異常が現れることに着目し、異常検出手段におい
て、計数手段が、中央演算処理装置を第１の周波数で動
作させている間、低周波発振器から出力される第２のク
ロックパルスを計数する。その計数値に基づき、異常を
検出する。従って、第２のクロックパルスを計数する計
数手段を設けるだけで、簡単に低周波発振器の異常を検
出することができる。
【００２０】請求項３記載の発明は、請求項１又は、２
記載の制御ユニットであって、前記所定条件となったと
き、前記切替停止手段によって、当該中央演算処理装置
が低電力消費状態に移行できない場合であっても、他の
制御ユニットに対して、前記低電力消費状態への移行を
要求する切替要求信号を送信することを特徴とする制御
ユニットに存する。
記載の制御ユニットであって、前記所定条件となったと
き、前記切替停止手段によって、当該中央演算処理装置
が低電力消費状態に移行できない場合であっても、他の
制御ユニットに対して、前記低電力消費状態への移行を
要求する切替要求信号を送信することを特徴とする制御
ユニットに存する。
【００２１】請求項３記載の発明によれば、制御ユニッ
トが、他の低電力消費状態への移行を要求する切替要求
信号を送信するユニットであるとき、当該制御ユニット
自身が低電力消費状態に移行できない場合であっても、
所定条件となったとき、他の制御ユニットに対して切替
要求信号をバスラインを介して送信する。従って、低電
力消費状態への移行を要求する制御ユニット内の低周波
発振器に異常が生じたとしても、所定条件となったと
き、他の制御ユニットは切替要求信号を受信して低電力
消費状態へ移行することができる。
トが、他の低電力消費状態への移行を要求する切替要求
信号を送信するユニットであるとき、当該制御ユニット
自身が低電力消費状態に移行できない場合であっても、
所定条件となったとき、他の制御ユニットに対して切替
要求信号をバスラインを介して送信する。従って、低電
力消費状態への移行を要求する制御ユニット内の低周波
発振器に異常が生じたとしても、所定条件となったと
き、他の制御ユニットは切替要求信号を受信して低電力
消費状態へ移行することができる。
【００２２】請求項４記載の発明は、複数の制御ユニッ
トをバスラインにより相互接続して、各制御ユニット間
でデータ通信を行う多重通信システムであって、前記制
御ユニットは、予め定めたプログラムに従って動作する
中央演算処理装置と、前記中央演算処理装置を第１の周
波数で動作させる第１のクロックパルスを出力する高周
波発振器と、前記中央演算処理装置を前記第１の周波数
より低い第２の周波数で動作させる第２のクロックパル
スを出力する低周波発振器と、所定条件となったとき、
前記中央演算処理装置を動作させるクロックパルスを、
前記第１のクロックパルスから前記第２のクロックパル
スに切り替えて、前記中央演算処理装置を低電力消費状
態に移行させる切替手段と、前記低周波発振器の異常を
検出する異常検出手段と、前記所定条件となったとき
に、前記異常検出手段が異常を検出している場合、前記
切替手段による前記クロックパルスの切り替えを停止す
る切替停止手段とを有することを特徴とする多重通信シ
ステムに存する。
トをバスラインにより相互接続して、各制御ユニット間
でデータ通信を行う多重通信システムであって、前記制
御ユニットは、予め定めたプログラムに従って動作する
中央演算処理装置と、前記中央演算処理装置を第１の周
波数で動作させる第１のクロックパルスを出力する高周
波発振器と、前記中央演算処理装置を前記第１の周波数
より低い第２の周波数で動作させる第２のクロックパル
スを出力する低周波発振器と、所定条件となったとき、
前記中央演算処理装置を動作させるクロックパルスを、
前記第１のクロックパルスから前記第２のクロックパル
スに切り替えて、前記中央演算処理装置を低電力消費状
態に移行させる切替手段と、前記低周波発振器の異常を
検出する異常検出手段と、前記所定条件となったとき
に、前記異常検出手段が異常を検出している場合、前記
切替手段による前記クロックパルスの切り替えを停止す
る切替停止手段とを有することを特徴とする多重通信シ
ステムに存する。
【００２３】請求項４記載の発明によれば、通常、中央
演算処理装置は、第１の周波数で動作する高速処理状態
となっている。異常検出手段が、中央演算処理装置を第
１の周波数より低い第２の周波数で動作させる第２のク
ロックパルスを出力する低周波発振器の異常を検出す
る。そして、所定条件となったとき、異常検出手段によ
り低周波発振器の異常検出がなければ、切替手段が、中
央演算処理装置を動作させるクロックパルスを、第１の
クロックパルスから第２のクロックパルスに切り替え
て、中央演算処理装置を低電力消費状態に移行させる。
演算処理装置は、第１の周波数で動作する高速処理状態
となっている。異常検出手段が、中央演算処理装置を第
１の周波数より低い第２の周波数で動作させる第２のク
ロックパルスを出力する低周波発振器の異常を検出す
る。そして、所定条件となったとき、異常検出手段によ
り低周波発振器の異常検出がなければ、切替手段が、中
央演算処理装置を動作させるクロックパルスを、第１の
クロックパルスから第２のクロックパルスに切り替え
て、中央演算処理装置を低電力消費状態に移行させる。
【００２４】一方、所定条件となったとき、異常検出手
段により低周波発振器の異常検出が行われていれば、切
替停止手段が、切替手段によるクロックパルスの切替を
停止する。従って、異常検出毎に中央演算処理装置をリ
セットする外部監視手段とは別途に設けた異常検出手段
によって、低周波発振器の異常を検出すると共に、切替
停止手段によりクロックパルスの切替を停止しているた
め、低周波発振器に異常があっても、中央演算処理装置
のリセットが繰り返されることがないようにすることが
できる。
段により低周波発振器の異常検出が行われていれば、切
替停止手段が、切替手段によるクロックパルスの切替を
停止する。従って、異常検出毎に中央演算処理装置をリ
セットする外部監視手段とは別途に設けた異常検出手段
によって、低周波発振器の異常を検出すると共に、切替
停止手段によりクロックパルスの切替を停止しているた
め、低周波発振器に異常があっても、中央演算処理装置
のリセットが繰り返されることがないようにすることが
できる。
【００２５】
【発明の実施の形態】以下、この発明の一実施の形態を
図面を参照して説明する。図１は、本発明の制御ユニッ
トを示すブロック図である。同図において、図７につい
て上述した従来の制御ユニットと同等の部分には同一符
号を付してその詳細な説明を省略する。
図面を参照して説明する。図１は、本発明の制御ユニッ
トを示すブロック図である。同図において、図７につい
て上述した従来の制御ユニットと同等の部分には同一符
号を付してその詳細な説明を省略する。
【００２６】本発明の制御ユニットは、低周波発振器４
２から出力される第２のクロックパルスＰ２の数をカウ
ントする計数手段としてのカウンタ６０を更に備えてい
る。このカウンタ６０は、そのカウント値をＣＰＵ１０
に対して出力している。上記構成の制御ユニットは、図
３に示すように、車両の各部に各々配置されている。そ
して、これら制御ユニット１００〜５００は、バスライ
ンＬを介して接続され、制御ユニット間でデータ通信を
行う多重通信システムを構成している。
２から出力される第２のクロックパルスＰ２の数をカウ
ントする計数手段としてのカウンタ６０を更に備えてい
る。このカウンタ６０は、そのカウント値をＣＰＵ１０
に対して出力している。上記構成の制御ユニットは、図
３に示すように、車両の各部に各々配置されている。そ
して、これら制御ユニット１００〜５００は、バスライ
ンＬを介して接続され、制御ユニット間でデータ通信を
行う多重通信システムを構成している。
【００２７】なお、運転席側に設けられた制御ユニット
１００内のＣＰＵ１０には、イグニッションスイッチＳ
Ｗ１（以下、ＩＧスイッチＳＷ１と略す。）のオフ端子
が、ドアスイッチＳＷ２のロック端子及び、アンロック
端子がそれぞれ接続されている。従って、制御ユニット
１００内のＣＰＵ１０は、ＩＧスイッチＳＷ１がオフ状
態、ドアロックの状態を把握することができる。
１００内のＣＰＵ１０には、イグニッションスイッチＳ
Ｗ１（以下、ＩＧスイッチＳＷ１と略す。）のオフ端子
が、ドアスイッチＳＷ２のロック端子及び、アンロック
端子がそれぞれ接続されている。従って、制御ユニット
１００内のＣＰＵ１０は、ＩＧスイッチＳＷ１がオフ状
態、ドアロックの状態を把握することができる。
【００２８】上述した制御ユニット１００〜５００内に
各々備えられたＣＰＵ１０は、所定条件となったとき、
ＣＰＵ１０を動作させるクロックパルスを、第１のクロ
ックパルスＰ１から第２のクロックパルスＰ２に切り替
えて、ＣＰＵ１０を低電力消費状態に移行させる切替処
理、低周波発振器４２の異常を検出する異常検出処理及
び、所定条件となったときに、低周波発振器４２の異常
を検出した場合、クロックパルスの切替を停止する切替
停止処理を行う。
各々備えられたＣＰＵ１０は、所定条件となったとき、
ＣＰＵ１０を動作させるクロックパルスを、第１のクロ
ックパルスＰ１から第２のクロックパルスＰ２に切り替
えて、ＣＰＵ１０を低電力消費状態に移行させる切替処
理、低周波発振器４２の異常を検出する異常検出処理及
び、所定条件となったときに、低周波発振器４２の異常
を検出した場合、クロックパルスの切替を停止する切替
停止処理を行う。
【００２９】上述した構成の制御ユニットを組み込んだ
多重通信システムの動作を図４〜図６に示すＣＰＵ１０
の処理手順を参照して以下説明する。まず、ＩＧスイッ
チＳＷ１のオフ端子、ドアスイッチＳＷ１のドアロック
端子及び、ドアアンロック端子が接続されている制御ユ
ニット１００の動作について、制御ユニット１００内に
備えられたＣＰＵ１０の処理手順を示す図４のフローチ
ャートを参照して説明する。
多重通信システムの動作を図４〜図６に示すＣＰＵ１０
の処理手順を参照して以下説明する。まず、ＩＧスイッ
チＳＷ１のオフ端子、ドアスイッチＳＷ１のドアロック
端子及び、ドアアンロック端子が接続されている制御ユ
ニット１００の動作について、制御ユニット１００内に
備えられたＣＰＵ１０の処理手順を示す図４のフローチ
ャートを参照して説明する。
【００３０】制御ユニット１００内のＣＰＵ１０は、例
えば図３に示す車載バッテリＶＢの投入によって動作を
開始し、図示しない初期ステップにおいて、ＲＡＭ３０
内に形成した各種のエリアの初期設定を行う。まず、Ｃ
ＰＵ１０は、ＩＧスイッチＳＷ１がオフであり（ステッ
プＳ１でＹ）、ドアがロック状態であるとき（ステップ
Ｓ２でＹ）、フラグＦ１がオンであるか否かを判断する
（ステップＳ３）。フラグＦ１は、ＣＰＵ１０が低電力
状態であることを示すフラグである。
えば図３に示す車載バッテリＶＢの投入によって動作を
開始し、図示しない初期ステップにおいて、ＲＡＭ３０
内に形成した各種のエリアの初期設定を行う。まず、Ｃ
ＰＵ１０は、ＩＧスイッチＳＷ１がオフであり（ステッ
プＳ１でＹ）、ドアがロック状態であるとき（ステップ
Ｓ２でＹ）、フラグＦ１がオンであるか否かを判断する
（ステップＳ３）。フラグＦ１は、ＣＰＵ１０が低電力
状態であることを示すフラグである。
【００３１】このとき、まだ低電力状態となっておら
ず、上記フラグＦ１がオフ状態であれば（ステップＳ３
でＮ）、運転者等が、ＩＧスイッチＳＷ１をオフにし
て、車外に出て、ドアをロック状態したばかりであり、
これから車載電装品などが使用されない状態がつづくと
判断し、次のステップＳ４へ進む。一方、フラグＦ１が
オン状態であれば（ステップＳ３でＹ）、すでに低電力
状態に移行したと判断し、ステップＳ１へ戻って低電力
状態を保持する。ステップＳ４において、ＣＰＵ１０
は、異常検出手段として働き、カウンタ６０が計数した
カウント値を取り込み、そのカウント値が適正か否かを
判断する。
ず、上記フラグＦ１がオフ状態であれば（ステップＳ３
でＮ）、運転者等が、ＩＧスイッチＳＷ１をオフにし
て、車外に出て、ドアをロック状態したばかりであり、
これから車載電装品などが使用されない状態がつづくと
判断し、次のステップＳ４へ進む。一方、フラグＦ１が
オン状態であれば（ステップＳ３でＹ）、すでに低電力
状態に移行したと判断し、ステップＳ１へ戻って低電力
状態を保持する。ステップＳ４において、ＣＰＵ１０
は、異常検出手段として働き、カウンタ６０が計数した
カウント値を取り込み、そのカウント値が適正か否かを
判断する。
【００３２】なお、ＩＧスイッチＳＷ１がオン状態であ
る間、ＣＰＵ１０は、第１のクロックパルスＰ１によっ
て動作され、高速処理状態となっている。そして、カウ
ンタ６０は、ＣＰＵ１０が高速処理状態にある間、低周
波発振器４２から出力される第２のクロックパルスＰ２
のカウントを行っている。
る間、ＣＰＵ１０は、第１のクロックパルスＰ１によっ
て動作され、高速処理状態となっている。そして、カウ
ンタ６０は、ＣＰＵ１０が高速処理状態にある間、低周
波発振器４２から出力される第２のクロックパルスＰ２
のカウントを行っている。
【００３３】従って、低周波発振器４２に故障等の異常
が発生しておらず、カウント値が適正値を示している場
合（ステップＳ４でＹ）、ＣＰＵ１０は、切替手段とし
て働き、自身を動作させるクロックパルスを、上記第１
のクロックパルスＰ１から第２のクロックパルスＰ２に
切り替え、低電力消費状態に移行する（ステップＳ
５）。同時にＣＰＵ１０は、低電力消費状態であること
を示すためフラグＦ１をオンする（ステップＳ６）。
が発生しておらず、カウント値が適正値を示している場
合（ステップＳ４でＹ）、ＣＰＵ１０は、切替手段とし
て働き、自身を動作させるクロックパルスを、上記第１
のクロックパルスＰ１から第２のクロックパルスＰ２に
切り替え、低電力消費状態に移行する（ステップＳ
５）。同時にＣＰＵ１０は、低電力消費状態であること
を示すためフラグＦ１をオンする（ステップＳ６）。
【００３４】一方、低周波発振器４２に故障等の異常が
発生して、例えばカウント値が零などの異常値を示して
いる場合（ステップＳ４でＮ）、ＣＰＵ１０は、切替停
止手段として働き、クロックパルスの切り替えを行うス
テップＳ５及び、Ｓ６を実行することなく、そのまま高
速処理状態を維持する。そして、ＣＰＵ１０は、自身の
状態に拘わらず、他の制御ユニット２００〜５００宛
に、バスラインＬを介して、第２の切替要求信号を出力
した後（ステップＳ７）、ステップＳ１へ戻る。
発生して、例えばカウント値が零などの異常値を示して
いる場合（ステップＳ４でＮ）、ＣＰＵ１０は、切替停
止手段として働き、クロックパルスの切り替えを行うス
テップＳ５及び、Ｓ６を実行することなく、そのまま高
速処理状態を維持する。そして、ＣＰＵ１０は、自身の
状態に拘わらず、他の制御ユニット２００〜５００宛
に、バスラインＬを介して、第２の切替要求信号を出力
した後（ステップＳ７）、ステップＳ１へ戻る。
【００３５】第２の切替要求信号は、他の制御ユニット
２００〜５００に対して、低電力消費状態への切り替え
を要求する信号であり、請求項中の切替要求信号に相当
する。上述したように、自身の状態に拘わらず、ステッ
プＳ６で第２の切替要求信号を送信することにより、制
御ユニット１００内の低周波発振器４２に異常が生じた
としても、所定条件となったとき、他の制御ユニット２
００〜５００は第２の切替要求信号を受信して低電力消
費状態へ移行することができる。
２００〜５００に対して、低電力消費状態への切り替え
を要求する信号であり、請求項中の切替要求信号に相当
する。上述したように、自身の状態に拘わらず、ステッ
プＳ６で第２の切替要求信号を送信することにより、制
御ユニット１００内の低周波発振器４２に異常が生じた
としても、所定条件となったとき、他の制御ユニット２
００〜５００は第２の切替要求信号を受信して低電力消
費状態へ移行することができる。
【００３６】なお、カウンタ６０のカウント値は、予め
適正値を示すように初期設定されている。従って、車載
バッテリ投入直後に、ステップＳ４に進んだときは、異
常と判断されないようにしてある。
適正値を示すように初期設定されている。従って、車載
バッテリ投入直後に、ステップＳ４に進んだときは、異
常と判断されないようにしてある。
【００３７】その後、車内に残っている人がＩＧスイッ
チＳＷ１をオンするか（ステップＳ１でＮ）、運転者等
が車両内に入るために、ドアをアンロック状態にすると
（ステップＳ２でＹ）、ＣＰＵ１０は、フラグＦ１の状
態を取り込み、現在低電力消費状態であるか否かを判断
する（ステップＳ８）。このとき、すでに高速処理状態
であれば（ステップＳ８でＮ）、直ちにステップＳ１へ
戻り、高速処理状態を維持する。一方、低電力消費状態
であると判断できれば（ステップＳ８でＹ）、ＣＰＵ１
０は、自身のクロックパルスを第２のクロックパルスＰ
２から第１のクロックパルスＰ１へ切り替えて、高速処
理状態へ戻す（ステップＳ９）。同時にＣＰＵ１０は、
高速処理状態を示すためフラグＦ１をオフする（ステッ
プＳ１０）。
チＳＷ１をオンするか（ステップＳ１でＮ）、運転者等
が車両内に入るために、ドアをアンロック状態にすると
（ステップＳ２でＹ）、ＣＰＵ１０は、フラグＦ１の状
態を取り込み、現在低電力消費状態であるか否かを判断
する（ステップＳ８）。このとき、すでに高速処理状態
であれば（ステップＳ８でＮ）、直ちにステップＳ１へ
戻り、高速処理状態を維持する。一方、低電力消費状態
であると判断できれば（ステップＳ８でＹ）、ＣＰＵ１
０は、自身のクロックパルスを第２のクロックパルスＰ
２から第１のクロックパルスＰ１へ切り替えて、高速処
理状態へ戻す（ステップＳ９）。同時にＣＰＵ１０は、
高速処理状態を示すためフラグＦ１をオフする（ステッ
プＳ１０）。
【００３８】その後、ＣＰＵ１０は、他の制御ユニット
２００〜５００宛に、バスラインＬを介して、第１の切
替要求信号を出力すると共に、カウンタ６０のカウント
値をリセットする信号を出力する（ステップＳ１１及
び、Ｓ１２）。第１の切替要求信号とは、他の制御ユニ
ット２００〜５００に対して、高速処理状態へ戻ること
を要求する信号である。
２００〜５００宛に、バスラインＬを介して、第１の切
替要求信号を出力すると共に、カウンタ６０のカウント
値をリセットする信号を出力する（ステップＳ１１及
び、Ｓ１２）。第１の切替要求信号とは、他の制御ユニ
ット２００〜５００に対して、高速処理状態へ戻ること
を要求する信号である。
【００３９】また、上述した制御ユニット１００を含め
た制御ユニット１００〜５００を構成するＣＰＵ１０
は、一定時間ごとに図５に示すような、割込処理を行
う。すなわち、ＣＰＵ１０は、バスラインＬを介して信
号を受信したとき（ステップＳ２０でＹ）、その信号の
送り先アドレスが自分宛か否かを判断する（ステップＳ
２１）。
た制御ユニット１００〜５００を構成するＣＰＵ１０
は、一定時間ごとに図５に示すような、割込処理を行
う。すなわち、ＣＰＵ１０は、バスラインＬを介して信
号を受信したとき（ステップＳ２０でＹ）、その信号の
送り先アドレスが自分宛か否かを判断する（ステップＳ
２１）。
【００４０】信号の送り先アドレスが自分宛であった場
合（ステップＳ２１でＹ）、その信号をＲＡＭ３０内に
保持してリターンする（ステップＳ２２）。一方、信号
の送り先アドレスが他の制御ユニット宛であり、自分宛
でなかった場合（ステップＳ２１でＮ）、ＲＡＭ３０内
に保持することなく、その信号をバスラインＬに対して
送信する（ステップＳ３）。上記図５に示すＣＰＵ１０
の処理により、自分宛に送信される信号がＲＡＭ３０内
に保持される。
合（ステップＳ２１でＹ）、その信号をＲＡＭ３０内に
保持してリターンする（ステップＳ２２）。一方、信号
の送り先アドレスが他の制御ユニット宛であり、自分宛
でなかった場合（ステップＳ２１でＮ）、ＲＡＭ３０内
に保持することなく、その信号をバスラインＬに対して
送信する（ステップＳ３）。上記図５に示すＣＰＵ１０
の処理により、自分宛に送信される信号がＲＡＭ３０内
に保持される。
【００４１】次に、制御ユニット２００〜５００内の動
作を、当該制御ユニット２００〜５００内のＣＰＵ１０
の処理手順を示す図６のフローチャートを参照して以下
説明する。このＣＰＵ１０も、上記制御ユニット１００
内のものと同様に、車載バッテリＶＢの投入によって動
作を開始し、図示しない初期ステップにおいて、ＲＡＭ
３０内に形成した各種のエリアの初期設定を行う。
作を、当該制御ユニット２００〜５００内のＣＰＵ１０
の処理手順を示す図６のフローチャートを参照して以下
説明する。このＣＰＵ１０も、上記制御ユニット１００
内のものと同様に、車載バッテリＶＢの投入によって動
作を開始し、図示しない初期ステップにおいて、ＲＡＭ
３０内に形成した各種のエリアの初期設定を行う。
【００４２】その後、ＣＰＵ１０は、ＲＡＭ３０内の状
態を読み取り、第２の切替要求信号又は、第１の切替要
求信号を受信したか否かを判定する（ステップＳ３０及
び、３１）。両信号とも受信していなければ（ステップ
Ｓ３０でＮ、ステップＳ３１でＮ）、ＣＰＵ１０は、現
在の状態を維持して、ステップＳ３０へ戻る。このと
き、ＣＰＵ１０が高速処理状態であれば、カウンタ６０
は、その間に低周波発振器４２から出力される第２のク
ロックパルスＰ２のカウントを行っている。
態を読み取り、第２の切替要求信号又は、第１の切替要
求信号を受信したか否かを判定する（ステップＳ３０及
び、３１）。両信号とも受信していなければ（ステップ
Ｓ３０でＮ、ステップＳ３１でＮ）、ＣＰＵ１０は、現
在の状態を維持して、ステップＳ３０へ戻る。このと
き、ＣＰＵ１０が高速処理状態であれば、カウンタ６０
は、その間に低周波発振器４２から出力される第２のク
ロックパルスＰ２のカウントを行っている。
【００４３】その後、所定条件、すなわち制御ユニット
１００から第２の切替要求信号が送信されると（ステッ
プＳ３０でＹ）、ＣＰＵ１０は、異常検出手段として働
き、カウンタ６０のカウント値を取り込み、そのカウン
ト値が適正か否かを判断する（ステップＳ３２）。低周
波発振器４２に故障等の異常が発生しておらず、カウン
ト値が適正値を示している場合（ステップＳ３２で
Ｙ）、ＣＰＵ１０は、切替手段として働き、上記第２の
切替要求信号に従い、自身を低電力消費状態に移行させ
る（ステップＳ３３）。同時にＣＰＵ１０は、低電力消
費状態であることを示すためフラグＦ１をオンする（ス
テップＳ３４）。
１００から第２の切替要求信号が送信されると（ステッ
プＳ３０でＹ）、ＣＰＵ１０は、異常検出手段として働
き、カウンタ６０のカウント値を取り込み、そのカウン
ト値が適正か否かを判断する（ステップＳ３２）。低周
波発振器４２に故障等の異常が発生しておらず、カウン
ト値が適正値を示している場合（ステップＳ３２で
Ｙ）、ＣＰＵ１０は、切替手段として働き、上記第２の
切替要求信号に従い、自身を低電力消費状態に移行させ
る（ステップＳ３３）。同時にＣＰＵ１０は、低電力消
費状態であることを示すためフラグＦ１をオンする（ス
テップＳ３４）。
【００４４】一方、低周波発振器４２に故障等の異常が
発生して、例えばカウント値が零などの異常値を示して
いる場合（ステップＳ３２でＮ）、ＣＰＵ１０は、切替
停止手段として働き、クロックパルスの切り替えを行う
ステップＳ３３及び、Ｓ３４を実行することなく、その
まま高速処理状態を維持して、ステップＳ３０へ戻る。
なお、カウンタ６０のカウント値は、予め適正値を示す
ように初期設定されている。従って、車載バッテリ投入
直後に、ステップＳ３２に進んだときは、異常と判断さ
れないようにしてある。
発生して、例えばカウント値が零などの異常値を示して
いる場合（ステップＳ３２でＮ）、ＣＰＵ１０は、切替
停止手段として働き、クロックパルスの切り替えを行う
ステップＳ３３及び、Ｓ３４を実行することなく、その
まま高速処理状態を維持して、ステップＳ３０へ戻る。
なお、カウンタ６０のカウント値は、予め適正値を示す
ように初期設定されている。従って、車載バッテリ投入
直後に、ステップＳ３２に進んだときは、異常と判断さ
れないようにしてある。
【００４５】その後、制御ユニット１００から第１の切
替要求信号を受信すると（ステップＳ３１でＹ）、ＣＰ
Ｕ１０は、フラグＦ１がオン状態であり、現在低電力消
費状態であるか否かを判断する（ステップＳ３５）。低
電力消費状態であると判断できれば（ステップＳ３５で
Ｙ）、ＣＰＵ１０は、第１の切替要求信号に従い、高速
処理状態へもどる（ステップＳ３６）。
替要求信号を受信すると（ステップＳ３１でＹ）、ＣＰ
Ｕ１０は、フラグＦ１がオン状態であり、現在低電力消
費状態であるか否かを判断する（ステップＳ３５）。低
電力消費状態であると判断できれば（ステップＳ３５で
Ｙ）、ＣＰＵ１０は、第１の切替要求信号に従い、高速
処理状態へもどる（ステップＳ３６）。
【００４６】同時にＣＰＵ１０は、高速処理状態を示す
ためフラグＦ１をオフする（ステップＳ３７）。その
後、ＣＰＵ１０は、カウンタ６０のカウント値をリセッ
トする信号を出力した後（ステップＳＳ３８）、ステッ
プＳ３０へ戻る。
ためフラグＦ１をオフする（ステップＳ３７）。その
後、ＣＰＵ１０は、カウンタ６０のカウント値をリセッ
トする信号を出力した後（ステップＳＳ３８）、ステッ
プＳ３０へ戻る。
【００４７】上述したように、本発明の制御ユニット１
００〜５００は、異常検出毎にＣＰＵ１０をリセットす
るウォッチドッグ・タイマ５０（＝外部監視手段）とは
別途に設けたカウンタ６０のカウント値に基づいて、低
周波発振器４２の異常を検出すると共に、異常を検出し
たときに、第１のクロックパルスＰ１から第２のクロッ
クパルスＰ２への切替を停止している。このため、低周
波発振器４２に異常があっても、ＣＰＵ１０のリセット
が繰り返されることがないようにすることができる。従
って、低周波発振器４２に異常が生じた場合であって
も、ＣＰＵ１０のリセットによる情報の消失を防ぐと共
に、他の制御ユニットの低電力消費状態の解除が繰り返
されることがない。
００〜５００は、異常検出毎にＣＰＵ１０をリセットす
るウォッチドッグ・タイマ５０（＝外部監視手段）とは
別途に設けたカウンタ６０のカウント値に基づいて、低
周波発振器４２の異常を検出すると共に、異常を検出し
たときに、第１のクロックパルスＰ１から第２のクロッ
クパルスＰ２への切替を停止している。このため、低周
波発振器４２に異常があっても、ＣＰＵ１０のリセット
が繰り返されることがないようにすることができる。従
って、低周波発振器４２に異常が生じた場合であって
も、ＣＰＵ１０のリセットによる情報の消失を防ぐと共
に、他の制御ユニットの低電力消費状態の解除が繰り返
されることがない。
【００４８】また、低周波発振器４２の異常を、カウン
タ６０が計数したカウント値に基づいて、検出すること
により、第２のクロックパルスＰ２をカウントするカウ
ンタ６０を設けるだけで、簡単に低周波発振器４２の異
常を検出することができ、構成が簡単となり、コストダ
ウンを図ることができる。
タ６０が計数したカウント値に基づいて、検出すること
により、第２のクロックパルスＰ２をカウントするカウ
ンタ６０を設けるだけで、簡単に低周波発振器４２の異
常を検出することができ、構成が簡単となり、コストダ
ウンを図ることができる。
【００４９】なお、上述した実施の形態では、第２のク
ロックパルスＰ２を計数するカウンタ６０のカウント値
により、低周波発振器の異常を検出していた。しかしな
がら、例えば、第２のクロックパルスＰ２の立ち上がり
で、トリガされるリトリガブルマルチバイブレータ（以
下、ＲＭＢと略す。）の出力により異常を検出してもよ
い。ＲＭＢは、第２のクロックパルスＰ２の立ち上がり
から時間Ｔの間Ｈレベルを保持するように構成され、Ｈ
レベルを保持している間に、第２のクロックパルスＰ２
により重ねてトリガされると出力Ｈレベルが延長される
リトリガ機能を有しているものである。従って、時間Ｔ
を第２のクロックパルスＰ２の立ち上がり周期より長く
していれば、低周波発振器が正常の間、ＲＭＢは出力Ｈ
レベルを維持する。一方、低周波発振器に故障等の異常
が発生し、第２のクロックパルスＰ２が出力されなくな
ると、ＲＭＢの出力はＬレベルとなる。
ロックパルスＰ２を計数するカウンタ６０のカウント値
により、低周波発振器の異常を検出していた。しかしな
がら、例えば、第２のクロックパルスＰ２の立ち上がり
で、トリガされるリトリガブルマルチバイブレータ（以
下、ＲＭＢと略す。）の出力により異常を検出してもよ
い。ＲＭＢは、第２のクロックパルスＰ２の立ち上がり
から時間Ｔの間Ｈレベルを保持するように構成され、Ｈ
レベルを保持している間に、第２のクロックパルスＰ２
により重ねてトリガされると出力Ｈレベルが延長される
リトリガ機能を有しているものである。従って、時間Ｔ
を第２のクロックパルスＰ２の立ち上がり周期より長く
していれば、低周波発振器が正常の間、ＲＭＢは出力Ｈ
レベルを維持する。一方、低周波発振器に故障等の異常
が発生し、第２のクロックパルスＰ２が出力されなくな
ると、ＲＭＢの出力はＬレベルとなる。
【００５０】
【発明の効果】以上説明したように、請求項１及び、４
記載の発明によれば、異常検出毎に中央演算処理装置を
リセットする外部監視手段とは別途に設けた異常検出手
段によって、低周波発振器の異常を検出すると共に、切
替停止手段によりクロックパルスの切替を停止している
ため、低周波発振器に異常があっても、中央演算処理装
置のリセットが繰り返されることがないようにすること
ができるので、低周波発振器に異常が生じた場合であっ
ても、中央演算処理装置のリセットによる情報の消失を
防ぐと共に、他の制御ユニットの低電力消費状態の解除
が繰り返されないようにすることができる制御ユニット
及び、多重通信システムを得ることができる。
記載の発明によれば、異常検出毎に中央演算処理装置を
リセットする外部監視手段とは別途に設けた異常検出手
段によって、低周波発振器の異常を検出すると共に、切
替停止手段によりクロックパルスの切替を停止している
ため、低周波発振器に異常があっても、中央演算処理装
置のリセットが繰り返されることがないようにすること
ができるので、低周波発振器に異常が生じた場合であっ
ても、中央演算処理装置のリセットによる情報の消失を
防ぐと共に、他の制御ユニットの低電力消費状態の解除
が繰り返されないようにすることができる制御ユニット
及び、多重通信システムを得ることができる。
【００５１】請求項２記載の発明によれば、第２のクロ
ックパルスを計数する計数手段を設けるだけで、簡単に
低周波発振器の異常を検出することができるので、構成
が簡単となり、コストダウンを図った制御ユニットを得
ることができる。
ックパルスを計数する計数手段を設けるだけで、簡単に
低周波発振器の異常を検出することができるので、構成
が簡単となり、コストダウンを図った制御ユニットを得
ることができる。
【００５２】請求項３記載の発明によれば、低電力消費
状態への移行を要求する制御ユニット内の低周波発振器
に異常が生じたとしても、所定条件となったとき、他の
制御ユニットは切替要求信号を受信して低電力消費状態
へ移行することができるので、消費電力の低減を図った
制御ユニットを得ることができる。
状態への移行を要求する制御ユニット内の低周波発振器
に異常が生じたとしても、所定条件となったとき、他の
制御ユニットは切替要求信号を受信して低電力消費状態
へ移行することができるので、消費電力の低減を図った
制御ユニットを得ることができる。
【図１】本発明の制御ユニット及び、多重通信システム
の基本構成図を示すブロック図である。
の基本構成図を示すブロック図である。
【図２】本発明の制御ユニットの一実施の形態を示すブ
ロック図である。
ロック図である。
【図３】本発明の制御ユニットを組み込んだ多重通信シ
ステムの一実施の形態を示すブロック図である。
ステムの一実施の形態を示すブロック図である。
【図４】図２の制御ユニットを構成するＣＰＵの割込処
理の手順を示すフローチャートである。
理の手順を示すフローチャートである。
【図５】図３の制御ユニット１００を構成するＣＰＵの
処理手順を示すフローチャートである。
処理手順を示すフローチャートである。
【図６】図３の制御ユニット２００〜５００を構成する
ＣＰＵの処理手順を示すフローチャートである。
ＣＰＵの処理手順を示すフローチャートである。
【図７】従来の制御ユニットの一例を示すブロック図で
ある。
ある。
１０ 中央演算処理装置 １０ａ 切替手段（中央演算処理装置） １０ｂ 切替停止手段（中央演算処理装置） ４１ 高周波発振器 ４２ 低周波発振器 ６０ カウンタ（計数手段） １００〜５００ 制御ユニット ６００ 異常検出手段 Ｌ バスライン Ｐ１ 第１のクロックパルス Ｐ２ 第２のクロックパルス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｑ 9/00 ３１１ Ｂ６０Ｒ 16/02 ６６０Ｇ // Ｂ６０Ｒ 16/02 ６６０ Ｇ０６Ｆ 1/00 ３３２Ｚ Ｆターム(参考） 5B011 EA08 LL11 LL13 5B079 AA05 BA02 BB04 BB05 BC01 5K048 AA06 AA16 BA42 DA05 DC03 FC01
Claims (4)
- 【請求項１】 バスラインを介して他の制御ユニットと
のデータ通信を行う制御ユニットであって、 予め定めたプログラムに従って動作する中央演算処理装
置と、 前記中央演算処理装置を第１の周波数で動作させる第１
のクロックパルスを出力する高周波発振器と、 前記中央演算処理装置を前記第１の周波数より低い第２
の周波数で動作させる第２のクロックパルスを出力する
低周波発振器と、 所定条件となったとき、前記中央演算処理装置を動作さ
せるクロックパルスを、前記第１のクロックパルスから
前記第２のクロックパルスに切り替えて、前記中央演算
処理装置を低電力消費状態に移行させる切替手段と、 前記低周波発振器の異常を検出する異常検出手段と、 前記所定条件となったときに、前記異常検出手段が異常
を検出している場合、前記切替手段による前記クロック
パルスの切り替えを停止する切替停止手段とを備えるこ
とを特徴とする制御ユニット。 - 【請求項２】 請求項１記載の制御ユニットであって、 前記異常検出手段は、前記中央演算処理装置を前記第１
の周波数で動作させている間、前記低周波発振器から出
力される前記第２のクロックパルスを計数する計数手段
を有し、 前記計数手段が計数した計数値に基づき、異常を検出す
ることを特徴とする制御ユニット。 - 【請求項３】 請求項１又は、２記載の制御ユニットで
あって、 前記所定条件となったとき、前記切替停止手段によっ
て、当該中央演算処理装置が低電力消費状態に移行でき
ない場合であっても、他の制御ユニットに対して、前記
低電力消費状態への移行を要求する切替要求信号を送信
することを特徴とする制御ユニット。 - 【請求項４】 複数の制御ユニットをバスラインにより
相互接続して、各制御ユニット間でデータ通信を行う多
重通信システムであって、 前記制御ユニットは、予め定めたプログラムに従って動
作する中央演算処理装置と、 前記中央演算処理装置を第１の周波数で動作させる第１
のクロックパルスを出力する高周波発振器と、 前記中央演算処理装置を前記第１の周波数より低い第２
の周波数で動作させる第２のクロックパルスを出力する
低周波発振器と、 所定条件となったとき、前記中央演算処理装置を動作さ
せるクロックパルスを、前記第１のクロックパルスから
前記第２のクロックパルスに切り替えて、前記中央演算
処理装置を低電力消費状態に移行させる切替手段と、 前記低周波発振器の異常を検出する異常検出手段と、 前記所定条件となったときに、前記異常検出手段が異常
を検出している場合、前記切替手段による前記クロック
パルスの切り替えを停止する切替停止手段とを有するこ
とを特徴とする多重通信システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265108A JP3895912B2 (ja) | 2000-09-01 | 2000-09-01 | 制御ユニット及び、多重通信システム |
| US09/941,701 US6925576B2 (en) | 2000-09-01 | 2001-08-30 | Control unit and multiplex communication system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265108A JP3895912B2 (ja) | 2000-09-01 | 2000-09-01 | 制御ユニット及び、多重通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002073200A true JP2002073200A (ja) | 2002-03-12 |
| JP3895912B2 JP3895912B2 (ja) | 2007-03-22 |
Family
ID=18752426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000265108A Expired - Lifetime JP3895912B2 (ja) | 2000-09-01 | 2000-09-01 | 制御ユニット及び、多重通信システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6925576B2 (ja) |
| JP (1) | JP3895912B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010231330A (ja) * | 2009-03-26 | 2010-10-14 | Denso Corp | マイクロコンピュータ |
| JP2012147220A (ja) * | 2011-01-12 | 2012-08-02 | Panasonic Corp | 無線通信装置 |
| CN106066817A (zh) * | 2016-05-30 | 2016-11-02 | 珠海市微半导体有限公司 | 时钟监控电路及其方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328245A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 通信装置 |
| US11218002B2 (en) | 2016-10-26 | 2022-01-04 | Samsung Sdi Co., Ltd. | Battery system comprising real-time clock to which power is supplied internally, and power supply circuit for real-time clock |
| EP3316385B1 (en) * | 2016-10-26 | 2019-04-17 | Samsung SDI Co., Ltd. | Battery system with internally powered real time clock, power supply circuit for a real time clock and method for operating a real time clock of a battery system |
| FR3103037B1 (fr) * | 2019-11-08 | 2022-05-06 | Thales Sa | Dispositif de surveillance de l'execution d'une application, ensemble et systeme avionique associes |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1257623A (ja) * | 1967-12-11 | 1971-12-22 | Post Office | |
| JP2546048B2 (ja) * | 1990-08-31 | 1996-10-23 | 富士通株式会社 | クロック分配方式 |
| JPH06138975A (ja) | 1992-10-27 | 1994-05-20 | Hitachi Ltd | 半導体装置 |
| JPH06152581A (ja) * | 1992-11-10 | 1994-05-31 | Fujitsu Ltd | クロック供給装置 |
| JPH1021101A (ja) | 1996-06-27 | 1998-01-23 | Nec Home Electron Ltd | マイクロコンピュータ装置 |
| US6662234B2 (en) * | 1998-03-26 | 2003-12-09 | National Semiconductor Corporation | Transmitting data from a host computer in a reduced power state by an isolation block that disconnects the media access control layer from the physical layer |
| US6266780B1 (en) * | 1998-12-23 | 2001-07-24 | Agere Systems Guardian Corp. | Glitchless clock switch |
| US6311296B1 (en) * | 1998-12-29 | 2001-10-30 | Intel Corporation | Bus management card for use in a system for bus monitoring |
-
2000
- 2000-09-01 JP JP2000265108A patent/JP3895912B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-30 US US09/941,701 patent/US6925576B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010231330A (ja) * | 2009-03-26 | 2010-10-14 | Denso Corp | マイクロコンピュータ |
| JP2012147220A (ja) * | 2011-01-12 | 2012-08-02 | Panasonic Corp | 無線通信装置 |
| CN106066817A (zh) * | 2016-05-30 | 2016-11-02 | 珠海市微半导体有限公司 | 时钟监控电路及其方法 |
| CN106066817B (zh) * | 2016-05-30 | 2023-04-07 | 珠海市一微半导体有限公司 | 时钟监控电路及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020044530A1 (en) | 2002-04-18 |
| JP3895912B2 (ja) | 2007-03-22 |
| US6925576B2 (en) | 2005-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010285001A (ja) | 電子制御システム、機能代行方法 | |
| US9566920B2 (en) | Circuit arrangement comprising a monitoring device | |
| JP2001526495A (ja) | ネットワークコンポーネントのコーディネート方法 | |
| US11146082B2 (en) | Method of preventing battery discharge and electronic control unit performing the same | |
| CN111965968A (zh) | 一种切换控制方法、***及装置 | |
| JPH0319571B2 (ja) | ||
| JP2003191804A (ja) | 車両用通信システム | |
| JP2006253921A (ja) | 車両用ネットワークシステム | |
| JP2004090787A (ja) | バス方式通信ネットワークにおける通信エラー検出方法 | |
| JP2002073200A (ja) | 制御ユニット及び、多重通信システム | |
| JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
| JP2004348274A (ja) | 通信故障の診断装置 | |
| JP2006301952A (ja) | 車両用ｕｓｂシステム及び車載無線通信機器 | |
| JPH0799688A (ja) | 多重伝送システム | |
| JP4124427B2 (ja) | 車両制御装置およびその通信方法 | |
| CN111791702B (zh) | 一种仪表指示灯的处理方法、装置、车辆及存储介质 | |
| JP2003345620A (ja) | 多ノードクラスタシステムのプロセス監視方法 | |
| JP2020039077A (ja) | 車両用通信装置 | |
| JP2009303457A (ja) | 電力供給制御装置 | |
| JP6120171B2 (ja) | 電子制御装置 | |
| JPH09200237A (ja) | 多重伝送方法 | |
| JP2008222051A (ja) | マイクロコンピュータ、プログラム、電子制御装置、及び通信システム | |
| JP2018086950A (ja) | 通信システム | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| US20240106677A1 (en) | Control device and control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3895912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |