JP5347631B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP5347631B2 JP5347631B2 JP2009076061A JP2009076061A JP5347631B2 JP 5347631 B2 JP5347631 B2 JP 5347631B2 JP 2009076061 A JP2009076061 A JP 2009076061A JP 2009076061 A JP2009076061 A JP 2009076061A JP 5347631 B2 JP5347631 B2 JP 5347631B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- speed
- clock
- speed clock
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microcomputers (AREA)
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示されるマイクロコンピュータは、例えば車両に搭載されるECU等に用いられ、バッテリで動作するものである。
上記第1実施形態では、低速クロック確認部40の比較部43で用いられる期待値は予め比較部43に設定された値であるが、例えば機能部80の指令により変更することもできる。これにより、低速クロックの周波数に応じて期待値を設定できるので、マイコン10の汎用性を高めることができる。
40 低速クロック確認部
42 時間測定部
43 比較部
44 出力部
50 クロック制御部
70 間欠制御部
Claims (2)
- 高速クロックを用いた通常動作と、前記高速クロックよりも遅い低速クロックを用いた低速動作とのいずれかの動作により所定の機能を実現するマイクロコンピュータであって、
前記低速クロックを入力してこの低速クロックの異常の有無を判定する判定部(42、43)と、前記判定部(42、43)により前記低速クロックの異常が検出されたときに前記低速クロックの異常状態を示す異常信号を出力する出力部(44)とを有する低速クロック確認部(40)と、
前記低速クロック確認部(40)から前記異常信号を入力したとき、前記高速クロックを入力し、この高速クロックを分周して該高速クロックよりも遅く前記低速クロックよりも速い中高速クロックを生成し、この中高速クロックを前記通常動作に用いる制御部(50、70)と、を備えていることを特徴とするマイクロコンピュータ。 - 前記制御部(50、70)は、前記低速クロック確認部(40)から前記異常信号を入力したとき、前記通常動作から前記低速動作への遷移を禁止することを特徴とする請求項1に記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009076061A JP5347631B2 (ja) | 2009-03-26 | 2009-03-26 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009076061A JP5347631B2 (ja) | 2009-03-26 | 2009-03-26 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010231330A JP2010231330A (ja) | 2010-10-14 |
JP5347631B2 true JP5347631B2 (ja) | 2013-11-20 |
Family
ID=43047111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009076061A Expired - Fee Related JP5347631B2 (ja) | 2009-03-26 | 2009-03-26 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347631B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012147220A (ja) * | 2011-01-12 | 2012-08-02 | Panasonic Corp | 無線通信装置 |
JP5774344B2 (ja) * | 2011-03-30 | 2015-09-09 | ラピスセミコンダクタ株式会社 | クロック信号生成回路 |
JP2013114589A (ja) * | 2011-11-30 | 2013-06-10 | Seiko Epson Corp | マイクロコントローラー |
JP6135445B2 (ja) * | 2013-10-16 | 2017-05-31 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の動作制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2854194B2 (ja) * | 1992-06-29 | 1999-02-03 | 三洋電機株式会社 | マイクロコンピュータの発振クロック判定装置 |
JPH0635562A (ja) * | 1992-07-17 | 1994-02-10 | Hitachi Seiko Ltd | マイクロコンピュータの異常動作防止回路 |
JP3895912B2 (ja) * | 2000-09-01 | 2007-03-22 | 矢崎総業株式会社 | 制御ユニット及び、多重通信システム |
-
2009
- 2009-03-26 JP JP2009076061A patent/JP5347631B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010231330A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4750564B2 (ja) | リセット信号生成回路 | |
JP4665846B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
JP5347631B2 (ja) | マイクロコンピュータ | |
KR20130020652A (ko) | 자동 안전 오실레이터 감시 및 경고 장치 | |
JP4541214B2 (ja) | 検出回路及び半導体装置 | |
JP4701898B2 (ja) | 外部信号検出回路およびリアルタイムクロック | |
CN102089972A (zh) | 半导体集成电路 | |
JP4715760B2 (ja) | マイクロコンピュータ及び制御システム | |
JP2004280783A (ja) | マイクロコンピュータ | |
JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
US20130076426A1 (en) | Apparatus for supplying clock and method thereof | |
US8638154B2 (en) | System clock monitoring apparatus and motor control system | |
JP5324340B2 (ja) | マイクロコンピュータ | |
JP2009172891A (ja) | 電力消費装置および通信ユニット | |
JP2013091365A (ja) | 電子制御装置 | |
US6606713B1 (en) | Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal | |
JP4515751B2 (ja) | 半導体装置 | |
JP3711849B2 (ja) | マイクロコンピュータ | |
JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
JP2002202830A (ja) | マイクロコンピュータ | |
JP4678482B2 (ja) | 制御装置およびそれを備えた電動パワーステアリング装置 | |
JP5682783B2 (ja) | 信号入力用回路 | |
TWI501555B (zh) | 動態調整振盪源起振電流的控制電路及方法 | |
JP4248963B2 (ja) | 計時装置 | |
JP5870319B2 (ja) | ネットワーク端末、その制御方法およびネットワークシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5347631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |