JP3864036B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP3864036B2
JP3864036B2 JP2000151882A JP2000151882A JP3864036B2 JP 3864036 B2 JP3864036 B2 JP 3864036B2 JP 2000151882 A JP2000151882 A JP 2000151882A JP 2000151882 A JP2000151882 A JP 2000151882A JP 3864036 B2 JP3864036 B2 JP 3864036B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
pixel electrode
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000151882A
Other languages
English (en)
Other versions
JP2001330832A (ja
Inventor
紀和 小松
正美 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Mitsubishi Electric Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Priority to JP2000151882A priority Critical patent/JP3864036B2/ja
Publication of JP2001330832A publication Critical patent/JP2001330832A/ja
Application granted granted Critical
Publication of JP3864036B2 publication Critical patent/JP3864036B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に、ディスクリネーションが開口部に出ることを防ぎ、さらには表示領域の開口率を向上させることに好適なものに関する。
【0002】
【従来の技術】
一般に、薄膜トランジスタ(Thin Film Transistor:以下適宜TFTと略称する)駆動によるアクティブマトリクス駆動方式の液晶表示装置においては、互いに対向する一対の基板間に液晶が挟持され、一対の基板のうち一方は縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極及びTFTが設けられたTFTアレイ基板とされている。さらに、一対の基板のうち他方の基板上には対向電極が設けられるとともに、TFTアレイ基板には、データ線に印加する電圧を制御しTFTを介して画素電極の電圧を制御するデータ線駆動回路が設けられている。
【0003】
例えば、図8及び図9に示すように、TFTアレイ基板107は、ガラス基板100上に、互いに交差して設けられた複数の走査線104(輪郭を実線で示す)及び複数のデータ線103(輪郭を2点鎖線で示す)と、走査線104とデータ線103との交差に対応して平坦化膜113上にマトリクス状に配置された画素電極101及び該画素電極101に接続された画素用のTFT102とを備えている。なお、図8中の符号106は容量線、109および110はコンタクトホール、111はドレイン電極、112は画素コンタクトホールを示している。また、図9中の符号114は層間絶縁膜、115は下地膜を示している。
【0004】
また、対向基板又はTFTアレイ基板107の少なくとも一方には、表面が一定のラビング方向に向けてラビング処理された配向膜(図示略)が液晶に接する面上に設けられている。この配向膜によって、液晶分子Lは、図9に示すように、ラビング方向Yに対して角度θなるプレチルト角をもって配向する。
【0005】
従来、データ線駆動回路により、画素電極101にはTFT102を介してフィールドごとに反転した電圧が印加されるが、画面全体で同極性であるとフリッカとなる。そのため、例えば隣接する画素で電圧を逆極性とする画素反転駆動方式を用いている。しかし、隣接する画素に逆極性の電圧を印加すると、画素電極101間の境界領域には電位差が生じて液晶分子Lが電界の方向に沿って並び、液晶の配向が乱れたディスクリネーションDと呼ばれる表示に使えない領域が生じる。そのため、当該境界領域に対応する部分には、ディスクリネーション部を隠すために遮光層(いわゆるブラックマトリクス)を設置している。
【0006】
遮光層としては、近年、下部電極とされる半導体層との間で絶縁膜を介して蓄積容量を形成するために設けた金属配線の容量線106を、図8に示すように、データ線103及び走査線104に沿って形成するとともに、ソースコンタクトホール109に接続されるデータ線103の一部の幅を拡げて幅広部103aを形成し、これらの容量線106及び幅広部103aを、遮光パターンとして設けて、ブラックマトリクスとして機能させる手段が提案されている。
【0007】
なお、これらの幅広部103a及び容量線106等のブラックマトリクスは、露光工程における画素電極101とのアライメントずれを考慮して画素電極1の周縁部分と一定の幅で重なり合うように形成されている。なお、図9を含め後述する図2、6、7の平面図において、画素電極と幅広部及び容量線との重なり部は、ハッチングで示す。
【0008】
【発明が解決しようとする課題】
しかしながら、上記液晶表示装置に関する技術では、以下の課題が残されている。すなわち、ディスクリネーションの出方は、図9に示すように、プレチルト角に影響され、ラビング方向Y、すなわち明視方向によって決まるため、ディスクリネーションDが画素電極101間の境界領域において非対称に生じてしまう。したがって、従来のように、画素電極の周縁部分に一様にブラックマトリクスを重ねている場合、開口部にディスクリネーションが部分的に出てしまったり(特に、中間調(グレー表示)の場合)、必要以上に遮光してしまい開口率を低下させてしまう等、表示品位を劣化させてしまうおそれがあった。
【0009】
本発明は、前述の課題に鑑みてなされたもので、ディスクリネーションが開口部に出ることを防ぐとともに表示領域の開口率を向上させることができる液晶表示装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の液晶表示装置は、互いに対向する一対の基板間に液晶が挟持されてなり、該一対の基板のうち一方の基板上に、互いに交差して設けられた複数の走査線及び複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリクス状に配置された画素電極及び該画素電極に接続されたスイッチング素子とを備えると共に、隣接する前記画素電極間の境界領域に対向して前記一対の基板の少なくとも一方に設置される遮光層と、前記一対の基板の少なくとも一方の前記液晶に接する面上に設けられ表面が一定のラビング方向に向けてラビング処理された配向膜とを備えた液晶表示装置であって、前記遮光層は、前記画素電極と重なり合う重なり部を有し、該重なり部は、前記画素電極の周縁部分のうち前記ラビング方向の逆方向側の周縁部分と重なる領域がラビング方向の順方向側の周縁部分と重なる領域よりも広く形成されていることを特徴とする。
【0011】
この液晶表示装置では、遮光層が画素電極にオーバーラップしている重なり部において、画素電極の周縁部分のうちラビング方向の逆方向側の周縁部分と重なる領域(ディスクリネーションが大きい領域)がラビング方向の順方向側の周縁部分と重なる領域(ディスクリネーションが小さい領域)よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさの遮光層が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
【0012】
また、本発明の液晶表示装置では、前記重なり部において、前記画素電極の角部のうち前記ラビング方向の逆方向側の角部と重なる領域が他の角部と重なる領域よりも大きいことが好ましい。
この液晶表示装置では、重なり部において、画素電極の角部のうちラビング方向の逆方向側の角部と重なる領域(ディスクリネーションが最も大きい領域)が他の角部と重なる領域よりも大きいので、ディスクリネーションが顕著に生じる部分の重なり部を局所的に大きくすることにより、ディスクリネーションが開口部に出ることをより効果的に防ぐことができる。また、ディスクリネーションがあまりに生じない領域の重なり部を相対的に小さくでき、開口部が増えて開口率を向上させ、LCDを明るくしたり、逆にバックライトの省電力化を図ることができる。
【0013】
また、本発明の液晶表示装置では、前記遮光層が、前記データ線の一部の幅を拡げた幅広部と、前記スイッチング素子に接続された第1の容量電極に絶縁膜を介して対向する蓄積容量用の第2の容量電極とで構成されることが好ましい。
この液晶表示装置では、遮光層が、データ線の幅広部と、蓄積容量用の第2の容量電極とで構成されるので、別個にブラックマトリクスとなる遮光層を設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
【0014】
【発明の実施の形態】
以下、本発明に係る第1実施形態を、図1から図5を参照しながら説明する。図1は、本実施形態の液晶表示装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路である。図2はデータ線、走査線、画素電極等が形成されたTFTアレイ基板(アクティブマトリクス基板)における隣接する複数の画素群の平面図である。
【0015】
[液晶装置要部の構成]
本実施形態の液晶表示装置におけるTFTアレイ基板(アクティブマトリクス基板)7は、TFT駆動によるアクティブマトリクス駆動方式の液晶表示装置に用いられるものである。このTFTアレイ基板7において、図1に示すように、画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極1と当該画素電極1を制御するためのデュアルゲート構造のTFT(スイッチング素子)2とからなり、画像信号を供給するデータ線3が当該TFT2のソース領域に電気的に接続されている。データ線3に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線3同士に対して、グループ毎に供給するようにしても良い。また、TFT2のゲート電極に走査線4が電気的に接続されており、所定のタイミングで走査線4に対してパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極1は、TFT2のドレイン領域に電気的に接続されており、スイッチング素子であるTFT2を一定期間だけそのスイッチを閉じることにより、データ線3から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。なお、TFT2は、2つのTFT2a、2bが互いのソース領域およびドレイン領域を共通にして直列に接続されたデュアルゲート構造を有するものである。
【0016】
画素電極1を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する)に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光が変調し、階調表示を可能にする。ここで、画素電極1と対向電極との間に形成される液晶容量と並列に蓄積容量5を付加する。こうすると画素電極1の電圧は、蓄積容量5によりソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。なお、本実施の形態では、蓄積容量5を形成する方法として、半導体層との間で容量を形成するための配線である容量線(第2の容量電極)6を設けている。
【0017】
図2に示すように、TFTアレイ基板7上には、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる複数の画素電極1(輪郭を破線で示す)がマトリクス状に配置されており、画素電極1の紙面縦方向に延びる辺に沿ってデータ線3(輪郭を2点鎖線で示す)が設けられ、紙面横方向に延びる辺に沿って走査線4および容量線6(ともに輪郭を実線で示す)が設けられている。
【0018】
本実施の形態において、走査線4は、複数のデータ線3に交差する主走査線4aと、該主走査線4aから分岐して延びた分岐走査線4bとを備え、ポリシリコン膜からなる半導体層(第1の容量電極)8(輪郭を1点鎖線で示す)には、分岐走査線4bおよび主走査線4aに交差するL字状部8aが形成されている。すなわち、このL字状部8aは、主走査線4aおよび分岐走査線4bと交差して、2つのチャネル領域を形成している。
【0019】
半導体層8のL字状部8aの両端にコンタクトホール9,10が形成され、一方のコンタクトホール9はデータ線3と半導体層8のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール10はドレイン電極11(輪郭を2点鎖線で示す)と半導体層8のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール9とドレインコンタクトホール10とは、走査線4を挟んで互いに反対側に配設されている。また、ドレイン電極11上のドレインコンタクトホール10が設けられた側と反対側の端部には、ドレイン電極11と画素電極1とを電気的に接続するための画素コンタクトホール12が形成されている。
【0020】
本実施の形態におけるTFT2は、半導体層8のL字状部8aで主走査線4aおよび分岐走査線4bに交差しており、半導体層8と走査線4が2回交差していることになるため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成する。また、容量線6は走査線4に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部6aがデータ線3に沿って紙面縦方向に延びている。そこで、ともにデータ線3に沿った半導体層8と容量線6とによって蓄積容量5が形成されている。なお、本実施形態では、分岐走査線4bの半分を、データ線3の幅を拡げた幅広部3aで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。
【0021】
次に、TFTアレイ基板7の断面構造について説明すると、図3に示すように、TFTアレイ基板7はガラス基板41を支持基板として内面上に下地絶縁膜42を介してTFT2が形成されている。該TFT2は、走査線4、当該走査線4からの電界によりチャネルが形成される半導体層8のチャネル領域50、走査線4と半導体層8とを絶縁する絶縁薄膜であるゲート絶縁膜44、データ線3、半導体層8のソース領域49及びドレイン領域51を備えている。
【0022】
また、走査線4及びゲート絶縁膜44上を含むガラス基板41上には、ソース領域49へ通じるソースコンタクトホール9及びドレイン領域51へ通じるドレインコンタクトホール10がそれぞれ形成された第1層間絶縁層52が形成されている。つまり、データ線3は、第1層間絶縁層52を貫通するソースコンタクトホール9を介してソース領域49に電気的に接続されている。さらに、データ線3及び第1層間絶縁層51上には、ドレイン領域51へ通じるドレインコンタクトホール10が形成された第2層間絶縁層53が形成されている。つまり、ドレイン領域51は、第1層間絶縁層52及び第2層間絶縁層53を貫通するドレインコンタクトホール10を介してドレイン電極11及び画素電極1に電気的に接続されている。また、第2層間絶縁層53及び画素電極1上には、ラビング処理により一定のラビング方向Yに配向処理が施された配向膜54が設けられている。この配向膜54は、ポリイミド系の高分子樹脂からなる水平配向膜である。
【0023】
なお、上記幅広部(遮光層)3a及び容量線(遮光層)6は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部3a及び容量線6は、ディスクリネーション部を隠す機能に加え、対向基板15の側からの入射光がTFT2の半導体層8におけるチャネル領域50、ソース領域49及びドレイン領域51等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。
【0024】
本実施形態では、幅広部3a及び容量線6と画素電極1との重なり部(図2中のハッチング部分)が、画素電極1の周縁部分のうちラビング方向Yの逆方向側の周縁部分(ディスクリネーションが大きい領域)と重なる領域がラビング方向Yの順方向側の周縁部分(ディスクリネーションが小さい領域)よりも広く形成されている。すなわち、重なり部aより重なり部bの幅が広いとともに、重なり部dより重なり部cの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部a,b,c,dの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。
【0025】
[液晶装置の全体構成]
次に、本実施形態のTFTアレイ基板7を用いた液晶装置40の全体構成について図4および図5を用いて説明する。
【0026】
図4および図5において、TFTアレイ基板7の上には、シール材28がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜29が設けられている。シール材28の外側の領域には、データ線駆動回路30および外部回路接続端子31がTFTアレイ基板7の一辺に沿って設けられており、走査線駆動回路32がこの一辺に隣接する2辺に沿って設けられている。走査線4に供給される走査信号遅延が問題にならないのならば、走査線駆動回路32は片側だけでも良いことは言うまでもない。また、データ線駆動回路30を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路32間をつなぐための複数の配線33が設けられている。また、内側に対向電極が形成された対向基板15のコーナー部の少なくとも1箇所には、TFTアレイ基板7と対向基板15との間で電気的導通をとるための導通材34が設けられている。そして、シール材28とほぼ同じ輪郭を持つ対向基板15が当該シール材28によりTFTアレイ基板7に固着されている。
【0027】
本実施形態では、幅広部3a及び容量線6と画素電極1との重なり部において、画素電極1の周縁部分のうちラビング方向Yの逆方向側の周縁部分と重なる領域がラビング方向Yの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス(重なり部)が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
【0028】
なお、上記実施形態では、遮光層としてデータ線3の一部である幅広部3a及び容量線6を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板15の内側にブラックマトリクスを形成してもよい。
但し、本実施形態のようにデータ線3の幅広部3a及び容量線6をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板15等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
【0029】
次に、本発明の第2実施形態を、図6を参照して説明する。
【0030】
第2実施形態と第1実施形態との異なる点は、第1実施形態では、画素電極101が単純な矩形状に形成されているのに対し、第2実施形態では、画素電極201の角部のうち、図6中の左下に位置する角部が切り欠かれているため、容量線6による遮光層と画素電極201との重なる領域(重なり部)のうち、ラビング方向Yの逆方向側の角部201a(第1の角部)に重なる領域が他のすべての角部201b、201c、201dにおける重なり領域より広くなっているとともに、角部201b(第2の角部)の部分が隣接する他の画素電極201から離間している点である。なお、画素電極201の形状変更に併せて、ドレインコンタクトホール10及び画素コンタクトホール12の位置も変更している。
【0031】
すなわち、本実施形態では、ディスクリネーションが最も大きい領域の画素電極201の角部201aと容量線6による遮光層との重なる領域が他の角部201b、201c、201dと重なる領域よりも広いので、ディスクリネーションが開口部に出ることをより効果的に防ぐことができるとともに、隣接する画素電極201間の間隔を一部において大きくすることができ、パターン残りによる欠陥等を減らすことができる。
【0032】
次に、本発明の第3実施形態を、図7を参照して説明する。
【0033】
第3実施形態と第1実施形態との異なる点は、第1実施形態では、容量線6のうち走査線4に沿った部分が一定の幅であるのに対し、第2実施形態では、容量線306のうち走査線4に沿った部分の幅がラビング方向Yの逆方向側から順方向側に向けて(画素電極1の角部1aから角部1bに向けて)漸次狭く形成され、画素電極1の角部のうちラビング方向Yの逆方向側の角部1aに重なる領域が他の角部1b、1c、1dに重なる領域よりも大きい点である。
【0034】
すなわち、本実施形態では、第2実施形態と同様に、ディスクリネーションが最も大きい領域の角部1aと重なる領域が他の角部1b、1c、1dと重なる領域よりも広いので、ディスクリネーションが開口部に出ることをより効果的に防ぐことができる。また、角部1bと重なる領域が第1実施形態に比べて小さくして遮光を必要最低限に抑えているため、開口部が拡がって開口率を向上させることができ、LCDを明るくしたり、逆にバックライトの省電力化を図ることができる。
【0035】
【発明の効果】
以上、詳細に説明したように、本発明の液晶表示装置によれば、遮光層の重なり部において、画素電極の周縁部分のうちラビング方向の逆方向側の周縁部分と重なる領域がラビング方向の順方向側の周縁領域と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさの遮光層が配置され、開口部からディスクリネーションが出ることを防いで表示劣化を防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させ、表示品質を向上させることができる。
【0036】
【図面の簡単な説明】
【図1】 本発明に係る第1実施形態における液晶表示装置の等価回路図である。
【図2】 本発明に係る第1実施形態における液晶表示装置の画素構成を示す要部の拡大平面図である。
【図3】 図2のA−A線矢視断面図である。
【図4】 本発明に係る第1実施形態における液晶表示装置の全体構成を示す平面図である。
【図5】 図4のH−H線矢視断面図である。
【図6】 本発明に係る第2実施形態における液晶表示装置の画素構成を示す要部の拡大平面図である。
【図7】 本発明に係る第3実施形態における液晶表示装置の画素構成を示す要部の拡大平面図である。
【図8】 本発明に係る従来例における液晶表示装置の画素構成を示す要部の拡大平面図である。
【図9】 本発明に係る従来例における液晶表示装置のラビング方向に対する液晶分子の配向を示す概略的な要部の断面図である。
【符号の説明】
1、201 画素電極
2 TFT(スイッチング素子)
3 データ線
3a 幅広部(遮光層)
4 走査線
6、306 容量線(第2の容量電極、遮光層)
7 TFTアレイ基板(アクティブマトリクス基板)
8 半導体層(第1の容量電極)
15 対向基板
40 液晶表示装置
54 配向膜
Y ラビング方向

Claims (3)

  1. 互いに対向する一対の基板間に液晶が挟持されてなり、該一対の基板のうち一方の基板上に、互いに交差して設けられた複数の走査線及び複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリクス状に配置された画素電極及び該画素電極に接続されたスイッチング素子とを備えるとともに、隣接する前記画素電極間の境界領域に対向して前記一対の基板の少なくとも一方に設置される遮光層と、前記一対の基板の少なくとも一方の前記液晶に接する面上に設けられ表面が一定のラビング方向に向けてラビング処理された配向膜とを備えた液晶表示装置であって、
    前記ラビング方向が前記画素電極の対角方向にほぼ沿っており、前記ラビング方向の逆方向側に対応した前記画素電極の第1の角部前記走査線方向隣接する前記画素電極の第2の角部が切り欠かれ、
    前記遮光層は前記画素電極と重なり合う重なり部を有し、前記ラビング方向の逆方向側に対応した前記画素電極の前記第1の角部と前記遮光層との重なり部の領域が、前記画素電極の他の角部と前記遮光層との重なり部の領域よりも広く形成されていることを特徴とする液晶表示装置。
  2. 互いに対向する一対の基板間に液晶が挟持されてなり、該一対の基板のうち一方の基板上に、互いに交差して設けられた複数の走査線及び複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリクス状に配置された画素電極及び該画素電極に接続されたスイッチング素子とを備えるとともに、隣接する前記画素電極間の境界領域に対向して前記一対の基板の少なくとも一方に設置される遮光層と、前記一対の基板の少なくとも一方の前記液晶に接する面上に設けられ表面が一定のラビング方向に向けてラビング処理された配向膜とを備えた液晶表示装置であって、
    前記走査線に沿った部分の前記遮光層の幅が前記ラビング方向の逆方向側から順方向側に向けて漸次狭く形成され、
    前記ラビング方向の逆方向側の前記画素電極の角部と前記遮光層との重なる領域が、前記画素電極の他の角部と前記遮光層との重なる領域よりも大きく形成されたことを特徴とする液晶表示装置。
  3. 前記遮光層は、前記データ線の一部の幅を拡げた幅広部と、前記スイッチング素子に接続された第1の容量電極に絶縁膜を介して対向する蓄積容量用の第2の容量電極とで構成されることを特徴とする請求項1又は請求項2に記載の液晶表示装置。
JP2000151882A 2000-05-23 2000-05-23 液晶表示装置 Expired - Fee Related JP3864036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000151882A JP3864036B2 (ja) 2000-05-23 2000-05-23 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151882A JP3864036B2 (ja) 2000-05-23 2000-05-23 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001330832A JP2001330832A (ja) 2001-11-30
JP3864036B2 true JP3864036B2 (ja) 2006-12-27

Family

ID=18657371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151882A Expired - Fee Related JP3864036B2 (ja) 2000-05-23 2000-05-23 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3864036B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066433A (ja) * 2001-08-28 2003-03-05 Hitachi Ltd 液晶表示装置
US7738995B2 (en) 2002-02-12 2010-06-15 United Parcel Service Of America, Inc. Systems and methods for use in electronic processing of foreign origin and export shipments and/or passengers and baggage at security check points
KR100626910B1 (ko) 2002-05-21 2006-09-20 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
JP4506133B2 (ja) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4862936B2 (ja) * 2002-10-31 2012-01-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005249863A (ja) * 2004-03-01 2005-09-15 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネル
KR101306239B1 (ko) 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
JP5018336B2 (ja) * 2007-08-22 2012-09-05 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101595828B1 (ko) * 2014-12-19 2016-03-08 삼성디스플레이 주식회사 액정표시장치
KR101715836B1 (ko) * 2015-04-02 2017-03-14 삼성디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
JP2001330832A (ja) 2001-11-30

Similar Documents

Publication Publication Date Title
KR100211008B1 (ko) 액정표시패널
US7515218B2 (en) Thin film transistor substrate for a liquid crystal display wherein a black matrix formed on the substrate comprises an inner aperture formed completely within the black matrix
EP0595363B1 (en) Transmission type active matrix liquid crystal device
TWI381231B (zh) 液晶顯示裝置
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
US8730442B2 (en) Liquid crystal display device and manufacturing method thereof
KR20020041327A (ko) 액정표시패널
JP2002040480A (ja) 液晶表示装置
KR20040016663A (ko) 액정 표시 장치
JP3205155B2 (ja) 液晶表示装置
JP3864036B2 (ja) 液晶表示装置
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JPH06273802A (ja) アクティブマトリクス液晶表示装置
JP2870075B2 (ja) 薄膜トランジスタパネル及び液晶表示装置
JP3312720B2 (ja) 液晶表示装置
JP3405432B2 (ja) 液晶表示装置
JP3332038B2 (ja) 液晶表示装置
JP4467830B2 (ja) 液晶表示パネル
JP3935305B2 (ja) 液晶装置用基板及び液晶装置
KR100857134B1 (ko) 티엔 모드 액정표시장치와 그 어레이기판 및 그액정표시장치의 제조방법
JPH1090718A (ja) 液晶表示装置
KR100232545B1 (ko) 액정표시소자
KR100831304B1 (ko) 액정표시장치
KR19990074540A (ko) 액정 표시 장치
JPH10186400A (ja) 液晶表示素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050929

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees