JP3935305B2 - 液晶装置用基板及び液晶装置 - Google Patents
液晶装置用基板及び液晶装置 Download PDFInfo
- Publication number
- JP3935305B2 JP3935305B2 JP2000085186A JP2000085186A JP3935305B2 JP 3935305 B2 JP3935305 B2 JP 3935305B2 JP 2000085186 A JP2000085186 A JP 2000085186A JP 2000085186 A JP2000085186 A JP 2000085186A JP 3935305 B2 JP3935305 B2 JP 3935305B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal device
- pixel electrode
- auxiliary capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、液晶装置用基板及び液晶装置に関し、特にアクティブマトリクス型の液晶装置用基板及び液晶装置に関するものである。
【0002】
【従来の技術】
液晶装置は、互いに対向する一対の基板間に液晶を配して成り、液晶の配向状態に応じて液晶を通過する光を変調させて表示を行うものである。特に、クロストークが生じず、画質に優れるアクティブマトリクス型の液晶装置は、種々の電子機器等のディスプレイに広く用いられている。
【0003】
このようなアクティブマトリクス型の液晶装置としてTFT液晶装置を例にとると、図8に示すように、当該液晶装置の一方の基板であるTFTアレイ基板120は以下の構成を備えている。
この図において、所定の基板上にマトリクス状に複数の画素電極101が形成され、各画素電極101の横の辺に沿って走査線104が延設され、画素電極101の縦の辺に沿ってデータ線103が延設されている。又、画素電極101の下側の周縁部近傍には補助容量線106が横方向に延設され、該補助容量線106の一部は分岐部106aをなして画素電極101の縦方向に延びている。さらに、データ線103及び走査線104の下の所定位置には半導体層108が形成され、走査線104等とともに画素電極101を制御するスイッチング素子(薄膜トランジスタ)111を構成している。
【0004】
この半導体層108はコンタクトホール114を介してデータ線103に接続され、この部分の半導体層がソース領域をなしている。又、半導体層108はコンタクトホール116を介してドレイン電極112の一端に接続され、この部分の半導体層がドレイン領域をなしている。一方、ドレイン電極112の他端はコンタクトホール118を介して画素電極101に接続されている。なお、半導体層108におけるコンタクトホール114とコンタクトホール116の間の部分はU字状部108aをなし、当該U字状部108aは走査線104と2回交差しており、このTFT111はデュアルゲート型TFTになっている。
そして、この半導体層108の一部は、補助容量線106の分岐部106aの下にも延びていて、半導体層108と補助容量線106とによって蓄積容量部105が形成されている。
【0005】
ところで、上記した補助容量線106と走査線104とは、通常同一の層をパターニングして形成され、これらが接触すると配線間ショートにより線欠陥が生じるので、両者は互いに離間配置されている。
【0006】
【発明が解決しようとする課題】
しかしながら、この場合には次の問題が生じる。つまり、図9に示すように、補助容量線106と走査線104との間の部分において、走査線104が形成されずに基板が表出する領域210が存在し、この部分で光漏れが生じるという問題がある。又、例えば画素電極101の図示200方向に配向膜のラビング処理を行なった場合、該画素電極101の下側周縁部(領域220)では、隣接する画素電極からの横電界の影響等により、液晶の配向異常が生じていわゆるディスクリネーションラインが現われ、画像品質が低下する。
【0007】
このようなことから、通常、TFTアレイ基板120と対向する基板側には、上記した領域210からの光漏れを防止し、領域220での画質不良部分を隠蔽するための遮光層(ブラックマトリクス)が格子状に形成されている。
ところが、当該遮光層を形成するためには、製造工程を1工程増やす必要があり、その分だけ生産効率が低下する。又、TFTアレイ基板120と対向基板を貼り合わせる際の位置ずれを考慮し、通常は各画素電極101の周縁部とオーバーラップするように遮光層が形成されているので、その分だけ液晶装置の開口率(基板の面積に対する画像表示部の面積が占める割合)が低下するという問題もある。
【0008】
一方で、データ線103や走査線104の幅を広げてこれらを画素電極101の周縁部に重ね、遮光層とすることが理想ではあるが、このようにすると、開口率が低下し、又、当該データ線103や走査線104の容量が増加して配線遅延が生じるので好ましくない。
本発明は、液晶装置用基板における上記した問題を解決し、遮光層を形成する工程を不要とし、生産効率と開口率を向上させた液晶装置用基板及び液晶装置の提供を目的とする。
【0009】
【課題を解決するための手段】
上記した目的を達成するために、本発明の液晶装置用基板は、基板の表面に、スイッチング素子によって制御される画素電極がマトリクス状に形成され、隣接する画素電極の間には、各画素電極の互いに交差する辺に平行に延びる間隙部がそれぞれ形成され、
そのうち少なくとも一の方向に延びる間隙部には、これに隣接する画素電極の周縁部に重なるようにして遮光層となる補助容量線が配設され、
前記補助容量線には、前記画素電極と前記スイッチング素子とを電気的に接続するためのコンタクトホールが穿設されていることを特徴とする。
このような構成によれば、前記間隙部及び画素電極の周縁部が補助容量線により確実に遮光されるので、画像のコントラストが向上する。そして、補助容量線によって遮光層を兼用しているので、別途遮光層を形成する工程を省略することができる。さらに、遮光層となる補助容量線が画素電極と同一基板側に形成されているので、遮光層と画素電極との重なり量を最小限にして開口率を向上させることができる。これらに加え、開口率を下げるコンタクトホールが非表示部である補助容量線に穿設されているので、その分開口率を向上させることができる。
【0010】
本発明の液晶装置用基板においては、前記補助容量線は、液晶分子の配向異常が生じている部分に少なくとも配設されていることが好ましい。
このようにすると、液晶分子の配向異常による画質低下部分を隠蔽して画質を向上させることができる。
【0011】
又、前記一の方向と直交する方向からみたとき、前記補助容量線とこれに隣接する一方の画素電極の周縁部との重なり部分の長さは、該補助容量線とこれに隣接する他方の画素電極の周縁部との重なり部分の長さより長く、前記一方の画素電極との重なり部分における補助容量線に前記コンタクトホールが穿設されていることが好ましい。
さらに、前記一の方向は、前記画素電極の表面に形成された配向膜のラビング方向と平行でないことが好ましい。
そして、各画素電極からみたとき、該各画素電極の対向する周縁部にそれぞれ重ねられた補助容量線のうち、前記ラビング方向の始点側に位置する補助容量線の側に前記コンタクトホールが穿設されていることが好ましい。
【0012】
本発明の液晶装置は、前記液晶装置用基板と、該液晶装置用基板に液晶を介して対向配置される対向基板とを備えたことを特徴とする。
【0013】
【発明の実施の形態】
以下、本発明に係る液晶装置用基板について、図1ないし図6に基づいて説明する。なお、本発明における「液晶装置用基板」とは、液晶装置を構成する一方の基板であって、少なくとも複数の画素電極、各画素電極を制御するスイッチング素子、及び補助容量線を備えたものをいうが、その他については特に制限はなく、カラーフィルタ等を適宜備えてもよい。なお、スイッチング素子としては薄膜トランジスタ(以下「TFT」という)を用いることが好ましく、この場合には液晶装置用基板側に走査線とデータ線が形成される。
【0014】
この液晶装置用基板20は、図1に示すようにして構成されている。すなわち、ガラス等から成る所定の基板上に、インジウム錫酸化膜(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電性薄膜からなる縦長矩形状の画素電極1がマトリクス状に複数個設けられ、各画素電極1の近傍には後述するTFT(スイッチング素子)11がそれぞれ配設されている。そして、隣接する画素電極1の間には、当該画素電極1の一の方向(横方向の辺)に平行に延びる間隙部7A、及び、該間隙部7Aと交差し、画素電極1の縦方向の辺に平行に延びる間隙部7Bが形成されている。さらに、上記間隙部7Aには広幅の補助容量線6が配設され、間隙部7Bにはデータ線3が配設されている。又、画素電極1の横方向の辺に平行に、かつ、画素電極1を横断するようにして走査線4が延設されている。補助容量線6は、画素電極1と対向電極との間で一定期間保持された画像信号がリークするのを防ぐものであり、画素電極と対向電極との間に形成される液晶容量と並列な蓄積容量をなしている。この場合、誘電体膜となるゲート絶縁層を介して、補助容量線6と半導体層8とを対向配置することにより、全体として蓄積容量が構成されている。なお、補助容量線6の一部は縦方向に延びる分岐部6aを備え、該分岐部6aはデータ線3の一部を覆っている。つまり、1画素をとってみたとき、補助容量線6は略H状に形成されている。
【0015】
データ線3、走査線4、及び補助容量線6の下の所定位置には逆L字状の半導体層8が形成され、画素電極1を制御するTFT11を構成している。この半導体層8の一端はコンタクトホール14を介してデータ線3に接続され、ここから横に延びた後に直角に折曲して走査線4と交差し、他端が片状部をなしている。この片状部は補助容量線6の下に位置し、該片状部の上にはドレイン電極12が形成されている。そして、ドレイン電極12の一端部はコンタクトホール16を介して半導体層8に接続され、他端部はコンタクトホール18を介して画素電極1に接続されている。つまり、画素電極1はコンタクトホール18を介してTFT11に電気的に接続されている。
【0016】
なお、走査線4は縦方向に延びる舌片部を備えており、走査線4の本体部分及び当該舌片部の2個所で半導体層8の逆L字部と交差し、この部分における半導体層がそれぞれチャネル領域10a、10bをなし、デュアルゲート型のTFTが構成されている。そして、走査線4に印加された信号に基づいて、ドレイン電極12を介してデータ線3と画素電極1の間を流れる電流の制御が行われている。
【0017】
上記した液晶装置用基板20の断面構造は、図2に示すようになっている。
この図において、基板2の表面には例えばポリシリコン膜から成る半導体層8が形成され、半導体層8及び基板2を覆うようにしてゲート絶縁層22が形成されている。そして、ゲート絶縁層22を介し、半導体層8上の所定位置にゲート電極をなす走査線4、及び補助容量線6が同一層として配設され、さらに、走査線4、補助容量線6、及びゲート絶縁層22を覆うようにして第1層間絶縁層24が形成されている。第1層間絶縁層24の上には、データ線3及びドレイン電極12が形成され、これらはそれぞれコンタクトホール14、16に接続され、各コンタクトホール14、16は、第1層間絶縁層24及びゲート絶縁層22を貫通して半導体層8に接続されている。又、データ線3、ドレイン電極12、及び第1層間絶縁層24の上には第2層間絶縁層26が形成され、第2層間絶縁層26の上に画素電極1が形成されている。そして、画素電極1はコンタクトホール18に接続され、コンタクトホール18は第2層間絶縁層26を貫通してドレイン電極12に接続されている。さらに、画素電極1の表面には後述するラビング方向に配向膜28が形成されている。なお、この図において、液晶装置用基板20には対向基板50が対向配置され、全体として液晶装置60が構成されているが、対向基板50及び液晶装置60の説明については後述する。
【0018】
液晶装置用基板20において、画像表示部は次のように構成されている。まず、画素電極1の周縁部と重なるようにして配設された補助容量線6が、前記間隙部7Aの延びる方向(図1の横方向)における遮光層(ブラックマトリクス)32をなしている。又、画素電極1のうち補助容量線6(詳しくは、さらに走査線4及びドレイン電極12)と重なっていない部分は画像表示部34となっている。一方、間隙部7Bの延びる方向(図1の縦方向)では、画素電極1の周縁部に重なる図示しないデータ線3と補助容量線6(の分岐部6a)が遮光層32をなしている。なお、上記した遮光層は、主に液晶装置を透過表示する際に有効となるものであり、遮光層の端縁が画像表示部の大きさ(開口率)を規定することになる。
【0019】
かかる液晶装置用基板20を上面から見たときの遮光層32の配設状態は、図3に示すようになっていて、間隙部7Aは補助容量線6(図のクロスハッチ部分)により遮光され、間隙部7Bはデータ線3と補助容量線6の分岐部6aによって遮光されている。又、走査線4により画素電極の一部が遮光されている。
【0020】
このように、前記各間隙部7A、7B、及び画素電極の周縁部が補助容量線(とデータ線)により確実に遮光されているので、画像のコントラストをより向上させることができる。そして、補助容量線(とデータ線)によって遮光層を兼用しているので、別途遮光層を形成する工程を省略することができる。さらに、遮光層となる補助容量線が画素電極と同一基板側に形成されているので、対向基板側に遮光層を形成する場合のように基板の貼り合せ時の位置ずれを考慮する必要がなく、遮光層と画素電極との重なり量を最小限にして開口率を向上させることができる。
【0021】
これらに加え、本発明においては、補助容量線6に(画素電極1とTFT11とを電気的に接続するための)コンタクトホール18が穿設されていることが特徴になっている。この場合、コンタクトホール18は、画面表示に寄与しないので、開口率を下げる原因となる。そこで、非表示部である補助容量線6にコンタクトホール18を穿設することにより、その分開口率を向上させることができる。そして、補助容量線6はデータ線3や走査線4のように配線遅延の問題を考慮する必要がないので、それだけ寸法の設計自由度が大きく、例えば該補助容量線6を広幅にすることによりコンタクトホール18を容易に形成することができる。上記したコンタクトホール18を補助容量線6に形成する位置は特に制限されないが、コンタクトホールがあまり補助容量線6の端部に近いと、コンタクトホールを穿設する際の精度誤差から、当該コンタクトホールがデータ線3の側壁まで導通する虞がある。このようなことから、補助容量線6の中央部近傍にコンタクトホールを穿設することが好ましい。
【0022】
特に、コンタクトホールを穿設する際には、補助容量線6上に形成された絶縁膜を切る必要があるが、この絶縁膜がアクリル樹脂等からなる場合には切断精度が低下するので、その分だけコンタクトホールの径を大きく(約7〜8μm)することが必要となる。通常、補助容量への充電時間を短くする必要性から当該補助容量線6の幅は走査線4に比べて太く、補助容量線6に容易に(大径)コンタクトホールを穿設することができる。なお、例えばコンタクトホールを矩形状とする際には、辺(長辺)の長さを「コンタクトホールの径」と称することとする。
【0023】
次に、画素電極の表面に形成される配向膜のラビング方向と、補助容量線6の形成位置との好ましい関係について、図4乃至図6に基づいて説明する。なお、画素電極の表面に配向膜を塗布した後、所定方向にラビングすることにより、液晶分子をこの方向に配列させることができる。又、図5は、図4のB−B’線に沿う(間隙部7Aの延びる方向と直交する方向からみた)断面図であり、図6は、補助容量線6近傍における図1の部分拡大図である。
【0024】
図4において、配向膜のラビング方向Lは、図示右下から左上へ向かう方向になっていて、各画素電極1a、1bの下端部側がラビングの際の始点側に位置している。この場合、例えば液晶画面のフリッカを低減するために画素反転駆動方式を採用した場合、各画素電極1a、1bの間には、図の縦方向に向かう電位差(横電界)が生じる。そして、その部分では液晶分子の配向状態が乱され、該横電界が生じていない部分に比べて液晶分子の配向状態が大きく変化し、その境界部分がディスクリネーションDとして現われて画質低下を招くことになる。特に、ラビングの始点側では、ディスクリネーションDが画素電極の内側部分に現われるので、その分だけ画質低下が顕著になる。
【0025】
このことについて図5に基づいて説明すると、同図のB’からBへ向かってラビングを行なった場合、液晶分子はこのラビング方向Lに平行に、かつこの方向に向かって広がるプレチルト角αを持って配向するようになる。ところが、隣接する画素電極1a、1b間に横電界が生じると、この部分では液晶分子は横電界に沿って並ぶようになり、液晶分子の配向角度が初期のαから変化し、配向異常(配向ムラ)が生じる(領域R)。特に、ラビングの始点側(図の1s近傍)では横電界の及ぶ範囲が広く、その分だけラビングの終点側(図の1t近傍)に比べて配向異常が生じる領域も広範囲になる。そこで、本発明においては、補助容量線6を形成する領域Yを配向異常領域Rより広くして、該配向異常領域を確実に隠蔽するようにすることが好ましい。
【0026】
つまり、図6に示すように、ディスクリネーションDが画面の内側に現れている画素電極1aの下側周縁部では、補助容量線6の延設部分を大きくして該画素電極1aとの重なり部分の長さ1sを長くする。一方、ディスクリネーションDが比較的画面の外側に現れている画素電極1bの上側周縁部では、補助容量線6の延設部分を小さくして重なり部分の長さ1tを短くすればよい。この場合、重なり部分1tに比べて重なり部分1sの方が幅広であるので、当該重なり部分1sにおける補助容量線6の側に、コンタクトホール18を形成することが好ましい。
【0027】
なお、補助容量線6を配設する方向は、配向膜のラビング方向Lと平行でないこと、つまり、間隙部7Aの延びる方向がラビング方向Lと所定の角度θを有していることが好ましい。角度θ=0である場合は、図6においてラビングの始点が画素電極1aの右側になり、それに伴ってディスクリネーションDも画素電極1aの右側、つまり方向7Aと直交する方向に表れるようになる。ところが、原則としてこの方向には補助容量線6が形成されていないか、又は形成されていても画素電極1aとの重なり部分が小さいため、ディスクリネーションDを有効に隠蔽することができなくなる虞があるからである。
【0028】
次に、上記した液晶装置用基板20を用いた液晶装置60について、前述した図2に基づいて説明する。
この図において、液晶装置60は液晶装置用基板20に対向基板50を対向配置することにより製造される。この対向基板50において、ガラス等の基板52の表面には、それぞれ3原色のいずれかをなすカラーフィルタ54a、54b、54cが適宜形成され、その上に保護層58を介してITO等から成る対向電極58が基板52の全面に形成されている。なお、各カラーフィルタ54a、54b、54cは、各画素電極1に対応した位置に配設され、対向電極58の表面には配向膜59が形成されている。そして、各基板20,50の間に所定のシール材を用いて液晶40を介装することにより液晶装置60が構成される。
【0029】
この液晶装置60は、図7に示すような等価回路を有し、次のようにして動作が行われる。
まず、画像信号を供給するデータ線3(信号線)はTFT11のソース領域に接続され、画素電極1は、TFT11のドレイン領域に接続されている。そして、TFT11のゲートには走査線4が接続され、スイッチング素子であるTFT11を一定期間だけそのスイッチを閉じることにより、データ線3から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。この画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線3同士に対して、グループ毎に供給するようにしても良い。又、走査信号G1、G2、…、Gmは、走査線4に所定のタイミングでパルス的に、この順に線順次で印加される。
【0030】
画素電極1を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板50に形成された対向電極58(図示せず)との間で一定期間保持される。そして、保持された画像信号がリークするのを防ぐために、画素電極1と対向電極との間に形成される液晶容量と並列に、前述の補助容量線6で構成される蓄積容量5を付加する。このようにして、例えば画素電極1の電圧は、蓄積容量5によりソース電圧が印加された時間よりも3桁も長い時間だけ保持され、保持特性はさらに改善され、液晶装置のコントラスト比が向上する。
【0031】
【発明の効果】
以上の説明で明らかなように、本発明によれば、間隙部及び画素電極の周縁部が補助容量線により確実に遮光されるので、画像のコントラストが向上する。そして、補助容量線によって遮光層を兼用しているので、別途遮光層を形成する工程を省略することができる。さらに、遮光層となる補助容量線が画素電極と同一基板側に形成されているので、遮光層と画素電極との重なり量を最小限にして開口率を向上させることができる。これらに加え、開口率を下げるコンタクトホールが非表示部である補助容量線に穿設されているので、その分開口率を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の液晶装置用基板を示す上面図である。
【図2】 図1のA−A’線に沿う断面図である。
【図3】 液晶装置用基板における、画像表示部と遮光層の配設状態を示す上面図である。
【図4】 画素電極における配向膜のラビング方向を示す図である。
【図5】 図4のB−B’線に沿う断面図である。
【図6】 補助容量線の近傍における図1の部分拡大図である。
【図7】 液晶装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路である。
【図8】 従来の液晶装置用基板を示す上面図である。
【図9】 従来の液晶装置用基板における、非遮光部及びディスクリネーションが生じる領域を示す上面図である。
【符号の説明】
1 画素電極
1s、1t 画素電極と補助容量線の重なり部分の長さ
2 基板
3 データ線
4 走査線
6 補助容量線
6a 補助容量線の分岐部
7A 一の方向に延びる間隙部
7B 一の方向と交差する方向に延びる間隙部
11 スイッチング素子(TFT)
18 コンタクトホール
20 液晶装置用基板
32 遮光層
50 対向基板
60 液晶装置
L ラビング方向
Claims (8)
- 基板の表面に、スイッチング素子によって制御される画素電極がマトリクス状に形成され、隣接する画素電極の間には、各画素電極の互いに交差する辺に平行に延びる間隙部がそれぞれ形成され、
そのうち少なくとも一の方向に延びる間隙部には、これに隣接する画素電極の周縁部に重なるようにして遮光層となる補助容量線が配設され、
前記補助容量線には、前記画素電極と前記スイッチング素子とを電気的に接続するためのコンタクトホールが穿設され、
前記補助容量線は、前記一の方向と直交する方向に分岐部を備え、
前記画素電極の前記一の方向の辺に平行に、前記画素電極を横断するように走査線が延設され、前記走査線は前記一の方向と直交する方向に延びる舌片部を備えており、前記スイッチング素子が備える半導体層と前記走査線の本体部分及び前記舌片部の2箇所で交差する
ことを特徴とする液晶装置用基板。 - 前記補助容量線は、1画素をとってみたとき略H状に形成されていることを特徴とする請求項1に記載の液晶装置用基板。
- 前記分岐部は、データ線の一部を覆い、該データ線の一部よりも太いことを特徴とする請求項1または請求項2に記載の液晶装置用基板。
- 前記補助容量線は、液晶分子の配向異常が生じている部分に少なくとも配設されていることを特徴とする請求項1ないし3のいずれかに記載の液晶装置用基板。
- 前記補助容量線は、走査線に沿って設けられ、
前記一の方向と直交する方向からみたとき、前記補助容量線とこれに隣接する一方の画素電極の周縁部との重なり部分の長さは、該補助容量線とこれに隣接する他方の画素電極の周縁部との重なり部分の長さより長く、
前記一方の画素電極との重なり部分における補助容量線に前記コンタクトホールが穿設されていることを特徴とする請求項1ないし4のいずれかに記載の液晶装置用基板。 - 前記一の方向は、前記画素電極の表面に形成された配向膜のラビング方向と平行でないことを特徴とする請求項1ないし5のいずれかに記載の液晶装置用基板。
- 各画素電極からみたとき、該各画素電極の対向する周縁部にそれぞれ重ねられた補助容量線のうち、前記ラビング方向の始点側に位置する補助容量線の側に前記コンタクトホールが穿設されていることを特徴とする請求項6に記載の液晶装置用基板。
- 請求項1ないし7のいずれかに記載の液晶装置用基板と、該液晶装置用基板に液晶を介して対向配置される対向基板とを備えたことを特徴とする液晶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000085186A JP3935305B2 (ja) | 2000-03-24 | 2000-03-24 | 液晶装置用基板及び液晶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000085186A JP3935305B2 (ja) | 2000-03-24 | 2000-03-24 | 液晶装置用基板及び液晶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001272696A JP2001272696A (ja) | 2001-10-05 |
JP3935305B2 true JP3935305B2 (ja) | 2007-06-20 |
Family
ID=18601562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000085186A Expired - Fee Related JP3935305B2 (ja) | 2000-03-24 | 2000-03-24 | 液晶装置用基板及び液晶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3935305B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7830488B2 (en) | 2006-06-13 | 2010-11-09 | Samsung Electronics Co., Ltd | Liquid crystal display |
-
2000
- 2000-03-24 JP JP2000085186A patent/JP3935305B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001272696A (ja) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7576824B2 (en) | Liquid crystal display device and method for fabricating the same | |
JP5518920B2 (ja) | 液晶表示装置 | |
JP4024901B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JP4316381B2 (ja) | 高開口率の液晶表示装置 | |
KR100373667B1 (ko) | 액정 표시 장치 | |
US5659375A (en) | Active matrix LCD device having two equal coupling capacitances | |
JP4946135B2 (ja) | 液晶表示素子 | |
KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
US20070229749A1 (en) | FFS mode liquid crystal display panel | |
JP2003295207A (ja) | 横電界方式のアクティブマトリクス型液晶表示装置 | |
JP2009223245A (ja) | 液晶表示装置 | |
JP2005148534A (ja) | 液晶表示装置 | |
US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR101109978B1 (ko) | 고개구율 액정표시소자 | |
KR100838185B1 (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 | |
JP3659608B2 (ja) | 液晶表示装置 | |
JP5578393B2 (ja) | 横電界方式の液晶表示装置 | |
JP3864036B2 (ja) | 液晶表示装置 | |
JP3935305B2 (ja) | 液晶装置用基板及び液晶装置 | |
CN114077089A (zh) | 显示面板及显示装置 | |
JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
JP5207947B2 (ja) | 液晶表示装置及びその製造方法 | |
JP3332038B2 (ja) | 液晶表示装置 | |
KR20040022287A (ko) | 횡전계 모드 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |