JP3863348B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3863348B2 JP3863348B2 JP2000165686A JP2000165686A JP3863348B2 JP 3863348 B2 JP3863348 B2 JP 3863348B2 JP 2000165686 A JP2000165686 A JP 2000165686A JP 2000165686 A JP2000165686 A JP 2000165686A JP 3863348 B2 JP3863348 B2 JP 3863348B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- synchronization signal
- clock
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、映像信号および同期信号が入力されることにより映像を表示する、車載用ディスプレイやパソコン端末用ディスプレイ等の画像表示装置に関する。
【０００２】
【従来の技術】
図３４に従来の画像表示装置のブロック図の一例を示す。図３４において、この画像表示装置は、液晶ディスプレイやＣＲＴ等の表示手段１と、ＰＬＬ（Phase Locked Loop）回路等で構成されるクロック生成手段２と、ＯＳＤ（On Screen Display）情報を発生させるＯＳＤ発生手段３とを備えている。なお、ここでいうＯＳＤ情報とは、例えば、テレビ放送チャネルの表示や音量の表示、画面輝度調整メニューの表示などの文字情報や、さらには、ナビゲーションマップやインターネット画面等の画像情報のことであって、入力映像信号４に重畳して表示手段１に表示される映像情報全般のことを指す。
【０００３】
表示手段１は、クロック生成手段２において入力水平同期信号５Ｈに基づいて生成されたクロック２Ｃと、入力映像信号４の同期信号である入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖとを用いてアナログ信号である入力映像信号４をデジタル信号に変換し、その後、コントラスト調整や輝度調整等の信号処理を行った上で映像を表示する。また、クロック生成手段２は、変換後の１水平期間中のデジタル信号のドット発生の基準タイミングとなるドットクロックたるクロック２Ｃを、入力水平同期信号５Ｈと同期するように生成する。
【０００４】
また、ＯＳＤ発生手段３は、クロック２Ｃ、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖを用いてＯＳＤ情報６を発生させる。ＯＳＤ発生手段３から出力されたＯＳＤ情報６は、表示手段１において電気的な高速スイッチングが行われて入力映像信号４と重畳される。そして重畳後の信号は、表示手段１においてクロック２Ｃによりサンプリングされ、入力水平同期信号５Ｈ、入力垂直同期信号５Ｖを用いて映像として表示される。
【０００５】
【発明が解決しようとする課題】
上記のような従来の画像表示装置では、入力水平同期信号５Ｈを用いてクロック生成手段２により生成したクロック２Ｃを基準としてＯＳＤ情報６を発生している。そのため、入力映像信号４が例えばテレビ放送である場合、受信状況の悪化で放送電波が弱電界状態となり入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖが乱れると、ＯＳＤ情報６も乱れてしまうという問題がある。このような問題は、特に車載用ディスプレイのように移動体中に設置された画像表示装置において発生しやすい。
【０００６】
また、入力映像信号４がパソコンからの出力画像等のように弱電界状態となりにくい信号であって、ＯＳＤ情報６の乱れの可能性が少ない場合であっても、以下のような問題がある。すなわち、アナログ信号たる入力映像信号４の取得源がパソコン出力等のデジタル画像である場合、そのデジタル画像の１水平期間当たりのドットクロック数と、表示手段１の１水平期間当たりのドットクロック数とが異なる場合がある。
【０００７】
すると、例えば１水平期間当たり３００ドットの入力映像信号４を例えば１水平期間当たり６００ドットで表示する場合などのように、入力映像信号４の各ドットの画像信号の強度をそのまま表示手段１の表示映像中のドットに反映することができる（すなわち、上記の場合であれば表示手段１の隣接するドット２個分の画像信号の強度を入力映像信号４のドット１個分の画像信号の強度に対応させる）場合もあれば、一方で、例えば１水平期間当たり６００ドットの入力映像信号４を例えば１水平期間当たり５００ドットで表示する場合などのように、入力映像信号４の各ドットの画像信号の強度をそのまま表示手段１の表示映像中のドットに反映することができない場合もある。
【０００８】
すなわち、後者のような場合においては、入力映像信号４中の各ドットのうちサンプリングされないドットが存在したり、あるいは、表示手段１におけるサンプリング位置の採り方によっては、表示手段１の表示映像中に、入力映像信号４のドットの画像信号の強度をそのまま反映したドットと、入力映像信号４のうち隣接ドット間の信号変化部分をサンプリングしてしまうドットとが混在することがある。
【０００９】
このように、サンプリングされないドットが存在すると入力映像信号４を正確に映像化することはできず、また、隣接ドット間の信号変化部分をサンプリングしたドットにおいては、その信号値が不安定となってしまうため、入力映像信号４が表示手段１において表示されたときに、映像にモアレや滲みが見られる場合がある。
【００１０】
そこで、この発明の課題は、入力映像信号の入力同期信号が乱れても重畳される他の映像が乱れない画像表示装置を得ること、および、入力映像信号の１水平期間当たりのドットクロック数と表示手段の１水平期間当たりのドットクロック数とが異なる場合であっても、美しい映像を表示できる画像表示装置を得ることにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、映像信号および前記映像信号の同期信号が入力される画像表示装置であって、前記同期信号を用いて第１クロックを生成する第１クロック生成手段と、前記第１クロックを用いて前記映像信号をサンプリングするサンプリング手段と、前記サンプリング手段によってサンプリングされた前記映像信号を記憶する記憶手段と、第２クロックを生成する第２クロック生成手段と、前記第２クロックを用いて前記記憶手段から前記映像信号を読み出す信号処理手段と、前記第２クロックを用いて新たな同期信号を発生する同期信号発生手段と、前記新たな同期信号を用いて前記信号処理手段が読み出した映像信号を表示する表示手段とを備え、入力された前記同期信号のパルスから所定の期間パルス生成を防ぐ第１マスクをかけ、第１マスク解除後に一定期間、前記同期信号の新たなパルスが入力されなければ欠落補償パルスを生成し、欠落補償パルスからさらに所定の期間パルス生成を防ぐ第２マスクをかけ、前記同期信号のパルスの周期からその安定性を所定の基準に基づいて判別し、不安定から安定となったとき、一時的に前記第２マスクを解除する画像表示装置である。
請求項２に記載の発明は、請求項１に記載の画像表示装置であって、前記第２クロックを基準にして生成した新たな映像信号を前記入力された映像信号に重畳する画像表示装置である。
【００２０】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態にかかる画像表示装置は、入力映像信号をデジタル情報として一旦、記憶手段に書き込み、その後、入力同期信号から独立して発生させたクロックを用いて表示手段に映像を表示させる画像表示装置である。このような構成とすることにより、入力映像信号の入力同期信号が乱れても重畳される他の映像が乱れず、また、入力映像信号の１水平期間当たりのドットクロック数と表示手段の１水平期間当たりのドットクロック数とが異なる場合であっても、美しい映像を表示できる画像表示装置を得ることができる。本実施の形態にかかる画像表示装置について以下に詳説する。
【００２１】
図１は本実施の形態にかかる画像表示装置を示す図である。なお、図１では、図３４に示した従来の画像表示装置と同様の機能を有する要素については同一符号を付している。すなわち、図１において本実施の形態にかかる画像表示装置は、表示手段１、第３クロック生成手段２およびＯＳＤ発生手段３を有しており、それぞれの要素は、従来のものと同一の機能を有している。
【００２２】
また、本実施の形態にかかる画像表示装置はさらに、入力映像信号４、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖのサンプリングを行うサンプリング手段８と、入力水平同期信号５Ｈを用いずに第２クロック９Ｃを生成する第２クロック生成手段９と、入力水平同期信号５Ｈに同期した第１クロック１１Ｃを生成する第１クロック生成手段１１と、サンプリング結果を記憶する記憶手段１５と、記憶手段１５に書き込まれた映像信号を読み出して各種の信号処理を行い、アナログ信号の映像信号１８に変換して出力する信号処理手段７と、表示手段１およびＯＳＤ発生手段３において用いられる垂直同期信号１３Ｖおよび水平同期信号１３Ｈを発生する同期信号発生手段１０とをさらに備えている。
【００２３】
なお、サンプリング手段８には第１クロック１１Ｃが入力され、このクロックを基準タイミングとして用いて入力映像信号４、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖのサンプリングが行われる。そして、そのサンプリング結果がデジタル画像データである映像信号１６として出力される。なお、入力垂直同期信号５Ｖのサンプリング結果は、サンプリング垂直同期信号１２Ｖとしてさらに出力される。このサンプリング垂直同期信号１２Ｖは、入力同期信号５Ｖとほぼ同様の波形であるが、サンプリング手段８においてサンプリングがなされることで入力垂直同期信号５Ｖの波形中の鈍りが解消されている。
【００２４】
また、信号処理手段７は、コントラスト調整や輝度調整等の信号処理を行う。そのため、信号処理手段７には同期信号発生手段１０から出力される水平同期信号１３Ｈおよび垂直同期信号１３Ｖと第２クロック９Ｃとが入力されて、これらの各信号を用いて記憶手段１５からの映像信号１７の読み出しが行われる。なお、信号処理手段７にはＯＳＤ情報６も入力される。
【００２５】
また、記憶手段１５においては、サンプリング手段８から出力される映像信号１６のデジタル画像データを記憶するため、ラインメモリ等のメモリ回路が設けられている。
【００２６】
また、同期信号発生手段１０には、サンプリング垂直同期信号１２Ｖと第２クロック９Ｃとが入力される。そして、サンプリング垂直同期信号１２Ｖおよび第２クロック９Ｃに基づいて垂直同期信号１３Ｖおよび水平同期信号１３Ｈが生成される。なお、垂直同期信号１３Ｖの１垂直期間および水平同期信号１３Ｈの１水平期間は、それぞれ入力垂直同期信号５Ｖの１垂直期間および入力同期信号５Ｈの１水平期間にほぼ等しくなるよう同期信号発生手段１０において制御される。そして、生成された垂直同期信号１３Ｖおよび水平同期信号１３Ｈは、ＯＳＤ発生手段３および表示手段１に入力される。
【００２７】
なお、ＯＳＤ発生手段３には、垂直同期信号１３Ｖおよび水平同期信号１３Ｈとともに、第２クロック９Ｃも入力される。また、水平同期信号１３Ｈは第３クロック生成手段２にも入力される。第３クロック生成手段２において第３クロック２Ｃは水平同期信号１３Ｈに基づいて生成される。
【００２８】
また、図２は、図１における第２クロック生成手段９の構成例を表したものである。第２クロック生成手段９は、一定周期で第２クロック９Ｃを出力できる回路であればよく、そのような回路として例えばＰＬＬ回路が存在する。図２では、第２クロック生成手段９としてＰＬＬ回路を採用しており、第２クロック生成手段９は、パルス状の基準信号を出力する発振器２９、１／Ｎ分周器３０、位相比較器３１、ＶＣＯ（Voltage Controlled Oscillator）３２、１／Ｍ分周器３３およびフィルタ３４を備えている。
【００２９】
このＰＬＬ回路においては、１／Ｎ分周器３０が発振器２９からの基準信号の周波数をＮ分の１に分周して位相比較器３１に出力する。そして、１／Ｍ分周器３３もＶＣＯ３２で発生したパルス列ｃｌｋの周波数をＭ分の１に分周して位相比較器３１に出力する。位相比較器３１においては、両信号の位相を比較してその位相差に応じて比較結果の電圧信号を出力する。そして、その比較結果の電圧信号がフィルタ３４により平滑化されてＶＣＯ３２の制御信号となり、ＶＣＯで発生されるパルス列ｃｌｋの発振周波数を変化させ、また、パルス列ｃｌｋの位相を基準信号の位相に自動的に合わせる。よって、分周比Ｍ，Ｎの値並びに基準信号の位相および周波数を適切に調節することで、任意のパルス列ｃｌｋを第２クロック９Ｃとして採用することができる。
【００３０】
そこで、第２クロック生成手段９においては、表示手段１の１水平期間当たりのドットクロック数に合わせて第２クロック９Ｃを生成するようにしておく。このように、第２クロック９Ｃを、入力水平同期信号５Ｈから独立して生成し、表示手段１の１水平期間当たりのドットクロック数に合わせておけば、入力同期信号５Ｈ，５Ｖに乱れが生じたとしても、第２クロック９Ｃにより安定した水平同期信号１３Ｈおよび垂直同期信号１３Ｖを生成することができる。よって、ＯＳＤ発生手段３においては、安定した水平同期信号１３Ｈおよび垂直同期信号１３Ｖを用いてＯＳＤ情報６を発生させることができる。また、表示手段１において安定してＯＳＤ情報６の映像を表示することができる。よって、入力同期信号５Ｈ，５Ｖが乱れた場合であっても、入力映像信号４に重畳されるＯＳＤ情報６の映像が乱れることはない。
【００３１】
なお、第１クロック生成手段１１および第３クロック生成手段２についても、第２クロック生成手段９と同様のＰＬＬ回路で構成すればよい。ただしその場合、第１クロック生成手段１１については発振器２９からの基準信号の代わりに入力水平同期信号５Ｈが１／Ｎ分周器３０に入力され、第３クロック生成手段２については発振器２９からの基準信号の代わりに水平同期信号１３Ｈが１／Ｎ分周器３０に入力されることになる。そして、各々の場合のパルス列ｃｌｋが、第１クロック１１Ｃ、第３クロック２Ｃとなる。
【００３２】
上記構成の画像表示装置の動作を説明する。まず、サンプリング手段８は、第１クロック１１Ｃをサンプリングクロックとして用いつつ、入力映像信号４、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖをサンプリングする。
【００３３】
なお、入力映像信号４の取得源がデジタル画像である場合には、そのデジタル画像の１水平期間当たりのドットクロック数の情報を予め第１クロック生成手段１１に与えておき、第１クロック生成手段１１がそのドットクロック数に合わせて第１クロック１１Ｃを生成するようにしておく。具体的には、上記のように第１クロック生成手段１１をＰＬＬ回路を用いて構成する場合には、分周比Ｍ，Ｎの値を適当に調節することにより、そのデジタル画像の１水平期間当たりのドットクロック数に合わせて第１クロック１１Ｃを生成する。
【００３４】
また、入力映像信号４の取得源がテレビ放送等のアナログ画像である場合には、第１クロック１１Ｃのクロック数を適当に（例えば表示手段１の１水平期間当たりのドットクロック数に）設定しておけばよい。
【００３５】
そして、入力映像信号４、入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈのサンプリング結果は映像信号１６として出力され、第１クロック１１Ｃ、入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈを用いてサンプリング手段８で生成された書き込みタイミング制御信号１４Ｗに基づいて記憶手段１５に書き込まれる。
【００３６】
そして、信号処理手段７において、コントラスト調整や輝度調整等の信号処理が行われる。その後、信号処理手段７においては、映像信号１７のデジタル／アナログ変換が行われ、ＯＳＤ情報６が映像信号１７に重畳されて映像信号１８として出力される。
【００３７】
そして、表示手段１は、第３クロック２Ｃ、水平同期信号１３Ｈおよび垂直同期信号１３Ｖに基づいて映像信号１８をサンプリングして表示する。
【００３８】
なお、映像信号１７の読み出しは、第２クロック９Ｃ、水平同期信号１３Ｈおよび垂直同期信号１３Ｖを用いて信号処理手段７で生成された読み出しタイミング制御信号１４Ｒに基づいて行われる。
【００３９】
ここで、アナログ信号たる入力映像信号４の取得源がデジタル画像であり、そのデジタル画像の１水平期間当たりのドットクロック数と表示手段１の１水平期間当たりのドットクロック数とが異なる場合には、信号処理手段７においてさらに、画素数変換動作が行われつつ映像信号１７の読み出しが行われる。
【００４０】
ここでいう画素数変換動作とは、記憶手段１５に書き込まれたデジタル画像データを、記憶時のドット数とは異なるドット数で読み取る動作のことを指す。
【００４１】
画素数変換動作の一例として、例えば１水平期間当たり６００ドットで記憶されたデジタル画像データを例えば１水平期間当たり５００ドットで読み出す場合がある。このように６００ドット分の映像を５００ドット分の映像に変換すると、記憶されたデジタル画像データの強度をそのまま読み出すことができるドットもあれば、読み出し部分がデジタル画像データのうち隣接する複数ドットにまたがってしまうドットもある。そこで、後者のようなドットについては、デジタル画像データのうちまたがってしまう複数ドットの各信号強度の平均値を割り出して、その値を読み出すのである。このような動作は、信号処理手段７を用いて容易に実現することができる。
【００４２】
このようにすれば、記憶手段１５に記憶されたデジタル画像データの全ドットの信号強度の情報を活かすことができ、従来の技術のようにサンプリングされないドットが存在する場合に比べ、入力映像信号４をより正確に映像化することができる。また、信号処理手段７が映像信号１７を読み取る段階で、表示手段１の１水平期間当たりのドットクロック数に合わせた第２クロック９Ｃを用いているため、表示手段１が映像信号１８をサンプリングするときに、記憶手段１５に記憶されたデジタル画像データの隣接ドット間の信号変化部分をサンプリングしてしまうことはない。よって、入力映像信号４が表示手段１において表示されたときに、映像にモアレや滲みを発生させない。
【００４３】
また、画素数変換動作の他の一例として、記憶手段１５に記憶されたデジタル画像データのうち一部を読み取る場合もある。例えば１水平期間当たり６００ドットで記憶されたデジタル画像データのうち、例えば４８０ドット分が映像の表示される部分であり、残りの１２０ドット分には黒映像が記憶されている場合であって、表示手段１において１水平期間当たり５００ドットで読み出すときには、映像表示部分である４８０ドット分をそのまま抜き出し、２０ドット分を黒映像部分とする場合である。このような動作も、信号処理手段７を用いて容易に実現することができる。この場合も、入力映像信号４をより正確に映像化することができ、また、映像にモアレや滲みを発生させない。
【００４４】
以上に示したように、本実施の形態に係る画像表示装置を用いれば、第２クロック９Ｃは、入力水平同期信号５Ｈから独立して生成されるので、入力同期信号５Ｈ，５Ｖに乱れが生じたとしても、第２クロック９Ｃにより安定した水平同期信号１３Ｈおよび垂直同期信号１３Ｖを生成することができる。そして、それらの同期信号を用いて、ＯＳＤ情報６が発生され、かつ、表示手段１が映像を表示するので、入力同期信号５Ｈ，５Ｖが乱れた場合であっても、入力映像信号４に重畳されるＯＳＤ情報６の映像が乱れることはない。
【００４５】
また、入力映像信号４が一旦、記憶手段１５に記憶され、入力同期信号４から独立して表示手段１の１水平期間あたりのドットクロック数に合わせて発生させた第２クロック９Ｃを用いて、信号処理手段７が画素数変換動作を行いつつ映像信号１７の読み出しを行うので、入力映像信号４の１水平期間当たりのドットクロック数と表示手段１の１水平期間当たりのドットクロック数とが異なる場合であっても、美しい映像を表示できる。
【００４６】
＜実施の形態２＞
本実施の形態にかかる画像表示装置は、実施の形態１にかかる画像表示装置の変形例である。具体的には、図３に示すように、実施の形態１にかかる画像表示装置からＯＳＤ発生手段３を除去したものである。
【００４７】
このように、ＯＳＤ発生手段３が存在しない場合には、実施の形態１にかかる画像表示装置の有する効果のうち、入力映像信号４の１水平期間当たりのドットクロック数と表示手段１の１水平期間当たりのドットクロック数とが異なる場合に美しい映像を表示できる、という効果が作用する。
【００４８】
＜実施の形態３＞
本実施の形態にかかる画像表示装置は、実施の形態２にかかる画像表示装置の変形例である。具体的には、図４に示すように、実施の形態２にかかる画像表示装置からさらに第３クロック生成手段２を除去し、表示手段１には第３クロック２Ｃの代わりに第２クロック生成手段９の出力である第２クロック９Ｃを入力したものである。
【００４９】
実施の形態１において、第３クロック２Ｃは水平同期信号１３Ｈに基づいて生成されていた。しかし、水平同期信号１３Ｈは、第２クロック９Ｃに基づいて生成されていたので、図４に示したように第２クロック９Ｃを直接、表示手段１に与えるようにしてもよい。
【００５０】
なお、もちろん、図１に示した画像表示装置から第３クロック生成手段２を除去し、第３クロック２Ｃの代わりに第２クロック生成手段９の出力である第２クロック９Ｃを表示手段１に入力することも可能である。
【００５１】
例えば、ナビゲーションシステムにおける従来の車載用ディスプレイは、図３４に示したような、表示手段１とクロック生成手段２とＯＳＤ発生手段３とを有する画像表示装置であった。このような従来の画像表示装置を、本発明にかかる画像表示装置に改造する場合には、サンプリング手段８、第１クロック生成手段１１、記憶手段１５、信号処理手段７、第２クロック生成手段９および同期信号発生手段１０を追加すればよい。そして、図３４において、入力映像信号４の代わりに映像信号１８を、入力水平同期信号５Ｈの代わりに水平同期信号１３Ｈを、入力垂直同期信号５Ｖの代わりに垂直同期信号１３Ｖを、それぞれ与えるようにし、クロック生成手段２を第３クロック生成手段２と読み替えればよい。また、ＯＳＤ情報６を信号処理手段７を経由して表示手段１に入力するようにすればよい。そうすれば、図１に示した画像表示装置が実現できる。
【００５２】
しかし、表示手段１のみの機能を有する車載用ディスプレイを製造し、サンプリングクロックの生成を外部装置（上記の追加部分、特にそのうち第２クロック生成手段９）に委ねるようにしてもよい。そして、その外部装置とその車載用ディスプレイとを含めて一つの画像表示装置と考えればよい。本実施の形態は、そのような場合を考慮したものである。そうすれば、従来の画像表示装置を改造する場合に比べ、第３クロック生成手段２を構成する部品が不必要となるので、コスト低下を図ることができる。
【００５３】
＜実施の形態４＞
本実施の形態は、実施の形態１〜３に係る画像表示装置のうち、同期信号発生手段１０の構成について説明するものである。
【００５４】
図５は同期信号発生手段１０の構成例を示す図である。なお、図５において、９Ｃ，１２Ｖ，１３Ｈ，１３Ｖの各信号は、図１、図３、図４に示した各信号と同一のものである。
【００５５】
さて、同期信号発生手段１０は、第２クロック９Ｃから水平同期信号１３Ｈを発生させる第１カウンタ１０Ｈ、サンプリング垂直同期信号１２Ｖを遅延させて遅延垂直同期信号１２ＶＤを発生させる遅延手段１０Ｄ、遅延垂直同期信号１２ＶＤのエッジを検出するエッジ検出手段１０Ｅ、エッジ検出手段１０Ｅにおける検出結果をフラグ情報として保持するフラグ保持手段１０Ｌおよび垂直同期信号１３Ｖを発生させる第２カウンタ１０Ｖを備える。なお、遅延手段１０Ｄの存在理由については後述する。
【００５６】
まず、第１カウンタ１０Ｈは、入力パルス数をカウントして所定のパルス数に達すると例えばＬｏｗアクティブのパルスを水平同期信号１３Ｈとして１回出力し、カウント数をリセットする回路として構成される。このような回路はＮ進カウンタを用いて容易に構成される。そして、第２クロック９Ｃを第１カウンタ１０Ｈに入力し、表示手段１の１水平期間のドットクロック数を上記の所定のパルス数とする。こうすれば、水平同期信号１３Ｈが第２クロック９Ｃに基づいて発生する。
【００５７】
また、エッジ検出手段１０Ｅは、例えば図６に示すような構成の回路である。すなわち、エッジ検出手段１０Ｅは、遅延垂直同期信号１２ＶＤを入力とするＤ−ＦＦ回路１９Ａと、Ｄ−ＦＦ回路１９Ａからの出力１９ＡＳを入力とするＤ−ＦＦ回路１９Ｂと、Ｄ−ＦＦ回路１９Ｂからの出力１９ＢＳを入力とするインバータ１９Ｃと、Ｄ−ＦＦ回路１９Ａからの出力１９ＡＳおよびインバータ１９Ｃからの出力１９ＣＳを入力とするＡＮＤ回路１９Ｄとを備える。このエッジ検出手段１０Ｅによれば、遅延垂直同期信号１２ＶＤの立上がりエッジを検出でき、その検出時にパルスが検出出力１０ＥＳとして出力される。
【００５８】
そして、検出出力１０ＥＳはフラグ保持手段１０Ｌに入力される。フラグ保持手段１０Ｌは、検出出力１０ＥＳの有無の情報をフラグとして保持し、検出出力１０ＥＳが入力されたときにフラグ出力１０ＬＳをＬｏｗからＨｉｇｈに切り替える回路である（例としてＨｉｇｈアクティブとしている）。なお、Ｈｉｇｈとなったフラグ出力１０ＬＳは、第２カウンタ１０Ｖからのリセット出力１０Ｒが入力されたときにＬｏｗに戻される。
【００５９】
また、第２カウンタ１０Ｖは、フラグ出力１０ＬＳがＨｉｇｈになった後、第１カウンタの出力１３ＨがＬｏｗとなったときに垂直同期信号１３Ｖをアクティブにし、第１カウンタの出力１３Ｈが所定の回数入力されるまで垂直同期信号１３Ｖをアクティブ（例えばＬｏｗアクティブ）にし続ける回路である。すなわち、第２カウンタ１０Ｖは、遅延垂直同期信号１２ＶＤのパルス入力後、最初の水平同期信号１３Ｈのパルスが入力されたときに垂直同期信号１３Ｖのパルスを生成する。なお、垂直同期信号１３Ｖが非アクティブになったときには、第２カウンタ１０Ｖからフラグ保持手段１０Ｌに対してリセット出力１０Ｒが出力される。
【００６０】
このように第２カウンタ１０Ｖが、遅延垂直同期信号１２ＶＤのパルス入力後、最初の水平同期信号１３Ｈのパルスが入力されたときに垂直同期信号１３Ｖのパルスを生成することで、入力垂直同期信号５Ｖと垂直同期信号１３Ｖとを対応させることができる。
【００６１】
なお、上記の同期信号発生手段１０の備える第１カウンタ１０Ｈ、第２カウンタ１０Ｖ、フラグ保持手段１０Ｌ、遅延手段１０Ｄは、いずれも例えばＶＨＤＬ（Very high speed integrated circuit Hardware Description Language）等のハードウェア記述言語を援用することで容易に回路構成できる。
【００６２】
なお、図７は、入力水平同期信号５Ｈ、サンプリング垂直同期信号１２Ｖ、水平同期信号１３Ｈおよび垂直同期信号１３Ｖのタイミングチャートを示している。図７に示すように、垂直同期信号１３Ｖは水平同期信号１３Ｈに同期してアクティブとなっている。また、水平同期信号１３Ｈは、入力水平同期信号５Ｈとは別個に独立して生成されている。
【００６３】
ただし、垂直同期信号１３Ｖは、図５に示したようにサンプリング垂直同期信号１２Ｖに基づいて生成されているので、サンプリング垂直同期信号１２Ｖと無関係ではない。このことを示したのが図８である。
【００６４】
図８に示すように、サンプリング垂直同期信号１２Ｖのあるパルス１２Ｖａは、図５中の遅延手段１０Ｄにより期間ＤＬＹだけ遅延されて、遅延垂直同期信号１２ＶＤ中のパルス１２ＶＤａとして現れる。
【００６５】
ここで、図５中の第２カウンタ１０Ｖにおいて、遅延垂直同期信号１２ＶＤのパルス入力後、最初の水平同期信号１３Ｈのパルスが入力されたときに垂直同期信号１３Ｖのパルスを生成していたことを考え合わせると、垂直同期信号１３Ｖのパルスは、パルス１２ＶＤａの発生後、１水平期間分経過する期間のうちいつ出力されるか特定できない。すなわち、垂直同期信号１３Ｖのパルスは、水平同期信号１３Ｈのパルスとパルス１２ＶＤａとの間で時間差がない場合には、パルス１２ＶＤａと同時に発生するパルス１３Ｖａとして出力されるが、水平同期信号１３Ｈのパルスとパルス１２ＶＤａとの間で時間差が最大となる場合には、パルス１２ＶＤａから１水平期間分遅れて発生するパルス１３Ｖｂとして出力されることになる。
【００６６】
これは、水平同期信号１３Ｈを、第２クロック９Ｃを用いて入力水平同期信号５Ｈとは別個に独立して生成していることに起因する。
【００６７】
さて、その場合、以下のような問題が存在する。すなわち、記憶手段１５への映像信号１６の書き込みは、上記のように書き込みタイミング制御信号１４Ｗに基づいて制御される。ここで、書き込みタイミング制御信号１４Ｗは、第１クロック１１Ｃ、入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈに基づいて生成される。一方、記憶手段１５からの映像信号１７の読み出しは、上記のように読み出しタイミング制御信号１４Ｒに基づいて制御される。読み出しタイミング制御信号１４Ｒは、第２クロック９Ｃ、垂直同期信号１３Ｖおよび水平同期信号１３Ｈに基づいて生成される。
【００６８】
すると、水平同期信号１３Ｈを、第２クロック９Ｃを用いて入力水平同期信号５Ｈとは別個に独立して生成していることから、書き込みタイミング制御信号１４Ｗの出力時点と、読み出しタイミング制御信号１４Ｒの出力時点との関係が特定できないことになる。
【００６９】
このことを図９および図１０を用いて説明する。図９において、縦軸は記憶手段１５におけるラインメモリのメモリアドレス番号を示し、横軸は時間を示している。今、仮に１水平期間が６００ドットクロックであり、そのうち画像表示部分が４８０ドットクロックである（残りの１２０ドットクロックは黒映像）とすると、１水平期間分の読み出しタイミング２１と１水平期間分の書き込みタイミング２０との時間関係は、図９に示すように等間隔に配置されるのが理想的である。すなわち、読み出しタイミング２１が書き込みタイミング２０に一定間隔で遅れて存在すれば、読み出し前に誤って次のラインの情報を書き込んだり、あるいは逆に、１つ前のラインの情報を読み出したりすることがない。
【００７０】
しかし、上記のように書き込みタイミング制御信号１４Ｗの出力時点と読み出しタイミング制御信号１４Ｒの出力時点との関係が特定できないと、図１０に示すように、書き込みタイミング２０に対して読み出しタイミングの位置が領域２２中のどの位置に来るかが特定できなくなる。例えば、読み出しタイミングの位置が２２ａに来たときと２２ｂに来たときとでは、読み出される内容が１ライン分ずれることになる。すなわち、フィールドごとに垂直表示位置が異なる表示映像となってしまう。
【００７１】
以上のような各フィールドにより垂直表示位置が異なる現象を防止するために、図５における遅延手段１０Ｄは設けられている。また、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定しておく。このことを図１１を用いて説明する。
【００７２】
図１１は、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延させ、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定した場合の、書き込みタイミング２３および読み出しタイミング２４を説明する図である。なお、この図においても、図９及び図１０と同様、１水平期間の画像表示部分は４８０ドットクロックとしている。また、横軸が時間、縦軸がメモリアドレスである。
【００７３】
図１１に示すように、書き込みタイミング２３のうち、例えば奇数ラインの画像データを書き込みタイミング２３ａに示すように１〜４８０番目のメモリアドレスに書き込み、偶数ラインの画像データを書き込みタイミング２３ｂに示すように４８１〜９６０番目のメモリアドレスに書き込むようにしておく。なお、書き込みタイミング２３のうち、１水平期間中の画像表示部分でない箇所の映像信号は記憶しないため書き込みアドレスが一時停止し、折れ曲がった直線になっている。
【００７４】
そして、読み出しタイミングについても書き込みタイミング２３と同様、奇数ラインの画像データを例えば読み出しタイミング２４ａに示すように１〜４８０番目のメモリアドレスから読み出し、偶数ラインの画像データを例えば読み出しタイミング２４ｂに示すように４８１〜９６０番目のメモリアドレスから読み出すようにしておく。
【００７５】
なお、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの間の時間差である期間ＤＬＹを、１水平期間の半分である３００ドットクロックに設定しておく。すると、図８からもわかるように、読み出しタイミングの位置は、書き込みタイミング２３から３００ドットクロック分の期間ＤＬＹだけ遅延させた領域２４内に収まるようになる。なお、領域２４内では、１水平期間中のどこで読み出されるかはわからない。また、書き込みタイミング２３と同様に表示エリアでない部分は読み出しアドレスが一時停止するため、領域２４は２つの平行四辺形がずれて積層されたような表示になっている。
【００７６】
このようにすれば、読み出しタイミングと書き込みタイミングとの位置関係が特定できずに、例えばある奇数ラインの読み出しタイミング２４ａが、１つ後の偶数ラインの書き込みタイミング２３ｂよりも遅くなった場合であっても、その奇数ラインの書き込みタイミング２３ａで書き込まれた情報はメモリアドレス中の１〜４８０番目のアドレスに残置しているので、読み出し前に誤って次のラインの情報を書き込むことがない。また、読み出しタイミング２４ａを書き込みタイミング２３ａから期間ＤＬＹだけ遅延させていることから、１つ前のラインの情報を読み出すこともない。すなわち、上述したような各フィールドにより垂直表示位置が異なる現象を防止することができる。
【００７７】
なお、遅延手段１０Ｄによる遅延量を表示手段１の１水平期間当たりのドットクロック数の半分としたのは、以下の理由による。
【００７８】
書き込みタイミング制御信号１４Ｗと読み出しタイミング制御信号１４Ｒとは、その周波数がほぼ等しくなるよう生成される。しかし、書き込みタイミング制御信号１４Ｗの周波数と読み出しタイミング制御信号１４Ｒの周波数とを厳密に一致させることは困難であり、両者の間にわずかなずれが生じやすい。そのため、書き込みタイミングと読み出しタイミングとの間の位相差を一定に保つことができないことがある。その場合、最初に位相差を設けておいたとしても、読み出しタイミングと書き込みタイミングとの間の位相差が徐々に縮まり、ついには一方が他方を追い越してしまう。
【００７９】
すると、読み出されるべきラインの情報を読み出す前に次の書き込みが行われ、誤って次のラインの情報を読み出すことになる。または、書き込まれるべきラインの情報を書き込む前に次の読み出しが行われ、誤って前のラインの情報を二重に読み出すことになる。すなわち、このような追い越し現象が生じると、画像の１フィールド内でラインの欠落や重複が生じてしまう。
【００８０】
そこで、遅延手段１０Ｄによる遅延量を上記のように設定して、書き込みタイミング２３がちょうど読み出しタイミングの領域２４の間隙の中間に位置するようにする。このようにすれば、書き込みタイミング２３が読み出しタイミングの領域２４内に入る可能性が最も低くなり、書き込みタイミングと読み出しタイミングとの間の位相差を一定に保つことができない場合であっても、追い越し現象の発生の可能性を低く抑えることができる。遅延量を上記のように設定するのは、このような理由からである。
【００８１】
なお、記憶手段１５におけるラインメモリの容量は、多ければ多いほど、すなわち２以上の整数倍だけあれば、追い越し現象や各フィールドにより垂直表示位置が異なる現象を防ぐ効果が高いのは言うまでもない。上記においては、書き込みタイミング２３と読み出しタイミング２４とが同期して現れる場合を例に採っていたが、例えば両タイミングを非同期で出現させる場合も考えられる。その場合には、記憶手段１５におけるラインメモリの容量をより多く用意して対応することも可能である。ただし、実際には回路規模やコストの面を考えると、１水平周期の表示部分のドットクロック数の２倍の容量を持つラインメモリを使用することが妥当である。
【００８２】
＜実施の形態５＞
本実施の形態は、実施の形態４の変形例である。すなわち、実施の形態４と同様にして同期信号発生手段１０を構成した場合であって、入力映像信号を表示手段１の表示画面の一端から半分の領域に２分の１に縮小して細長い映像として書き込む場合について示すものである。以下、図１２を用いて説明する。
【００８３】
図１２は、図１１と同様、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延させ、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定した場合の、書き込みタイミング２５および読み出しタイミング２６を説明する図である。なお、この図においても、図９〜図１１と同様、１水平期間中の画像表示部分は４８０ドットクロックとしている。また、横軸が時間、縦軸がメモリアドレスである。
【００８４】
図１２に示すように、書き込みタイミング２５のうち、例えば奇数ラインの画像データを書き込みタイミング２５ａ，２５ｃに示すように１〜２４０番目のメモリアドレスに書き込み、偶数ラインの画像データを書き込みタイミング２５ｂ、２５ｄに示すように４８１〜７２０番目のメモリアドレスに書き込むようにしておく。なお、書き込みタイミング２５ｃに示しているように、入力映像信号４の４８０ドットクロック分の画像表示部分の情報は全て読み取られた上で、その情報が２４０個のメモリアドレスに圧縮されて書き込まれているので、表示映像としては一端から半分の位置に細長い映像が映し出されることとなる。
【００８５】
図１２に示すように、このような２分の１縮小時は、書き込み時のメモリアドレスの進行量が読み出し時のメモリアドレスの進行量に対して２分の１となる速さで情報の書き込み及び読み出しが行われる（図１２でいえば、書き込みタイミング２５の傾きが、読み出しタイミング２６の傾きに対して緩やかになる）。
【００８６】
よって、例えば上記の場合、１水平期間中に読み出しアドレスが書き込みアドレスに２４０ドットクロック分追いつくことになる。このようなとき、実施の形態４の場合のように、遅延手段１０Ｄにおける期間ＤＬＹを３００ドットクロック分としておくと、書き込みタイミング２５が領域２６に侵入してしまうことがある。
【００８７】
よって、書き込みタイミングに対する読み出しタイミングの遅延量を、実施の形態４で示した３００ドットクロックに加えて、読み出しアドレスが追いつく２４０ドットクロック分の２分の１の１２０ドットクロック多い、４２０ドットクロックとする。これにより、読み出しタイミング２６ａ等のアドレスの位相が１水平期間内で変動しても、最悪条件でも１水平期間の最初と最後で１８０ドットクロック分の余裕を得ることができる。よって、各フィールドにより垂直表示位置が異なる現象を最も効果的に防ぐことができる。また、追い越し現象の発生も効果的に抑制することができる。
【００８８】
＜実施の形態６＞
本実施の形態は、実施の形態５の変形例である。すなわち、実施の形態４と同様にして同期信号発生手段１０を構成した場合であって、書き込まれた画像情報のうち表示手段１の表示画面の一端から半分の領域の部分を２倍に拡大して一画面とし、横長の映像として表示する場合について示すものである。以下、図１３を用いて説明する。
【００８９】
図１３は、図１２と同様、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延させ、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定した場合の、書き込みタイミング２７および読み出しタイミング２８を説明する図である。なお、この図においても、図９〜図１２と同様、１水平期間中の画像表示部分は４８０ドットクロックとしている。また、横軸が時間、縦軸がメモリアドレスである。
【００９０】
図１３に示すように、読み出しタイミング２８のうち、例えば奇数ラインの画像データを読み出しタイミング２８ａ，２８ｃに示すように１〜２４０番目のメモリアドレスから読み出し、偶数ラインの画像データを読み出しタイミング２８ｂ，２８ｄに示すように４８１〜７２０番目のメモリアドレスから読み出すようにしておく。なお、読み出しタイミング２８ａに示しているように、入力映像信号４の４８０ドットクロック分の画像表示部分の情報が全てラインメモリに書き込まれた上で、その情報のうちの半分である１〜２４０番目のメモリアドレスに書き込まれた情報を読み取っているので、表示映像としては一画面に横長の映像が映し出されることとなる。
【００９１】
図１３に示すように、このような２倍拡大時は、読み出し時のメモリアドレスの進行量が書き込み時のメモリアドレスの進行量に対して２分の１となる速さで情報の書き込み及び読み出しが行われる（図１３でいえば、読み出しタイミング２８の傾きが、書き込みタイミング２７の傾きに対して緩やかになる）。
【００９２】
よって、例えば上記の場合、１水平期間中に書き込みアドレスが読み出しアドレスに２４０ドットクロック分追いつくことになる。このようなとき、実施の形態４の場合のように、遅延手段１０Ｄにおける期間ＤＬＹを３００ドットクロック分としておくと、書き込みタイミング２７が領域２８に侵入してしまうことがある。
【００９３】
よって、書き込みタイミングに対する読み出しタイミングの遅延量を、実施の形態４で示した３００ドットクロックから、書き込みアドレスが追いつく２４０ドットクロック分の２分の１の１２０ドットクロック分減らした、１８０ドットクロックとする。これにより、読み出しタイミング２８ａ等のアドレスの位相が１水平期間内で変動しても、最悪条件でも１水平期間の最初と最後で１８０ドットクロック分の余裕を得ることができる。よって、各フィールドにより垂直表示位置が異なる現象を最も効果的に防ぐことができる。また、追い越し現象の発生も効果的に抑制することができる。
【００９４】
＜実施の形態７＞
本実施の形態は、入力同期信号が図１に示したように入力水平同期信号５Ｈと入力垂直同期信号５Ｖとに分離されているのではなく、複合同期信号である場合に必要な同期分離手段について示したものである。
【００９５】
図１４に、複合同期信号５Ｃを入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈに分離する同期分離手段３５のブロック図を示す。
【００９６】
従来の同期分離方法としては、図１５に示すような同期分離手段４０が用いられていた。従来の同期分離手段４０は、カウンタ４０Ａ、反転手段４０Ｂおよびエッジ検出手段４０Ｃを備え、エッジ検出手段４０Ｃから入力水平同期信号５Ｈが生成されていた。また、垂直同期分離手段３９を従来の同期分離手段４０は備え、垂直同期分離手段３９からは入力垂直同期信号５Ｖが生成されていた。
【００９７】
一方、本実施の形態においては、水平同期信号の分離方法について着目するため、図１６に示すように同期分離手段３５において水平同期信号の分離に関する部分の構成が従来の同期分離手段４０とは異なっている。
【００９８】
まず、従来の同期分離手段４０の構成および動作について説明する。複合同期信号５Ｃはカウンタ４０Ａおよび反転手段４０Ｂに入力される。このうちカウンタ４０Ａは、水平同期周期よりも小さい間隔の一定周期で複合同期信号５ＣのＨｉｇｈまたはＬｏｗを判別し、Ｌｏｗの時カウントダウンし、Ｈｉｇｈの時カウントアップする回路である。また、反転手段４０Ｂは、カウンタ４０Ａからの命令がないときには複合同期信号５Ｃをそのまま出力し、カウンタ４０Ａからの命令があったときには複合同期信号５Ｃを反転して出力する回路である。そしてエッジ検出手段４０Ｃは図６に示したのと同様の回路である。
【００９９】
カウンタ４０Ａは、カウント数が一定の上限値に達すると反転手段４０Ｂを作動させて複合同期信号５Ｃを反転させる。この従来の同期分離手段４０の動作およびその問題点を図１８〜図２１を用いて説明する。
【０１００】
図１８および図１９に示す信号５Ｃａおよび５Ｃｂは、例えばカーナビゲーションシステム等において用いられる複合同期信号である。図１８に示した複合同期信号５Ｃａは、テレビ放送のＮＴＳＣ信号に準拠して作られた切り込みパルスのある標準的なものである。一方、図１９に示したような非標準の複合同期信号５Ｃｂは、カーナビゲーションシステムのように信号発生装置と画像表示装置が１対１で対応しているような閉鎖的なシステムでしばしば用いられる信号である。非標準の複合同期信号にすると回路が簡素ですむので、図１９に示したような複合同期信号５Ｃｂはよく用いられる。
【０１０１】
さて、図２０および図２１は、それぞれ図１８、図１９に示した複合同期信号５Ｃａ，５Ｃｂから水平同期信号を従来の同期分離手段４０を用いて分離した場合の信号波形を示したものである。この従来の方法では、図２０に示すように、図１８に示した信号５Ｃａについては水平同期信号５Ｈａをうまく分離できるが、図１９に示したような非標準の信号５Ｃｂについては、点Ｐにおいて１つパルスが抜けた水平同期信号５Ｈｂとなり、うまく分離できない。
【０１０２】
そこで、本実施の形態においては、点Ｐにおいてもパルスが抜けることがない水平同期信号を発生可能な同期分離手段を実現する。
【０１０３】
図１６に示したとおり、本実施の形態にかかる同期分離手段３５は、遅延手段３６、ＥＸＯＲ回路３７およびマスク手段３８を備えている。複合同期信号５Ｃは、遅延手段３６およびＥＸＯＲ回路３７のそれぞれに与えられる。また、ＥＸＯＲ回路３７の他方の入力端には遅延手段３６の出力３６Ｓが与えられる。そしてＥＸＯＲ回路３７の出力３７Ｓは、マスク手段３８に与えられ、マスク手段３８の出力が分離された入力水平同期信号５Ｈとなる。
【０１０４】
なお、マスク手段３８は図１７に示す構成の回路である。すなわち、マスク手段３８は、図６のエッジ検出手段３８Ａと、第１クロック１１Ｃのクロック数をカウントし、エッジ検出およびマスクフラグのＨｉｇｈ時にカウントリセットするカウンタ３８Ｂと、カウンタ３８Ｂのカウント数が所定の値に達するまでマスクフラグをＬｏｗに保ち到達後はＨｉｇｈにするフラグ保持手段３８Ｃと、マスクフラグ出力およびＥＸＯＲ回路３７の出力３７Ｓの論理積を演算するＡＮＤ回路３８Ｄとを備える。このマスク手段３８によれば、ＥＸＯＲ回路３７の出力３７Ｓのあるパルスの入力からカウンタ３８Ｂのカウント数が所定の値に達するまでの期間は、後続するパルスが出力されない。
【０１０５】
なお、上記のマスク手段３８の備えるカウンタ３８Ｂおよびフラグ保持手段３８Ｃは、いずれも例えばＶＨＤＬ等のハードウェア記述言語を援用することで容易に回路構成できる。
【０１０６】
図２２は、本実施の形態にかかる同期分離手段３５の動作を示した図であり、図１８に示したような非標準の複合同期信号であっても、水平同期信号を分離することができる。すなわち、遅延手段３６およびＥＸＯＲ回路３７により複合同期信号５Ｃｂのダウンエッジとアップエッジの両エッジを検出し、マスク手段３８によりマスクをかける。これにより、前縁のパルスだけを分離する。なお、図２３および図２４は、遅延手段３６およびＥＸＯＲ回路３７においてダウンエッジとアップエッジの両エッジが検出されることを説明する図である。
【０１０７】
なお、遅延手段３６およびＥＸＯＲ回路３７を用いることによって、入力複合同期信号の極性に依らず、出力３７Ｓのように上に凸のパルスを分離できるため、従来の技術のように入力複合同期信号の極性を判別する必要がない。また、反転器を用いれば、出力３７Ｓが下に凸のパルスを分離できるのは言うまでもない。
【０１０８】
＜実施の形態８＞
本実施の形態は、図１に示した画像表示装置において、同期信号が正常なパルスとして入力されない場合に異常パルスをマスクし、欠落したパルスを補償する入力同期信号補正手段を説明するものである。
【０１０９】
図２５は、本実施の形態に係る入力同期信号補正手段を表したものである。図において、５Ｈ，５Ｖはそれぞれ外部から入力された入力水平同期信号、入力垂直同期信号である。以降、入力水平同期信号５Ｈと入力垂直同期信号５Ｖは同様の処理を受けるので、入力水平同期信号５Ｈについてのみ説明する。
【０１１０】
本実施の形態に係る入力同期信号補正手段は、入力水平同期信号５Ｈのパルスから一定期間のパルスを無視するマスク手段４１Ｈ、マスク手段４１Ｈより出力された水平同期信号４１ＨＳのパルスから一定期間パルスがないと水平同期信号の欠落を補償する補償パルスを生成する補償パルス生成手段４２Ｈ、および入力水平同期信号５Ｈが安定して出力されているかどうかを判断する安定動作検出手段４３Ｈを備えている。なお、補償パルス生成手段４２Ｈは補償パルス出力４２ＨＳをマスク手段４１Ｈに伝える。また、安定動作検出手段４３Ｈは安定動作の情報に関する出力４３ＨＳをマスク手段４１Ｈに伝える。そして、５０Ｈは補償パルス生成手段４２Ｈから出力された水平同期信号である。
【０１１１】
なお、マスク手段４１Ｈは図１７に示したのと同様の回路である。また、補償パルス生成手段４２Ｈは図２６に示す構成の回路であり、安定動作検出手段４３Ｈは図２７に示す構成の回路である。なお、補償パルス生成手段４２Ｈの出力４２ＨＳは入力水平同期信号５Ｈに重畳してマスク手段４１Ｈに入力される。また、安定動作検出手段４３Ｈの出力４３ＨＳはマスク手段４１Ｈ内のフラグ保持手段に与えられ、出力４３ＨＳの値がＨｉｇｈのときにはフラグ保持手段のフラグを一時的かつ強制的にＬｏｗに保持させ、出力４３ＨＳの値がＬｏｗのときにフラグ保持手段のフラグを一時的かつ強制的にＨｉｇｈに保持させる。
【０１１２】
補償パルス生成手段４２Ｈは、図２６に示すとおり、図６のエッジ検出手段４２Ａと、第１クロック１１Ｃのクロック数をカウントし、エッジ検出後、カウント数が所定の値に達したときにＨｉｇｈ値を出力して、その後カウントリセットするカウンタ４２Ｂと、カウンタ４２Ｂの補償パルス出力４２ＨＳおよびマスク手段４１Ｈの出力４１ＨＳの論理和を演算するＯＲ回路４２Ｃとを備える。この補償パルス生成手段４２Ｈによれば、マスク手段４１Ｈの出力４１ＨＳのあるパルスの入力からカウンタ４２Ｂのカウント数が所定の値に達する期間が過ぎたときに、補償パルスが５０Ｈに出力される。
【０１１３】
また、安定動作検出手段４３Ｈは、図２７に示すとおり、図６のエッジ検出手段４３Ａと、第１クロック１１Ｃのクロック数をエッジ検出後からカウントし、次のエッジの検出時におけるカウント数を出力して、その後カウントリセットする第１カウンタ４３Ｂと、第１カウンタ４３Ｂの出力に所定の値を加える加算器４３Ｃと、第１カウンタ４３Ｂの出力から所定の値を減じる減算器４３Ｄと、エッジ検出をイネーブル信号としつつ第１カウンタ４３Ｂの出力を受けてその一つ前のエッジ検出時点での第１カウンタ４３Ｂの出力の値を出力するＤ−ＦＦ４３Ｅとを備える。そして、さらに安定動作検出手段４３Ｈは、加算器４３Ｃの出力とＤ−ＦＦ４３Ｅの出力とを比較し、加算器４３Ｃの出力値がＤ−ＦＦ４３Ｅの出力値よりも大きい場合にＨｉｇｈを出力する比較器４３Ｆと、減算器４３Ｄの出力とＤ−ＦＦ４３Ｅの出力とを比較し、減算器４３Ｄの出力値がＤ−ＦＦ４３Ｅの出力値よりも小さい場合にＨｉｇｈを出力する比較器４３Ｇと、比較器４３Ｆおよび４３Ｇの論理積を演算するＡＮＤ回路４３Ｉと、エッジ検出をイネーブル信号としつつＡＮＤ回路４３Ｉの出力のうちＨｉｇｈとなった回数をカウントする第２カウンタ４３Ｊと、エッジ検出をイネーブル信号としつつＡＮＤ回路４３Ｉの出力のうちＬｏｗとなった回数をカウントする第３カウンタ４３Ｋと、第２カウンタ４３Ｊのカウント数がある値以上となったときにＨｉｇｈの安定フラグを出力４３ＨＳとして出力し、第３カウンタ４３Ｋのカウント数がある値以上となったときにＬｏｗの安定フラグを出力４３ＨＳとして出力するフラグ保持手段４３Ｌとを有する。
【０１１４】
なお、上記の補償パルス生成手段４２Ｈの備えるカウンタ４２Ｂ並びに安定動作検出手段４３Ｈの備える第１〜第３カウンタ４３Ｂ，４３Ｊ，４３Ｋ、およびフラグ保持手段４３Ｌは、いずれも例えばＶＨＤＬ等のハードウェア記述言語を援用することで容易に回路構成できる。
【０１１５】
さて、図２８〜図３３は、本実施の形態に係る入力同期信号補正手段の動作を説明するための図である。図２８に示すように、入力パルスＰ１ａから、一定期間マスクをかけることにより、正常周期より早い異常入力パルスＰ１ｂを削除することができる。また、図２９に示すように、正常周期位置にパルスが無ければ、欠落補償パルスＣＰ２を付加する。
【０１１６】
しかし、それだけでは、正常周期より遅いパルスＰ２ｂを削除することはできない。従って、図３０に示すように欠落補償パルスＣＰ２からも一定期間マスクをかけることにより、異常パルスＰ２ｂを削除する。これによりほぼ完全に異常パルスを削除することができる。
【０１１７】
しかしながら、図３１に示すように、欠落補償パルスＣＰ１，ＣＰ２からマスクをかけると、入力同期信号が正常なパルスＰ１ａ，Ｐ２ａに戻った時、正常なパルスＰ１ａ，Ｐ２ａと欠落補償パルスＣＰ１，ＣＰ２との間で位相が異なると、位相が異なったまま、欠落補償パルスを同期信号として後段の回路が動作することになり、同期のずれた映像が表示されることになる。
【０１１８】
これを防ぐため、入力パルスの周期をカウントすることにより、入力同期信号が安定動作を始めた時に、図３２に示すように、マスクを一時的に解除する。その後、再び異常パルスの入力に備えて、図３３に示すようにマスクをかける。入力同期信号の安定判定は、例えば、入力パルスの周期が、Ｎ回連続ある誤差Ｍの範囲内であれば安定と判定すればよい。
【０１１９】
このようにすれば、入力同期信号が不安定または欠落しても、安定した同期信号を得ることができる。また、入力同期信号の安定性を判定し、不安定から安定となったとき、マスクを一時的に解除することにより、入力同期信号が安定したときに、異なった位相で欠落補償パルスを発生し続けることを防ぐことができる。
【０１２０】
なお、上記の安定動作検出手段４３Ｈは、この図３２、図３３の動作を実現するものであり、図２７中の加算器４３Ｃにおける所定の値と減算器４３Ｄにおける所定の値との和が上記の誤差Ｍに相当する。また、第２カウンタ４３Ｊでのカウント数が上記の回数Ｎに相当する。
【０１２１】
【発明の効果】
請求項１に記載の発明によれば、第１マスク解除後に一定期間、同期信号の新たなパルスが入力されなければ欠落補償パルスを生成し、欠落補償パルスからさらに所定の期間パルス生成を防ぐ第２マスクをかけ、同期信号のパルスの周期からその安定性を所定の基準に基づいて判別し、不安定から安定となったとき、一時的に第２マスクを解除するので、入力同期信号が不安定または欠落しても、安定した同期信号を得ることができる。また、入力同期信号の安定性を判定し、不安定から安定となったとき、マスクを一時的に解除することにより、入力同期信号が安定したときに、異なった位相で欠落補償パルスを発生し続けることを防ぐことができる。
【０１２２】
請求項２に記載の発明によれば、第２クロックを基準にした新たな映像信号を生成し、入力映像信号と重畳するので、入力同期信号が乱れた時であっても新たな映像信号は乱れない。よって、ＯＳＤ情報や文字情報等を新たな映像信号とし、テレビ放送等を入力映像信号として採用すれば、テレビ放送等が弱電界状態にあるときでも、ＯＳＤ情報や文字情報等の重畳映像が乱れることがない。
【図面の簡単な説明】
【図１】 実施の形態１に係る画像表示装置のブロック図である。
【図２】 実施の形態１に係る画像表示装置中の第２クロック生成手段９Ｃを示す図である。
【図３】 実施の形態２に係る画像表示装置のブロック図である。
【図４】 実施の形態３に係る画像表示装置のブロック図である。
【図５】 実施の形態１〜３に係る画像表示装置中の同期信号発生手段１０を示す図である。
【図６】 エッジ検出手段１０Ｅの構成例を示す図である。
【図７】 入力水平同期信号５Ｈ、サンプリング垂直同期信号１２Ｖ、および同期信号１３Ｖ，１３Ｈのタイミングを示す図である。
【図８】 サンプリング垂直同期信号１２Ｖ、遅延垂直同期信号１２ＶＤおよび垂直同期信号１３Ｖのタイミングを示す図である。
【図９】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１０】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１１】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１２】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１３】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１４】 実施の形態７に係る複合同期分離手段を示す図である。
【図１５】 従来の複合同期分離手段を示す図である。
【図１６】 実施の形態７に係る複合同期分離手段の構成を示す図である。
【図１７】 マスク手段３８の構成を示す図である。
【図１８】 複合同期信号を示す図である。
【図１９】 複合同期信号を示す図である。
【図２０】 複合同期信号と水平同期信号とを示す図である。
【図２１】 複合同期信号と水平同期信号とを示す図である。
【図２２】 複合同期信号と水平同期信号とを示す図である。
【図２３】 ＥＸＯＲ回路３７の出力３７Ｓを示す図である。
【図２４】 ＥＸＯＲ回路３７の出力３７Ｓを示す図である。
【図２５】 実施の形態８に係る入力同期信号補正手段を示す図である。
【図２６】 補償パルス生成手段を示す図である。
【図２７】 安定動作検出手段を示す図である。
【図２８】 正常入力パルスと異常入力パルスとを示す図である。
【図２９】 正常入力パルスと異常入力パルスと欠落補償パルスとを示す図である。
【図３０】 正常入力パルスと異常入力パルスと欠落補償パルスとを示す図である。
【図３１】 正常入力パルスと欠落補償パルスとを示す図である。
【図３２】 正常入力パルスを示す図である。
【図３３】 正常入力パルスを示す図である。
【図３４】 従来の画像表示装置を示すブロック図である。
【符号の説明】
１ 表示手段、２ クロック生成手段（第３クロック生成手段）、２Ｃ 第３クロック、３ ＯＳＤ発生手段、４ 入力映像信号、５Ｈ 入力水平同期信号、５Ｖ 入力垂直同期信号、５Ｃ 複合同期信号、６ ＯＳＤ情報、７ 信号処理手段、８ サンプリング手段、９ 第２クロック生成手段、９Ｃ 第２クロック、１０ 同期信号発生手段、１１ 第１クロック生成手段、１１Ｃ 第１クロック、１２Ｖ サンプリング垂直同期信号、１２ＶＤ 遅延垂直同期信号、１３Ｈ水平同期信号、１３Ｖ 垂直同期信号、１４Ｒ 読み出しタイミング制御信号、１４Ｗ 書き込みタイミング制御信号、１５ 記憶手段、１６〜１８ 映像信号、３５ 同期分離手段、４１Ｈ，４１Ｖ マスク手段、４２Ｈ，４２Ｖ 補償パルス生成手段、４３Ｈ，４３Ｖ 安定動作検出手段。
【発明の属する技術分野】
この発明は、映像信号および同期信号が入力されることにより映像を表示する、車載用ディスプレイやパソコン端末用ディスプレイ等の画像表示装置に関する。
【０００２】
【従来の技術】
図３４に従来の画像表示装置のブロック図の一例を示す。図３４において、この画像表示装置は、液晶ディスプレイやＣＲＴ等の表示手段１と、ＰＬＬ（Phase Locked Loop）回路等で構成されるクロック生成手段２と、ＯＳＤ（On Screen Display）情報を発生させるＯＳＤ発生手段３とを備えている。なお、ここでいうＯＳＤ情報とは、例えば、テレビ放送チャネルの表示や音量の表示、画面輝度調整メニューの表示などの文字情報や、さらには、ナビゲーションマップやインターネット画面等の画像情報のことであって、入力映像信号４に重畳して表示手段１に表示される映像情報全般のことを指す。
【０００３】
表示手段１は、クロック生成手段２において入力水平同期信号５Ｈに基づいて生成されたクロック２Ｃと、入力映像信号４の同期信号である入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖとを用いてアナログ信号である入力映像信号４をデジタル信号に変換し、その後、コントラスト調整や輝度調整等の信号処理を行った上で映像を表示する。また、クロック生成手段２は、変換後の１水平期間中のデジタル信号のドット発生の基準タイミングとなるドットクロックたるクロック２Ｃを、入力水平同期信号５Ｈと同期するように生成する。
【０００４】
また、ＯＳＤ発生手段３は、クロック２Ｃ、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖを用いてＯＳＤ情報６を発生させる。ＯＳＤ発生手段３から出力されたＯＳＤ情報６は、表示手段１において電気的な高速スイッチングが行われて入力映像信号４と重畳される。そして重畳後の信号は、表示手段１においてクロック２Ｃによりサンプリングされ、入力水平同期信号５Ｈ、入力垂直同期信号５Ｖを用いて映像として表示される。
【０００５】
【発明が解決しようとする課題】
上記のような従来の画像表示装置では、入力水平同期信号５Ｈを用いてクロック生成手段２により生成したクロック２Ｃを基準としてＯＳＤ情報６を発生している。そのため、入力映像信号４が例えばテレビ放送である場合、受信状況の悪化で放送電波が弱電界状態となり入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖが乱れると、ＯＳＤ情報６も乱れてしまうという問題がある。このような問題は、特に車載用ディスプレイのように移動体中に設置された画像表示装置において発生しやすい。
【０００６】
また、入力映像信号４がパソコンからの出力画像等のように弱電界状態となりにくい信号であって、ＯＳＤ情報６の乱れの可能性が少ない場合であっても、以下のような問題がある。すなわち、アナログ信号たる入力映像信号４の取得源がパソコン出力等のデジタル画像である場合、そのデジタル画像の１水平期間当たりのドットクロック数と、表示手段１の１水平期間当たりのドットクロック数とが異なる場合がある。
【０００７】
すると、例えば１水平期間当たり３００ドットの入力映像信号４を例えば１水平期間当たり６００ドットで表示する場合などのように、入力映像信号４の各ドットの画像信号の強度をそのまま表示手段１の表示映像中のドットに反映することができる（すなわち、上記の場合であれば表示手段１の隣接するドット２個分の画像信号の強度を入力映像信号４のドット１個分の画像信号の強度に対応させる）場合もあれば、一方で、例えば１水平期間当たり６００ドットの入力映像信号４を例えば１水平期間当たり５００ドットで表示する場合などのように、入力映像信号４の各ドットの画像信号の強度をそのまま表示手段１の表示映像中のドットに反映することができない場合もある。
【０００８】
すなわち、後者のような場合においては、入力映像信号４中の各ドットのうちサンプリングされないドットが存在したり、あるいは、表示手段１におけるサンプリング位置の採り方によっては、表示手段１の表示映像中に、入力映像信号４のドットの画像信号の強度をそのまま反映したドットと、入力映像信号４のうち隣接ドット間の信号変化部分をサンプリングしてしまうドットとが混在することがある。
【０００９】
このように、サンプリングされないドットが存在すると入力映像信号４を正確に映像化することはできず、また、隣接ドット間の信号変化部分をサンプリングしたドットにおいては、その信号値が不安定となってしまうため、入力映像信号４が表示手段１において表示されたときに、映像にモアレや滲みが見られる場合がある。
【００１０】
そこで、この発明の課題は、入力映像信号の入力同期信号が乱れても重畳される他の映像が乱れない画像表示装置を得ること、および、入力映像信号の１水平期間当たりのドットクロック数と表示手段の１水平期間当たりのドットクロック数とが異なる場合であっても、美しい映像を表示できる画像表示装置を得ることにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、映像信号および前記映像信号の同期信号が入力される画像表示装置であって、前記同期信号を用いて第１クロックを生成する第１クロック生成手段と、前記第１クロックを用いて前記映像信号をサンプリングするサンプリング手段と、前記サンプリング手段によってサンプリングされた前記映像信号を記憶する記憶手段と、第２クロックを生成する第２クロック生成手段と、前記第２クロックを用いて前記記憶手段から前記映像信号を読み出す信号処理手段と、前記第２クロックを用いて新たな同期信号を発生する同期信号発生手段と、前記新たな同期信号を用いて前記信号処理手段が読み出した映像信号を表示する表示手段とを備え、入力された前記同期信号のパルスから所定の期間パルス生成を防ぐ第１マスクをかけ、第１マスク解除後に一定期間、前記同期信号の新たなパルスが入力されなければ欠落補償パルスを生成し、欠落補償パルスからさらに所定の期間パルス生成を防ぐ第２マスクをかけ、前記同期信号のパルスの周期からその安定性を所定の基準に基づいて判別し、不安定から安定となったとき、一時的に前記第２マスクを解除する画像表示装置である。
請求項２に記載の発明は、請求項１に記載の画像表示装置であって、前記第２クロックを基準にして生成した新たな映像信号を前記入力された映像信号に重畳する画像表示装置である。
【００２０】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態にかかる画像表示装置は、入力映像信号をデジタル情報として一旦、記憶手段に書き込み、その後、入力同期信号から独立して発生させたクロックを用いて表示手段に映像を表示させる画像表示装置である。このような構成とすることにより、入力映像信号の入力同期信号が乱れても重畳される他の映像が乱れず、また、入力映像信号の１水平期間当たりのドットクロック数と表示手段の１水平期間当たりのドットクロック数とが異なる場合であっても、美しい映像を表示できる画像表示装置を得ることができる。本実施の形態にかかる画像表示装置について以下に詳説する。
【００２１】
図１は本実施の形態にかかる画像表示装置を示す図である。なお、図１では、図３４に示した従来の画像表示装置と同様の機能を有する要素については同一符号を付している。すなわち、図１において本実施の形態にかかる画像表示装置は、表示手段１、第３クロック生成手段２およびＯＳＤ発生手段３を有しており、それぞれの要素は、従来のものと同一の機能を有している。
【００２２】
また、本実施の形態にかかる画像表示装置はさらに、入力映像信号４、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖのサンプリングを行うサンプリング手段８と、入力水平同期信号５Ｈを用いずに第２クロック９Ｃを生成する第２クロック生成手段９と、入力水平同期信号５Ｈに同期した第１クロック１１Ｃを生成する第１クロック生成手段１１と、サンプリング結果を記憶する記憶手段１５と、記憶手段１５に書き込まれた映像信号を読み出して各種の信号処理を行い、アナログ信号の映像信号１８に変換して出力する信号処理手段７と、表示手段１およびＯＳＤ発生手段３において用いられる垂直同期信号１３Ｖおよび水平同期信号１３Ｈを発生する同期信号発生手段１０とをさらに備えている。
【００２３】
なお、サンプリング手段８には第１クロック１１Ｃが入力され、このクロックを基準タイミングとして用いて入力映像信号４、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖのサンプリングが行われる。そして、そのサンプリング結果がデジタル画像データである映像信号１６として出力される。なお、入力垂直同期信号５Ｖのサンプリング結果は、サンプリング垂直同期信号１２Ｖとしてさらに出力される。このサンプリング垂直同期信号１２Ｖは、入力同期信号５Ｖとほぼ同様の波形であるが、サンプリング手段８においてサンプリングがなされることで入力垂直同期信号５Ｖの波形中の鈍りが解消されている。
【００２４】
また、信号処理手段７は、コントラスト調整や輝度調整等の信号処理を行う。そのため、信号処理手段７には同期信号発生手段１０から出力される水平同期信号１３Ｈおよび垂直同期信号１３Ｖと第２クロック９Ｃとが入力されて、これらの各信号を用いて記憶手段１５からの映像信号１７の読み出しが行われる。なお、信号処理手段７にはＯＳＤ情報６も入力される。
【００２５】
また、記憶手段１５においては、サンプリング手段８から出力される映像信号１６のデジタル画像データを記憶するため、ラインメモリ等のメモリ回路が設けられている。
【００２６】
また、同期信号発生手段１０には、サンプリング垂直同期信号１２Ｖと第２クロック９Ｃとが入力される。そして、サンプリング垂直同期信号１２Ｖおよび第２クロック９Ｃに基づいて垂直同期信号１３Ｖおよび水平同期信号１３Ｈが生成される。なお、垂直同期信号１３Ｖの１垂直期間および水平同期信号１３Ｈの１水平期間は、それぞれ入力垂直同期信号５Ｖの１垂直期間および入力同期信号５Ｈの１水平期間にほぼ等しくなるよう同期信号発生手段１０において制御される。そして、生成された垂直同期信号１３Ｖおよび水平同期信号１３Ｈは、ＯＳＤ発生手段３および表示手段１に入力される。
【００２７】
なお、ＯＳＤ発生手段３には、垂直同期信号１３Ｖおよび水平同期信号１３Ｈとともに、第２クロック９Ｃも入力される。また、水平同期信号１３Ｈは第３クロック生成手段２にも入力される。第３クロック生成手段２において第３クロック２Ｃは水平同期信号１３Ｈに基づいて生成される。
【００２８】
また、図２は、図１における第２クロック生成手段９の構成例を表したものである。第２クロック生成手段９は、一定周期で第２クロック９Ｃを出力できる回路であればよく、そのような回路として例えばＰＬＬ回路が存在する。図２では、第２クロック生成手段９としてＰＬＬ回路を採用しており、第２クロック生成手段９は、パルス状の基準信号を出力する発振器２９、１／Ｎ分周器３０、位相比較器３１、ＶＣＯ（Voltage Controlled Oscillator）３２、１／Ｍ分周器３３およびフィルタ３４を備えている。
【００２９】
このＰＬＬ回路においては、１／Ｎ分周器３０が発振器２９からの基準信号の周波数をＮ分の１に分周して位相比較器３１に出力する。そして、１／Ｍ分周器３３もＶＣＯ３２で発生したパルス列ｃｌｋの周波数をＭ分の１に分周して位相比較器３１に出力する。位相比較器３１においては、両信号の位相を比較してその位相差に応じて比較結果の電圧信号を出力する。そして、その比較結果の電圧信号がフィルタ３４により平滑化されてＶＣＯ３２の制御信号となり、ＶＣＯで発生されるパルス列ｃｌｋの発振周波数を変化させ、また、パルス列ｃｌｋの位相を基準信号の位相に自動的に合わせる。よって、分周比Ｍ，Ｎの値並びに基準信号の位相および周波数を適切に調節することで、任意のパルス列ｃｌｋを第２クロック９Ｃとして採用することができる。
【００３０】
そこで、第２クロック生成手段９においては、表示手段１の１水平期間当たりのドットクロック数に合わせて第２クロック９Ｃを生成するようにしておく。このように、第２クロック９Ｃを、入力水平同期信号５Ｈから独立して生成し、表示手段１の１水平期間当たりのドットクロック数に合わせておけば、入力同期信号５Ｈ，５Ｖに乱れが生じたとしても、第２クロック９Ｃにより安定した水平同期信号１３Ｈおよび垂直同期信号１３Ｖを生成することができる。よって、ＯＳＤ発生手段３においては、安定した水平同期信号１３Ｈおよび垂直同期信号１３Ｖを用いてＯＳＤ情報６を発生させることができる。また、表示手段１において安定してＯＳＤ情報６の映像を表示することができる。よって、入力同期信号５Ｈ，５Ｖが乱れた場合であっても、入力映像信号４に重畳されるＯＳＤ情報６の映像が乱れることはない。
【００３１】
なお、第１クロック生成手段１１および第３クロック生成手段２についても、第２クロック生成手段９と同様のＰＬＬ回路で構成すればよい。ただしその場合、第１クロック生成手段１１については発振器２９からの基準信号の代わりに入力水平同期信号５Ｈが１／Ｎ分周器３０に入力され、第３クロック生成手段２については発振器２９からの基準信号の代わりに水平同期信号１３Ｈが１／Ｎ分周器３０に入力されることになる。そして、各々の場合のパルス列ｃｌｋが、第１クロック１１Ｃ、第３クロック２Ｃとなる。
【００３２】
上記構成の画像表示装置の動作を説明する。まず、サンプリング手段８は、第１クロック１１Ｃをサンプリングクロックとして用いつつ、入力映像信号４、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖをサンプリングする。
【００３３】
なお、入力映像信号４の取得源がデジタル画像である場合には、そのデジタル画像の１水平期間当たりのドットクロック数の情報を予め第１クロック生成手段１１に与えておき、第１クロック生成手段１１がそのドットクロック数に合わせて第１クロック１１Ｃを生成するようにしておく。具体的には、上記のように第１クロック生成手段１１をＰＬＬ回路を用いて構成する場合には、分周比Ｍ，Ｎの値を適当に調節することにより、そのデジタル画像の１水平期間当たりのドットクロック数に合わせて第１クロック１１Ｃを生成する。
【００３４】
また、入力映像信号４の取得源がテレビ放送等のアナログ画像である場合には、第１クロック１１Ｃのクロック数を適当に（例えば表示手段１の１水平期間当たりのドットクロック数に）設定しておけばよい。
【００３５】
そして、入力映像信号４、入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈのサンプリング結果は映像信号１６として出力され、第１クロック１１Ｃ、入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈを用いてサンプリング手段８で生成された書き込みタイミング制御信号１４Ｗに基づいて記憶手段１５に書き込まれる。
【００３６】
そして、信号処理手段７において、コントラスト調整や輝度調整等の信号処理が行われる。その後、信号処理手段７においては、映像信号１７のデジタル／アナログ変換が行われ、ＯＳＤ情報６が映像信号１７に重畳されて映像信号１８として出力される。
【００３７】
そして、表示手段１は、第３クロック２Ｃ、水平同期信号１３Ｈおよび垂直同期信号１３Ｖに基づいて映像信号１８をサンプリングして表示する。
【００３８】
なお、映像信号１７の読み出しは、第２クロック９Ｃ、水平同期信号１３Ｈおよび垂直同期信号１３Ｖを用いて信号処理手段７で生成された読み出しタイミング制御信号１４Ｒに基づいて行われる。
【００３９】
ここで、アナログ信号たる入力映像信号４の取得源がデジタル画像であり、そのデジタル画像の１水平期間当たりのドットクロック数と表示手段１の１水平期間当たりのドットクロック数とが異なる場合には、信号処理手段７においてさらに、画素数変換動作が行われつつ映像信号１７の読み出しが行われる。
【００４０】
ここでいう画素数変換動作とは、記憶手段１５に書き込まれたデジタル画像データを、記憶時のドット数とは異なるドット数で読み取る動作のことを指す。
【００４１】
画素数変換動作の一例として、例えば１水平期間当たり６００ドットで記憶されたデジタル画像データを例えば１水平期間当たり５００ドットで読み出す場合がある。このように６００ドット分の映像を５００ドット分の映像に変換すると、記憶されたデジタル画像データの強度をそのまま読み出すことができるドットもあれば、読み出し部分がデジタル画像データのうち隣接する複数ドットにまたがってしまうドットもある。そこで、後者のようなドットについては、デジタル画像データのうちまたがってしまう複数ドットの各信号強度の平均値を割り出して、その値を読み出すのである。このような動作は、信号処理手段７を用いて容易に実現することができる。
【００４２】
このようにすれば、記憶手段１５に記憶されたデジタル画像データの全ドットの信号強度の情報を活かすことができ、従来の技術のようにサンプリングされないドットが存在する場合に比べ、入力映像信号４をより正確に映像化することができる。また、信号処理手段７が映像信号１７を読み取る段階で、表示手段１の１水平期間当たりのドットクロック数に合わせた第２クロック９Ｃを用いているため、表示手段１が映像信号１８をサンプリングするときに、記憶手段１５に記憶されたデジタル画像データの隣接ドット間の信号変化部分をサンプリングしてしまうことはない。よって、入力映像信号４が表示手段１において表示されたときに、映像にモアレや滲みを発生させない。
【００４３】
また、画素数変換動作の他の一例として、記憶手段１５に記憶されたデジタル画像データのうち一部を読み取る場合もある。例えば１水平期間当たり６００ドットで記憶されたデジタル画像データのうち、例えば４８０ドット分が映像の表示される部分であり、残りの１２０ドット分には黒映像が記憶されている場合であって、表示手段１において１水平期間当たり５００ドットで読み出すときには、映像表示部分である４８０ドット分をそのまま抜き出し、２０ドット分を黒映像部分とする場合である。このような動作も、信号処理手段７を用いて容易に実現することができる。この場合も、入力映像信号４をより正確に映像化することができ、また、映像にモアレや滲みを発生させない。
【００４４】
以上に示したように、本実施の形態に係る画像表示装置を用いれば、第２クロック９Ｃは、入力水平同期信号５Ｈから独立して生成されるので、入力同期信号５Ｈ，５Ｖに乱れが生じたとしても、第２クロック９Ｃにより安定した水平同期信号１３Ｈおよび垂直同期信号１３Ｖを生成することができる。そして、それらの同期信号を用いて、ＯＳＤ情報６が発生され、かつ、表示手段１が映像を表示するので、入力同期信号５Ｈ，５Ｖが乱れた場合であっても、入力映像信号４に重畳されるＯＳＤ情報６の映像が乱れることはない。
【００４５】
また、入力映像信号４が一旦、記憶手段１５に記憶され、入力同期信号４から独立して表示手段１の１水平期間あたりのドットクロック数に合わせて発生させた第２クロック９Ｃを用いて、信号処理手段７が画素数変換動作を行いつつ映像信号１７の読み出しを行うので、入力映像信号４の１水平期間当たりのドットクロック数と表示手段１の１水平期間当たりのドットクロック数とが異なる場合であっても、美しい映像を表示できる。
【００４６】
＜実施の形態２＞
本実施の形態にかかる画像表示装置は、実施の形態１にかかる画像表示装置の変形例である。具体的には、図３に示すように、実施の形態１にかかる画像表示装置からＯＳＤ発生手段３を除去したものである。
【００４７】
このように、ＯＳＤ発生手段３が存在しない場合には、実施の形態１にかかる画像表示装置の有する効果のうち、入力映像信号４の１水平期間当たりのドットクロック数と表示手段１の１水平期間当たりのドットクロック数とが異なる場合に美しい映像を表示できる、という効果が作用する。
【００４８】
＜実施の形態３＞
本実施の形態にかかる画像表示装置は、実施の形態２にかかる画像表示装置の変形例である。具体的には、図４に示すように、実施の形態２にかかる画像表示装置からさらに第３クロック生成手段２を除去し、表示手段１には第３クロック２Ｃの代わりに第２クロック生成手段９の出力である第２クロック９Ｃを入力したものである。
【００４９】
実施の形態１において、第３クロック２Ｃは水平同期信号１３Ｈに基づいて生成されていた。しかし、水平同期信号１３Ｈは、第２クロック９Ｃに基づいて生成されていたので、図４に示したように第２クロック９Ｃを直接、表示手段１に与えるようにしてもよい。
【００５０】
なお、もちろん、図１に示した画像表示装置から第３クロック生成手段２を除去し、第３クロック２Ｃの代わりに第２クロック生成手段９の出力である第２クロック９Ｃを表示手段１に入力することも可能である。
【００５１】
例えば、ナビゲーションシステムにおける従来の車載用ディスプレイは、図３４に示したような、表示手段１とクロック生成手段２とＯＳＤ発生手段３とを有する画像表示装置であった。このような従来の画像表示装置を、本発明にかかる画像表示装置に改造する場合には、サンプリング手段８、第１クロック生成手段１１、記憶手段１５、信号処理手段７、第２クロック生成手段９および同期信号発生手段１０を追加すればよい。そして、図３４において、入力映像信号４の代わりに映像信号１８を、入力水平同期信号５Ｈの代わりに水平同期信号１３Ｈを、入力垂直同期信号５Ｖの代わりに垂直同期信号１３Ｖを、それぞれ与えるようにし、クロック生成手段２を第３クロック生成手段２と読み替えればよい。また、ＯＳＤ情報６を信号処理手段７を経由して表示手段１に入力するようにすればよい。そうすれば、図１に示した画像表示装置が実現できる。
【００５２】
しかし、表示手段１のみの機能を有する車載用ディスプレイを製造し、サンプリングクロックの生成を外部装置（上記の追加部分、特にそのうち第２クロック生成手段９）に委ねるようにしてもよい。そして、その外部装置とその車載用ディスプレイとを含めて一つの画像表示装置と考えればよい。本実施の形態は、そのような場合を考慮したものである。そうすれば、従来の画像表示装置を改造する場合に比べ、第３クロック生成手段２を構成する部品が不必要となるので、コスト低下を図ることができる。
【００５３】
＜実施の形態４＞
本実施の形態は、実施の形態１〜３に係る画像表示装置のうち、同期信号発生手段１０の構成について説明するものである。
【００５４】
図５は同期信号発生手段１０の構成例を示す図である。なお、図５において、９Ｃ，１２Ｖ，１３Ｈ，１３Ｖの各信号は、図１、図３、図４に示した各信号と同一のものである。
【００５５】
さて、同期信号発生手段１０は、第２クロック９Ｃから水平同期信号１３Ｈを発生させる第１カウンタ１０Ｈ、サンプリング垂直同期信号１２Ｖを遅延させて遅延垂直同期信号１２ＶＤを発生させる遅延手段１０Ｄ、遅延垂直同期信号１２ＶＤのエッジを検出するエッジ検出手段１０Ｅ、エッジ検出手段１０Ｅにおける検出結果をフラグ情報として保持するフラグ保持手段１０Ｌおよび垂直同期信号１３Ｖを発生させる第２カウンタ１０Ｖを備える。なお、遅延手段１０Ｄの存在理由については後述する。
【００５６】
まず、第１カウンタ１０Ｈは、入力パルス数をカウントして所定のパルス数に達すると例えばＬｏｗアクティブのパルスを水平同期信号１３Ｈとして１回出力し、カウント数をリセットする回路として構成される。このような回路はＮ進カウンタを用いて容易に構成される。そして、第２クロック９Ｃを第１カウンタ１０Ｈに入力し、表示手段１の１水平期間のドットクロック数を上記の所定のパルス数とする。こうすれば、水平同期信号１３Ｈが第２クロック９Ｃに基づいて発生する。
【００５７】
また、エッジ検出手段１０Ｅは、例えば図６に示すような構成の回路である。すなわち、エッジ検出手段１０Ｅは、遅延垂直同期信号１２ＶＤを入力とするＤ−ＦＦ回路１９Ａと、Ｄ−ＦＦ回路１９Ａからの出力１９ＡＳを入力とするＤ−ＦＦ回路１９Ｂと、Ｄ−ＦＦ回路１９Ｂからの出力１９ＢＳを入力とするインバータ１９Ｃと、Ｄ−ＦＦ回路１９Ａからの出力１９ＡＳおよびインバータ１９Ｃからの出力１９ＣＳを入力とするＡＮＤ回路１９Ｄとを備える。このエッジ検出手段１０Ｅによれば、遅延垂直同期信号１２ＶＤの立上がりエッジを検出でき、その検出時にパルスが検出出力１０ＥＳとして出力される。
【００５８】
そして、検出出力１０ＥＳはフラグ保持手段１０Ｌに入力される。フラグ保持手段１０Ｌは、検出出力１０ＥＳの有無の情報をフラグとして保持し、検出出力１０ＥＳが入力されたときにフラグ出力１０ＬＳをＬｏｗからＨｉｇｈに切り替える回路である（例としてＨｉｇｈアクティブとしている）。なお、Ｈｉｇｈとなったフラグ出力１０ＬＳは、第２カウンタ１０Ｖからのリセット出力１０Ｒが入力されたときにＬｏｗに戻される。
【００５９】
また、第２カウンタ１０Ｖは、フラグ出力１０ＬＳがＨｉｇｈになった後、第１カウンタの出力１３ＨがＬｏｗとなったときに垂直同期信号１３Ｖをアクティブにし、第１カウンタの出力１３Ｈが所定の回数入力されるまで垂直同期信号１３Ｖをアクティブ（例えばＬｏｗアクティブ）にし続ける回路である。すなわち、第２カウンタ１０Ｖは、遅延垂直同期信号１２ＶＤのパルス入力後、最初の水平同期信号１３Ｈのパルスが入力されたときに垂直同期信号１３Ｖのパルスを生成する。なお、垂直同期信号１３Ｖが非アクティブになったときには、第２カウンタ１０Ｖからフラグ保持手段１０Ｌに対してリセット出力１０Ｒが出力される。
【００６０】
このように第２カウンタ１０Ｖが、遅延垂直同期信号１２ＶＤのパルス入力後、最初の水平同期信号１３Ｈのパルスが入力されたときに垂直同期信号１３Ｖのパルスを生成することで、入力垂直同期信号５Ｖと垂直同期信号１３Ｖとを対応させることができる。
【００６１】
なお、上記の同期信号発生手段１０の備える第１カウンタ１０Ｈ、第２カウンタ１０Ｖ、フラグ保持手段１０Ｌ、遅延手段１０Ｄは、いずれも例えばＶＨＤＬ（Very high speed integrated circuit Hardware Description Language）等のハードウェア記述言語を援用することで容易に回路構成できる。
【００６２】
なお、図７は、入力水平同期信号５Ｈ、サンプリング垂直同期信号１２Ｖ、水平同期信号１３Ｈおよび垂直同期信号１３Ｖのタイミングチャートを示している。図７に示すように、垂直同期信号１３Ｖは水平同期信号１３Ｈに同期してアクティブとなっている。また、水平同期信号１３Ｈは、入力水平同期信号５Ｈとは別個に独立して生成されている。
【００６３】
ただし、垂直同期信号１３Ｖは、図５に示したようにサンプリング垂直同期信号１２Ｖに基づいて生成されているので、サンプリング垂直同期信号１２Ｖと無関係ではない。このことを示したのが図８である。
【００６４】
図８に示すように、サンプリング垂直同期信号１２Ｖのあるパルス１２Ｖａは、図５中の遅延手段１０Ｄにより期間ＤＬＹだけ遅延されて、遅延垂直同期信号１２ＶＤ中のパルス１２ＶＤａとして現れる。
【００６５】
ここで、図５中の第２カウンタ１０Ｖにおいて、遅延垂直同期信号１２ＶＤのパルス入力後、最初の水平同期信号１３Ｈのパルスが入力されたときに垂直同期信号１３Ｖのパルスを生成していたことを考え合わせると、垂直同期信号１３Ｖのパルスは、パルス１２ＶＤａの発生後、１水平期間分経過する期間のうちいつ出力されるか特定できない。すなわち、垂直同期信号１３Ｖのパルスは、水平同期信号１３Ｈのパルスとパルス１２ＶＤａとの間で時間差がない場合には、パルス１２ＶＤａと同時に発生するパルス１３Ｖａとして出力されるが、水平同期信号１３Ｈのパルスとパルス１２ＶＤａとの間で時間差が最大となる場合には、パルス１２ＶＤａから１水平期間分遅れて発生するパルス１３Ｖｂとして出力されることになる。
【００６６】
これは、水平同期信号１３Ｈを、第２クロック９Ｃを用いて入力水平同期信号５Ｈとは別個に独立して生成していることに起因する。
【００６７】
さて、その場合、以下のような問題が存在する。すなわち、記憶手段１５への映像信号１６の書き込みは、上記のように書き込みタイミング制御信号１４Ｗに基づいて制御される。ここで、書き込みタイミング制御信号１４Ｗは、第１クロック１１Ｃ、入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈに基づいて生成される。一方、記憶手段１５からの映像信号１７の読み出しは、上記のように読み出しタイミング制御信号１４Ｒに基づいて制御される。読み出しタイミング制御信号１４Ｒは、第２クロック９Ｃ、垂直同期信号１３Ｖおよび水平同期信号１３Ｈに基づいて生成される。
【００６８】
すると、水平同期信号１３Ｈを、第２クロック９Ｃを用いて入力水平同期信号５Ｈとは別個に独立して生成していることから、書き込みタイミング制御信号１４Ｗの出力時点と、読み出しタイミング制御信号１４Ｒの出力時点との関係が特定できないことになる。
【００６９】
このことを図９および図１０を用いて説明する。図９において、縦軸は記憶手段１５におけるラインメモリのメモリアドレス番号を示し、横軸は時間を示している。今、仮に１水平期間が６００ドットクロックであり、そのうち画像表示部分が４８０ドットクロックである（残りの１２０ドットクロックは黒映像）とすると、１水平期間分の読み出しタイミング２１と１水平期間分の書き込みタイミング２０との時間関係は、図９に示すように等間隔に配置されるのが理想的である。すなわち、読み出しタイミング２１が書き込みタイミング２０に一定間隔で遅れて存在すれば、読み出し前に誤って次のラインの情報を書き込んだり、あるいは逆に、１つ前のラインの情報を読み出したりすることがない。
【００７０】
しかし、上記のように書き込みタイミング制御信号１４Ｗの出力時点と読み出しタイミング制御信号１４Ｒの出力時点との関係が特定できないと、図１０に示すように、書き込みタイミング２０に対して読み出しタイミングの位置が領域２２中のどの位置に来るかが特定できなくなる。例えば、読み出しタイミングの位置が２２ａに来たときと２２ｂに来たときとでは、読み出される内容が１ライン分ずれることになる。すなわち、フィールドごとに垂直表示位置が異なる表示映像となってしまう。
【００７１】
以上のような各フィールドにより垂直表示位置が異なる現象を防止するために、図５における遅延手段１０Ｄは設けられている。また、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定しておく。このことを図１１を用いて説明する。
【００７２】
図１１は、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延させ、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定した場合の、書き込みタイミング２３および読み出しタイミング２４を説明する図である。なお、この図においても、図９及び図１０と同様、１水平期間の画像表示部分は４８０ドットクロックとしている。また、横軸が時間、縦軸がメモリアドレスである。
【００７３】
図１１に示すように、書き込みタイミング２３のうち、例えば奇数ラインの画像データを書き込みタイミング２３ａに示すように１〜４８０番目のメモリアドレスに書き込み、偶数ラインの画像データを書き込みタイミング２３ｂに示すように４８１〜９６０番目のメモリアドレスに書き込むようにしておく。なお、書き込みタイミング２３のうち、１水平期間中の画像表示部分でない箇所の映像信号は記憶しないため書き込みアドレスが一時停止し、折れ曲がった直線になっている。
【００７４】
そして、読み出しタイミングについても書き込みタイミング２３と同様、奇数ラインの画像データを例えば読み出しタイミング２４ａに示すように１〜４８０番目のメモリアドレスから読み出し、偶数ラインの画像データを例えば読み出しタイミング２４ｂに示すように４８１〜９６０番目のメモリアドレスから読み出すようにしておく。
【００７５】
なお、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの間の時間差である期間ＤＬＹを、１水平期間の半分である３００ドットクロックに設定しておく。すると、図８からもわかるように、読み出しタイミングの位置は、書き込みタイミング２３から３００ドットクロック分の期間ＤＬＹだけ遅延させた領域２４内に収まるようになる。なお、領域２４内では、１水平期間中のどこで読み出されるかはわからない。また、書き込みタイミング２３と同様に表示エリアでない部分は読み出しアドレスが一時停止するため、領域２４は２つの平行四辺形がずれて積層されたような表示になっている。
【００７６】
このようにすれば、読み出しタイミングと書き込みタイミングとの位置関係が特定できずに、例えばある奇数ラインの読み出しタイミング２４ａが、１つ後の偶数ラインの書き込みタイミング２３ｂよりも遅くなった場合であっても、その奇数ラインの書き込みタイミング２３ａで書き込まれた情報はメモリアドレス中の１〜４８０番目のアドレスに残置しているので、読み出し前に誤って次のラインの情報を書き込むことがない。また、読み出しタイミング２４ａを書き込みタイミング２３ａから期間ＤＬＹだけ遅延させていることから、１つ前のラインの情報を読み出すこともない。すなわち、上述したような各フィールドにより垂直表示位置が異なる現象を防止することができる。
【００７７】
なお、遅延手段１０Ｄによる遅延量を表示手段１の１水平期間当たりのドットクロック数の半分としたのは、以下の理由による。
【００７８】
書き込みタイミング制御信号１４Ｗと読み出しタイミング制御信号１４Ｒとは、その周波数がほぼ等しくなるよう生成される。しかし、書き込みタイミング制御信号１４Ｗの周波数と読み出しタイミング制御信号１４Ｒの周波数とを厳密に一致させることは困難であり、両者の間にわずかなずれが生じやすい。そのため、書き込みタイミングと読み出しタイミングとの間の位相差を一定に保つことができないことがある。その場合、最初に位相差を設けておいたとしても、読み出しタイミングと書き込みタイミングとの間の位相差が徐々に縮まり、ついには一方が他方を追い越してしまう。
【００７９】
すると、読み出されるべきラインの情報を読み出す前に次の書き込みが行われ、誤って次のラインの情報を読み出すことになる。または、書き込まれるべきラインの情報を書き込む前に次の読み出しが行われ、誤って前のラインの情報を二重に読み出すことになる。すなわち、このような追い越し現象が生じると、画像の１フィールド内でラインの欠落や重複が生じてしまう。
【００８０】
そこで、遅延手段１０Ｄによる遅延量を上記のように設定して、書き込みタイミング２３がちょうど読み出しタイミングの領域２４の間隙の中間に位置するようにする。このようにすれば、書き込みタイミング２３が読み出しタイミングの領域２４内に入る可能性が最も低くなり、書き込みタイミングと読み出しタイミングとの間の位相差を一定に保つことができない場合であっても、追い越し現象の発生の可能性を低く抑えることができる。遅延量を上記のように設定するのは、このような理由からである。
【００８１】
なお、記憶手段１５におけるラインメモリの容量は、多ければ多いほど、すなわち２以上の整数倍だけあれば、追い越し現象や各フィールドにより垂直表示位置が異なる現象を防ぐ効果が高いのは言うまでもない。上記においては、書き込みタイミング２３と読み出しタイミング２４とが同期して現れる場合を例に採っていたが、例えば両タイミングを非同期で出現させる場合も考えられる。その場合には、記憶手段１５におけるラインメモリの容量をより多く用意して対応することも可能である。ただし、実際には回路規模やコストの面を考えると、１水平周期の表示部分のドットクロック数の２倍の容量を持つラインメモリを使用することが妥当である。
【００８２】
＜実施の形態５＞
本実施の形態は、実施の形態４の変形例である。すなわち、実施の形態４と同様にして同期信号発生手段１０を構成した場合であって、入力映像信号を表示手段１の表示画面の一端から半分の領域に２分の１に縮小して細長い映像として書き込む場合について示すものである。以下、図１２を用いて説明する。
【００８３】
図１２は、図１１と同様、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延させ、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定した場合の、書き込みタイミング２５および読み出しタイミング２６を説明する図である。なお、この図においても、図９〜図１１と同様、１水平期間中の画像表示部分は４８０ドットクロックとしている。また、横軸が時間、縦軸がメモリアドレスである。
【００８４】
図１２に示すように、書き込みタイミング２５のうち、例えば奇数ラインの画像データを書き込みタイミング２５ａ，２５ｃに示すように１〜２４０番目のメモリアドレスに書き込み、偶数ラインの画像データを書き込みタイミング２５ｂ、２５ｄに示すように４８１〜７２０番目のメモリアドレスに書き込むようにしておく。なお、書き込みタイミング２５ｃに示しているように、入力映像信号４の４８０ドットクロック分の画像表示部分の情報は全て読み取られた上で、その情報が２４０個のメモリアドレスに圧縮されて書き込まれているので、表示映像としては一端から半分の位置に細長い映像が映し出されることとなる。
【００８５】
図１２に示すように、このような２分の１縮小時は、書き込み時のメモリアドレスの進行量が読み出し時のメモリアドレスの進行量に対して２分の１となる速さで情報の書き込み及び読み出しが行われる（図１２でいえば、書き込みタイミング２５の傾きが、読み出しタイミング２６の傾きに対して緩やかになる）。
【００８６】
よって、例えば上記の場合、１水平期間中に読み出しアドレスが書き込みアドレスに２４０ドットクロック分追いつくことになる。このようなとき、実施の形態４の場合のように、遅延手段１０Ｄにおける期間ＤＬＹを３００ドットクロック分としておくと、書き込みタイミング２５が領域２６に侵入してしまうことがある。
【００８７】
よって、書き込みタイミングに対する読み出しタイミングの遅延量を、実施の形態４で示した３００ドットクロックに加えて、読み出しアドレスが追いつく２４０ドットクロック分の２分の１の１２０ドットクロック多い、４２０ドットクロックとする。これにより、読み出しタイミング２６ａ等のアドレスの位相が１水平期間内で変動しても、最悪条件でも１水平期間の最初と最後で１８０ドットクロック分の余裕を得ることができる。よって、各フィールドにより垂直表示位置が異なる現象を最も効果的に防ぐことができる。また、追い越し現象の発生も効果的に抑制することができる。
【００８８】
＜実施の形態６＞
本実施の形態は、実施の形態５の変形例である。すなわち、実施の形態４と同様にして同期信号発生手段１０を構成した場合であって、書き込まれた画像情報のうち表示手段１の表示画面の一端から半分の領域の部分を２倍に拡大して一画面とし、横長の映像として表示する場合について示すものである。以下、図１３を用いて説明する。
【００８９】
図１３は、図１２と同様、サンプリング垂直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延させ、記憶手段１５におけるラインメモリのメモリ容量を１水平期間の表示エリアのドットクロック数の２倍に設定した場合の、書き込みタイミング２７および読み出しタイミング２８を説明する図である。なお、この図においても、図９〜図１２と同様、１水平期間中の画像表示部分は４８０ドットクロックとしている。また、横軸が時間、縦軸がメモリアドレスである。
【００９０】
図１３に示すように、読み出しタイミング２８のうち、例えば奇数ラインの画像データを読み出しタイミング２８ａ，２８ｃに示すように１〜２４０番目のメモリアドレスから読み出し、偶数ラインの画像データを読み出しタイミング２８ｂ，２８ｄに示すように４８１〜７２０番目のメモリアドレスから読み出すようにしておく。なお、読み出しタイミング２８ａに示しているように、入力映像信号４の４８０ドットクロック分の画像表示部分の情報が全てラインメモリに書き込まれた上で、その情報のうちの半分である１〜２４０番目のメモリアドレスに書き込まれた情報を読み取っているので、表示映像としては一画面に横長の映像が映し出されることとなる。
【００９１】
図１３に示すように、このような２倍拡大時は、読み出し時のメモリアドレスの進行量が書き込み時のメモリアドレスの進行量に対して２分の１となる速さで情報の書き込み及び読み出しが行われる（図１３でいえば、読み出しタイミング２８の傾きが、書き込みタイミング２７の傾きに対して緩やかになる）。
【００９２】
よって、例えば上記の場合、１水平期間中に書き込みアドレスが読み出しアドレスに２４０ドットクロック分追いつくことになる。このようなとき、実施の形態４の場合のように、遅延手段１０Ｄにおける期間ＤＬＹを３００ドットクロック分としておくと、書き込みタイミング２７が領域２８に侵入してしまうことがある。
【００９３】
よって、書き込みタイミングに対する読み出しタイミングの遅延量を、実施の形態４で示した３００ドットクロックから、書き込みアドレスが追いつく２４０ドットクロック分の２分の１の１２０ドットクロック分減らした、１８０ドットクロックとする。これにより、読み出しタイミング２８ａ等のアドレスの位相が１水平期間内で変動しても、最悪条件でも１水平期間の最初と最後で１８０ドットクロック分の余裕を得ることができる。よって、各フィールドにより垂直表示位置が異なる現象を最も効果的に防ぐことができる。また、追い越し現象の発生も効果的に抑制することができる。
【００９４】
＜実施の形態７＞
本実施の形態は、入力同期信号が図１に示したように入力水平同期信号５Ｈと入力垂直同期信号５Ｖとに分離されているのではなく、複合同期信号である場合に必要な同期分離手段について示したものである。
【００９５】
図１４に、複合同期信号５Ｃを入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈに分離する同期分離手段３５のブロック図を示す。
【００９６】
従来の同期分離方法としては、図１５に示すような同期分離手段４０が用いられていた。従来の同期分離手段４０は、カウンタ４０Ａ、反転手段４０Ｂおよびエッジ検出手段４０Ｃを備え、エッジ検出手段４０Ｃから入力水平同期信号５Ｈが生成されていた。また、垂直同期分離手段３９を従来の同期分離手段４０は備え、垂直同期分離手段３９からは入力垂直同期信号５Ｖが生成されていた。
【００９７】
一方、本実施の形態においては、水平同期信号の分離方法について着目するため、図１６に示すように同期分離手段３５において水平同期信号の分離に関する部分の構成が従来の同期分離手段４０とは異なっている。
【００９８】
まず、従来の同期分離手段４０の構成および動作について説明する。複合同期信号５Ｃはカウンタ４０Ａおよび反転手段４０Ｂに入力される。このうちカウンタ４０Ａは、水平同期周期よりも小さい間隔の一定周期で複合同期信号５ＣのＨｉｇｈまたはＬｏｗを判別し、Ｌｏｗの時カウントダウンし、Ｈｉｇｈの時カウントアップする回路である。また、反転手段４０Ｂは、カウンタ４０Ａからの命令がないときには複合同期信号５Ｃをそのまま出力し、カウンタ４０Ａからの命令があったときには複合同期信号５Ｃを反転して出力する回路である。そしてエッジ検出手段４０Ｃは図６に示したのと同様の回路である。
【００９９】
カウンタ４０Ａは、カウント数が一定の上限値に達すると反転手段４０Ｂを作動させて複合同期信号５Ｃを反転させる。この従来の同期分離手段４０の動作およびその問題点を図１８〜図２１を用いて説明する。
【０１００】
図１８および図１９に示す信号５Ｃａおよび５Ｃｂは、例えばカーナビゲーションシステム等において用いられる複合同期信号である。図１８に示した複合同期信号５Ｃａは、テレビ放送のＮＴＳＣ信号に準拠して作られた切り込みパルスのある標準的なものである。一方、図１９に示したような非標準の複合同期信号５Ｃｂは、カーナビゲーションシステムのように信号発生装置と画像表示装置が１対１で対応しているような閉鎖的なシステムでしばしば用いられる信号である。非標準の複合同期信号にすると回路が簡素ですむので、図１９に示したような複合同期信号５Ｃｂはよく用いられる。
【０１０１】
さて、図２０および図２１は、それぞれ図１８、図１９に示した複合同期信号５Ｃａ，５Ｃｂから水平同期信号を従来の同期分離手段４０を用いて分離した場合の信号波形を示したものである。この従来の方法では、図２０に示すように、図１８に示した信号５Ｃａについては水平同期信号５Ｈａをうまく分離できるが、図１９に示したような非標準の信号５Ｃｂについては、点Ｐにおいて１つパルスが抜けた水平同期信号５Ｈｂとなり、うまく分離できない。
【０１０２】
そこで、本実施の形態においては、点Ｐにおいてもパルスが抜けることがない水平同期信号を発生可能な同期分離手段を実現する。
【０１０３】
図１６に示したとおり、本実施の形態にかかる同期分離手段３５は、遅延手段３６、ＥＸＯＲ回路３７およびマスク手段３８を備えている。複合同期信号５Ｃは、遅延手段３６およびＥＸＯＲ回路３７のそれぞれに与えられる。また、ＥＸＯＲ回路３７の他方の入力端には遅延手段３６の出力３６Ｓが与えられる。そしてＥＸＯＲ回路３７の出力３７Ｓは、マスク手段３８に与えられ、マスク手段３８の出力が分離された入力水平同期信号５Ｈとなる。
【０１０４】
なお、マスク手段３８は図１７に示す構成の回路である。すなわち、マスク手段３８は、図６のエッジ検出手段３８Ａと、第１クロック１１Ｃのクロック数をカウントし、エッジ検出およびマスクフラグのＨｉｇｈ時にカウントリセットするカウンタ３８Ｂと、カウンタ３８Ｂのカウント数が所定の値に達するまでマスクフラグをＬｏｗに保ち到達後はＨｉｇｈにするフラグ保持手段３８Ｃと、マスクフラグ出力およびＥＸＯＲ回路３７の出力３７Ｓの論理積を演算するＡＮＤ回路３８Ｄとを備える。このマスク手段３８によれば、ＥＸＯＲ回路３７の出力３７Ｓのあるパルスの入力からカウンタ３８Ｂのカウント数が所定の値に達するまでの期間は、後続するパルスが出力されない。
【０１０５】
なお、上記のマスク手段３８の備えるカウンタ３８Ｂおよびフラグ保持手段３８Ｃは、いずれも例えばＶＨＤＬ等のハードウェア記述言語を援用することで容易に回路構成できる。
【０１０６】
図２２は、本実施の形態にかかる同期分離手段３５の動作を示した図であり、図１８に示したような非標準の複合同期信号であっても、水平同期信号を分離することができる。すなわち、遅延手段３６およびＥＸＯＲ回路３７により複合同期信号５Ｃｂのダウンエッジとアップエッジの両エッジを検出し、マスク手段３８によりマスクをかける。これにより、前縁のパルスだけを分離する。なお、図２３および図２４は、遅延手段３６およびＥＸＯＲ回路３７においてダウンエッジとアップエッジの両エッジが検出されることを説明する図である。
【０１０７】
なお、遅延手段３６およびＥＸＯＲ回路３７を用いることによって、入力複合同期信号の極性に依らず、出力３７Ｓのように上に凸のパルスを分離できるため、従来の技術のように入力複合同期信号の極性を判別する必要がない。また、反転器を用いれば、出力３７Ｓが下に凸のパルスを分離できるのは言うまでもない。
【０１０８】
＜実施の形態８＞
本実施の形態は、図１に示した画像表示装置において、同期信号が正常なパルスとして入力されない場合に異常パルスをマスクし、欠落したパルスを補償する入力同期信号補正手段を説明するものである。
【０１０９】
図２５は、本実施の形態に係る入力同期信号補正手段を表したものである。図において、５Ｈ，５Ｖはそれぞれ外部から入力された入力水平同期信号、入力垂直同期信号である。以降、入力水平同期信号５Ｈと入力垂直同期信号５Ｖは同様の処理を受けるので、入力水平同期信号５Ｈについてのみ説明する。
【０１１０】
本実施の形態に係る入力同期信号補正手段は、入力水平同期信号５Ｈのパルスから一定期間のパルスを無視するマスク手段４１Ｈ、マスク手段４１Ｈより出力された水平同期信号４１ＨＳのパルスから一定期間パルスがないと水平同期信号の欠落を補償する補償パルスを生成する補償パルス生成手段４２Ｈ、および入力水平同期信号５Ｈが安定して出力されているかどうかを判断する安定動作検出手段４３Ｈを備えている。なお、補償パルス生成手段４２Ｈは補償パルス出力４２ＨＳをマスク手段４１Ｈに伝える。また、安定動作検出手段４３Ｈは安定動作の情報に関する出力４３ＨＳをマスク手段４１Ｈに伝える。そして、５０Ｈは補償パルス生成手段４２Ｈから出力された水平同期信号である。
【０１１１】
なお、マスク手段４１Ｈは図１７に示したのと同様の回路である。また、補償パルス生成手段４２Ｈは図２６に示す構成の回路であり、安定動作検出手段４３Ｈは図２７に示す構成の回路である。なお、補償パルス生成手段４２Ｈの出力４２ＨＳは入力水平同期信号５Ｈに重畳してマスク手段４１Ｈに入力される。また、安定動作検出手段４３Ｈの出力４３ＨＳはマスク手段４１Ｈ内のフラグ保持手段に与えられ、出力４３ＨＳの値がＨｉｇｈのときにはフラグ保持手段のフラグを一時的かつ強制的にＬｏｗに保持させ、出力４３ＨＳの値がＬｏｗのときにフラグ保持手段のフラグを一時的かつ強制的にＨｉｇｈに保持させる。
【０１１２】
補償パルス生成手段４２Ｈは、図２６に示すとおり、図６のエッジ検出手段４２Ａと、第１クロック１１Ｃのクロック数をカウントし、エッジ検出後、カウント数が所定の値に達したときにＨｉｇｈ値を出力して、その後カウントリセットするカウンタ４２Ｂと、カウンタ４２Ｂの補償パルス出力４２ＨＳおよびマスク手段４１Ｈの出力４１ＨＳの論理和を演算するＯＲ回路４２Ｃとを備える。この補償パルス生成手段４２Ｈによれば、マスク手段４１Ｈの出力４１ＨＳのあるパルスの入力からカウンタ４２Ｂのカウント数が所定の値に達する期間が過ぎたときに、補償パルスが５０Ｈに出力される。
【０１１３】
また、安定動作検出手段４３Ｈは、図２７に示すとおり、図６のエッジ検出手段４３Ａと、第１クロック１１Ｃのクロック数をエッジ検出後からカウントし、次のエッジの検出時におけるカウント数を出力して、その後カウントリセットする第１カウンタ４３Ｂと、第１カウンタ４３Ｂの出力に所定の値を加える加算器４３Ｃと、第１カウンタ４３Ｂの出力から所定の値を減じる減算器４３Ｄと、エッジ検出をイネーブル信号としつつ第１カウンタ４３Ｂの出力を受けてその一つ前のエッジ検出時点での第１カウンタ４３Ｂの出力の値を出力するＤ−ＦＦ４３Ｅとを備える。そして、さらに安定動作検出手段４３Ｈは、加算器４３Ｃの出力とＤ−ＦＦ４３Ｅの出力とを比較し、加算器４３Ｃの出力値がＤ−ＦＦ４３Ｅの出力値よりも大きい場合にＨｉｇｈを出力する比較器４３Ｆと、減算器４３Ｄの出力とＤ−ＦＦ４３Ｅの出力とを比較し、減算器４３Ｄの出力値がＤ−ＦＦ４３Ｅの出力値よりも小さい場合にＨｉｇｈを出力する比較器４３Ｇと、比較器４３Ｆおよび４３Ｇの論理積を演算するＡＮＤ回路４３Ｉと、エッジ検出をイネーブル信号としつつＡＮＤ回路４３Ｉの出力のうちＨｉｇｈとなった回数をカウントする第２カウンタ４３Ｊと、エッジ検出をイネーブル信号としつつＡＮＤ回路４３Ｉの出力のうちＬｏｗとなった回数をカウントする第３カウンタ４３Ｋと、第２カウンタ４３Ｊのカウント数がある値以上となったときにＨｉｇｈの安定フラグを出力４３ＨＳとして出力し、第３カウンタ４３Ｋのカウント数がある値以上となったときにＬｏｗの安定フラグを出力４３ＨＳとして出力するフラグ保持手段４３Ｌとを有する。
【０１１４】
なお、上記の補償パルス生成手段４２Ｈの備えるカウンタ４２Ｂ並びに安定動作検出手段４３Ｈの備える第１〜第３カウンタ４３Ｂ，４３Ｊ，４３Ｋ、およびフラグ保持手段４３Ｌは、いずれも例えばＶＨＤＬ等のハードウェア記述言語を援用することで容易に回路構成できる。
【０１１５】
さて、図２８〜図３３は、本実施の形態に係る入力同期信号補正手段の動作を説明するための図である。図２８に示すように、入力パルスＰ１ａから、一定期間マスクをかけることにより、正常周期より早い異常入力パルスＰ１ｂを削除することができる。また、図２９に示すように、正常周期位置にパルスが無ければ、欠落補償パルスＣＰ２を付加する。
【０１１６】
しかし、それだけでは、正常周期より遅いパルスＰ２ｂを削除することはできない。従って、図３０に示すように欠落補償パルスＣＰ２からも一定期間マスクをかけることにより、異常パルスＰ２ｂを削除する。これによりほぼ完全に異常パルスを削除することができる。
【０１１７】
しかしながら、図３１に示すように、欠落補償パルスＣＰ１，ＣＰ２からマスクをかけると、入力同期信号が正常なパルスＰ１ａ，Ｐ２ａに戻った時、正常なパルスＰ１ａ，Ｐ２ａと欠落補償パルスＣＰ１，ＣＰ２との間で位相が異なると、位相が異なったまま、欠落補償パルスを同期信号として後段の回路が動作することになり、同期のずれた映像が表示されることになる。
【０１１８】
これを防ぐため、入力パルスの周期をカウントすることにより、入力同期信号が安定動作を始めた時に、図３２に示すように、マスクを一時的に解除する。その後、再び異常パルスの入力に備えて、図３３に示すようにマスクをかける。入力同期信号の安定判定は、例えば、入力パルスの周期が、Ｎ回連続ある誤差Ｍの範囲内であれば安定と判定すればよい。
【０１１９】
このようにすれば、入力同期信号が不安定または欠落しても、安定した同期信号を得ることができる。また、入力同期信号の安定性を判定し、不安定から安定となったとき、マスクを一時的に解除することにより、入力同期信号が安定したときに、異なった位相で欠落補償パルスを発生し続けることを防ぐことができる。
【０１２０】
なお、上記の安定動作検出手段４３Ｈは、この図３２、図３３の動作を実現するものであり、図２７中の加算器４３Ｃにおける所定の値と減算器４３Ｄにおける所定の値との和が上記の誤差Ｍに相当する。また、第２カウンタ４３Ｊでのカウント数が上記の回数Ｎに相当する。
【０１２１】
【発明の効果】
請求項１に記載の発明によれば、第１マスク解除後に一定期間、同期信号の新たなパルスが入力されなければ欠落補償パルスを生成し、欠落補償パルスからさらに所定の期間パルス生成を防ぐ第２マスクをかけ、同期信号のパルスの周期からその安定性を所定の基準に基づいて判別し、不安定から安定となったとき、一時的に第２マスクを解除するので、入力同期信号が不安定または欠落しても、安定した同期信号を得ることができる。また、入力同期信号の安定性を判定し、不安定から安定となったとき、マスクを一時的に解除することにより、入力同期信号が安定したときに、異なった位相で欠落補償パルスを発生し続けることを防ぐことができる。
【０１２２】
請求項２に記載の発明によれば、第２クロックを基準にした新たな映像信号を生成し、入力映像信号と重畳するので、入力同期信号が乱れた時であっても新たな映像信号は乱れない。よって、ＯＳＤ情報や文字情報等を新たな映像信号とし、テレビ放送等を入力映像信号として採用すれば、テレビ放送等が弱電界状態にあるときでも、ＯＳＤ情報や文字情報等の重畳映像が乱れることがない。
【図面の簡単な説明】
【図１】 実施の形態１に係る画像表示装置のブロック図である。
【図２】 実施の形態１に係る画像表示装置中の第２クロック生成手段９Ｃを示す図である。
【図３】 実施の形態２に係る画像表示装置のブロック図である。
【図４】 実施の形態３に係る画像表示装置のブロック図である。
【図５】 実施の形態１〜３に係る画像表示装置中の同期信号発生手段１０を示す図である。
【図６】 エッジ検出手段１０Ｅの構成例を示す図である。
【図７】 入力水平同期信号５Ｈ、サンプリング垂直同期信号１２Ｖ、および同期信号１３Ｖ，１３Ｈのタイミングを示す図である。
【図８】 サンプリング垂直同期信号１２Ｖ、遅延垂直同期信号１２ＶＤおよび垂直同期信号１３Ｖのタイミングを示す図である。
【図９】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１０】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１１】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１２】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１３】 書き込みタイミングおよび読み出しタイミングを示す図である。
【図１４】 実施の形態７に係る複合同期分離手段を示す図である。
【図１５】 従来の複合同期分離手段を示す図である。
【図１６】 実施の形態７に係る複合同期分離手段の構成を示す図である。
【図１７】 マスク手段３８の構成を示す図である。
【図１８】 複合同期信号を示す図である。
【図１９】 複合同期信号を示す図である。
【図２０】 複合同期信号と水平同期信号とを示す図である。
【図２１】 複合同期信号と水平同期信号とを示す図である。
【図２２】 複合同期信号と水平同期信号とを示す図である。
【図２３】 ＥＸＯＲ回路３７の出力３７Ｓを示す図である。
【図２４】 ＥＸＯＲ回路３７の出力３７Ｓを示す図である。
【図２５】 実施の形態８に係る入力同期信号補正手段を示す図である。
【図２６】 補償パルス生成手段を示す図である。
【図２７】 安定動作検出手段を示す図である。
【図２８】 正常入力パルスと異常入力パルスとを示す図である。
【図２９】 正常入力パルスと異常入力パルスと欠落補償パルスとを示す図である。
【図３０】 正常入力パルスと異常入力パルスと欠落補償パルスとを示す図である。
【図３１】 正常入力パルスと欠落補償パルスとを示す図である。
【図３２】 正常入力パルスを示す図である。
【図３３】 正常入力パルスを示す図である。
【図３４】 従来の画像表示装置を示すブロック図である。
【符号の説明】
１ 表示手段、２ クロック生成手段（第３クロック生成手段）、２Ｃ 第３クロック、３ ＯＳＤ発生手段、４ 入力映像信号、５Ｈ 入力水平同期信号、５Ｖ 入力垂直同期信号、５Ｃ 複合同期信号、６ ＯＳＤ情報、７ 信号処理手段、８ サンプリング手段、９ 第２クロック生成手段、９Ｃ 第２クロック、１０ 同期信号発生手段、１１ 第１クロック生成手段、１１Ｃ 第１クロック、１２Ｖ サンプリング垂直同期信号、１２ＶＤ 遅延垂直同期信号、１３Ｈ水平同期信号、１３Ｖ 垂直同期信号、１４Ｒ 読み出しタイミング制御信号、１４Ｗ 書き込みタイミング制御信号、１５ 記憶手段、１６〜１８ 映像信号、３５ 同期分離手段、４１Ｈ，４１Ｖ マスク手段、４２Ｈ，４２Ｖ 補償パルス生成手段、４３Ｈ，４３Ｖ 安定動作検出手段。
Claims (2)
- 映像信号および前記映像信号の同期信号が入力される画像表示装置であって、
前記同期信号を用いて第１クロックを生成する第１クロック生成手段と、
前記第１クロックを用いて前記映像信号をサンプリングするサンプリング手段と、
前記サンプリング手段によってサンプリングされた前記映像信号を記憶する記憶手段と、
第２クロックを生成する第２クロック生成手段と、
前記第２クロックを用いて前記記憶手段から前記映像信号を読み出す信号処理手段と、
前記第２クロックを用いて新たな同期信号を発生する同期信号発生手段と、
前記新たな同期信号を用いて前記信号処理手段が読み出した映像信号を表示する表示手段と
を備え、
入力された前記同期信号のパルスから所定の期間パルス生成を防ぐ第１マスクをかけ、
第１マスク解除後に一定期間、前記同期信号の新たなパルスが入力されなければ欠落補償パルスを生成し、
欠落補償パルスからさらに所定の期間パルス生成を防ぐ第２マスクをかけ、
前記同期信号のパルスの周期からその安定性を所定の基準に基づいて判別し、不安定から安定となったとき、一時的に前記第２マスクを解除する
画像表示装置。 - 請求項１に記載の画像表示装置であって、
前記第２クロックを基準にして生成した新たな映像信号を前記入力された映像信号に重畳する
画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165686A JP3863348B2 (ja) | 2000-06-02 | 2000-06-02 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165686A JP3863348B2 (ja) | 2000-06-02 | 2000-06-02 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001343964A JP2001343964A (ja) | 2001-12-14 |
| JP3863348B2 true JP3863348B2 (ja) | 2006-12-27 |
Family
ID=18669126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000165686A Expired - Fee Related JP3863348B2 (ja) | 2000-06-02 | 2000-06-02 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3863348B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4341422B2 (ja) * | 2004-02-05 | 2009-10-07 | パナソニック電工株式会社 | 画像インターホン機器 |
| JP2005341400A (ja) | 2004-05-28 | 2005-12-08 | Toshiba Corp | オンスクリーン表示信号処理装置 |
| JP2006235129A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JP4769974B2 (ja) * | 2006-01-30 | 2011-09-07 | オンセミコンダクター・トレーディング・リミテッド | 水平垂直同期信号生成回路 |
| JP5062661B2 (ja) * | 2006-11-24 | 2012-10-31 | アルパイン株式会社 | 映像信号出力装置及び方法 |
| JP5498088B2 (ja) * | 2009-08-11 | 2014-05-21 | キヤノン株式会社 | 映像処理装置、映像処理方法 |
| JP6876916B2 (ja) * | 2017-05-10 | 2021-05-26 | 富士フイルムビジネスイノベーション株式会社 | 画像処理装置及びプログラム |
-
2000
- 2000-06-02 JP JP2000165686A patent/JP3863348B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001343964A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498098A (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| JP3863348B2 (ja) | 画像表示装置 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3331894B2 (ja) | Ｐｌｌ回路 | |
| US9344607B2 (en) | Method and device for synchronizing an image display in a motor vehicle | |
| JPS5927513B2 (ja) | 信号発生器 | |
| JPH0120432B2 (ja) | ||
| JPS60217779A (ja) | 表示装置 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| US5677737A (en) | Video compression for wide screen television | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| KR100347168B1 (ko) | 와이드스크린텔레비전용비디오압축회로 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| KR100234738B1 (ko) | 액정 프로젝터의 동기 처리 장치 | |
| JP4757690B2 (ja) | Ｐｌｌシステム及び車載用テレビジョンシステム | |
| KR20040013092A (ko) | 비디오 신호로부터 라인 동기화 정보 아이템을 얻기 위한방법, 및 이 방법을 수행하기 위한 장치 | |
| JP3629651B2 (ja) | フィールド判別回路 | |
| JPH1115428A (ja) | 水平表示幅調整回路 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JPH07298204A (ja) | 映像信号処理装置 | |
| JPH024087A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |