KR100234738B1 - 액정 프로젝터의 동기 처리 장치 - Google Patents
액정 프로젝터의 동기 처리 장치 Download PDFInfo
- Publication number
- KR100234738B1 KR100234738B1 KR1019960044494A KR19960044494A KR100234738B1 KR 100234738 B1 KR100234738 B1 KR 100234738B1 KR 1019960044494 A KR1019960044494 A KR 1019960044494A KR 19960044494 A KR19960044494 A KR 19960044494A KR 100234738 B1 KR100234738 B1 KR 100234738B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- signal
- output
- phase
- synchronizing signal
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 claims 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 7
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3179—Video signal processing therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정 프로젝터의 동기처리 장치에 관한 것으로 특히, 복사 방지 구간 또는 헤더 스위칭시에는 AFC 이전의 수평 동기 신호를 사용하고 화면의 전반적인 구간에서는 리드, 라이트 클럭을 서로 다르게 하여 화면의 열화를 제거하도록 창안한 것이다. 이러한 본 발명은 기준 신호(WRES)에 인에이블되어 라이트 클럭에 따라 아날로그/디지탈 변환 수단(211)의 출력 신호를 저장하고 기준 신호(RRES)에 인에이블되어 리드 클럭에 따라 저장 데이터를 출력하는 메모리(212)와, AFC 이후의 수평 동기 신호를 입력으로 기준 신호(WRES) 및 라이트 클럭을 발생시키는 위상 동기부(214)와, 클럭 발생기(216)의 출력 클럭을 계수하여 프리 런닝 클럭을 발생시키고 AFC 이후의 수평 동기 신호를 입력받아 수직 동기 신호를 기준으로 배속 동기 신호를 출력함과 아울러 리드 클럭 및 리드 기준 신호를 발생시키는 위상 조정부(215)와, 수평 동기 상태에 따라 위상 동기부(214)와 조정부(215)의 출력 클럭 중 하나를 선택하여 라이트 클럭으로 출력하는 스위치(SW1)와, 수평 동기 상태에 따라 AFC 이전의 수평 동기 신호와 위상 동기부(214)의 출력 기준 신호 중 하나를 선택하여 기준 신호(WRES)로 출력하는 스위치(SW2)로 구성한다.
Description
제1도는 일반적인 액정 프로젝터의 블록도.
제2도는 종래의 배속 처리 회로의 블록도.
제3도는 일반적으로 화질의 열화가 발생하는 위치를 보인 예시도.
제4도는 본 발명에 따른 실시예의 블록도.
제5도는 본 발명에서 배속 동기의 리프레시 구간을 보인 타이밍도.
제6도는 본 발명에서 헤드 스위칭시의 타이밍도.
〈도면의 주요부분에 대한 부호의 설명〉
211 : 아날로그/디지탈 변환부 212 : 메모리
213 : 엘씨디 구동부 214 : 위상 동기부
215 : 위상 조절부 216 : 클럭 발생기
본 발명에서 액정 프로젝터에 관한 것으로 특히, 불안정한 동기 신호를 안정화시키도록 한 액정 프로젝터의 동기 처리 장치에 관한 것이다.
통상적으로 액정 프로젝터는 비디오 신호와 피씨(PC) 신호(VGA 신호)를 호환할 수 있어야 하므로 640*480의 해상도를 가져야만 한다.
즉, 대부분의 엘씨디 판넬의 해상도는 640(H)*480(V)의 화소로 구성된다.
따라서, 엔티에스씨(NTSC) 방식에서 비월 주사의 비디오 신호는 1필드의 라인수가 262.5 라인이므로 480 라인의 엘씨디 판널에 상기 비디오 신호를 주사하려면 배속 처리를 하여야 한다.
또한, 일반적으로 액정 프로젝터는 대부분의 경우 엘씨디 구동 회로가 완전히 독립된 구조로 되어 있다.
즉, 일반적인 액정 프로젝터는 제1도에 도시된 바와 같이, 비디오 신호를 배속 처리하기 위하여 배속 처리 회로(101)와 엘씨디 구동 회로(102)가 독립된 구조로 구성되어 있다.
상기 배속 처리 회로(PLL1)(101)는 수평 동기 신호(Hsync)를 입력받아 2배속의 동기 신호(2HS)를 엘씨디 구동 회로(102)에 출력하게 된다.
상기 엘씨디 구동 회로(102)은 위상 동기단(PLL2)과 엘씨디(LCD)로 이루어진다.
종래의 배속 처리 회로는 제2도에 도시된 바와 같이, 클럭(WCLK)에 동기되어 아날로그 비디오 신호를 디지탈 변환하는 아날로그/디지탈 변환부(111)와, 기준 신호(WRES)에 인에이블되어 클럭(WCLK)에 따라 상기 아날로그/디지탈 변환부(111)의 출력 신호를 저장하고 기준 신호(RRES)에 인에이블되어 클럭(RCLK)에 따라 저장 데이터를 출력하는 메모리(112)와, 수평 동기 신호(Hsync)를 입력으로 제어 신호(WRES)(RRES) 및 클럭(WCLK)(RCLK)을 상기 아날로그/디지탈 변환부(111) 및 메모리(112)에 출력하고 2배속의 동기 신호(2HS)를 발생시키는 위상 동기부(114)와, 이 위상 동기부(114)의 배속 동기 신호(2HS)에 따라 상기 메모리(112)의 출력 신호를 입력받아 영상을 표시하는 엘씨디 구동 회로(113)로 구성된다.
상기 엘씨디 구동 회로(113)는 위상 동기 루프(PLL2)와 엘씨디 판넬(LCD)로 구성된다.
이와 같은 종래 기술의 동작과정을 설명하면 다음과 같다.
15.75㎑의 수평 동기 신호(Hsync)를 입력받은 위상 동기부(114)는 클럭 (WCLK)(RCLK) 및 기준신호(WRES)(RRES) 그리고, 2배속의 동기 신호(2HS)를 발생시키게 된다.
이때, 아날로그/디지탈 변환부(111)는 클럭(WCLK)에 동기되어 아날로그 비디오 신호를 디지탈 변환하여 메모리(112)에 출력하게 된다.
이에 따라, 위상 동기부(114)에서 발생된 기준 신호(WRES)에 인에이블된 메모리(112)는 상기 위상 동기부(114)에서 발생된 클럭(WCLK)에 따라 아날로그/디지탈 변환부(111)의 출력 신호를 저장하게 된다.
이 후, 메모리(112)는 위상 동기부(114)의 기준 신호(RRES)에 인에이블되어 클럭(RCLK)에 따라 저장 데이터를 엘씨디 구동 회로(113)에 출력하게 된다.
이에 따라, 엘씨디 구동 회로(113)는 위상 동기부(114)에서 출력된 수평동기신호(Hsync)의 배속 동기 신호(2HS)를 기준으로 메모리(112)의 출력 신호를 화면에 스캔하여 영상을 표시하게 된다.
즉, 엘씨디 구동 회로(113)는 위상 동기부(114)의 배속 동기 신호(2HS)를 입력으로 하는 위상 동기단(PLL2)의 출력 신호에 따라 엘씨디(LCD)가 구동되어 메모리(112)의 출력 신호를 스캔함으로써 영상을 표시하게 된다.
그러나, 종래에는 수평 동기 신호(Hsync)가 2개의 위상 동기 루프(PLL)를 통과하므로 그 수평 동기 신호(Hsync)가 불안정한 경우 화면이 틀어지는 현상이 심화되는 문제점이 있다.
예로, 브이씨알(VCR)이 2배 또는 탐색 모드로 동작한다면, 수평 동기가 매우 불안정하므로 2개의 위상 동기단(PLL)이 로킹(Locking)되지 못하여 화질이 매우 저하된다.
또한, 종래에는 비디오 헤더의 회전에 의하여 비디오 신호를 재생하여 화면에 영상을 표시하기 때문에 회전 속도가 불안정하면 화질의 열화가 나타나게 되는 문제점이 있다.
특히, 화면 하단부의 헤더 스위칭 구간에서는 동기가 불안정하여 화면에 흔들림이 나타나게 된다.
즉, 종래에는 헤더 스위칭 및 비디오 테이프에 복사 장치가 되어 있는 경우 복사 장치가 된 구간은 수직 동기 신호 이후 구간 다시 말해서, 화상이 나타나기 시작하는 구간에서 동기가 불안정하게 되어 화면의 상단부의 화상은 한쪽으로 휘어져서 표시된다.
이러한 화면 열화가 발생하는 구간은 제3도의 예시도와 같다.
본 발명은 종래의 문제점을 개선하기 위하여 복사 방지 구간 또는 헤더 스위칭시에는 AFC 이전의 수평 동기 신호를 사용하고 화면의 전반적인 구간에서는 리드, 라이트 클럭을 서로 다르게 하여 화면의 열화를 제거하도록 창안한 액정 프로젝터의 동기 처리 장치를 제공함에 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 라이트 클럭에 동기되어 아날로그 비디오 신호를 디지탈 변환하는 아날로그/디지탈 변환 수단과, 라이트 기준 신호에 인에이블되어 라이트 클럭에 따라 상기 아날로그/디지탈 변환 수단의 출력 신호를 저장하고 리드 기준 신호에 인에이블되어 리드 클럭에 따라 저장 데이터를 출력하는 메모리 수단과, AFC 이후의 수평 동기 신호를 입력으로 라이트 기준 신호 및 라이트 클럭을 발생시키는 위상 동기 수단과, 28.6㎒의 클럭을 발진시키는 클럭 발생 수단과, 이 클럭 발생 수단의 출력 클럭을 계수하여 프리 런닝 클럭을 발생시키고 AFC 이후의 수평 동기 신호를 입력받아 수직 동기 신호를 기준으로 배속 동기 신호를 출력함과 아울러 리드 클럭 및 리드 기준 신호를 발생시키는 위상 조정 수단과, 헤드 스위칭시의 수평 동기가 불안정한 구간에서는 위상 조정 수단의 출력 클럭을 선택하고, 수평 동기가 안정된 구간에서는 위상 동기 수단의 출력 클럭을 선택하여 라이트 클럭으로 출력하는 제 1 스위칭 수단과, 헤드 스위칭시의 수평 동기가 불안정한 구간에서는 AFC 이전의 수평 동기 신호를 선택하고, 수평 동기가 안정된 구간에서는 위상 동기 수단의 출력 기준 신호를 선택하여 라이트 기준 신호로 출력하는 제 2 스위칭 수단으로 구성한다.
상기 위상 조정 수단은 한 수직 동기 신호마다. 배속 동기 신호를 리세트시키게 된다.
상기에서 라이트 클럭과 리드 클럭은 서로 다르게 발생시킴으로써 동기 신호를 안정화시키게 된다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
제4도는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 클럭(WCLK)에 동기되어 아날로그 비디오 신호를 디지탈 변환하는 아날로그/디지탈 변환부(211)와, 기준 신호(WRES)에 인에이블되어 클럭(WCLK)에 따라 상기 아날로그/디지탈 변환부(211)의 출력 신호를 저장하고 기준 신호(RRES)에 인에이블되어 클럭(RCLK)에 따라 저장 데이터를 출력하는 메모리(212)와, 수평 동기 신호(Hsync2)를 입력으로 기준 신호(WRES) 및 클럭(CLK1)을 발생시키는 위상 동기부(214)와, 28.6㎒의 클럭(CLK)을 발진시키는 클럭 발생기(216)와, 이 클럭 발생기(216)의 클럭(CLK)을 계수하여 분주된 프리 런닝 클럭(CLK2)을 출력하고 수평 동기 신호(Hsync2)를 입력으로 하여 수직 동기 신호(VS)를 기준으로 배속 동기 신호(2HS)를 출력함과 아울러 클럭(RCLK) 및 제어 신호(RRES)를 발생시키는 위상 조정부(215)와, 상기 위상 동기부(214)와 위상 조정부(215)의 출력 클럭(CLK1)(CLK2) 중 하나를 선택하여 라이트 클럭(WCLK)을 상기 아날로그/디지탈 변환부(211) 및 메모리(212)에 출력하는 스위치(SW1)와, AFC가 안된 수평 동기 신호(Hsync1)와 상기 위상 동기부(214)의 출력 클럭중 하나를 선택하여 라이트 기준 신호(WRES)를 상기 메모리(212)에 출력하는 스위치(SW2)로 구성한다.
이와같이 구성한 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.
15.75㎑의 수평 동기 신호(Hsync2)를 입력받은 위상 동기부(214)는 수평 동기가 어느 정도 안정되어 위상이 안정될 수 있는 구간에서 이용하기 위한 클럭 및 기준 신호를 발생시키게 된다.
그리고, 위상 조정부(215)는 클럭 발생기(216)의 출력을 입력으로 하여 프리 런닝 클럭을 발생시키고 수평 동기 신호(Hsync2)를 입력으로 하여, 수직 동기 신호(VS)를 기준으로 클럭(RCLK)과 제어 신호(RRES)를 발생시킴과 아울러 2배속의 동기 신호(2HS)를 발생시키게 된다.
이때. 스위치(SW1)는 위상 동기부(214)의 출력 클럭과 위상 조정부(215)의 출력 클럭을 입력으로 하여 수평 동기가 불안정한 구간에서는 상기 위상 동기부(214)의 출력 클럭을 선택하고 수평 동기가 안정된 구간에서는 상기 위상 조정부(215)의 출력 클럭을 선택함에 의해 클럭(WCLK)을 아날로그/디지탈 변환부(211) 및 메모리(212)에 출력하게 된다.
그리고, 스위치(SW2)는 수평 동기 신호(Hsync1)와 위상 동기부(214)의 동기 신호를 입력으로 하여 수평 동기가 불안정한 구간에서는 상기 수평 동기 신호(Hsync1)를 선택하고 수평 동기가 안정된 구간에서는 상기 위상 동기부(214)의 출력 동기 신호를 선택함에 의해 기준 신호(WRES)를 메모리(212)에 출력하게 된다.
이에 따라, 아날로그/디지탈 변환부(211)가 아날로그 비디오 신호를 다지털 변환하면 메모리(212)는 스위치(SW2)에서 입력되는 제어 신호(WRES)에 인에이블되어 스위치(SW1)에서 입력되는 클럭(WCLK)에 따라 저장하게 된다.
이 후, 메모리(212)는 위상 조정부(215)의 기준 신호(RRES)에 인에이블되어 클럭(RCLK)에 따라 저장 데이터를 엘씨디 구동부(213)에 출력하게 된다.
따라서, 엘씨디 구동부(213)는 위상 조정부(215)에서의 배속 동기 신호(2HS)에 따라 메모리(212)의 출력 데이터를 입력받아 엘씨디(LCD)를 구동함으로써 영상을 표시하게 된다.
상기와 같은 동작을 수행함에 있어서 헤더 스위칭 구간은 수평 동기가 기준의 수평 동기에 비해 3μs까지 불안하므로 이 라인부터 마지막 라인까지는 위상 동기 루프(PLL)가 로킹될 수 없고 또한, 입력되는 수평 동기가 AFC된 신호이기 때문에 비디오 신호와 동기 신호가 서로 어긋나게 되어 화면이 휘어지거나 완전히 깨지게 된다.
그리고, 복사 방지가 되어 있는 비디오 테이프의 경우 화면이 나타나는 전 라인까지 동기를 거의 분리할 수 없을 정도로 신호의 흔들림이 심하기 때문에 AFC를 거치게 되면 복사 방지 구간이 지난 화면이 표시되는 구간까지 영향을 주게 된다.
따라서, 이 두 부분의 구간에서는 복합 영상 신호에서 분리한 AFC 이전의 동기 신호(Hsync1)를 스위치(SW1)가 선택함에 의해 메모리(212)의 라이트 동작을 위한 기준 신호(WRES)로 이용하고, 28.6㎒의 발진 주파수를 분주한 14.3㎒의 주파수(CLK2)를 클럭(WCLK)으로 사용하여 화면이 휘어지는 것을 보완함으로써 화면의 상하 부분의 불안정한 부분이 안정되어진다.
이러한 부분의 타이밍도는 제6도에 도시하였다.
한편, 대부분의 액정 프로젝터는 제1도와 같이 2단의 위상 동기 루프(PLL)로 구성되어 있는데 첫째단의 위상 동기 루프가 불안하면 두 번째단의 위상 동기 루프에 영항을 주게 되어 화면에 지터를 발생하거나 하나 또는 두 라인이 비틀어지는 현상이 발생하게 된다.
따라서, 본 발명에서는 위상 조정부(215)에서 출력되는 배속 동기 신호(2HS)를 31.5㎑로 발생시켜 엘씨디 구동부(213)의 위상 동기 루프(PLL2)를 안정적으로 동작시키게 된다.
즉, 위상 조정부(215)는 클럭 발생기(216)의 28.6㎒의 발진 주파수를 910 카운트하여 31.5㎑의 주파수를 배속 동기 신호(2HS)로 출력하게 된다.
이에 따라, 위상 동기 루프(PLL2)에 의한 화질의 열화는 거의 나타나지 않는다.
그러나, 프리 런닝 클럭으로 31.5㎑의 주파수를 발생시키면 메모리(212)에서의 라이트와 리드 동작이 서로 타이밍이 맞지 않아 어떤 구간에서는 이전 라인의 신호를 리드하는 경우가 발생한다.
따라서, 제5도와 같이 한 수직 동기마다 배속 동기 신호(2HS)를 리프레시(reflesh)하여 동기 신호를 발생시킴으로써 화면의 열화를 방지할 수 있다.
여기서, 제5도와 같이 수직 동기 구간에서는 위상 동기 루프가 로킹되지 못하며, 엘씨디 구동부(213)의 위상 동기 루프(PLL2)에서 동기 신호가 불안정한 경우 안정화될 때까지의 소요 기간은 배속 동기 신호(2HS)를 기준으로 약 25주기가 된다.
그러나, 이 구간은 화면에 나타나지 않는 수직 귀선 구간이므로 지연에 관계되지 않기 때문에 화질과는 관계가 없다.
즉, 본 발명에서는 제3도와 같은 화질 구간에 대해 복사 방지 구간 또는 헤더 스위칭시에는 AFC 이전의 수평 동기 신호(Hsync1) 및 프리 런닝 클럭(CLK2)을 사용하여 화면 열화를 제거하고, 2중 구조의 위상 동기 루프에 대한 화면 열화는 라이트 클럭(WCLK)과 리드 클럭(RCLK)을 다르게하여 제거하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 동기가 불안정한 구간여부에 따라 동기 신호를 적절히 처리하여 화면의 상단부와 하단부에서의 화면 휘어짐 현상을 제거하고 또한, 메모리의 입출력에 대한 동기를 서로 다르게 처리하여 화면 전체의 동기 틀어짐 현상을 제거하는 효과가 있다.
Claims (4)
- 클럭(WCLK)에 동기되어 아날로그 비디오 신호를 디지탈 변환하는 아날로그/디지탈 변환 수단과, 기준 신호(WRES)에 인에이블되어 클럭(WCLK)에 따라 상기 아날로그/디지탈 변환 수단의 출력 신호를 저장하고 기준 신호(RRES)에 인에이블되어 클럭(RCLK)에 따라 저장 데이터를 출력하는 메모리 수단과, 수평 동기 신호(Hsync2)를 입력으로 기준 신호(RES1) 및 클럭(CLK1)을 발생시키는 위상 동기 수단과, 클럭(CLK)을 발진시키는 클럭 발생 수단과, 이 클럭 발생 수단의 클럭(CLK)을 계수하여 프리 런닝 클럭(CLK2)을 발생시키고 수평 동기 신호(Hsync2)를 입력으로 하여 수직 동기 신호(VS)를 기준으로 배속 동기 신호(2HS)를 출력함과 아울러 클럭(RCLK) 및 제어 신호(RRES)를 발생시키는 위상 조정 수단과, 상기 위상 동기 수단과 위상 조정 수단의 출력 클럭(CLK1)(CLK2) 중 하나를 선택하여 상기 아날로그/디지탈 변환 수단 및 메모리 수단에 클럭(WCLK)을 출력하는 제 1 스위칭 수단과, AFC 이전의 수평 동기 신호(Hsync1)와 상기 위상 동기 수단의 출력 신호(RES1) 중 하나를 선택하여 상기 메모리 수단에 기준 신호(WRES)로 출력하는 제 2 스위칭 수단으로 구성한 것을 특징으로 하는 액정 프로젝터의 동기 처리 장치.
- 제1항에 있어서, 제 1 스위칭 수단은 수평 동기가 불안정한 구간에서는 위상 조정 수단의 출력 클럭(CLK2)을 선택하고, 수평 동기가 안정된 구간에서는 위상 동기 수단의 출력 클럭(CLK1)을 선택하여 라이트 클럭(WCLK)으로 출력하는 것을 특징으로 하는 액정 프로젝터의 동기 처리 장치.
- 제1항에 있어서, 제 2 스위칭 수단은 수평 동기가 불안정한 구간에서는 AFC전의 수평 동기 신호(Hsync1)를 선택하고, 수평 동기가 안정된 구간에서는 위상 동기 수단의 출력 신호(RES1)를 선택하여 기준 신호(WRES)로 출력하는 것을 특징으로 하는 액정 프로젝터의 동기 처리 장치.
- 제1항에 있어서, 위상 조정 수단은 한 수직 동기 신호마다 배속 동기 신호를 리세트시키는 것을 특징으로 하는 액정 프로젝터의 동기 처리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044494A KR100234738B1 (ko) | 1996-10-08 | 1996-10-08 | 액정 프로젝터의 동기 처리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044494A KR100234738B1 (ko) | 1996-10-08 | 1996-10-08 | 액정 프로젝터의 동기 처리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980026151A KR19980026151A (ko) | 1998-07-15 |
| KR100234738B1 true KR100234738B1 (ko) | 1999-12-15 |
Family
ID=19476577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044494A KR100234738B1 (ko) | 1996-10-08 | 1996-10-08 | 액정 프로젝터의 동기 처리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234738B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960028373A (ko) * | 1994-12-19 | 1996-07-22 | 구자홍 | 액정 프로젝터의 화면왜곡 보정회로 |
-
1996
- 1996-10-08 KR KR1019960044494A patent/KR100234738B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960028373A (ko) * | 1994-12-19 | 1996-07-22 | 구자홍 | 액정 프로젝터의 화면왜곡 보정회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980026151A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0176806B1 (ko) | 텔레비젼의 2화면 구성장치 | |
| JPS6110379A (ja) | スキユ−歪除去装置 | |
| US6285402B1 (en) | Device and method for converting scanning | |
| US4814873A (en) | Method and apparatus for converting an image signal | |
| US5974221A (en) | Playback device | |
| KR100234738B1 (ko) | 액정 프로젝터의 동기 처리 장치 | |
| US5608463A (en) | Oscillator circuit suitable for picture-in-picture system | |
| JP3245918B2 (ja) | 画像表示装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
| JP2001296842A (ja) | 信号生成装置 | |
| JP3573784B2 (ja) | 映像信号処理装置 | |
| JP3309398B2 (ja) | テレビジョン信号の走査速度変換装置 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JPH0537880A (ja) | 歪み補正回路 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JP3191317B2 (ja) | テレビジョン信号の走査速度変換装置 | |
| KR100194036B1 (ko) | 영상기기의 타임베이스 정정회로 | |
| KR100237421B1 (ko) | 액정표시장치 출력신호의 주사선수 변환장치 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
| JP4646637B2 (ja) | ゲンロック装置 | |
| JPH0720809A (ja) | ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JPS6161755B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |