JP2713063B2 - デジタル画像生成装置 - Google Patents
デジタル画像生成装置Info
- Publication number
- JP2713063B2 JP2713063B2 JP4273852A JP27385292A JP2713063B2 JP 2713063 B2 JP2713063 B2 JP 2713063B2 JP 4273852 A JP4273852 A JP 4273852A JP 27385292 A JP27385292 A JP 27385292A JP 2713063 B2 JP2713063 B2 JP 2713063B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- timing
- dot clock
- signal
- digital image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
したデジタル画像データを生成するデジタル画像生成装
置に関する。
からアナログ画像信号を入力してアナログ画像を表示さ
せているモニタ画面102に、画像切替器103で画像
切替を行い、デジタル画像生成器104で発生したデジ
タル画像データを入力することによってデジタル画像を
スーパーインポーズする技術は、例えば受信中のTVの
チャンネル番号を緑色等の数字で表示する場合に利用さ
れる。この場合、表示装置102はアナログ画像用の外
部同期信号HSYNC,VSYNCを基準に動作してい
るため、デジタル画像もこの外部同期信号に同期させて
表示する必要がある。
例を示す構成図である。この画像生成装置は、外部の水
平同期信号HSYNCと垂直同期信号VSYNCからデ
ジタル画像生成に必要な水平タイミング信号HTIMと
垂直タイミング信号VTIMを生成するタイミング生成
部1と、これらのタイミング信号及びドットクロックD
CLKに同期してデジタル画像データを発生する表示デ
ータ生成部2とを備える。
作を示すタイムチャートである。表示データ生成部2
は、タイミング生成部1に水平同期信号HSYNCが入
力すると初期化され、その後のドットクロックDCLK
に同期して所定の画像データ(ドットパターン)を順次
出力する。この場合、初期化のタイミングを、水平同期
信号HSYNCの立上り後の最初のドットクロックDC
LKの立上り(立下りでも同じ)に設定すると、水平同
期信号HSYNCとドットクロックDCLKの位相差に
よって、図7(1)および(2)に示すように最大でド
ットクロックDCLKの1サイクル分の時間差taが発
生する。この時間差taが走査線毎に一定しないと表示
されるデジタル画像に揺れ(ジッタ)が生ずる。
来非同期である水平同期信号HSYNCとドットクロッ
クDCLKの時間差を何らかの方法で減少させれば良
い。図8は、PLL(位相同期ループ)3を用いてドッ
トクロックDCLKを水平同期信号HSYNCに同期さ
せるように構成した、従来のデジタル画像生成装置の他
の例を示す構成図である。このPLL3は、VCO(電
圧制御発振器)31の出力をドットクロックDCLKと
して使用するものとした場合に、そのVCO31の出力
を分周器32で1/nに分周し、この分周出力を位相比
較器33で水平同期信号HSYNCと位相比較するよう
にしたものである。そして、この位相比較器33の出力
(位相誤差)をLPF(ローパスフィルタ)34を通し
てVCO31に帰還することで、水平同期信号HSYN
Cに位相同期したn倍の周波数のドットクロックDCL
Kを得ることができる。この様にして得られたドットク
ロックDCLKを使用する表示データ生成部2からは、
ジッタをPLL3の精度まで低減できる画像データが生
成される。
示す従来のデジタル画像生成装置はPLLを用いている
ため、構成が複雑で高価になる欠点を有する。この発明
は、簡単な回路構成でデジタル画像のジッタを低減する
ことを目的としている。
この発明によるデジタル画像生成装置は、外部画像信号
の同期に必要な水平及び垂直同期信号からデジタル画像
データの同期に必要な水平及び垂直タイミング信号を生
成するタイミング生成部と、前記水平及び垂直タイミン
グ信号に基づいてデシタル画像データを生成する表示デ
ータ生成部と、固定された位相を有する高速クロックを
分周し、前記タイミング生成部及び表示データ生成部で
必要なドットクロックを発生するドットクロック発生回
路とを備え、前記タイミング生成部は、前記ドットクロ
ックにより同期制御されて前記水平同期信号のエッジ検
出を行う第1のエッジ検出手段と、このエッジ検出手段
の出力によりリセットされて前記ドットクロックをカウ
ントして前記水平タイミング信号を生成する水平カウン
タと、この水平カウンタから得られる前記水平タイミン
グ信号により同期制御されて前記垂直同期信号のエッジ
検出を行う第2のエッジ検出手段と、このエッジ検出手
段の出力によりリセットされて前記水平タイミング信号
をカウントして前記垂直タイミング信号を生成する垂直
カウンタとから構成され、前記ドットクロック発生回路
は、前記高速クロックにより同期制御されて前記水平同
期信号のエッジ検出を行う第3のエッジ検出手段と、こ
のエッジ検出手段の出力により初期化されて前記高速ク
ロックをカウントして前記ドットクロックを発生する分
周カウンタとから構成されていることを特徴としてい
る。
生成のタイミング信号の基準となるドットクロックは、
分周カウンタにより固定された位相を有する高速クロッ
クを分周して作られ、しかもその分周カウンタは、高速
クロックに基づいて外部画像用の水平同期信号のエッジ
検出を行ってその検出出力により初期化されるようにし
ている。この様なドットクロックに基づいてタイミング
生成部で外部画像用の水平及び垂直同期信号に同期した
水平及び垂直タイミング信号を生成すると、表示データ
生成部の初期化タイミングのズレは、高速クロック1サ
イクル分の時間内に収まる。言い換えれば、デジタル画
像のジッタをドットクロック発生回路に用いられる分周
カウンタの分周比分の1に低減することができる。しか
も、このような同期をとるドットクロック発生回路はP
LLより構成が簡単であるため、安価に実施することが
できる。
明する。図1は、この発明の基本構成図である。同図に
おいて、1は外部の水平同期信号HSYNCと垂直同期
信号VSYNCからデジタル画像生成に必要な水平タイ
ミング信号HTIMと垂直タイミング信号VTIMを生
成するタイミング生成部、2はこれらのタイミング信号
及びドットクロックDCLKに同期してデジタル画像デ
ータを発生する表示データ生成部、4は高速クロックM
CLKを分周してドットクロックDCLKを発生するド
ットクロック発生回路である。このドットクロック発生
回路4は、水平同期信号HSYNCの立上り後の最初の
高速クロックMCLKの立上り(立下りでも良い)で初
期化される。
作を示すタイムチャートである。以下、この図を参照し
ながら動作を説明する。高速クロックMCLKは固定さ
れた位相で常時発生している。この高速クロックMCL
Kを分周比nで分周してドットクロックDCLKを発生
するドットクロック発生回路4を、外部の水平同期信号
HSYNCで初期化すると、分周開始タイミングの時間
差は、図2の(1)及び(2)に示すように、高速クロ
ックMCLK1サイクル分の時間tb内に収まる。
である。タイミング生成部1は、ドットクロックにより
同期制御されて水平同期信号HSYNCの立上りエッジ
を検出する第1のエッジ検出回路11と、この検出回路
11から出力される水平タイミングリセット信号HRS
Tでリセットされてドットクロックをカウントして水平
タイミング信号HTIMを生成する水平カウンタ12
と、水平タイミング信号HTIMにより同期制御されて
垂直同期信号VSYNCの立上りエッジを検出する第2
のエッジ検出回路13と、この検出回路13から出力さ
れる垂直タイミングリセット信号VRSTでリセットさ
れて水平タイミング信号HTIMをカウントして垂直タ
イミング信号VTIMを生成する垂直カウンタ14とか
ら構成されている。
像のドットパターンを生成することができ、その画像の
種類、表示位置等を外部信号で選択する。この表示デー
タ生成部2は、水平タイミングデータHTIM、垂直タ
イミングデータVTIM、ドットクロックDCLKを使
用し、デジタル画像が指定された画面位置に表示される
タイミングで画像データを出力する。この画像データの
出力時にはデジタル画像選択信号を出力し、これで図5
の画像切替器103をデジタル画像データ側に切替える
ようにする。
に示すように構成される。即ち、入力段に設けられたD
タイプのフリップフロップ(FF)41は高速クロック
MCLKで動作し、水平同期信号HSYNCをサンプリ
ングする。このFF41の出力を同じく高速クロックM
CLKで動作するDタイプのFF42に取り込み、その
出力をインバータ43で反転する。そして、このインバ
ータ43の反転出力とFF42の入力とをアンドゲート
44に入力すると、水平同期信号HSYNCの立上りに
対応したMCLKの1サイクル幅のパルスが生成され
る。即ち、FF42、インバータ43、アンドゲート4
4は水平同期信号HSYNCの立上りに対応したパルス
生成部を構成している。この立上りパルスでドットクロ
ック生成用の分周カウンタ45をリセットすると、この
時点からカウンタ45は高速クロックMCLKをn個カ
ウントする毎にドットクロックDCLKを発生する。
速クロックを分周してデジタル画像データの生成に必要
なドットクロックを生成する様にしたドットクロック発
生回路を設け、このドットクロック発生回路を外部の水
平同期信号で初期化するようにしたので、簡単な回路構
成でデジタル画像のジッタを低減することが可能にな
る。
る。
である。
成図である。
る。
構成図である。
ットクロック発生回路、45…分周カウンタ。
Claims (1)
- 【請求項1】 外部画像信号の同期に必要な水平及び垂
直同期信号からデジタル画像データの同期に必要な水平
及び垂直タイミング信号を生成するタイミング生成部
と、 前記水平及び垂直タイミング信号に基づいてデシタル画
像データを生成する表示データ生成部と、固定された位相を有する 高速クロックを分周し、前記タ
イミング生成部及び表示データ生成部で必要なドットク
ロックを発生するドットクロック発生回路とを備え、前記タイミング生成部は、前記ドットクロックにより同
期制御されて前記水平同期信号のエッジ検出を行う第1
のエッジ検出手段と、このエッジ検出手段の出力により
リセットされて前記ドットクロックをカウントして前記
水平タイミング信号を生成する水平カウンタと、この水
平カウンタから得られる前記水平タイミング信号により
同期制御されて前記垂直同期信号のエッジ検出を行う第
2のエッジ検出手段と、このエッジ検出手段の出力によ
りリセットされて前記水平タイミング信号をカウントし
て前記垂直タイミング信号を生成する垂直カウンタとか
ら構成され、 前記ドットクロック発生回路は、前記高速クロックによ
り同期制御されて前記水平同期信号のエッジ検出を行う
第3のエッジ検出手段と、このエッジ検出手段の出力に
より初期化されて前記高速クロックをカウントして前記
ドットクロックを発生する分周カウンタとから構成され
ている ことを特徴とするデジタル画像生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4273852A JP2713063B2 (ja) | 1992-09-17 | 1992-09-17 | デジタル画像生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4273852A JP2713063B2 (ja) | 1992-09-17 | 1992-09-17 | デジタル画像生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06105246A JPH06105246A (ja) | 1994-04-15 |
JP2713063B2 true JP2713063B2 (ja) | 1998-02-16 |
Family
ID=17533454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4273852A Expired - Fee Related JP2713063B2 (ja) | 1992-09-17 | 1992-09-17 | デジタル画像生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2713063B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006267230A (ja) * | 2005-03-22 | 2006-10-05 | Mitsubishi Electric Corp | デジタル映像伝送装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53114921U (ja) * | 1977-02-17 | 1978-09-12 | ||
JP3061765U (ja) * | 1999-03-01 | 1999-09-24 | 株式会社伊東屋 | グリ―ティングカ―ド |
-
1992
- 1992-09-17 JP JP4273852A patent/JP2713063B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06105246A (ja) | 1994-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7499044B2 (en) | System for synchronizing display of images in a multi-display computer system | |
KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
JPH10319932A (ja) | ディスプレイ装置 | |
JP2713063B2 (ja) | デジタル画像生成装置 | |
JP3911862B2 (ja) | ピクセルクロック信号生成装置および同期信号生成装置 | |
JPH0220183A (ja) | 走査線変換装置 | |
JP3567679B2 (ja) | 水平表示幅調整回路 | |
JP2714302B2 (ja) | 画素同期装置 | |
JP3353372B2 (ja) | 液晶表示装置 | |
JPH11219157A (ja) | サンプリングクロック制御装置 | |
JPS62175073A (ja) | テレビジヨン信号のフレ−ム検出回路 | |
JP4291618B2 (ja) | 同期制御方法および画像表示装置 | |
KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
JP4646637B2 (ja) | ゲンロック装置 | |
KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
KR100907100B1 (ko) | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 | |
JP3024724B2 (ja) | スキュー検出回路 | |
JP3008382B2 (ja) | Pal用信号変換回路およびそれを用いたpal用ビデオ信号生成方法 | |
JP3541628B2 (ja) | スーパーインポーズ装置 | |
JP2517443B2 (ja) | テレビカメラの同期回路 | |
JPH02311094A (ja) | 位相同期ループ回路 | |
JP2000194344A (ja) | 画像表示装置 | |
JPH08331489A (ja) | 画像表示装置の表示制御装置 | |
JPH024087A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |