JP3818299B2 - 電子回路検査装置 - Google Patents

電子回路検査装置 Download PDF

Info

Publication number
JP3818299B2
JP3818299B2 JP2004159754A JP2004159754A JP3818299B2 JP 3818299 B2 JP3818299 B2 JP 3818299B2 JP 2004159754 A JP2004159754 A JP 2004159754A JP 2004159754 A JP2004159754 A JP 2004159754A JP 3818299 B2 JP3818299 B2 JP 3818299B2
Authority
JP
Japan
Prior art keywords
circuit
waveform
inspected
transient response
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004159754A
Other languages
English (en)
Other versions
JP2004239925A (ja
Inventor
真嗣 高田
尚道 山田
辰則 火原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004159754A priority Critical patent/JP3818299B2/ja
Publication of JP2004239925A publication Critical patent/JP2004239925A/ja
Application granted granted Critical
Publication of JP3818299B2 publication Critical patent/JP3818299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、一般に電子回路検査装置に関し、特に並列接続された低インピーダンス素子の接続不良を検査するのに適用した検査装置に関するものである。
電子回路を搭載する電化製品の製造工程において、実際の製品レベルで実動検査を行うと、電子回路を破壊するおそれのある場合や早期不良発見を目的として、基板単体レベルでの検査が行われている。従来、基板単体レベルでの自動検査装置としては、インサーキットテスタがある。
その検査方法は、被検査対象素子あるいは回路上に直流、または交流の微弱信号を供給し、定常状態でのインピーダンス値を計測し、予め設定されている良品データとの比較によって、プリント基板上の電子部品結線不良を検査する方法である。
図1に示す回路において、被検査ダイオード2の結線開放不良を検査しようとした場合、従来、インサーキットテスタが行っている直流、または交流の微弱信号を供給し、定常状態でのインピーダンス値を計測する方法では、被検査ダイオード2と並列に結線されたNPNトランジスタ1のベース、エミッタ間特性(ベースからエミッタ方向に電流を通しやすく、逆方向には電流を通さない特性)と重なり合うため、定常状態でのインピーダンス値を計測してもその変化を捕らえることができない。
NPNトランジスタの代わりに、PNPトランジスタの場合は、ベース、コレクタ間にダイオードが順方向に並列接続される場合も同様である。
本発明の目的は、前記課題を解決し、順方向に並列接続されたダイオードの自動検査装置を提供することにある。
この発明に係る電子回路検査装置は、被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号をアナログデジタル変換するアナログデジタル変換器と、前記デジタル変換された過渡応答信号を演算処理し、過渡応答信号波形の包絡線が、正常回路の応答波形にもとづいて予め設定した範囲内にあるかどうかにより、前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えたものである。
この発明は、被検査回路にパルス信号を印加し、それによる過渡応答信号波形にもとづいて検査するので、直流や交流の微小信号の印加による検査で判定の困難な並列接続された低インピーダンス回路の検査が可能である。
また、被検査回路の異常によって一般的に発生する変化を指標として異常を判定しているので、汎用性のある電子回路検査装置が提供できる。
実施の形態1.
図1は本発明の実施の形態1における自動電子回路検査装置の計測回路図、図2はパルス信号源15から出力されるステップ信号波形を示す図、図3はパルス信号源15から出力される矩形波信号波形を示す図、図4および図5はトランス3の2次側3bで測定される出力過渡応答波形を示す図である。図1に示す被検査回路は、具体的にはチョークコイル電流制御型一石自励インバータ回路のうち、本発明の検査方法に関連する電子回路素子を抜粋したものである。パルス信号源15は、検査を行うために被検査回路にパルス信号を供給するためのもので、被検査回路の過渡応答は、トランス2次側3bの両端から電圧波形変化として測定するものである。
回路動作は、まずパルス信号源15から図2に示すステップパルス波形を供給すると、電圧ステップ変化に応答して、トランス3の1次側3aを流れる電流に過渡現象変化が生じる。ここで、ダイオード2のアノードには正極性の信号を印加する。この電流変化は、トランス誘起現象によって、トランスの2次側3bに電流変化を生じ、トランスの2次側3bの両端から電圧波形として計測する。
トランスの2次側3bの両端から計測される過渡応答波形は、被検査ダイオード2が接続されている場合、図4に示すとおり波形の振動が短時間のうちに減衰する。一方、被検査ダイオード2が接続されていない場合、図5に示すおとり波形の振動が図4に比べ明かに長時間継続する。したがって、被検査回路の状態変化をトランスの2次側3bの両端から計測される過渡現象波形によって判別できる。
判別方法は、図1の検査装置の計測回路図に示すとおり、トランスの2次側3bの両端から計測される過渡応答波形をアナログデジタル変換器11を通じて入力し、マイクロプロセッサ12にて演算処理後、メモリ13上に予め設定されている判定値と比較することによって、被検査ダイオード2の電気的接続不良を判別するものである。判定結果は、表示装置14上に表示する。
前記判定値の設定方法は、正常な回路による波形を計測し、表示装置14上に表示された波形にもとづいて設定を行う。また、設定値は検査対象に応じて複数登録でき、容易に選択できるので、汎用性を持たせることができる。
本実施の形態は、ダイオードの接続の良否判定を例として説明したが、検査対象はこれに限られることなく、異常によって過渡応答波形に違いの現れる電子回路に広く適用できるものである。特に、並列接続された低インピーダンス素子のように直流や交流の微小信号の印加で判別の困難な検査対象にも適用できる。また、被検査回路に実電流電圧を印加する必要がないので、検査時に回路基板を破壊する恐れがない。
実施の形態2.
本実施の形態は、マイクロプロセッサ12による過渡応答波形の演算処理と判定の具体的方法を説明するものである。実施の形態1にあげたダイオードの接続不良の例では、正常波形と異常波形の違いが主として振動波形の継続時間の違いとして現れる。このような場合には、過渡応答波形の実効値あるいは整流値を積分し、その積分値の大小によって振動波形の継続時間の違いを判定する方法が適している。また、実効値回路、整流回路、積分回路等のアナログ演算処理回路をアナログデジタル変換器11の前に設けて、マイクロプロセッサ12による演算の替りにアナログ信号処理として行うようにすれば、マイクロプロセッサ12の演算処理を軽減することができ、判定処理時間を短縮することができる。また、マイクロプロセッサによる演算処理に比べて、より高速な応答波形の演算処理が可能となる。
過渡応答波形の演算処理と判定の他の方法としては、応答波形の包絡線が正常回路の応答波形にもとづいて予め設定した範囲内にあるかどうかを判定する方法も適用できる。この方法によれば、検査対象波形の、より一般的な特徴を検査することができるので、汎用性の高い検査装置が実現できる。
更に、他の方法としては、応答波形のピークの時間間隔や、ゼロクロス時刻の間隔を抽出し、振動波形の周波数を検査する方法も適用できる。回路接続の異常は、多くの場合共振周波数の変化を伴うものであるから、正常な回路の振動周波数と比較、判定することにより、汎用性の高い異常検査が可能である。
本発明の実施の形態1における自動電子回路検査装置の計測回路図である。 パルス信号源15から出力されるステップ信号波形を示す図である。 パルス信号源15から出力される矩形波信号波形を示す図である。 トランス3の2次側3bで測定される出力過渡応答波形を示す図である。 トランス3の2次側3bで測定される出力過渡応答波形を示す図である。
符号の説明
1 NPNトランジスタ、2 被検査ダイオード、3a トランス1次側、3b トランス2次側、4 コンデンサ、5 低抵抗、10 検査装置、11 アナログデジタル変換器(ADC)、12 マイクロプロセッサ、13 メモリ、14 表示、15 信号源。

Claims (1)

  1. 被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号をアナログデジタル変換するアナログデジタル変換器と、前記デジタル変換された過渡応答信号を演算処理し、過渡応答信号波形の包絡線が、正常回路の応答波形にもとづいて予め設定した範囲内にあるかどうかにより、前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えた電子回路検査装置。
JP2004159754A 1997-09-30 2004-05-28 電子回路検査装置 Expired - Fee Related JP3818299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159754A JP3818299B2 (ja) 1997-09-30 2004-05-28 電子回路検査装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26682797A JP3577912B2 (ja) 1997-09-30 1997-09-30 電子回路検査装置
JP2004159754A JP3818299B2 (ja) 1997-09-30 2004-05-28 電子回路検査装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26682797A Division JP3577912B2 (ja) 1997-09-30 1997-09-30 電子回路検査装置

Publications (2)

Publication Number Publication Date
JP2004239925A JP2004239925A (ja) 2004-08-26
JP3818299B2 true JP3818299B2 (ja) 2006-09-06

Family

ID=17436212

Family Applications (3)

Application Number Title Priority Date Filing Date
JP26682797A Expired - Fee Related JP3577912B2 (ja) 1997-09-30 1997-09-30 電子回路検査装置
JP2004159754A Expired - Fee Related JP3818299B2 (ja) 1997-09-30 2004-05-28 電子回路検査装置
JP2004159755A Expired - Fee Related JP3856013B2 (ja) 1997-09-30 2004-05-28 電子回路検査装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP26682797A Expired - Fee Related JP3577912B2 (ja) 1997-09-30 1997-09-30 電子回路検査装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004159755A Expired - Fee Related JP3856013B2 (ja) 1997-09-30 2004-05-28 電子回路検査装置

Country Status (1)

Country Link
JP (3) JP3577912B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264398A (ja) * 1999-11-22 2001-09-26 Fujitsu Ten Ltd 電子部品検査装置及び検査方法
JP4596834B2 (ja) * 2004-07-07 2010-12-15 日置電機株式会社 電子回路検査装置および電子回路検査方法
KR101913385B1 (ko) * 2015-05-08 2018-10-30 전자부품연구원 반도체 소자 진단장치
US10852360B2 (en) * 2017-04-01 2020-12-01 Analog Devices International Unlimited Company ADC input circuit sensing for fault detection

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155862A (en) * 1980-05-07 1981-12-02 Komatsu Ltd Frequency measuring method
JPS5879169A (ja) * 1981-11-05 1983-05-12 Nippon Telegr & Teleph Corp <Ntt> 半導体素子評価法
JPS608760A (ja) * 1983-06-29 1985-01-17 Yuniki Eng:Kk 各種コイルの判定装置
JPS63200079A (ja) * 1987-02-16 1988-08-18 Canon Inc 半導体素子の特性測定方式

Also Published As

Publication number Publication date
JP2004271538A (ja) 2004-09-30
JP3577912B2 (ja) 2004-10-20
JPH11108997A (ja) 1999-04-23
JP2004239925A (ja) 2004-08-26
JP3856013B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
JPH06160457A (ja) 回路板試験装置
JPH07191080A (ja) 電気接続の完全性を測定するための装置と方法
US10139454B2 (en) Test device and alternating current power detection method of the same
JP2009168643A (ja) 絶縁検査方法及び絶縁検査装置
JP3818299B2 (ja) 電子回路検査装置
US7049826B2 (en) Inspection device and inspection method
US5159526A (en) Method and apparatus for determining orientation of polarized capacitors
JP3784479B2 (ja) 回路基板検査方法
JPS62187258A (ja) 回路板の検査方法
JP5415134B2 (ja) 検査装置および検査方法
JPH09203765A (ja) ビジュアル併用型基板検査装置
JPH1026647A (ja) 基板検査方法及び装置
JPH1164428A (ja) 部品検査装置
JP2005049314A (ja) プロービングテスト法およびプローブ状態検出装置
US20170205449A1 (en) Test device and alternating current power detection method of the same
JPH05264676A (ja) 故障検出方法及び検出装置
JPS63241459A (ja) 半田付不良検査方法
JP3271605B2 (ja) プリント基板の半田付け不良検出装置
KR100358096B1 (ko) 디가우싱코일의 성능 테스트 장치 및 그 방법
JP3469369B2 (ja) 電気計測器
JP2002057454A (ja) 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置
JPH01100474A (ja) 回路基板検査装置
JPH073352Y2 (ja) 波形制御機能を有する交流電圧源を備えた測定装置
JPH06160461A (ja) 雷インパルス試験方法
JPH11211799A (ja) プリント回路基板用不良部品検出装置及び検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees