JPH01100474A - 回路基板検査装置 - Google Patents
回路基板検査装置Info
- Publication number
- JPH01100474A JPH01100474A JP62257955A JP25795587A JPH01100474A JP H01100474 A JPH01100474 A JP H01100474A JP 62257955 A JP62257955 A JP 62257955A JP 25795587 A JP25795587 A JP 25795587A JP H01100474 A JPH01100474 A JP H01100474A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit board
- logic
- pattern
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 36
- 230000004044 response Effects 0.000 claims abstract description 17
- 230000002950 deficient Effects 0.000 claims description 12
- 238000007689 inspection Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プリント配線板等に実装された電子部品や
それらを含む回路の良否を検査する回路基板検査装置に
係り、特に、ロジック信号を用いてその良否を検査する
回路基板検査装置に関するものである。
それらを含む回路の良否を検査する回路基板検査装置に
係り、特に、ロジック信号を用いてその良否を検査する
回路基板検査装置に関するものである。
回路基板(以下、[テスト基板)と言う。)の検査には
、従来、直流又は交流の電圧、電流信号が試験項目によ
って適宜使い分けされており、ロジック特性などの検査
には例えばパルス状の信号が試験用として用いられてい
る。
、従来、直流又は交流の電圧、電流信号が試験項目によ
って適宜使い分けされており、ロジック特性などの検査
には例えばパルス状の信号が試験用として用いられてい
る。
この試験用信号の入出力は、例えば第5図に示されるよ
うにテスト基板のコネクタ部を介して行ねれる場合と、
第6図に示されるように、テスト基板の所定回路パター
ンを介して行われる場合がある。
うにテスト基板のコネクタ部を介して行ねれる場合と、
第6図に示されるように、テスト基板の所定回路パター
ンを介して行われる場合がある。
上記第5図の場合には、信号の入出力間に含まれる素子
や回路が多いので、試験用信号がパルス信号であると否
とにかかわらず、不良と判定されたときどの箇所が不具
合なのかわかりにくい。
や回路が多いので、試験用信号がパルス信号であると否
とにかかわらず、不良と判定されたときどの箇所が不具
合なのかわかりにくい。
第6図の場合には試験が比較的小範囲に区切って行われ
るので、不具合箇所がわかりやすい。しかしながら素子
によっては、本来の動作極性と異なる逆極性の試験用パ
ルスにて損傷を受けることがある。したがって、単に1
,0のパルス信号を加えて試験を行うと、良品基板が不
良と誤判定されることがある。
るので、不具合箇所がわかりやすい。しかしながら素子
によっては、本来の動作極性と異なる逆極性の試験用パ
ルスにて損傷を受けることがある。したがって、単に1
,0のパルス信号を加えて試験を行うと、良品基板が不
良と誤判定されることがある。
この発明は上記の点に鑑みなされたもので、その目的は
、テスト基板の各回路に応じてディジタル的に設定され
たロジック信号を加え1部品の損傷等による誤判定が無
く、安全で高精度の回路基板検査装置を提供することに
ある。
、テスト基板の各回路に応じてディジタル的に設定され
たロジック信号を加え1部品の損傷等による誤判定が無
く、安全で高精度の回路基板検査装置を提供することに
ある。
この発明の実施例が示されている第1図を参照すると、
上記の問題点を解決するため下記(イ)ないしく二)の
手段を備えている。
上記の問題点を解決するため下記(イ)ないしく二)の
手段を備えている。
(イ) 所定のロジック信号のパターンデータを有する
ロジックデータメモリ1゜ (ロ) 上記(イ)のデータにて所定の試験用ロジック
信号を発するパターン発生回路2゜ (ハ) 良品と確認されている基板3sに上記(ロ)の
ロジック信号を与え、その応答信号のパターンデータを
基準データとして保持する基準パターンメモリ8.。
ロジックデータメモリ1゜ (ロ) 上記(イ)のデータにて所定の試験用ロジック
信号を発するパターン発生回路2゜ (ハ) 良品と確認されている基板3sに上記(ロ)の
ロジック信号を与え、その応答信号のパターンデータを
基準データとして保持する基準パターンメモリ8.。
(ニ) 試験用テスト基板に上記(ロ)のパターン発生
回路2から所定のロジック信号を加え、その応答信号の
パターンデータを上記(ハ)の基準データと比較して良
否判定を行うデータ検出手段7゜〔作 用〕 上記の構成により、良品基板3Bから得られる正規の応
答パターンデータと、テスト基板3から得られる応答パ
ターンデータとの差違を、データ検出手段7によりディ
ジタル的に検出することができる。
回路2から所定のロジック信号を加え、その応答信号の
パターンデータを上記(ハ)の基準データと比較して良
否判定を行うデータ検出手段7゜〔作 用〕 上記の構成により、良品基板3Bから得られる正規の応
答パターンデータと、テスト基板3から得られる応答パ
ターンデータとの差違を、データ検出手段7によりディ
ジタル的に検出することができる。
上記第1図によると、この回路基板検査装置は、例えば
上記ロジックデータメモリ1及びパターン発生回路2と
、このパターン発生回路2から上記良品基板3s又はテ
スト基板3に加えられたロジック信号の応答信号を測定
箇所に応じて選択的に取り込むマルチプレクサ4が設け
られている。このマルチプレクサ4の後段には、例えば
その取り込んだ応答信号を量子化するサンプリング回路
5が設けられ、量子化された応答信号のデータはスイッ
チSを介してテストパターンメモリ6に入力されるよう
になっている。
上記ロジックデータメモリ1及びパターン発生回路2と
、このパターン発生回路2から上記良品基板3s又はテ
スト基板3に加えられたロジック信号の応答信号を測定
箇所に応じて選択的に取り込むマルチプレクサ4が設け
られている。このマルチプレクサ4の後段には、例えば
その取り込んだ応答信号を量子化するサンプリング回路
5が設けられ、量子化された応答信号のデータはスイッ
チSを介してテストパターンメモリ6に入力されるよう
になっている。
この実施例においては、上記パターン発生回路2が送出
するロジック信号は、例えばまず良品と確認されている
回路基板3sに与えられ、その量子化データは、スイッ
チSの接点(A)側を介して上記テストパターンメモリ
6に入力されるようになっている。この入力データは例
えば上記データ検出手段7により読み出され、上記基準
パターンメモリ8へ転送されたのち基準データとして保
持されるようになっている。
するロジック信号は、例えばまず良品と確認されている
回路基板3sに与えられ、その量子化データは、スイッ
チSの接点(A)側を介して上記テストパターンメモリ
6に入力されるようになっている。この入力データは例
えば上記データ検出手段7により読み出され、上記基準
パターンメモリ8へ転送されたのち基準データとして保
持されるようになっている。
この準備動作が終わると、上記良品基板3sはテスト基
板3に置き換えられ、パターン発生回路2から上記同様
にロジックパターン信号が加えらるにの場合、その応答
信号はデータ検出の仕方により例えば上記スイッチSの
接点〔A〕、もしくはゲーl〜素子10から接点(B)
側を介してテストパターンメモリ6に入力される。
板3に置き換えられ、パターン発生回路2から上記同様
にロジックパターン信号が加えらるにの場合、その応答
信号はデータ検出の仕方により例えば上記スイッチSの
接点〔A〕、もしくはゲーl〜素子10から接点(B)
側を介してテストパターンメモリ6に入力される。
上記スイッチSが接点CAl側にセットされた場合には
、データ検出手段7は例えばテストパターンメモリ6に
入力されたデータと、基準パターンメモリ8に保持され
ている基準データとをそれぞれ読み出して各ビットの一
致、不一致を比較し、テストパターンメモリ6のデータ
が基準パターンメモリ8のデータとすべて一致している
ことを検出すると、上記テスト基板は良と判定し、デー
タの不二致を検出すると不良と判定するようになってい
る。
、データ検出手段7は例えばテストパターンメモリ6に
入力されたデータと、基準パターンメモリ8に保持され
ている基準データとをそれぞれ読み出して各ビットの一
致、不一致を比較し、テストパターンメモリ6のデータ
が基準パターンメモリ8のデータとすべて一致している
ことを検出すると、上記テスト基板は良と判定し、デー
タの不二致を検出すると不良と判定するようになってい
る。
上記スイッチSが接点(B)側にセットされた場合には
、例えばサンプリング回路5の入出力間がコントローラ
11からの制御にて直通にされ、マルチプレクサ4に取
り込まれたテスト基板3の応答信号は量子化されないで
ゲート素子10の一方の入力端へ加えられるようになっ
ている。また、基準パターンメモリ8に保持されている
基準データは、例えばコントローラ11からの制御によ
りパターン発生回路9においてロジック信号に変換され
、上記ゲート素子10の他方の入力端に加えられるよう
になっている。
、例えばサンプリング回路5の入出力間がコントローラ
11からの制御にて直通にされ、マルチプレクサ4に取
り込まれたテスト基板3の応答信号は量子化されないで
ゲート素子10の一方の入力端へ加えられるようになっ
ている。また、基準パターンメモリ8に保持されている
基準データは、例えばコントローラ11からの制御によ
りパターン発生回路9においてロジック信号に変換され
、上記ゲート素子10の他方の入力端に加えられるよう
になっている。
したがって1、加えられた2つのロジック信号はこのゲ
ート素子10において比較され、両信号のパターンが一
致していると例えば論理0の出力がテストパターンメモ
リ6の各番地に入力され、不一致があれば論理1の出力
がその番地に入力される。
ート素子10において比較され、両信号のパターンが一
致していると例えば論理0の出力がテストパターンメモ
リ6の各番地に入力され、不一致があれば論理1の出力
がその番地に入力される。
上記データ検出手段7は、テストパターンメモリ6の入
力データを読み出し、各番地ともすべて論理Oであれば
良品で、論理1が検出されれば不良品と判定する。この
実施例においては、上記〔A〕。
力データを読み出し、各番地ともすべて論理Oであれば
良品で、論理1が検出されれば不良品と判定する。この
実施例においては、上記〔A〕。
(B)いずれの場合でも、不良の判定は例えば連続2回
のデータにて行い、誤判定が生じないようにされている
。
のデータにて行い、誤判定が生じないようにされている
。
この実施例においては、上記ゲート素子10にエクスク
ル−シブOR回路を用いた場合が示されているが、他の
ゲート素子でもよい。例えばエクスクル−シブNOR回
路の場合には、上記と反対にすべての比較出力が論理1
であれば良と判定し。
ル−シブOR回路を用いた場合が示されているが、他の
ゲート素子でもよい。例えばエクスクル−シブNOR回
路の場合には、上記と反対にすべての比較出力が論理1
であれば良と判定し。
論理0が検出されれば不良と判定する。
なお、第2図には、良品と確認されている回路基板の基
準データの入力の仕方が一例として流れ線図で示されて
いる。また、第3図と第4図には。
準データの入力の仕方が一例として流れ線図で示されて
いる。また、第3図と第4図には。
それぞれスイッチSが(A)側に設定された場合とCB
)側に設定された場合における良否判定の一例が流れ線
図で示されている。
)側に設定された場合における良否判定の一例が流れ線
図で示されている。
以上、詳細に説明したように、この発明による回路基板
検査装置は、例えばあらかじめ良品と確認されている回
路基板にパターン発生回路から所定のロジック信号を与
え、その応答信号のパターンデータを基準データとして
保持する基準パターンメモリを備えている。また、被検
査回路基板に上記パターン発生回路から所定のロジック
信号を加え、そのとき得られる応答信号のパターンデー
タを上記基準データと比較してその一致、不一致を検出
し、もしくは、上記基準データを変換して得られるロジ
ック信号と上記被検査回路基板からの応答ロジック信号
とをゲート素子でなる一致回路に加え、その論理出力の
1又はOを検出することにより上記被検査回路基板の良
否を判定するデータ検出手段とを備えている。
検査装置は、例えばあらかじめ良品と確認されている回
路基板にパターン発生回路から所定のロジック信号を与
え、その応答信号のパターンデータを基準データとして
保持する基準パターンメモリを備えている。また、被検
査回路基板に上記パターン発生回路から所定のロジック
信号を加え、そのとき得られる応答信号のパターンデー
タを上記基準データと比較してその一致、不一致を検出
し、もしくは、上記基準データを変換して得られるロジ
ック信号と上記被検査回路基板からの応答ロジック信号
とをゲート素子でなる一致回路に加え、その論理出力の
1又はOを検出することにより上記被検査回路基板の良
否を判定するデータ検出手段とを備えている。
したがってこの発明によれば、基板に装着された電子部
品が逆極性の試験用パルスなどで損傷するようなことは
無くなり、安全で、かつ、高精度の回路基板検査装置を
実現することができる。
品が逆極性の試験用パルスなどで損傷するようなことは
無くなり、安全で、かつ、高精度の回路基板検査装置を
実現することができる。
第1図はこの発明による回路基板検査装置の要部構成の
一例を示すブロック線図、第2図は良品基板の基準デー
タ入力をマイクロコンピュータにて制御する場合の一例
を示すフローチャート、第3図及び第4図は被検査回路
基板の良否判定をマイクロコンピュータにて制御する場
合の一例を示すフローチャート、第5図と第6図は従来
装置の測定例を示す説明図である。 図中、1はロジックデータメモリ、2はパターン発生回
路、3sは良品回路基板、3は被検査回路基板、7はデ
ータ検出手段、8は基準パターンメモリ、10はゲート
素子である。
一例を示すブロック線図、第2図は良品基板の基準デー
タ入力をマイクロコンピュータにて制御する場合の一例
を示すフローチャート、第3図及び第4図は被検査回路
基板の良否判定をマイクロコンピュータにて制御する場
合の一例を示すフローチャート、第5図と第6図は従来
装置の測定例を示す説明図である。 図中、1はロジックデータメモリ、2はパターン発生回
路、3sは良品回路基板、3は被検査回路基板、7はデ
ータ検出手段、8は基準パターンメモリ、10はゲート
素子である。
Claims (1)
- 【特許請求の範囲】 電子部品が装置された回路基板に試験用信号を加え、そ
の応答信号を測定して上記基板の良否を判定する回路基
板検査装置において、 所定のロジック信号のパターンデータを有するロジック
データメモリ、及び該メモリのデータを変換して試験用
のロジック信号を発するパターン発生回路と、 あらかじめ確認された良品回路基板に上記パターン発生
回路から試験用ロジック信号を加え、その応答信号のパ
ターンデータを基準データとして保持する基準パターン
メモリと、 被検査回路基板に上記パターン発生回路から試験用ロジ
ック信号を加えて得られる応答信号のパターンデータを
上記基準パターンメモリの基準データと比較してその一
致不一致を検出し、もしくは上記基準データを変換して
得られるロジック信号と上記被検査回路基板の応答ロジ
ック信号とをゲート素子でなる一致回路に加え、その1
又は0の論理出力を検出することにより上記被検査回路
基板の良否を判定するデータ検出手段とを備えているこ
とを特徴とする回路基板検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62257955A JPH0776781B2 (ja) | 1987-10-13 | 1987-10-13 | 回路基板検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62257955A JPH0776781B2 (ja) | 1987-10-13 | 1987-10-13 | 回路基板検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01100474A true JPH01100474A (ja) | 1989-04-18 |
JPH0776781B2 JPH0776781B2 (ja) | 1995-08-16 |
Family
ID=17313533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62257955A Expired - Fee Related JPH0776781B2 (ja) | 1987-10-13 | 1987-10-13 | 回路基板検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0776781B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133797B2 (en) | 2003-09-30 | 2006-11-07 | Ricoh Company, Ltd. | Method, apparatus, system, program and medium for inspecting a circuit board and an apparatus incorporating the circuit board |
US7242210B2 (en) | 2003-10-09 | 2007-07-10 | Ricoh Company, Ltd. | Method and apparatus for circuit board inspection capable of monitoring inspection signals by using a signal monitor incorporated in the apparatus |
-
1987
- 1987-10-13 JP JP62257955A patent/JPH0776781B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133797B2 (en) | 2003-09-30 | 2006-11-07 | Ricoh Company, Ltd. | Method, apparatus, system, program and medium for inspecting a circuit board and an apparatus incorporating the circuit board |
US7242210B2 (en) | 2003-10-09 | 2007-07-10 | Ricoh Company, Ltd. | Method and apparatus for circuit board inspection capable of monitoring inspection signals by using a signal monitor incorporated in the apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0776781B2 (ja) | 1995-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69602432D1 (de) | Fabrikationsfehleranalysator mit verbesserter fehlererfassung | |
JPH04213079A (ja) | 任意波形の検査システム | |
JPH01100474A (ja) | 回路基板検査装置 | |
JPH09203765A (ja) | ビジュアル併用型基板検査装置 | |
JPS62187258A (ja) | 回路板の検査方法 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JPH10170585A (ja) | 回路基板検査方法 | |
JPH01156681A (ja) | 回路基板検査方法 | |
JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
JP4924231B2 (ja) | 半導体試験装置 | |
JPH05264676A (ja) | 故障検出方法及び検出装置 | |
JPH04315068A (ja) | プリント回路板の検査装置 | |
JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
KR950007504Y1 (ko) | 피씨비(pcb) 자동 검사기(ict) 핀 검색장치 | |
JPS63256872A (ja) | 2点間測定式導通試験器 | |
JPH0737954A (ja) | コンタクト不良検出装置 | |
JPH07270488A (ja) | 半導体集積回路試験装置 | |
JPH11242069A (ja) | 回路動作検査装置 | |
JPS6060571A (ja) | 半導体集積回路の検査装置 | |
JPH01172768A (ja) | 回路基板検査装置における基準データ作成方法 | |
JPH01212373A (ja) | Lsi搭載プリント配線板の検査法 | |
JPH0267972A (ja) | 回路基板検査方法 | |
JPS59122970A (ja) | 電子部品のリ−ド端子間の半田ブリツジ検出装置 | |
JPS6370175A (ja) | 論理回路の検査方法 | |
JP2000147072A (ja) | デジタル・アナログ混在icの検査装置およびデジタル・アナログ混在icの検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |